DE3029125A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE3029125A1
DE3029125A1 DE19803029125 DE3029125A DE3029125A1 DE 3029125 A1 DE3029125 A1 DE 3029125A1 DE 19803029125 DE19803029125 DE 19803029125 DE 3029125 A DE3029125 A DE 3029125A DE 3029125 A1 DE3029125 A1 DE 3029125A1
Authority
DE
Germany
Prior art keywords
capacitor
electrode
layer
memory
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803029125
Other languages
English (en)
Other versions
DE3029125C2 (de
Inventor
Norikazu Hashimoto
Mitsumasa Koyanagi
Yishio Sakai
Hideo Sunami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3029125A1 publication Critical patent/DE3029125A1/de
Application granted granted Critical
Publication of DE3029125C2 publication Critical patent/DE3029125C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

BESCHREIBUNG
Die Erfindung betrifft einen Halbleiterspeicher, insbesondere einen dynamischen Speicher mit einem Speicherkondensator und einem Schalttransistor. Genauer gesagt bezieht sich die Erfindung auf einen dynamischen MOS-Speicher mit wahlfreiem Zugriff, der nachstehend kurz als MOS-RAM bezeichnet wird und einen Feldeffekttransistor mit isolierter Steuerelektrode als Schalttransistor aufweist, welcher nachstehend kurz als MOS-Transistor bezeichnet wird.
Als MOS-RAM sind eine Vielzahl von Bauformen angegeben worden, einschließlich der Minimalbauform mit einem Transistor. Bei einem herkömmlichen MOS-RAM mit einem Transistor, wie er in Figur 1 dargestellt ist, wird eine Speicherzelle, bestehend aus einem Feldeffekt-Schalttransistor 1 mit isolierter Steuerelektrode (MOS-Transistor) und einem Speicherkondensator 2 zur Informationsspeicherung mit einer Wortleitung aus einer Elektrode aus Al und mit einer Datenleitung aus einer Diffusionsschicht 4 adressiert. Hierbei bezeichnen das Bezugszeichen 5 ein Si-Substrat, das Bezugszeichen 6 eine Isolierschicht aus SiO2 oder dergleichen, um die verschiedenen Elemente voneinander zu isolieren, das Bezugszeichen 7 einen Gate-Isolierfilm aus SiO2, Al2O3, Si3N4 oder dergleichen, das Bezugszeichen 8 eine Speicher-Gateelektrode einer ersten polykristallinen Silizj umschicht, das Bezugszeichen 9 eine Isolierzwischenschicht aus Si02 oder derglei- 5 chen, das Bezugszeichen 10 eine Diffusionsschicht, um zusammen mit der genannten Diffusionsschicht 4 einen Source- oder Drain-Anschluß zu bilden, das Bezugszeichen 11 eine Inversionsschicht, die durch Aufprägen einer Spannung auf die polykristalline Siliziumelektrode 8 gebildet wird, und das Bezugszeichen 12 eine polykristalline Siliziumelektrode oder Gate-Elektrode. Der oben erwähnte Speicherkondensator
030067/0907
besteht aus einem Metall-Isolator-Halbleiter oder MIS-Kondensator, der zwischen der polykristallinen Siliziumelektrode 8 und der Inversionsschicht 12 gebildet wird.
Wie aus Figur 1 ersichtlich, ist der Speicherkondensator 2 zur Informationsspeicherung zweidimensional in einer Ebene zusammen mit dem Schalttransistor 1 angeordnet, so daß die Speicherzelle einen großen Bereich hat. Bei einem Speicher vom RAM-Typ mit einem MOS-Transistor ist die im Speicher— kondensator gespeicherte Ladung proportional zu der Signalspannung, die wünschenswerterweise für die betrachtete Schaltung groß ist. Um die Ladungs-Haitezeit zu verlängern und dadurch einen stabilen Betrieb der Schaltung zu gewährleisten, ist es somit auch wünschenswert, daß die Speicherkapazität groß ist. Um die Speicherkapazität jedoch zu erhöhen, muß die Fläche des Kondensatorbereiches vergrößert werden, was die Integrationsdichte verringert.
In der JP-OS 53-4483 und der US-PS 4 151 607 ist eine Speicherzelle beschrieben, die so aufgebaut ist, daß die Kondensatorbereiche zum Speichern von Ladung aufeinandergestapelt sind, so daß die Bauelemente wirksam in ihrer Längsrichtung verwendet werden, um dadurch die Integrationsdichte und dementsprechend die Speicherkapazität zu erhöhen. Figur 2 zeigt im Schnitt den Aufbau eines RAM mit einem MOS-Transistor unter Verwendung des stapeiförmig angeordneten Kondensators, die nachstehend kurz als Stapelkondensator-Speicher oder STC-Speicher bezeichnet wird. Wie in Figur 2 dargestellt, ist eine Isolierzwischenschicht 14 zur Bildung des Kondensators auf der ersten. Elektrode 8 angeordnet (oder in diesem Beispiel eine Elektrode zum Anlegen von Spannung zur Bildung der Inversionsschicht 11), die auf dem Bereich 11 (was in diesem Beispiel zur Inversionsschicht führt, obwohl der Bereich der entgegengesetzten Leitfähigkeit aus einer Verunreinigungsschicht bestehen kann), der sich an einer an die Diffusionsschicht 10 angrenzenden Stelle befindet, welche den Source- oder Drain-Anschluß des Feldeffekt-Schalttransistors 1 mit isolierter Steuerelektrode bildet, wobei sie die entgegengesetzte Leitfähigkeit zu der des Substrats 5 auf-
0300 67/030 7
302912B
weist. Dann wird eine zweite Elektrode 15 darauf montiert, so daß das eine Ende an die Diffusionsschicht 10 angeschlossen ist.
Danach werden die Isolierzwischenschicht 9 und die die Wortleitung bildende Al-Elektrode 3 in gleicher Weise wie bei den herkömmlichen Anordnungen angebracht.
Somit bilden die beiden Elektroden 8 und 15 einen Isolierkondensator CI durch die Isolierzwischenschicht 14. Die Speicherkapazität des Speicherkondensators 2 läßt sich ausdrücken als CI + COX + CD. Hierbei bezeichnet der Ausdruck COX den MIS-Kondensator, der zwischen der Inversionsschicht 11 und der Elektrode 8 von einem Oxidfilm 7b gebildet wird, während der Ausdruck CD den Verarmungsschicht-Kondensator bezeichnet, der zwischen der Inversionsschicht 11 und dem Substrat durch die Verarmungsschicht gebildet wird.
Mit anderen Worten die Speicherkapazität der Speicherzelle läßt sich durch die Kapazität CI im Vergleich zum herkömmlichen Wert von COX + CD erhöhen, indem man einen Aufbau verwendet, bei dem die Elektrode 15 über die Isolierzwischenschicht 14 auf der Elektrode 8 montiert ist, wie es in Figur 2 dargestellt ist. Infolgedessen kann dann, wenn die gleiche Speicherkapazität v.Tie bei der herkömmlichen Speicherzelle verwendet wird, der Bereich bzw. die Fläche der Speicherzelle erheblich verringert werden.
Bei einem so aufgebauten Stapelspeicher oder STC-Speicher kann die den Speicherkondensator bildende Isolierzwischenschicht 14 beliebig adressiert werden, indem man den Kondensatorbereich auf dem Bauelement anordnet oder stapelt, mit dem sich ergebenden Vorteil, daß die Schicht aus Si3N4 mit hoher Dielektrizitätskonstante verwendet werden kann.
Wenn jedoch bei einem derartigen STC-Speicher eine dünne Schicht aus Si3N4 als Isolierzwischenschicht 14 im Hinblick auf eine Erhöhung der Speicherkapazität verwendet wird, besteht eine Grenze für die Erhöhung der Speicherkapazität aufgrund von Problemen durch Leckströme oder dergleichen. Da darüber hinaus die an eine Elektrode der
0 3 0 0 6 7/0907
ORIGINAL INSPECTED
Speicherkapazität angeschlossene Diffusionsschicht 10 in direktem Kontakt mit dem Substrat 5 geringer Verunreinigungskonzentration angeordnet ist, findet eine Entladung aufgrund von Rauschsignalen einschließlich radioaktiver Strahlung statt, was somit zu einem fehlerhaften Betrieb des Speichers führt, der den MIS-Kondensator COX und den Verarmungs- schicht-Kondensator CD beeinflusst.
Als Verbesserung gegenüber dem MOS-RAM mit einem Transistor, wie er in Figur 1 dargestellt ist, ist ein Speicher mit eingebettetem Kondensator bekannt geworden, wie er in der JP-OS 53-34435 beschrieben ist. Der dort beschriebene Speicher mit eingebettetem Kondensator verwendet einen pn-Übergangskondensator zwischen einer Diffusionsschicht 13, welche den Source- oder Drain-Anschluß des Feldeffekttransistors 1 mit isolierter Steuerelektrode bildet, und einem Bereich 16, der darunter ausgebildet ist und der vom gleichen Leitfähigkeitstyp ist, jedoch eine höhere Verunreinigungskonzentration als das Substrat 5 aufweist, wie es in Figur 3 dargestellt ist. Der so aufgebaute Speicher mit eingebettetem Kondensator hat einen solchen Aufbau, daß der Speicherkondensator im Substrat eingebettet ist und eine Speicherzelle mit einer kleineren Fläche bildet, ohne daß eine Verbindungstechnik mit mehreren Schichten erforderlich ist, da die Elektrode 8 im Gegensatz zur Speichergateanordnung des Speichers nach Figur 1 nicht verwendet wird.
Bei dem angegebenen Speicher mit eingebettetem Kondensator ist jedoch die Zunahme der Kapazität durch den hindurchfließenden Leckstrom und die Durchbruchspannung am pnübergang begrenzt. Da außerdem die Kapazität des pn-Überganges pro Flächeneinheit niedriger ist als die eines Oxidfilmes oder dergleichen, ist eine größere Fläche für höhere Speicherkapazitäten erforderlich, was einen Nachteil im Hinblick auf die Integrationsdichte mit sich bringt.
Aufgabe der Erfindung ist es daher, eine Speicheran-Ordnung zu schaffen, mit der sich sowohl die Integrationsdichte als auch die Speicherkapazität der Speicherzelle eines
030067/0907
dynamischen MOS-RAM auf größere Werte erhöhen läßt, als dies bei Speicherzellen von herkömmlichen dynamischen MOS-RAM's der Fall ist, und bei der die Entladung einer Speicherladung aufgrund einer radioaktiven Strahlung, wie z.B. Alphastrahlung, vermieden werden kann.
Mit dem erfindungsgemäßen Halbleiterspeicher wird in vorteilhafter Weise eine hohe Speicherkapazität unter gleichzeitiger Verringerung der Fläche der Speicherzelle erreicht, wobei diese Speicherzelle keine Entladung der Speicherladung durch radioaktive Strahlung erleidet.
Die den dynamischen MOS-RAM gemäß der Erfindung bildende Speicherzelle ist von der Bauart, die sowohl mit einem Isolierkondensator nach Figur 2 als auch ein pn-übergangskondensator nach Figur 3 ausgerüstet ist, und die so aufgebaut ist, daß sich ohne Schwierigkeit die Speicherkapazität erhöhen und die Integrationsdichte verbessern läßt, wobei ein Löschen oder Entladen der Signalladung aufgrund von radioaktiver Strahlung ausgeschlossen werden kann, was sonst bei herkömmlichen Kondensatoren mit Inversionsschichten Problerne aufwirft.
Gemäß der Erfindung ist ein Halbleiterspeicher vorgesehen, der eine Speicherzelle aufweist, die auf einem Halbleitersubstrat eines ersten Leitungstyps angeordnet ist und einen Feldeffekttransistor mit isolierter Steuerelektrode sowie einen Speicherkondensator aufweist, wobei der Speicherkondensator gemäß der Erfindung folgende Baugruppen aufweist: Einen Isolierkondensator mit einer auf dem Substrat angeordneten ersten Elektrode, mit einem auf der ersten Elektrode angeordneten Isolierfilm zur Bildung eines Dielektrikums und mit einer auf dem Isolierfilm angeordneten zweiten Elektrode, sowie einen pn-Übergangskondensator mit einem ersten Verunreinigungsbereich vom zweiten Leitfähigkeitstyp zur Bildung des Source- oder Drain-Anschlusses des Feldeffekttransistors mit isolierter Steuerelektrode und mit einem zweiten Verunreinigungsbereich vom ersten Leitfähigkeitstyp, der in Kontakt mit dem ersten Verunreinigungsbereich angeordnet ist und eine
03G067/0907
ORIGINAL INSPECTED
höhere Verunreinigungskonzentration als das Substrat aufweist.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in Fig. 1 einen Schnitt zur Erläuterung des Aufbaus eines herkömmlichen MOS-RAM mit einem Transistor;
Fig. 2 einen Schnitt zur Erläuterung des Aufbaus eines herkömmlichen STC-Speichers;
Fig. 3 einen Schnitt zur Erläuterung des Aufbaus eines herkömmlichen Speichers mit eingebettetem Kondensator; Fig. 4A und 4B einen Schnitt zur Erläuterung des Aufbaus einer ersten erfindungsgemäßen Ausführungsform der Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild;
Fig. 5A und 5B einen Schnitt zur Erläuterung des Aufbaus einer zweiten erfindungsgemäßen Ausführungsform der Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild;
Fig. 6A und 6B einen Schnitt zur Erläuterung des Aufbaus einer dritten erfindungsgemäßen Ausführungsform einer Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild;
Fig. 7A und 7B einen Schnitt zur Erläuterung des Aufbaus einer vierten erfindungsgemäßen Ausführungsform einer Speicherzelle eines MOS-RAM sowie ein entsprechendes Ersatzschaltbild;
Fig. 8 eine Draufsicht zur Erläuterung der Auslegung der Speicherzelle nach Fig. 4A;
Fig. 9A bis 9G Schnite zur Erläuterung eines Ausführungsbeispiels für die verschiedenen Schritte zur Herstellung der Speicherzelle nach Fig. 4A;
Fig. 10 eine grafische Darstellung zur Erläuterung der Konzentrationsverteilung der Verunreinigungsschicht, die den pn-Übergangskondensator der Speicherzelle nach Fig. 4 bildet;
030067/0907
302912S
Fig. 11 eine grafische Darstellung zur Erläuterung des Unterschiedes in Abhängigkeit von einer angelegten Spannung am pn-Übergangskondensator aufgrund einer Differenz in der Verunreinigungskonzentrationsverteilung;
Fig. 12A bis 12G Schnitte zur Erläuterung eines Ausführungsbeispiels der verschiedenen Schritte zur Herstellung der Speicherzelle nach Figur 7A; und in
Fig. 13 einen Schnitt zur Erläuterung des Aufbaus einer Speicherzelle gemäß einer weiteren erfindungsgemäßen
Ausführungsform eines MOS-RAM. Beispiel 1:
Fig. 4A und 4B zeigen im Schnitt eine erste Ausführungsform der Speicherzelle eines MOS-RAM mit einem Transistor bzw. ein dazugehöriges Ersatzschaltbild.
Bei der Speicherzelei nach Fig. 4A und 4B besteht ein Speicherkondensator CS aus zwei Kondensatoren. Einer von diesen ist ein Isolierkondensator CSiN, der dadurch hergestellt wird, daß man sandwichartig einen Isolierfilm 21, wie z.B. einen Nitridfilm aus Si3N4 oder einen Aluminiumoxidfilm aus Al3O3 mit hoher Dielektrizitätskonstante, zwischen einer ersten Schicht 22 aus polykristallinem Silizium und einer zweiten Schicht 23 aus polykristallinem Silizium anordnet. Der andere Kondensator ist ein pn-Übergangskondensator Cj von Verunreinigungsschichten 24 und 25 mit einer η -Leitfähigkeit bzw. einer ρ -Leitfähigkeit, die auf einem Si-Substrat 26 mit einer p-Leitfähigkeit ausgebildet sind. Außerdem besteht der MOS-Transistor 1 bei der Speicherzelle nach Figur 4A und 4B aus den η -leitenden Schichten 24 und 27, einem Gate-Isolierfilm 28 und einer Gate-Elektrode 29 einer dritten Schicht aus polykristallinem Silizium. Dabei bezeichnen in Figur 4A und 4B die Bezugszeichen 201, 202 und 203 eine Datenleitung, eine Wortleitung bzw. eine Leitung, über welche eine Gleichspannung als Vorspannung, z.B. eine vorgegebene positive Spannung VCC oder ein Erdpotential VS, an die Elektrode 23 angelegt werden. Die beiden so aufgebauten
030067/0907
3023125
Kondensatoren CSiN und Cj sind parallel zu dem Adressierungs-MOS-Transistor 1 geschaltet, wie es in dem Ersatzschaltbild der MOS-RAM-Speicherzelle nach Figur 4B dargestellt ist, so daß die Speicherkapazität CS der Speicherzelle insgesamt den Wert der Summe von CSiN und Cj erhält. Da die beiden Kondensatoren CSiN und Cj an derselben Stelle übereinander angeordnet oder gestapelt sind, kann auf diese Weise eine hohe Speicherkapazität bei verringerter Fläche erzielt werden. Da außerdem die η -leitende Schicht 24, die mit der Elektrode 22 an einer Seite des Speicherkondensators in Kontakt steht, im wesentlichen mit der ρ -leitenden Schicht 25 bedeckt ist, wird eine Potentialschwelle zwischen der η -leitenden Schicht und dem niedrig dotierten p-leitenden Substrat 2 6 aufgebaut. Auch wenn irgendeine durch Rauschsignale, wie z.B. radiaktive Strahlung, erzeugte Ladung in den Speicherzellenteil eindringt, wird sie infolgedessen daran gehindert, weiter in die η -leitende Schicht des Kondensatorteiles einzudringen, und zwar durch die Anwesenheit der Potentialschwelle, so daß die Unempfindlichkeit gegenüber Rauschsignalen erhöht 0 werden kann.
Wenn die MOS-RAM1s nach Fig. 1, 2, 3 und 4A verglichen
2 werden, wobei die Speicherzellenfläche 60 μη beträgt und die Adressierungs-MOS-Transistoren den gleichen Aufbau haben, können die Speicherkapazitäten in der nachstehend beschriebenen Weise bestimmt werden.
(1) MOS-RAM nach Figur 1
Bedingungen:
i) Filmdicke des SiO2-Filmes 7b = 35 nm; und ii) Schichtwiderstand der polykristallinen Si-Schicht 8 = 40 Ω/ Q .
Speicherkapazität:
CS = COX = 100 x 10~4 pF/Bit
(2) MOS-RAM nach Figur 2
Bdingungen:
i) und ii) wie bei der obigen Anordnung nach (1) iii) Filmdicke TSiN der Isolierzwischenschicht 14 aus Si3N4
= 35 nm
030067/0907
Speicherkapazität:
CS = CSiN + COX = 25O χ 1O~4 pF/Bit.
(3) MOS-RAM nach Figur 3
Bedingungen:
i) Verunrexnigungskonzentration der η -leitenden Schicht
ία on —3 =10 bis 10 cm ; und
ix) Verunrexnigungskonzentration der ρ -leitenden Schicht
= 8 χ 1016 cm"3 Speicherkapazität:
CS = Cj = 50 x 10"4 pF/Bit.
(4) Erfindungsgemäßer MOS-RAM nach Figur 4A Bedingungen:
i) Filmdicke TSiN des Isolierfilmes 21 aus Si3N4 = 35 nin; ii) Verunrexnigungskonzentration der η -leitenden Schicht -iq on —3 = 10 3 bis 10 cm J; und iii) Verunrexnigungskonzentration der ρ -leitenden Schicht
= 8 χ 1016 cm 3
Speicherkapazität:
CS = CSiN + Cj = 450 χ 10 4 pF/Bit.
Bei den bislang beschriebenen entsprechenden MOS-RAM's weist der Adressierungs-MOS-Transistor 1 Source- und Drain-Bereiche 24 und 27 (oder 10 und 4) vom n+-Typ, die im Oberflächenbereich des p-leitenden Si-Substrats (Verunreinigungs-
14 —3
konzentration von 5 χ 10 cm ) ausgebildet sind und eine Tiefe von 0,3 ym sowie eine Verunrexnigungskonzentration von 10 bis 10 cm besitzen, einen SiO2-FiIm oder Gate-Isolierfilm 28 (bzw. 7) mit einer Dicke von 35 nm sowie eine Gate-Elektrode 29 (bzw. 12) aus polykristallinem Silizium mit einem Schichtwiderstand von 30 Ω/σ auf.
Beispiel 2:
Die Figuren 5A und 5B zeigen im Schnitt eine zweite Ausführungsform der Speicherzelle des MOS-RAM bzw. ein dazugehöriges Ersatzschaltbild.
In gleicher Weise wie bei der Ausführungsform nach Figur 4A und 4B besteht auch der Speicherkondensator CS bei der Ausführungsform nach Figur 5A und 5B aus einem Isolier-
030067/0907
kondensator CSiN und einem pn-übergangskondensator Cj. Bei dieser zweiten Ausführungsform ist der Isolierkondensator CSiN so ausgebildet, daß seine Si^N.-Schicht sandwichartig zwischen den polykristallinen Siliziumschichten 22 und 23 so ausgelegt ist, daß sie sich über die Gate-Elektrode 29 erstreckt. Infolgedessen wird die Fläche des Isolierkondensatorteiles vergrößert, so daß seine Kapazität CSiN entsprechend erhöht wird. Andererseits ist der Wert Cj der pn-Übergangskapazität zwischen der η -leitenden Schicht 24 und der ρ -leitenden Schicht 25, die iin Siliziumsubstrat 26 ausgebildet sind, der gleiche wie bei der Ausführungsform nach Figur 4A und 4B. Bei der Speicherzelle gemäß dieser zweiten Ausführungsform kann somit die gesamte Speicherkapazität CS erhöht werden, wobei die hohe Integrationsdichte beibehalten
werden kann. Unter den gleichen Bedingungen wie bei (4) in Beispiel 1 hat die gesamte Speicherkapazität den Wert CS = 650 χ 10~4 pF /Bit.
Dabei bezeichnen die Bezugszeichen2O4 und 205 eine Vorspannungselektrode aus polykristallinem Si zur Isolierung des Bauelementes sowie einen Anschluß zum Anlegen des Erdpotentials .
Außerdem besteht die Gate-Elektrode 29 bei der Speicherzelle nach Figur 5A aus der ersten Schicht aus polykristallinem Si, während die Elektroden 22 und 23 aus zweiten und 5 dritten Schichten von polykristallinem Si hergestellt sind. Beispiel 3:
Figur 6A und 6B zeigen einen Schnitt einer dritten Ausführungsform der Speicherzelle eines MOS-RAM bzw. ein dazugehöriges Ersatzschaltbild.
Der Speicherkondensator der Speicherzelle dieser dritten Ausführungsform besteht aus drei Kondensatoren. Genauer gesagt, der erste Kondensator ist der Kondensator CSiN, der dadurch hergestellt wird, daß man den Isolierfilm 21, z.B. einen Nitrid- oder Aluminiumoxidfilm, sandwichartig zwischen der ersten polykristallinen Siliziumschicht 22 und der zweiten polykristallinen Siliziumschicht 23 anordnet. .Der zweite
030067/0907
Kondensator ist der Kondensator COX, der dadurch hergestellt wird, daß man einen Oxidfilm 28' sanchwichartig zwischen der ersten polykristallinen Siliziumschicht 22 und der η -leitenden Schicht 24 im Siliziumsubstrat 26 anordnet. Ferner ist der dritte Kondensator der Kondensator Cj, der durch den Übergang zwischen der η -leitenden Schicht 24 und der ρ -leitenden Schicht 25 gebildet wird, die im Siliziumsubstrat 26 ausgebildet sind. Diese drei Kondensatoren sind an derselben Stelle übereinander gestapelt, so daß auf der kleinen Fläche eine hohe Speicherkapazität CS erzielt werden kann. Der Wert der Speicherkapazität CS ist dabei 3,5 bis 4 mal so groß wie der der herkömmlichen Speicherzelle nach Figur 1, welche dieselbe Fläche hat, jedoch nur aus einem MIS-Kondensator besteht.
Das Bezugszeichen 206 bezeichnet dabei eine Leitung, über welche die Elektrode 22 aus polykristallinem Si an Erdpotential gelegt wird.
Beispiel 4:
Die Figuren 7A und 7B zeigen einen Schnitt einer vierten Ausführungsform einer Speicherzelle eines MOS-RAM bzw. ein dazugehöriges Ersatzschaltbild.
Die Speicherzelle gemäß dieser vierten Ausführungsform hat einen Aufbau, der die höchste Speicherkapazität sämtlicher Ausführungsformen gewährleistet. Das wesentliche Merkmal, um diese Speicherzelle noch besser als die vorher beschriebenen zu machen, besteht darin, daß die im Siliziumsubstrat auszubildenden η -ρ -übergänge in mehreren Stufen gestapelt werden, so daß die Summe der pn-Übergangskapazitäten zur Speicherkapazität CS beitragen kann. Infolgedessen wird die Kapazität der Isolierschicht zur summierten Kapazität hinzuaddiert, so daß eine bemerkenswert hohe Speicherkapazität realisiert werden kann. Der Aufbau gemäß der vierten Ausführungsform kann bei sämtlichen oben beschriebenen Speicherzellen angewendet werden. Der in Figur 7A dargestellte Aufbau -entspricht dem Fall, bei dem die Konstruktion der vierten Ausführungsform bei der Speicherzelle nach Figur 6A Anwen-
3 0 0 6 7/0907
dung findet, so daß der Speicherkondensator CS aus mindestens fünf Kondensatoren besteht. Genauer gesagt: Der erste Kondensator ist der Kondensator CSiN, der dadurch hergestellt wird, daß man den Isolierfilm 21, z.B. den Nitrid- oder
Aluminiumoxidfilm, sandwichartig zwischen der ersten polykristallinen Siliziumschicht 22 und der zweiten polykristallinen Siliziumschicht 23 anordnet. Der zweite Kondensator ist der Kondensator COX, der dadurch hergestellt wird, daß man den Oxidfilm 28' sandwichartig zwischen der ersten poly-
kristallinen Siliziumschicht 22 und einer η -leitenden Schicht 24a im Siliziumsubstrat 26 anordnet. Der dritte Kondensator ist der pn-Übergangskondensator Cj1 zwischen der η -leitenden Schicht 24a und einer ρ -leitenden Schicht 25a. Der fünfte Kondensator ist ein pn-Übergangskondensator Cj2 zwischen
der ρ -leitenden Schicht 25a und einer η -leitenden Schicht 24b. Der fünfte Kondensator ist der Verarmungsschichtkondensator Cj3 zwischen der η -leitenden Schicht 24b und einer
ρ -leitenden Schicht 25b. Die Anzahl von Stufen des pn-Übergangskondensator s kann innerhalb des zulässigen Bereiches
des Herstellungsverfahrens vergrößert werden. Die entsprechenden η -leitenden Schichten sind über eine η -leitende Schicht 24c mit großer Diffusionstiefe verbunden, so daß sämtliche Verarmungsschichtkondensatoren parallel geschaltet sind.
Infolgedessen kann die Speicherkapazität CS bei einer derartigen Konstruktion einen fünf bis zehn mal so hohen Wert haben wie die herkömmliche Speicherzelle nach Figur 1.
Beispiel 5;
Der Aufbau der neuartigen Speicherzelle des MOS-RAM in der Ebene soll nachstehend näher erläutert werden. Figur 8 zeigt ein Ausführungsbeispiel der Speicherzelle mit Bezug
auf die Speicherzelle nach Figur 4A. Der Speicherkondensatorteil ist als schraffierter Bereich dargestellt, in welchem der Kondensator mit einem Isolator hoher Dielektrizitätskonstante und der pn-Übergangskondensator übereinander
gestapelt angeordnet sind. Bei der hier beschriebenen Ausführungsform kann daher die Speicherkapazität der Speicher-
030067/O9O7
zelle vier-bis fünf-mal so hoch sein, wie bei der herkömmlichen Speicherzelle, die nur aus dem MIS-Kondensator besteht und dabei die gleiche Fläche einnimmt, so daß der Betrieb des MOS-RAM hoher Kapazität stabilisiert werden kann. Beispiel 6:
Nachstehend soll ein Verfahren zur Herstellung der neuartigen Speicherzelle näher erläutert werden. Die Beschreibung bezieht sich dabei auf die Fälle, bei denen der im Siliziumsubstrat auszubildende η -ρ -Übergang eine oder mehrere Stufen aufweist. Die Figuren 9A bis 9G zeigen den Herstellungsprozeß der Speicherzelle, die gemäß Figur 4A aufgebaut ist, wobei man eine Stufe eines η -ρ -Überganges hat. Ein niedrig dotiertes Siliziumsubstrat 30 mit einer Leitfähigkeit vom p-Typ wird mit einem lokalen Oxidationsverfahren oxidiert, um einen Feldoxidationsfilm 31 aus SiO2 mit einer Dicke von 0,5 bis 1 ym und eine Kanalsperrschicht 32 mit einer Leitfähigkeit vom p-Typ zu bilden (vgl. Figur 9A). Dann wird ein Oxidfilm 33 aus SXO2 geringer Dicke von 30 bis 50 nm auf der Oberfläche des Siliziumsubstrats 30 ausgebildet.
Danach wird der Oxidfilm 33 mit einem Fotoresistfilm 34 abgedeckt und Borionen B mit einer Konzentration von 1 bis
12 —2
3 χ 10 cm in das Siliziumsubstrat 30 mit einer hohen Energie von 150 bis 400 keV implantiert, um auf diese Weise eine ρ -leitende Schicht 35 zu bilden (vgl. Figur 9B).
Nachdem dann der dünne Oxidfilm 33 aus SiO- unter Verwendung des Fotoresistfilmes 34 als Maske geätzt worden ist, wird der Fotoresistfilm 34 entfernt und eine erste polykristalline Siliziumschicht 36, die mit einer n-leitenden Verunreinigung hoher Konzentration dotiert ist, mit einer Dicke von 0,1 bis 0,3 pm aufgebracht. Dann wird ein Isolierfilm hoher Dielektrizitätskonstante mit einer Dicke von 20 bis 50 nm, z.B. ein dünner Nitrid- oder Aluminiumoxidfilm 38, auf das polykristalline Siliziumaufgebracht. In diesem Falle diffundiert die η-leitende Verunreinigung im polykristallinen Silizium in das Siliziumsubstrat in dem Bereich, in dem das polykristalline Silizium 36 und das Siliziumsubstrat 30
030067/0907
direkt miteinander in Kontakt stehen und bildet somit eine n+-leitende Schicht 37 (vgl. Figur 9C).
Dann wird der Isolierfilm 38 und das polykristalline Silizium 36 gleichzeitig mit einem Plasmaätzverfahren geätzt (vgl. Figur 9D). Danach wird eine zweite polykristalline Siliziumschicht 39 mit einer hochdotierten n-leitenden Verunreinigung in einer Dicke von 0,2 bis 0,4 ym aufgebracht und ein Muster ausgebildet, um den Isolierfilm 38 mittels eines Fotoätzverfahrens abzudecken (vgl. Figur 9E).
Danach wird der dünne Oxidfilm 33 aus SiO2 entfernt und eine Oxidation bei einer Temperatur von 800 bis 10000C vorgenommen, um einen dünnen Gate-Oxidfilm 40 aus SiO2 mit einer Dicke von 20 bis 50 nm zu bilden. Da in diesem Falle die zweite polykristalline Siliziumschicht mit der n-leitenden Verunreinigung hoch dotiert ist, wird ein dicker Oxidfilm 41 aus SiO2 mit einer Dicke von 100 bis 200 nm gebildet. Anschließend wird eine Gate-Elektrode 42 aus einer dritten polykristallinen Siliziumschicht oder einem Metall hergestellt, wie z.B. aus Aluminium, Molybdän oder Wolfram.
Die so hergestellte Gate-Elektrode 42 wird als Maske verwendet, um eine hoch dotierte η-leitende Schicht 43 in sich selbst ausrichtender Weise zu bilden (vgl. Fig. 9F).
Danach wird ein Phosphosilikatglasfilm oder PSG-FiIm
44 mit einer Dicke von 0,5 bis 1 ym aufgebracht und ein
5 Kontaktloch hergestellt. Zuletzt wird eine Aluminiumelektrode
45 ausgebildet (vgl. Fig. 9G). Hierbei besteht der Grund, warum die Borionen B mit hoher Energie beim Verfahrensschritt gemäß Fig. 9B implantiert werden, in der Ausbildung einer hohen Übergangskapazität·
Wenn gemäß der Darstellung in Figur 10 die Borionen in das Silizium mit einer hohen Energie von 300 bis 400 keV implantiert werden und wenn eine Wärmebehandlung bei 1000 C für eine Dauer von ungefähr 20 min vorgenommen wird, so nimmt die Verunreinigungskonzentration ihren Spitzenwert in einem Tiefenbereich von ungefähr 0,6 ym im Silizium ein, wie sich aus Kurve 101 in Figur 10 ergibt.
030067/0907
Die so ausgebildete Übergangskapazität zwischen der ρ -leitenden Schicht und der n+-leitenden Schicht, die in Kurve 103 der Verunreinigungskonzentration dargestellt ist, ist weniger abhängig von einer angelegten Spannung als die Übergangskapazität zwischen der ρ -leitenden Schicht und der η -leitenden Schicht, die ihren Maximalwert an der Siliziumoberfläche hat, wie es in Kurve 102 dargestellt ist, so daß sie einen hohen Wert auch bei angelegten Spannung haben kann. In Figur 11 sind die Abhängigkeiten der Übergangskapazitäten, wie sie in den Kurven 101 und 102 in Figur 10 dargestellt sind, in Abhängigkeit von der angelegten Spannung dargestellt und mit 111 bzw. 112 bezeichnet.
Beispiel 7:
Figur 12A bis 12G zeigen das Verfahren zur Herstellung einer Speicherzelle, die mehrere Stufen von η -ρ -Übergängen sowie einen Aufbau nach Figur 7A aufweist. Ein niedrig dotiertes, p-leitendes Siliziumsubstrat 46 wird mit einem Ionen-Implantationsverfahren oder einem Wärmediffu— sionsverfahren an seiner Oberfläche mit einem η -ρ -Übergang versehen. In diesem Falle wird eine p+-leitende Schicht 47 aus Bor hergestellt, während eine η -leitende Schicht in zwei Bereiche unterteilt wird, nämlich einen Bereich 48, der mit einer Verunreinigung mit einem niedrigen Diffusionskoeffizienten, wie z.B. Arsen oder Antimon, dotiert ist, und einen Bereich 49, der mit einer Verunreinigung mit einem hohen Diffusionskoeffizienten, wie z.B. Phosphor, dotiert ist. Danach wird ein dünner Oxidfilm 50 aus SiO2 mit einer Dicke von 10 bis 50 nm auf der Oberfläche des Siliziumsubstrats
ausgebildet und Borionen mit einer Konzentration von 10 bis 10 cm" in der Oberfläche der n+-leitenden Schicht 48 unter Verwendung eines Fotoresistfilmes 51 als Maske implantiert (-vgl. Figur 12A).
Nachdem der Oxidfilm 50 und der Fotoresistfilm 51 dann von der Oberfläche des Siliziumsubstrats entfernt sind, läßt man eine p-leitende Siliziumschicht 53 geringer Verun-
030Q67/0907
reinigungskonzentration mit einer ähnlichen Verunreinigungskonzentration wie das Substrat auf der Oberfläche des Siliziumsubstrats mit einem Epitaxialverfahren aufwachsen, bis sie eine Dicke von ungeführ 1 ym hat. In diesem Falle wird die in die Oberfläche der η -leitenden Schicht 48 implantierte Borverunreinigung auch zu der epitaxial aufgewachsenen, p-leitenden Schicht addiert und bildet somit eine ρ -leitende Schicht 54. Ferner wächst die η -leitende Schicht 49, die mit einer Verunreingiung mit hohem Diffusionskoeffizienten, wie z.B. Phosphor, dotiert ist, epitaxial in die p-leitende, epitaxial aufgewachsene Schicht hinein und bildet somit eine η -leitende Schicht 55 mit einer hohen Diffusionstiefe (vgl. Figur 12B).
Danach werden ein Feldoxidfilm 5 6 aus SiO„ mit einer Dicke von 0,5 bis 1 ym und eine p-leitende Kanalsperrschicht 57 durch lokale Oxidationsverfahren hergestellt. Anschließend wird ein dünner Oxidfilm 58 aus SiO- mit einer Dicke von bis 50 nm auf der Oberfläche der p-leitenden, epitaxial aufgewachsenen Schicht hergestellt und eine η-leitende Verunreinigung 60, wie z.B. Arsen durch Ionenimplantation mit einer Konzentration von 10 bis 10 cm unter Verwendung einer η-leitenden Schicht 61 sowie unter Verwendung eines Fotoresistfilmes 59 als Maske eingebaut (vgl. Figur 12C).
Danach wird eine erste polykristalline Siliziumschicht 62 mit einer Dicke von 0,1 bis 0,3 ym aufgebracht und ein Isolierfilm 63 hoher Dielektrizitätskonstante mit einer Dicke von 20 bis 50 nm, wie z.B. ein Nitridfilm aus Si3N^ oder ein Aluminiumoxidfilm aus Al3O3 darauf ausgebildet. Danach wird ein dünner Oxidfilm 64 aus SiO- mit einer Dicke von
0,3 bis 0,5 ym auf der Seite des polykristallinen Siliziums 62 durch ein Oxidationsverfahren ausgebildet (vgl. Figur 12D).
Danach wird der dünne Oxidfilm 58 aus SiO- lokal entfernt und eine zweite polykristalline Siliziumschicht 65, die stark mit einer η-leitenden Verunreinigung dotiert ist, mit einer Dicke von 0,2 bis 0,3 ym aufgebracht (vgl. Fig. 12E) Nachdem der dünne Oxidfilm 58 dann entfernt worden ist.
03 0.0 67/0907
wird wiederum ein dünner Gate-Oxidfilm 6 6 aus SiO^ mit einer Dicke von 20 bis 50 nm ausgebildet. Auf-der zweiten polykristallinen Siliziumschicht 65 wird andererseits ein dicker Oxidfilm 67 aus SiO- mit einer Dicke von 100 bis 200 nm ausgebildet. Dann wird eine Gate-Elektrode 6 8 mit der dritten polykristallinen Siliziumschicht oder einem Metall, wie z.B. Aluminium, Molybdän oder Wolfram, hergestellt. Die so hergestellte Gate-Elektrode 6 8 wird als Maske verwendet, um eine hoch dotierte, η-leitende Schicht 69 in sich selbst ausrichtenderweise herzustellen (vgl. Fig. 12F).
Dann wird ein Phosphosilikatglasfilm oder PSG-FiIm 7O mit einer Dicke von 0,5 bis 1 ym aufgebracht und ein Kontaktloch hergestellt. Zuletzt wird eine Aluminiumelektrode gemäß Figur 12G hergestellt.
Gemäß der Erfindung wird in der oben beschriebenen Weise ein dynamischer Speicher mit einer hohen Integrationsdichte und einer großen Speicherkapazität hergestellt, so daß der MOS-RAM mit großer Kapazität stabil betrieben werden kann.
Eine Speicherzelle mit einer großen Speicherkapazität kann unter Verwendung des erfindungsgemäßen Aufbaus hergestellt werden. Um die Signalspannung zu erhöhen, ist es jedoch erforderlich, die Streukapazitäten der Datenleitung zu verringern.
Beispiel 8;
Der Aufbau gemäß Figur 13 ist so gewählt, daß eine Konstruktion zur Verringerung der Kapazität der Datenleitung zu der bislang beschriebenen erfindungsgemäßen Konstruktion hinzugefügt wird. Bei der MOS-RAM-Speicherzelle nach Figur 4A wird ein Kontaktloch, das in einer ersten PSG-Schicht 72 ausgebildet ist, mit polykristallinem Si oder Al bedeckt, was in Figur 13 mit dem Bezugszeichen 73 angedeutet ist. Danach wird ein zweiter PSG-FiIm 74 aufgebracht, der eine Dicke von 0,5 bis 1 ym besitzt. Dann wird wiederum ein Kontaktloch geöffnet und eine Datenleitung 75 aus Al hergestellt. Unter Verwendung des hier beschriebenen Aufbaus
030067/0907
3029 Ί 25
kann der PSG-FiIm unterhalb der Al-Leitung 75 doppelt so dick wie bei der herkömmlichen Konstruktion gemacht werden, so daß die Streukapazität der Al-Leitung dementsprechend auf die Hälfte verringert werden kann. Infolgedessen kann die Signalspannung von der Speicherzelle durch Erhöhung der Speicherkapazität und Verringerung der Kapazität der Datenleitung weiter erhöht werden.
Der neuartige Halbleiterspeicher weist eine Speicherzelle auf, die auf einem p-leitenden Halbleitersubstrat ausgebildet ist und einen Feldeffekttransistor mit isolierter Steuerelektrode und einen Speicherkondensator aufweist. Der Speicherkondensator weist dabei einen Isolierkondensator mit einer auf dem Substrat angeordneten ersten Elektrode, mit einem auf der ersten Elektrode angeordneten Film aus Si-,Ν und mit einer auf dem Si-^N. angeordneten zweiten Elektrode, sowie einen pn-Übergangskondensator mit einem ersten n-leitenden Verunreinigungsbereich zur Ausbildung des Source- oder Drain-Anschlusses des Feldeffekttransistors mit isolierter Steuerelektrode und einen zweiten p-leitenden Verunreinigungsbereich auf, der in Kontakt mit dem ersten Verunreinigungsbereich angeordnet ist und eine höhere Verunreinigungskonzentration als das Substrat besitzt.
030067/0907
Leerseite

Claims (8)

  1. PATErJTANWALTT
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2 & 3, MÖNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN 95
    HITACHI, LTD. 31. Juli 1980
    DEA-25 245
    Halbleiterspeicher PATEN TAN SP RÜ CHE
    νΐ.ϊ Halbleiterspeicher, mit einer Speicherzelle, die auf einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp angeordnet ist und einen Feldeffekttransistor mit isolierter Steuerelektrode sowie einen Speicherkondensator aufweist, dadurch gekennzeichnet, daß der Speicherkondensator einen Isolierkondensator mit einer auf dem Substrat angeordneten ersten Elektrode, mit einem auf der ersten Elektrode angeordneten Isolierfilm zur Bildung eines Dielektrikums und mit einer auf dem Isolierfilm angeordneten zweiten Elektrode, sowie einen pn-Übergangskondensator mit einem ersten Verunreinigungsbereich von einem zweiten Leitfähigkeitstyp zur Bildung des Source- oder Drain-Anschlusses des Feldeffekttransistors mit isolierter Steuerelektrode und mit einem zweiten Verunreinigungsbereich vom ersten Leitfähigkeitstyp aufweist, der in Kontakt mit dem
    ersten Verunreinigungsbereich angeordnet ist und eine höhere Verunreinigungskonzentration als das Substrat aufweist.
  2. 2. Speicher nach Anspruch 1, dadurch gekennzeichnet t daß die erste Elektrode des Isolierkondensators auf dem ersten Verunreinigungsbereich des pn-Übergangskondensators angeordnet ist.
  3. 3. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Eletrkode des Isolierkondensators an Erdpotential oder ein Gleichspannungs-Vorspannungspotential angelegt ist.
  4. 4. Speicher nach einem der Ansprüche 1 bis 3-, dadurch gekennzeichnet , daß die erste Elektrode des Isolierkondensators auf dem ersten Verunreinigungsbereich des pn-übergangskondensators durch den Isolierfilm angeordnet ist, während die zweite Elektrode des Isolierkondensators an den ersten Verunreinigungsbereich angeschlossen ist.
  5. 5. Speicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Elektrode des Isolierkondensators an Erdpotential angeschlossen ist.
  6. 6. Speicher nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Isolierfilm zur Bildung
    3023125
    des Dielektrikums des Isolierkondensators als Siliziumnitridfilm oder Aluminiumoxidfilm ausgebildet ist.
  7. 7. Speicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die ersten und zweiten
    Elektroden des Isolierkondensators aus einer polykristallinen Siliziumschicht ausgebildet sind.
  8. 8. Speicher nach Anspruch 7, dadurch gekennzeichnet, daß die Gate-Elektrode des Feldeffekttransistors mit isolierter Steuerelektrode aus polykristallinem Silizium besteht.
    0 3 0 0 6 7/0907
    ORIGINAL INSPECTED
DE3029125A 1979-08-01 1980-07-31 Halbleiterspeicher Expired DE3029125C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9730179A JPS5623771A (en) 1979-08-01 1979-08-01 Semiconductor memory

Publications (2)

Publication Number Publication Date
DE3029125A1 true DE3029125A1 (de) 1981-02-12
DE3029125C2 DE3029125C2 (de) 1982-07-29

Family

ID=14188658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3029125A Expired DE3029125C2 (de) 1979-08-01 1980-07-31 Halbleiterspeicher

Country Status (3)

Country Link
US (1) US4355374A (de)
JP (1) JPS5623771A (de)
DE (1) DE3029125C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2519461A1 (fr) * 1982-01-06 1983-07-08 Hitachi Ltd Dispositif de memoire a semi-conducteurs et procede de fabrication d'un tel dispositif
EP0098165A2 (de) * 1982-06-30 1984-01-11 Fujitsu Limited Halbleiter-Speicheranordnung
US7633111B2 (en) 2004-08-07 2009-12-15 Atmel Automotive Gmbh Semiconductor structure

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475118A (en) * 1978-12-21 1984-10-02 National Semiconductor Corporation Dynamic MOS RAM with storage cells having a mainly insulated first plate
JPS57111061A (en) * 1980-12-26 1982-07-10 Fujitsu Ltd Semiconductor memory unit
JPS57194567A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor memory device
US4458215A (en) * 1981-08-17 1984-07-03 Rca Corporation Monolithic voltage controlled oscillator
US4887135A (en) * 1982-02-09 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Dual level polysilicon single transistor-capacitor memory array
JPS602784B2 (ja) * 1982-12-20 1985-01-23 富士通株式会社 半導体記憶装置
US4649406A (en) * 1982-12-20 1987-03-10 Fujitsu Limited Semiconductor memory device having stacked capacitor-type memory cells
US5244825A (en) * 1983-02-23 1993-09-14 Texas Instruments Incorporated DRAM process with improved poly-to-poly capacitor
FR2554954B1 (fr) * 1983-11-11 1989-05-12 Hitachi Ltd Dispositif de memoire a semi-conducteurs
FR2577338B1 (fr) * 1985-02-12 1987-03-06 Eurotechnique Sa Procede de fabrication d'une memoire dynamique en circuit integre et memoire obtenue par ce procede
FR2577339B1 (fr) * 1985-02-12 1991-05-10 Eurotechnique Sa Memoire dynamique en circuit integre
JPS61224350A (ja) * 1985-03-29 1986-10-06 Toshiba Corp 半導体記憶装置
JPS61234068A (ja) * 1985-04-10 1986-10-18 Nec Corp バイポ−ラｒａｍ
ATE58027T1 (de) * 1985-08-21 1990-11-15 Siemens Ag Bipolare speicherzelle mit externer kapazitaet.
JPS6260256A (ja) * 1985-09-10 1987-03-16 Toshiba Corp 半導体記憶装置及びその製造方法
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
JPS62144352A (ja) * 1985-12-18 1987-06-27 Mitsubishi Electric Corp 半導体集積回路装置
JPS62140458A (ja) * 1985-12-13 1987-06-24 Mitsubishi Electric Corp 半導体集積回路装置
US4922312A (en) * 1986-04-30 1990-05-01 Texas Instruments Incorporated DRAM process with improved polysilicon-to-polysilicon capacitor and the capacitor
US5098192A (en) * 1986-04-30 1992-03-24 Texas Instruments Incorporated DRAM with improved poly-to-poly capacitor
JP2634163B2 (ja) * 1987-02-19 1997-07-23 三菱電機株式会社 半導体記憶装置
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
US5734188A (en) * 1987-09-19 1998-03-31 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
US5374576A (en) * 1988-12-21 1994-12-20 Hitachi, Ltd. Method of fabricating stacked capacitor cell memory devices
US20010008288A1 (en) * 1988-01-08 2001-07-19 Hitachi, Ltd. Semiconductor integrated circuit device having memory cells
JP2590171B2 (ja) * 1988-01-08 1997-03-12 株式会社日立製作所 半導体記憶装置
US5079670A (en) * 1988-05-03 1992-01-07 Texas Instruments Incorporated Metal plate capacitor and method for making the same
US5917211A (en) * 1988-09-19 1999-06-29 Hitachi, Ltd. Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same
US5334547A (en) * 1988-12-27 1994-08-02 Nec Corporation Method of manufacturing a semiconductor memory having an increased cell capacitance in a restricted cell area
US5049958A (en) * 1989-01-27 1991-09-17 Texas Instruments Incorporated Stacked capacitors for VLSI semiconductor devices
US5006481A (en) * 1989-11-30 1991-04-09 Sgs-Thomson Microelectronics, Inc. Method of making a stacked capacitor DRAM cell
JPH0496270A (ja) * 1990-08-03 1992-03-27 Sharp Corp 半導体装置の製造方法
KR0174313B1 (ko) * 1994-07-27 1999-02-01 스기야마 가즈히꼬 Mos 커패시터와 그 제조방법
KR102026718B1 (ko) * 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
DE2730798A1 (de) * 1977-07-07 1979-01-25 Siemens Ag Verfahren zum herstellen einer aus einem feldeffekttransistor mit isolierter steuerelektrode und einem kondensator integrierten halbleiterspeicherzelle
US4151607A (en) * 1976-07-05 1979-04-24 Hitachi, Ltd. Semiconductor memory device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164751A (en) * 1976-11-10 1979-08-14 Texas Instruments Incorporated High capacity dynamic ram cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US4151607A (en) * 1976-07-05 1979-04-24 Hitachi, Ltd. Semiconductor memory device
DE2730798A1 (de) * 1977-07-07 1979-01-25 Siemens Ag Verfahren zum herstellen einer aus einem feldeffekttransistor mit isolierter steuerelektrode und einem kondensator integrierten halbleiterspeicherzelle

Non-Patent Citations (9)

* Cited by examiner, † Cited by third party
Title
"Einführung in die Mikroelektronik" 1966 von A. Lewiki S. 164 *
"Elektronik", 1976, H. 10, S. 57-67 *
IEEE International Solid-State Circuits Conference1972, S. 56-57 *
IEEE International Solid-State Circuits Conference1979, S. 146-147 *
IEEE Transactions on Electron Devices Okt. 1976, S. 1187-1189 *
Industrie-Elektrik+Elektronik, 12. Jg., 1967, Nr. B 7/8, S. 125-128 *
Internationale Elektronische Rundschau, 1964, Nr. 5, S. 277-280 *
JP-OS 53-34435 mit Patent Abstracts of Japan, Vol. 2, Nr. 68, 24. Mai 1978, S. 2447 E78 *
Proceedings of the IEEE, Vol. 52, Dez. 1964, S. 1465-1468 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2519461A1 (fr) * 1982-01-06 1983-07-08 Hitachi Ltd Dispositif de memoire a semi-conducteurs et procede de fabrication d'un tel dispositif
EP0098165A2 (de) * 1982-06-30 1984-01-11 Fujitsu Limited Halbleiter-Speicheranordnung
EP0098165A3 (en) * 1982-06-30 1986-10-08 Fujitsu Limited Semiconductor memory device
US7633111B2 (en) 2004-08-07 2009-12-15 Atmel Automotive Gmbh Semiconductor structure

Also Published As

Publication number Publication date
JPS5623771A (en) 1981-03-06
US4355374A (en) 1982-10-19
DE3029125C2 (de) 1982-07-29

Similar Documents

Publication Publication Date Title
DE3029125C2 (de) Halbleiterspeicher
DE3881304T2 (de) MOS-Transistor.
DE4215708C2 (de) SRAM und Verfahren zu dessen Herstellung
DE2829966C2 (de) Halbleiterspeichervorrichtung
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE2841453C2 (de) Halbleiterspeicherzelle
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3530897A1 (de) Integrierte halbleiterschaltung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2708599C2 (de) MNOS-Speichertransistor
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE19622431A1 (de) Halbleiterspeichereinrichtung und Verfahren zum Herstellen derselben
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE3915594C2 (de) Kondensator, insbesondere für integrierte Halbleiterschaltungen
DE3134233A1 (de) Dynamische cmos-speicherzelle und verfahren zu deren herstellung
DE2926417A1 (de) Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung
DE19542240C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8328 Change in the person/name/address of the agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee