DE3244488C2 - - Google Patents
Info
- Publication number
- DE3244488C2 DE3244488C2 DE3244488A DE3244488A DE3244488C2 DE 3244488 C2 DE3244488 C2 DE 3244488C2 DE 3244488 A DE3244488 A DE 3244488A DE 3244488 A DE3244488 A DE 3244488A DE 3244488 C2 DE3244488 C2 DE 3244488C2
- Authority
- DE
- Germany
- Prior art keywords
- cells
- substrate
- cell
- charge
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 58
- 238000007667 floating Methods 0.000 claims description 51
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 230000007704 transition Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 229920006395 saturated elastomer Polymers 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 157
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8616—Charge trapping diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/901—MOSFET substrate bias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf einen elektrisch programmierbaren
Speicher, der auf einem Substrat aufgebaut ist und
eine Vielzahl elektrisch programmierbarer Speicherzellen mit
jeweils wenigstens einer im Substrat angeordneten Zone, einer
Ladungsspeicherzone und einem Steuergate aufweist, sowie auf
ein Verfahren zum elektrischen Programmieren der Speicherzellen
des Speichers nach den Oberbegriffen der Patentansprüche 1 bzw. 18.
Permanente Speicherzellen, insbesondere solche mit Ladungsspeicherzonen,
z. B. schwebenden Gate-Elektroden, sind bekannt.
Bei den ersten, im Handel befindlichen Speichern wurden Bauelemente
mit auf schwebendem Potential befindlichen Gate-Elektroden
verwendet, die durch Avalanche-Injektion aufgeladen wurden,
und zwar derart, daß eine von zwei jeder Zelle zugeordneten
Substratzonen durch Avalanche-Effekte aufgeladen wurde.
Dieser Typ von Bauelement ist in der US-PS 36 60 819 beschrieben.
Spätere Speicher machten von einer Kanalinjektion Gebrauch,
bei der Ladung aus dem Kanal jeder Zelle zur schwebenden
Gate-Elektrode injiziert wurde. Derartige Zellen sind in
den US-PS'n 39 96 657 und 41 14 255 beschrieben. Aus der US-PS
42 03 158 sind sowohl elektrisch programmierbare als auch elektrisch
löschbare Zellen bekannt, wobei sowohl für das Programmieren
als auch das Löschen der Tunnel-Effekt ausgenutzt wurde.
Zusammenfassungen verschiedener Aufladungstechniken für die
Programmierung von Speicherzellen sind in einem Artikel von
J. F. Verwey mit der Bezeichnung "Nonavalanche Injection of Hot
Carriers into SiO₂" in Journal of Applied Physics, Band 44,
Nr. 6, Juni 1973, S. 2681ff und in einem Artikel von T. H. Ning
mit der Bezeichnung "Hot-Electron Emission from Silicon into
Silicon Dioxide" in Solid State Electronics, 1978, Band 21, S.
273-282 beschrieben.
Bei allen bekannten Zellen sind jeder Zelle Mittel zur Ladungserzeugung
zugeordnet, wobei die Ladung beispielsweise auf
einer schwebenden Gate-Elektrode (floating gate) eingefangen
werden kann. Diese jeder Zelle zugeordneten Mittel zur Ladungserzeugung
erfordern größere Dimensionen jeder Speicherzelle,
damit die Speicherzelle dem höheren Programmierpotential standhalten
kann.
Ein Artikel von Tarui u. a. mit der Bezeichnung
"Electrically Reprogrammable Nonvolatile Semiconductor Memory" in
Proceedings of the Fifth Conference (1973 International) on Solid
State Devices, Tokio, 1973, Ergänzung zu Journal of the Japan
Society of Applied Physics, Band 43, 1974, zeigt in Fig. 11
ein Bauelement, das eine heiße Trägerinjektion aus einem in
Vorwärtsrichtung vorgespannten pn-Übergang mit nachfolgender
Beschleunigung zur Aufladung eines schwebenden Gates verwendet.
Die in diesem Bauelement genutzten Mittel zur Ladungserzeugung
dienen zum Aufladen einer einzigen Speicherzelle.
Der Erfindung liegt die Aufgabe zugrunde, den Herstellungsaufwand
von Speichern der eingangs genannten Art, insbesondere
die Abmessungen ohne Beeinträchtigung des Betriebsverhaltens zu
vermindern und gleichzeitig die Potentialbelastung der
Speicherzellen beim Programmiervorgang zu verringern.
Diese Aufgabe wird bei Speichern der eingangs genannten Art
durch die Merkmale des Patentanspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der Erfndung sind in den Unteransprüchen
gekennzeichnet.
Ein diese Aufgabe lösendes Verfahren zum elektrischen Programmieren
der Speicherzellen eines Speichers der eingangs genannten
Art ist durch die Merkmale des Anspruchs 18 gekennzeichnet.
Die Verwendung einer einzigen Ladungsquelle zur Aufladung
einer Vielzahl permanenter Speicherzellen ermöglicht einerseits
die Herstellung von Speicherzellen mit weniger kritischen Abmessungen,
die einer geringeren Potentialbelastung beim Programmiervorgang
unterliegen, andererseits die Herstellung von
Speicherzellen mit Zwei-Anschluß-Bauelementen.
Im folgenden werden Ausführungsbeispiele der Erfindung anhand
der Zeichnung näher erläutert. In der Zeichnung zeigt:
Fig. 1 eine Schnittansicht durch einen Teil eines
Substrats mit zwei Speicherzellen und einer
einzigen Ladungsquelle zum Programmieren
der beiden Zellen;
Fig. 2 eine Draufsicht auf eine erfindungsgemäß ausgebildete
Speicheranordnung;
Fig. 3 eine schematische Schnittansicht durch einen
Teil eines Substrats mit zwei Speicherzellen
und getrennten Mitteln zur Ladungsversorgung
für die Programmierung der Zellen gemäß
einem Ausführungsbeispiel der Erfindung;
Fig. 4 eine schematische Schnittansicht durch einen
Teil eines Substrats mit anderen Mitteln zur
Ladungserzeugung für die Programmierung von
Zellen in einer Speicheranordnung;
Fig. 5 eine schematische Schnittansicht durch einen
Teil eines Substrats mit Mitteln zur Ladungserzeugung
in dem Substrat zur Programmierung
der Zellen gemäß einem bevorzugten Ausführungsbeispiel
der Erfindung;
Fig. 6 ein Schemaschaltbild der Einrichtung zur
Ladungsinjektion gemäß Ausführungsbeispiel
nach Fig. 5;
Fig. 7 eine schematische Schnittansicht auf einen
Teil eines Substrats mit einer Zwei-Anschluß-Speicherzelle,
die in der erfindungsgemäßen
Weise programmierbar ist;
Fig. 8 ein elektrisches Schaltbild eines Teils
einer Speicheranordnung, in welcher die
Zelle gemäß Fig. 7 und die Ladungsinjektionseinrichtung
nach den Fig. 5 und 6
Verwendung finden;
Fig. 9 eine schematische Schnittansicht durch einen
Teil eines Substrats mit einer elektrisch
programmierbaren und elektrisch löschbaren
Speicherzelle, die in der erfindungsgemäßen
Weise programmiert werden kann; und
Fig. 10 ein schematisches Schaltbild eines Teils
einer Speicheranordung mit den Zellen gemäß
Fig. 9 und der Ladungsinjektionseinrichtung
nach den Fig. 5 und 6.
Der beschriebene Speicher weist eine Vielzahl von permanenten
Speicherzellen auf. Im folgenden Teil der Beschreibung
sind zahlreiche Einzelheiten, z. B. spezielle
Leitfähigkeitstypen, Oxidschichtstärken usw. zur Verdeutlichung
des Erfindungsgedankens angegeben. Es ist
klar, daß die Erfindung auch ohne diese spezielle Details
verwirklicht werden kann. In anderen Fällen sind
herkömmliche Fabrikationsprozesse und Bauelemente ohne
nähere Beschreibung geblieben, um die Erläuterung des
Wesens der Erfindung nicht mit überflüssigen Einzelheiten
zu belasten.
Bei dem bevorzugten Ausführungsbeispiel der Erfindung
sind viele Speicherzellen unter Verwendung der bekannten
Metalloxidhalbleiter-(MOS)-Technologie hergestellt. Insbesondere
sind die Speicherzellen auf einem p-leitenden
Siliziumsubstrat (30-50 Ohm · cm) hergestellt. Jede Speicherzelle
weist wenigstens eine n⁺-Zone, die im Substrat angeordnet
ist, eine schwebende Gate-Elektrode (ein Polysiliziumbauelement,
das vollständig von Siliziumdioxid
umgeben ist) und ein über der schwebenden Gate-Elektrode
angeordnetes Steuergate auf. Es können aber auch andere
bekannte Ausführungen von Speicherzellen in Verbindung mit
der Erfindung verwendet werden, z. B. diejenigen der in
der Beschreibungseinleitung angegebenen Druckschriften
oder die Speicherzelle gemäß US-PS 42 67 632.
Nach dem Stande der Technik muß jede der Zellen genügend
Ladung erzeugen, um ihre schwebende Gate-Elektrode aufzuladen.
Bei der Erfindung findet dagegen eine einzige
Ladungsquelle für die Aufladung einer Vielzahl von Zellen
Verwendung.
In Fig. 1, auf die zunächst Bezug genommen wird, ist
eine schematische Schnittansicht durch ein p-leitendes
Siliziumsubstrat 12 gezeigt. Das Substrat weist zwei
elektrisch programmierbare Festwertspeicherzellen (EPROM-
Zellen) 14 und 16 auf. Jede Zelle, z. B. die Zelle 16,
weist zwei Substratzonen 19 und 20, eine schwebende
Gate-Elektrode 17 und ein Steuergate 18 auf. (Die Bruchstelle
in der zeichnerischen Darstellung des Substrats
zwischen der Zone 22 und der Zelle 14 soll zeigen, daß
die Zelle 14 in einer beträchtlichen Entfernung von der
Zone 22 angeordnet und daß eine Vielzahl anderer Speicherzellen
zwischen der Zione 22 und der Zelle 14 ausgebildet
sein kann.)
Bei dem Ausführungsbeispiel gemäß Fig. 1 dient ein in
Vorwärtsrichtung vorgespannter Übergang zur Ladungserzeugung
für die Programmierung der Zellen 14 und 16.
Eine n-leitende Zone 22 ist zur Bildung dieses Übergangs
im p-leitenden Substrat 12 ausgebildet. Der Übergang ist
während des Programmiervorgangs in Vorwärtsrichtung vorgespannt
(negatives Potential). In diesem Zuszand injiziert
der Übergang Minoritätsträger (Elektronen) in das
p-leitende Substrat, wie in Fig. 1 gezeigt ist. Das
negative Potential, das zum Vorspannen des Übergangs in
Vorwärts- bzw. Durchlaßrichtung dient, kann von einer
externen Quelle oder aus einem auf dem Chip ausgebildeten,
in Gegenrichtung vorgespannten Generator zugeführt werden.
Um eine ausgewählte Zelle, z. B. die Zelle 16, zu programmieren,
wird ein positives Potential an das Steuergate
18 (VG) und ein positives Potential an eine oder
beide der Source- und Drain-Zonen der Zelle 16 angelegt.
Die Elektronen, die aus dem Übergang injiziert werden,
werden in das p-leitende Substrat diffundiert. Sie werden
von dem Potential unter der Gate-Elektrode 17 in Richtung
der Grenzfläche zwischen der Gate-Elektrode und dem
Substrat beschleunigt. Einige der Elektronen erhalten
genügend Energie, um die Barriere zu überwinden und
werden daher durch die die schwebende Gate-Elektrode
und das Substrat trennende Oxidschicht injiziert und
in der schwebenden Gate-Elektrode eingefangen.
Das Beschleunigungspotential wird sowohl vom Potential
an der Source- oder Drain-Zone als auch dem Gate-Potential
VG bestimmt. Generell gilt die folgende
Gleichung:
VG=VD+V,
wobei die Schwellspannung der Zelle 16 bei der
vom Volumeneffekt (erzeugt durch VD) erhöhte Schwelle
ist. Bei dem beschriebenen bevorzugten Ausführungsbeispiel
wird ein positives Potential an die Drain-Zone
der Zelle 16, nicht aber an die Source-Zone 20 angelegt.
Die obige Gleichung hat generelle Gültigkeit, ausgenommen
der Fälle, bei denen VD ziemlich hoch ist, und in den
Fällen, in denen VD das Potential VTH beeinflußt.
Typischerweise ist jedoch VG wenigstens um eine Schwellspannung
über dem an VD anstehenden Potential. Ist
VD gleich 5 Volt, so sind die folgenden angenäherten
VG-Potentiale für die angegebenen Oxidschichten anwendbar.
Generell werden bei Beginn der Programmierung Inversionsbedingungen
erhalten, wenn:
VG=VD+Vti(VD),
wobei Vti der Anfangsschwellwert der Zelle 16 unter
Volumeneffekt aufgrund von VD
ist. Für den Fall, daß die obige Gleichung gilt, ist die
Beschleunigungsspannung VD. Nach Beginn der Programmierung
steigt VT in der obigen Gleichung, so daß die Beschleunigungsspannung
abnimmt und die Programmiergeschwindigkeit
wesentlich verringert wird. Dies stellt
eine maximale Schwellspannung nach der Programmierung
ein, die durch die folgende Beziehung gesteuert werden
kann:
VT(max)≅VG-(VD+Vti(VD)).
Ein Beispiel der Spannungen und Oxidstärken für derzeitige
und zukünftige Zellen ist in der folgenden Tabelle angegeben:
Ein wesentliches Merkmal der Erfindung besteht darin, daß
die Speicherzellen keinen höheren Programmierpotentialen
oder Strömen wie Zellen herkömmlicher Ausführung standzuhalten
brauchen. Die Programmierung der Zellen ist beim
Gegenstand der Erfindung nicht mit den Zellenabmessungen
kritisch verknüpft, wie dies bei einigen bekannten Zellen
der Fall ist. Dies liegt daran, daß das Beschleunigungsfeld,
das das normale Feld der Verarmungsschicht unter dem Gate
ist, von der Kanallänge und -breite beinahe unbeeinflußt
ist, so daß auch die Programmierung unbeeinflußt
bleibt. Die Programmierung findet über das ganze
Gate statt, während bekannte EPROM-Zellen begrenzte
Injektionszonen nahe der Drain-Elektrode haben. Daher ist
der Programmierwirkungsgrad wesentlich höher (um einen
Faktor von 10³ bis 10⁴). Der im Hochspannungs-Drainanschluß
gesammelte Strom ist gering, so daß auch der
Energieverbrauch während des Programmierens niedriger ist.
Der hohe Elektronenstrom aus der Zone 22 wird über ein
relativ kleines Potential injiziert, so daß auch die zur
Erzeugung dieser Elektronen aufzuwendende Leistung relativ
klein ist. Da die zum Programmieren aufzuwendende
Energie relativ klein ist, ist die Verwendung einer
5V-Betriebsspannung mit Bootstrap-Effekt (auf dem
Chip) zur Entwicklung von zur Programmierung benötigten
höheren Potentialen möglich.
Bei der Erfindung wird nur eine Substratzone (z. B. die
Drain-Zone) zum Programmieren benötigt. Dies ermöglicht
die Herstellung von Zwei-Anschluß-Bauelementen und die
Bildung von Zellenpaaren, wie dies in Verbindung mit
den Fig. 7 und 8 beschrieben werden wird.
Im folgenden wird erneut auf Fig. 1 Bezug genommen. Wie
gesagt, werden zum Programmieren der Zelle 16 Potentiale
selektiv an das Steuergate und die Drain-Zone angelegt.
Nimmt man an, daß kein Potential am Steuergate und an der
Drain-Zone der Zelle 14 ansteht, so werden keine
Elektronen in Richtung der Zelle 14 beschleunigt, so
daß die schwebende Gate-Elektrode dieser Zelle ungeladen
bleibt. Um die Zelle 14 zu programmieren, werden Potentiale
an die Drain-Elektrode und das Steuergate dieser
Zelle angelegt, wodurch eine Beschleunigung von Elektronen
in Richtung der Zelle 14 hervorgerufen wird. Es ist
klar, daß alle Zellen oder Gruppen von Zellen entweder
gleichzeitig oder einzeln durch selektives Anlegen von
Potentialen an die Zellen programmiert werden können.
Üblicherweise werden bekannte Dekodierschaltungen zum
Auswählen bzw. Ansteuern der Zellen für die Programmierung
verwendet.
Im folgenden wird auf Fig. 2 Bezug genommen. Vier Gruppen
von Zellen 25 sind dort zusammen mit zwei Gruppen von
Zellen 26 dargestellt. Zwei Ladungsquellen 28 unsd 29 sind
zwischen den Zellengruppen 25 und 26 angeordnet. Der
Maximalabstand zwischen den Zellen in den Zellengruppen
25 und 26 und einer Ladungsquelle ist der Abstand 30 bei
der Darstellung gemäß Fig. 2. Bei einer typischen Speicherausführung
unter Verwendung gegenwärtiger MOS-Technologie
kann der Abstand 30 100 bis 300 µm betragen. Daher kann
eine einzige Ladungsquelle zum Programmieren einiger
hundert Zellen verwendet werden.
In Fig. 1 ist der in Durchlaß- bzw. Vorwärtsrichtung
vorgespannte Übergang als eine Ladungsquelle (Elektronen)
für die Programmierung gezeigt. Diese besondere Ladungsquelle
ist möglicherweise für CMOS-Prozesse am besten
geeignet, da der CMOS-Prozeß p⁺ n⁺-Übergänge zusammen
mit den Kontakten zu den Übergängen schafft. Zahlreiche
andere Ladungsquellen können verwendet werden, wie in
Verbindung mit den Fig. 3 bis 4 beschrieben werden
wird. Außerdem kann infrarotes oder sichtbares Licht verwendet
werden, da Photonen Überschußträger im Halbleitervolumen
hervorrufen und eine Quelle von Überschußelektronen
im Substrat hervorrufen können. Es scheint jedoch, daß
eine solche Elektronenquelle unzweckmäßig ist.
Im folgenden wird auf Fig. 3 Bezug genommen, in der ein
Teil eines Substrats 31 zusammen mit zwei EPROM-Zellen
32 und 33 gezeigt ist. Auch hier hat jede Zelle in gegenseitigem
Abstand angeordnete Substratzonen, eine schwebende
Gate-Elektrode und ein Steuergate. Ein ohmscher
Kontakt 36 steht mit dem Substrat in Kontakt und erhält
während des Programmierens ein positives Potential. Zum
Programmieren der Zelle 32 werden positive Potentiale
in der zuvor beschriebenen Weise an deren Drain- oder
Gate-Anschlüsse angelegt. Die Drain-Zone 34 der Zelle 33
ist mit Erde verbunden. Wenn ein positives Potential an
den Kontakt 36 angelegt wird, ruft der ohmsche Kontakt
36 eine Injektion von Löchern (Elektronenfehlstellen)
in das Substrat hervor. Dies wiederum bewirkt eine
Elektroneninjektion von der n⁺-Zone 34. Diese Elektronen
werden danach in Richtung der schwebenden Gate-Elektrode
der Zelle 32 beschleunigt und in der schwebenden Gate-Elektrode
entsprechend der Ausführung in Fig. 1 eingefangen.
Zum Programmieren der Zelle 33 ist der Source-Anschluß
der Zelle 32 geerdet, und positive Potentiale
werden an die Gate- und Drain-Anschlüsse der Zelle 33
angelegt, während ein positives Potential am ohmschen
Kontakt 36 ansteht.
In Fig. 4 ist eine andere Elektronenquelle zum Aufladen
von Zellen in einer Speicheranordnung dargestellt. Ein
gewöhnlicher Feldeffekttransistor wird auf dem Substrat
37 zusammen mit den Speicherzellen (nicht dargestellt)
hergestellt. Der Transistor weist in gegenseitigem Abstand
angeordnete Source- und Drain-Zonen (Zonen 40 und
39) und eine Gate-Elektrode 38 auf. Ein positives Potential
wird an das Gate 38 und an die Drain-Elektrode 39
angelegt, während die Source-Zone 40 geerdet ist. Das
MOS-Bauelement wird von diesen positiven Potentialen
in den Sättigungsbereich gebracht. Die Kanalelektronen
erhalten aus dem elektrischen Feld in der Einschnürungszone
(pinch off region) ausreichend Energie, um neue
Löcher und Elektronen durch Stoßionisation hervorzurufen.
Die Überschußlöcher fließen in das Substrat hohen spezifischen
Widerstandes und bewirken, daß die Potentialbarriere
zwischen der Source-Zone und dem Substrat gesenkt
wird. Elektronen fließen sodann aus der Source-Zone
in das positiv vorgespannte Substrat und können in
die EPROM-Zellen beschleunigt werden.
Fig. 5 und 6 zeigen das derzeit bevorzugte Ausführungsbeispiel
für die Ladungsinjektion. Es besteht aus
einer Injektionskapazität, die durch das Gate 47, die
n-leitende Zone 49 und die dazwischenliegende Oxidschicht
gebildet ist. Diese Kapazität ist mit einem Lastelement
beispielsweise in Form eines gewöhnlichen Transistors
des Anreicherungstyps gekoppelt. In Fig. 5 ist dieser
Transistor mit den Zonen 44 und 45 dargstellt, wobei
die Drain-Zone 44 mit einem Gate 46 gekoppelt ist. In
Fig. 6 ist diese Anordnung schematisch als Kondensator
und Transistor des Anreicherungstyps gezeigt. Das Gate
47 (ein Belag des Kondensators) ist über eine Leitung 48
mit einem Impulsgenerator 50 verbunden. Die vom Impulsgenerator
50 erzeugte Impulsfolge ist als Impulsfolge 51
in Fig. 6 gezeigt. Sie besteht aus einer Folge von Impulsen,
die zwischen 0 und VCC (5 Volt) variieren.
Die n-leitende Zone 49 kann eine durch Ionenimplantation
hergestellte Zone wie diejenigen sein, die für Transistoren
des Verarmungstyps verwendet werden.
Im Betrieb wird der durch das Gate 47 und die Zone 49
gebildete Kondensator durch den Transistor des Anreicherungstyps
von dem positiven Potential aus dem Impulsgenerator
50 aufgeladen. Wenn danach das Ausgangssignal
des Impulsgenerators absinkt, wird das Lastelement abgetrennt,
und die Ladung in der Inversionsschicht wird in
das Substrat injiziert. Der Injektionsstrom ist durch die
folgende Gleichung gegeben:
wobei tP die Impulsperiode, A die Kondensatorfläche, Xo
die Oxidstärke, Eo die Dielektrizitätskonstante des
Vakuum und KSiO₂ die relative Dielektrizitätskonstante von SiO₂
bedeuten.
Wie aus der obigen Gleichung zu sehen ist, kann der
Injektionswirkungsgrad durch Variation der Parameter A,
TP und Xo eingestellt werden. Wie erwähnt, wird angenommen,
daß der oben beschriebene Injektionskondensator
die wirksamste Ladungsquelle für n-Kanal-MOS-Bauelemente
darstellt. Es ist zu beachten, daß ein auf dem Chip aufgebauter
Einzelimpulsgenerator 50 zum Aktivieren jeweils
einer der bei einer besonderen Speicheranordnung erforderlichen
Injektionskapazitäten verwendet werden kann.
Im folgenden wird auf Fig. 7 Bezug genommen, in der eine
Zwei-Anschluß-EPROM-Zelle auf einem Substrat 53 dargestellt
ist. Sie weist die n-leitende Zone 52, eine schwebende
Gate-Elektrode 54 und das Steuergate 53 auf (diese Zelle
ist ähnlich herkömmlichen Zellen, mit der Ausnahme,
daß sie nur eine Substratzone hat). Sobald Überschußelektronen
in dem Substrat 53 erzeugt werden, kann
die schwebende Gate-Elektrode durch Anlegen eines positiven
Potentials an die Drain-Zone 52 und das Gate 53 aufgeladen
werden, wie dies oben beschrieben worden ist.
Zu beachten ist, daß eine Source-Zone für die Aufladung
des schwebenden Gates 54 nicht erforderlich ist.
Das Zwei-Anschluß-Bauelement gemäß Fig. 7 kann mit einer
Wortleitung und einer Bitleitung in einem Speicher verbunden
werden. Die Zelle wird in derselben Weise wie eine
dynamische RAM-Zelle gelesen, wobei eine Inversionsschichtladung
abgetastet wird.
Zellen in der Ausführung gemäß Fig. 7 können paarweise
in einer Speicheranordnung entsprechend der Darstellung
in Fig. 8 verbunden werden. Beispielsweise sind die
Zellen 56 und 57 über eine gemeinsame Verbindung 65
in Reihe geschaltet. Die Drain-Anschlüsse 52 der Zelle
gemäß Fig. 7 sind bei den Zellen in der Anordnung gemäß
Fig. 8 mit den Bitleitungen der Speicheranordnung gekoppelt.
So ist beispielsweise diese Zone der Zelle 57
mit der Yn-Leitung und für die Zelle 56 mit der Yn-1-
Leitung gekoppelt. Die Steuergates der Zellen sind mit
den Wortleitungen der Anordnung gekoppelt; z. B. ist das
Steuergate der Zelle 56 mit der Wortleitung Xn und das
Steuergate der Zelle 57 mit der Wortleitung Xn-1 verbunden.
In ähnlicher Weise sind die Zellen 58 und 59 über eine
Verbindungsleitung 66 in Reihe geschaltet und mit Wort-
und Bitleitungen verbunden. In Fig. 8 ist ferner der in
Verbindung mit den Fig. 5 und 6 erläuterte Ladungsinjektionskondensator
gezeigt. Der Injektionskondensator 60
ist über das Lastelement (Transistor 61 des Anreicherungstyps)
mit der geerdeten Leitung 62 verbunden.
Eine Zelle in der Anordnung gemäß Fig. 8 ist programmierbar.
So werden beispielsweise zum Programmieren der Zelle
57 positive Potentiale an die Wortleitung Xn-1 und die
Bitleitung Yn angelegt. Das an das Steuergate angelegte
Potential übersteigt das am Drain-Anschluß anstehende
Potential um wenigstens den Schwellenwert der Zelle 57.
Wenn die Elektronen von dem Injektionskondensator 60 erzeugt
werden, erhalten diese eine ausreichende Beschleunigung,
um die Barriere zu überwinden und auf der schwebenden
Gate-Elektrode der Zelle 57 eingefangen zu werden.
In ähnlicher Weise kann jede der anderen Zellen programmiert
werden.
Jedes der Zellenpaare, z. B. der Zellen 56 und 57, kann
zwei Informationsbits speichern. Es ist klar, daß vier mögliche
Zustände für das Zellenpaar 56 und 57 vorhanden
sind. Die vier Zustände sind: (i) keine Zelle ist programmiert;
(ii) beide Zellen sind programmiert;
(iii) die Zelle 56 ist mit einer "Eins" und die Zelle
57 mit einer "Null" programmiert; und (iv) die Zelle
57 ist mit einer "Eins" und die Zelle 56 mit einer "Null"
programmiert. Um die Ladungszustände der Zellen 56 und 57
zu bestimmen, sind zwei getrennte Gate-Spannungen für die
Wortleitungen erforderlich. Beispielsweise wird das
höhere Gate-Potential an die Leitung Xn-1 und das niedrigere
Gate-Potential an die Leitung Xn angelegt; der Strom
wird zwischen den Zellen 56 und 57 gemessen. Vier unterschiedliche
Stromstärken existieren entsprechend den vier
Zuständen des Zellenpaars (zwei Datenbits). Zu beachten
ist, daß eine Leseansteuerung bei der Anordnung gemäß Fig. 8
zum Lesen von zwei Datenbits durchgeführt wird. Die Anordnung
gemäß Fig. 8 reagiert empfindlicher auf Schwankungen
der Zellengeometrie, da die Strompegel von der
Kanallänge und -breite abhängen.
Das gleiche Resultat läßt sich bei der Anordnung gemäß
Fig. 8 auch ohne unterschiedliche Steuergatepotentiale
nämlich durch Verwendung unterschiedlicher Programmierpegel
erreichen. Jede schwebende Gate-Elektrode jedes
Zellenpaars kann auf einen von zwei Pegeln (oder vielleicht
mehr) programmiert werden. Der Programmierpegel jeder Gate-Elektrode
wird beispielsweise durch Steuerung der Ladungsträger-Injektionszeit
gesteuert. Diese unterschiedlichen
Programmierpegel rufen im Ergebnis unterschiedliche
Schwellenspannung für den programmierten Zustand der Bauelemente
hervor. Dies ist analog dem Zwei-Bit-pro-Zelle-Schema,
das in der US-PS 42 87 570 beschrieben ist.
In der vorstehenden Beschreibung wurde der Programmierungsmechanismus
der Erfindung in Verbindung mit EPROM-Bauelementen
beschrieben. Die Erfindung kann jedoch gleich gut
bei elektrisch programmierbaren und elektrisch löschbaren
Speicherzellen (E²-PROM-Zellen) genutzt werden. Die oben
beschriebene Programmierung kann benutzt werden, und das
Löschen kann mit Löschmethoden erfolgen, die im Stande der
Technik bekannt sind, so z. B. mittels Durchtunneln einer
dünnen Oxidschicht.
Eine neuartige E²-PROM-Zelle, die mit der Erfindung verwendet
werden kann, ist in Fig. 9 auf einem p-leitenden
Siliziumsubstrat 70 gezeigt. Die Zelle weist zwei in gegenseitigem
Abstand angeordnete n⁺-Zonen 71 und 72 auf. Eine
schwebende Gate-Elektrode 73 erstreckt sich über den von
den Zonen 71 und 72 definierten Kanal (Abschnitt 73a).
Ein anderer Abschnitt derselben schwebenden Gate-Elektrode
erstreckt sich über die Zone 71. Vorzugsweise ist der Abschnitt
73a der schwebenden Polysilizium-Gate-Elektrode
mit einem n⁺-Dotanden dotiert. Der Abschnitt 73b kann
mit einem p-leitendem Dotanden dotiert sein, oder er
kann auf ein n--Niveau mit einem n-leitenden Dotanden
dotiert sein.
Die Speicherzelle gemäß Fig. 9 kann unter Verwendung herkömmlicher
MOS-Technologie hergestellt sein. Getrennte
Maskierschritte sind zur Bildung von zwei unterschiedlichen
Dotierungsniveaus (oder Leitungstypen) in der
schwebenden Gate-Elektrode erforderlich. Bei dem bevorzugten
Ausführungsbeispiel ist die Oxidschicht zwischen
der Zone 71 und der schwebenden Gate-Elektrode 73 dünner
als die Oxidschicht zwischen dem Kanal und dem Abschnitt
73a der schwebenden Gate-Elektrode. So kann beispielsweise
die Oxidstärke zwischen dem Kanal und dem Abschnitt 73a
70 nm und die Oxidstärke zwischen dem Abschnitt 73b und
der Zone 71 etwa 40 nm betragen. Bei derartigen Zellen
mit unterschiedlichen Oxidstärken können ein getrennter
Maskierschritt und ein gesteuerten Ätzschritt zur Bildung
der unterschiedlichen Oxidstärken oder auch andere bekannte
Verfahrensweisen im Zuge der Herstellung verwendet
werden.
Zum Programmieren der Zelle gemäß Fig. 9 wird ein positives
Potential an eine oder beide der Zonen 71 und 72
angelegt, während ein höheres Potential an das Gate 74
entsprechend obiger Beschreibung angelegt wird. Die in
dem Substrat erzeugten Überschußelektronen werden durch
die die schwebende Gate-Elektrode von dem Substrat trennende
Barriere beschleunigt und an der schwebenden Gate-Elektrode
permanent eingefangen.
Das Löschen erfolgt durch Avalanche-Injektion aus dem
Abschnitt 73b der schwebenden Gate-Elektrode in die Zone
71. Das Anlegen eines positiven Impulses an die Zone 71
hat eine tiefe Verarmungszone innerhalb des schwebenden
Gates zur Folge. Dadurch werden Elektronen in dem hohen
elektrischen Feld dieser Verarmungszone beschleunigt,
und ein Teil von ihnen erhält ausreichend Energie, um
die Potentialbarriere zu überwinden und in die Zone 71
injiziert zu werden. Die meisten der Elektronen erhalten
jedoch nicht genügend Energie und verbleiben nahe der
Grenzfläche, wodurch eine Inversionsschicht erzeugt wird,
welche die tiefe Verarmungszone zerstört. Daher wird eine Folge von
Impulsen an die Zone 71 angelegt, damit der zuvor beschriebene
Injektionsmechanismus ausreichend oft wiederholt
wird, um die negative Ladung von der schwebenden
Gate-Elektrode abzuziehen.
Der Avalanche-Wirkungsgrad dieses Löschmechanismus wird
durch das Ausmaß der Dotierung in dem Abschnitt 73b der
schwebenden Gate-Elektrode, die Amplitude der an die Zone
71 angelegten Impulse, die Oxidstärke zwischen der Zone
71 und dem Abschnitt 73b der schwebenden Gate-Elektrode,
die Dauer der Impulse, die Dauer der Zeit zwischen zwei
benachbarten Impulsen und die Größe der zu löschenden
Fläche beeinflußt. Zu beachten ist, daß der Impuls lange
genug auf dem niedrigen Pegel bleiben muß, damit die durch
den vorhergehenden Impuls erzeugte Inversionsschicht abgebaut
werden kann. In gewissem Umfang ist der Löschmechanismus
auch eine Funktion der Korngröße in der schwebenden
Gate-Elektrode. Die Korngröße beeinflußt die Verarmungszone
und auch die Zahl der eingefangenen Elektronen.
Ein Vorteil der zuvor beschriebenen E²-Zelle gegenüber denjenigen
Zellen, bei denen der Tunnelmechanismus zum Löschen
Verwendung findet, besteht darin, daß anders als bei den
dünnen Oxidschichten der zuletzt genannten Zellen kein
Oxidschichtdurchschlag stattfinden dürfte. Eine gewisse
Langzeitverschlechterung beim Löschen tritt jedoch aufgrund
der Tatsache auf, daß Elektronen im Oxid eingefangen
bleiben. Andererseits dürfte diese Zelle jedoch weit mehr
Löschzyklen standhalten können als herkömmliche, mittels
Tunneleffekts gelöschte Zellen.
Die Zelle gemäß Fig. 9 kann in eine Anordnung entsprechend
Fig. 10 eingeschaltet werden. Wie im Falle der Anordnung
gemäß Fig. 8 weist die Anordnung einen Injektionskondensator
81′, ein Lastelement 82 und eine Erdungsleitung 83 auf.
Die Zellen sind paarweise in Reihe geschaltet, wie die
Zellen 76 und 77. Die sich jeweils über die Substratzone
erstreckenden Abschnitte jeder schwebenden Gate-Elektrode
sind wie die Linie 78 als im rechten Winkel von der schwebenden
Gate-Elektrode abgehend veranschaulicht. In ähnlicher
Weise sind auch die Zellen 80 und 81 und die restlichen
Zellen in der Anordnung entsprechend der Anordnung
gemäß Fig. 8 angeordnet.
Zum Programmieren einer speziellen Zelle, z. B. der Zelle
76, wird ein positives Potential an die Wortleitung Xn und
die Bitleitung Yn-1 angelegt. Elektronen aus dem Injektionskondensator
81′ werden dann auf der schwebenden Gate-Elektrode
der Zelle 76 in der vorstehend beschriebenen Weise
gespeichert. In ähnlicher Weise kann jede andere Zelle der
Anordnung programmiert werden.
Zwei Potentialpegel werden auf den Wortleitungen zum Lesen
verwendet. Der erste Pegel ist ein Abtast- bzw. Lesepegel,
der das Bauelement nur dann leitend macht, wenn dessen
schwebende Gate-Elektrode nicht programmiert, also nicht
geladen ist. Der zweite Pegel ist ein höheres Potential,
das das Bauelement selbst dann leitend macht, wenn dessen
schwebende Gate-Elektrode programmiert (negativ geladen) ist.
Die Schwellspannung jeder Zelle ist nach einem Löschzyklus
nicht negativ, d. h. es gibt keine normalerweise eingeschaltete
Bauelemente. Dies wird erreicht, da die angelegten
Löschimpulse auf dem Chip erzeugt werden. Sobald
die Löschzelle leitend wird, kann der Hochspannungsgenerator
diesen hohen Strompegel nicht beibehalten, so daß
diese Spannung verringert und die Löschbefehle unterbrochen
werden. Zum Lesen des Zustandes der schwebenden Gate-Elektrode
der Zelle 77 wird das höhere Gate-Potential an die
Leitung Xn angelegt, wodurch die Zelle 76 leitend geschaltet
wird. Wenn Strom zwischen den Leitungen Yn und Yn-1
bei niedrigerem Potential der Wortleitung Xn-1 fließt,
wird bekanntlich die schwebende Gate-Elektrode der Zelle
77 entladen. Wenn dagegen kein Strom fließt, wird die
schwebende Gate-Elektrode der Zelle 77 geladen. Zum Abtasten
bzw. Lesen des Zustandes der Zelle 76 wird das
höhere Potential an die Leitung Xn-1 und das niedrigere
Potential an die Leitung Xn angelegt.
Zum Löschen einer speziellen Zelle, z. B. der Zelle 77,
wird die Zelle 76 durch Anlegen des höheren Gate-Potentials
an die Leitung Xn leitend gesteuert, wodurch die positiven
Impulse die Zonen 79 erreichen können. Da eine Leitungsverbindung
durch die Zelle 76 besteht, wenn die Zelle 77
gelöscht wird, wird die Zelle 76 nicht gelöscht.
Zu beachten ist, daß mit der oben beschriebenen E²-Zelle
ein Speicher mit einem Bauelement pro Bit realisiert wird.
Gegenwärtig ist ein zusätzliches Bauelement pro Zelle erforderlich.
Vorstehend wurde eine Speicheranordnung beschrieben, in der
eine einzige Ladungsquelle zur Aufladung einer Vielzahl
permanenter Speicherbauelemente verwendet werden kann.
Die Verwendung solcher einzelner Ladungsquellen ermöglicht
einerseits die Herstellung von Speicherzellen mit weniger
kritischen Abmessungen und andererseits die Herstellung
von Speichern mit Zwei-Anschluß-Bauelementen.
Claims (18)
1. Elektrisch programmierbarer Speicher, der auf einem
Substrat aufgebaut ist und eine Vielzahl elektrisch programmierbarer
Speicherzellen mit jeweils wenigstens einer
im Substrat angeordneten Zone, einer Ladungsspeicherzone
und einem Steuergate aufweist, dadurch
gekennzeichnet, daß eine Ladungserzeugungseinrichtung
(12, 22; 28, 29; 34, 36; 38 . . . 40; 47, 49; 60, 61; 81′, 82) an einer Oberfläche des oder in dem
die Zellen (14, 16; 32, 33; 56 . . . 59) tragenden Substrat
(12; 31; 37; 43; 53; 70) angeordnet und derart ausgebildet
ist, daß sie eine Ladung zum Aufladen einer beliebigen
oder mehrerer der Vielzahl von Zellen freisetzendes Ladungsungleichgewicht
im Substrat (12; 31; 37; 43; 53; 70)
erzeugt und daß die Zellen (14, 16; 32; 33; 56 . . . 59)
mit einer elektrischen Schaltungsanordnung (Xn, Yn) gekoppelt
sind, über welche die Zellen selektiv derart mit
elektrischen Potentialen (VG, VS) beaufschlagbar sind, daß
die Ladung in Richtung wenigstens einer der Ladungsspeicherzonen
(17; 54; 73) der Zellen beschleunigt und in diesen
eingefangen wird, so daß eine Vielzahl von Zellen (14, 16;
32, 33; 56 . . . 59) aus einer einzigen Ladungsquelle programmierbar
ist.
2. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß
die Ladungserzeugungseinrichtung einen in Vorwärtsrichtung vorgespannten
Übergang (12, 22) aufweist, der in dem Substrat (12)
angeordnet ist (Fig. 1).
3. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß
die Ladungserzeugungseinrichtung ein Metalloxidhalbleiter-Bauelement
(38, 39, 40) aufweist, das in dem Substrat (37) und auf
dessen Oberfläche angeordnet und zum Programmieren in den Sättigungszustand
versetzbar ist (Fig. 4).
4. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß
die Ladungserzeugungseinrichtung eine Löcherinjektionsanordnung
(36) zum Injizieren von Löchern in das Substrat
(31) und eine Elektronenquelle (34) aufweist, wobei
letztere Elektronen in Abhängigkeit von in das Substrat
injizierten Löchern erzeugt (Fig. 3).
5. Speicher nach Anspruch 4, dadurch gekennzeichnet, daß
die Elektronenquelle eine n-leitende Zone (34) in dem
Substrat (31) ist und das Substrat mit Erde verbunden ist.
6. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß
die Ladungserzeugungseinrichtung einen Ladungsinjektionskondensator
(Fig. 5) aufweist.
7. Speicher nach Anspruch 6, dadurch gekennzeichnet, daß
der Ladungsinjektionskondensator eine mit einem Lastelement
(44-46) gekoppelte Substratzone (49) und eine mit einem
Impulsgenerator (50) gekoppelte Gate-Elektrode (47) aufweist.
8. Speicher nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet,
daß die Ladungsspeicherzone jeder Zelle eine
oberhalb des Substrats (12; 31; 37; 43; 53; 70) isoliert
angeordnete schwebende Gate-Elektrode (17; 54; 73) ist
und das Steuergate (18; 53; 74) über den schwebenden
Gate-Elektrode von dieser isoliert angeordnet ist, daß
über die mit den Zellen gekoppelte elektrische Schaltungsanordung
(Xn, Yn) ein erstes Potential (VD) an
wenigstens eine ausgewählte Substratzone (19; 52; 72)
und ein zweites Potential (VG) an ein ausgewähltes
Steuergate (18; 53; 74) anlegbar sind, wobei das ausgewählte
Steuergate der ausgewählten Substratzone zugeordnet
ist, und daß die Potentiale so gewählt sind, daß Ladung
in Richtung der ausgewählten Zelle derart beschleunigt
wird, daß sie die Barriere zwischen der schwebenden Gate-Elektrode
und dem Substrat überwindet und auf der schwebenden
Gate-Elektrode gespeichert wird.
9. Speicher nach Anspruch 8, dadurch gekennzeichnet, daß
das zweite Potential (VG) größer als das erste Potential
(VD) ist.
10. Speicher nach Anspruch 9, dadurch gekennzeichnet, daß
das zweite Potential (VG) das erste Potential (VD) um
wenigstens die Schwellenspannung der Zellen (14, 16; 32,
33) übersteigt.
11. Speicher nach einem der Ansprüche 1 bis 10, dadurch
gekennzeichnet, daß die Zellen (56, 57, 58, 59; 76, 77, 80,
81) paarweise in Reihe geschaltet sind, wobei eine gemeinsame
Substratzone zwischen jedem Zellenpaar liegt.
12. Speicher nach Anspruch 11, dadurch gekennzeichnet, daß
die Substratzonen der Zellen der Zellenpaare (56, 57; 76,
77) mit unterschiedlichen Bitleitungen (Yn-1, Yn) des Speichers
und die Steuergates jedes Zellenpaars mit verschiedenen
Wortleitungen (Xn, Xn-1) gekoppelt sind.
13. Speicher nach einem der Ansprüche 1 bis 12, dadurch
gekennzeichnet, daß jede Speicherzelle (76, 77, 80, 81)
elektrisch programmierbar und elektrisch löschbar ist und
zwei in dem Substrat (70) angeordnete Zonen (71, 72),
eine Ladungsspeicherzone (73) und ein Steuergate (74)
aufweist.
14. Speicher nach Anspruch 13, dadurch gekennzeichnet,
daß die Ladungsspeicherzone eine schwebende Polysilizium-
Gate-Elektrode (73) aufweist.
15. Speicher nach Anspruch 14, dadurch gekennzeichnet,
daß die schwebende Gate-Elektrode (73) in jeder der Zellen
(76, 77, 80, 81) über einem von den Zonen (71, 72) definierten
Kanal angeordnet ist und sich über eine der Zonen
(71) erstreckt.
16. Speicher nach Anspruch 15, dadurch gekennzeichnet,
daß jede der schwebenden Gate-Elektroden (73) mit einem
n-leitenden Dotierstoff im Abschnitt (73a) über der Kanalzone
und mit einem p-leitenden Dotierstoff im Abschnitt
(73b) über der einen (71) der Zonen (71, 72) dotiert ist.
17. Speicher nach Anspruch 15, dadurch gekennzeichnet,
daß jede der schwebenden Gate-Elektroden im Abschnitt (73a)
über der Kanalzone n⁺ und über der einen (71) der beiden
Zonen (71, 72) n- dotiert ist.
18. Verfahren zum elektrischen Programmieren der Speicherzellen
eines Speichers nach einem der Ansprüche 1 bis 17,
dadurch gekennzeichnet, daß ein Ladungsungleichgewicht in
dem Substrat derart erzeugt wird, daß Überschußelektronen
im Bereich der Vielzahl von programmierbaren Zellen vorhanden
sind, und daß die Zellen selektiv mit Potentialen
beaufschlagt werden, um die Überschußelektronen in Richtung
wenigstens einer ausgewählten Zelle mit zum Programmieren
dieser Zelle ausreichender Energie zu beschleunigen,
so daß eine Vielzahl von Zellen aus einer
einzigen Ladungsquelle programiert werden kann.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/327,474 US4432075A (en) | 1981-12-04 | 1981-12-04 | Electrically programmable non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3244488A1 DE3244488A1 (de) | 1983-06-16 |
DE3244488C2 true DE3244488C2 (de) | 1992-04-23 |
Family
ID=23276693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823244488 Granted DE3244488A1 (de) | 1981-12-04 | 1982-12-01 | Elektrisch programmierbarer permanenter speicher |
Country Status (5)
Country | Link |
---|---|
US (1) | US4432075A (de) |
JP (1) | JPS58106874A (de) |
DE (1) | DE3244488A1 (de) |
GB (1) | GB2113004B (de) |
IL (1) | IL67405A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4493057A (en) * | 1980-01-07 | 1985-01-08 | Texas Instruments Incorporated | Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like |
JPS59161873A (ja) * | 1983-03-07 | 1984-09-12 | Agency Of Ind Science & Technol | 半導体不揮発性メモリ |
US4590503A (en) * | 1983-07-21 | 1986-05-20 | Honeywell Inc. | Electrically erasable programmable read only memory |
JPH0799637B2 (ja) * | 1986-02-26 | 1995-10-25 | 三菱電機株式会社 | 半導体記憶装置 |
US5033023A (en) * | 1988-04-08 | 1991-07-16 | Catalyst Semiconductor, Inc. | High density EEPROM cell and process for making the cell |
US5216269A (en) * | 1989-03-31 | 1993-06-01 | U.S. Philips Corp. | Electrically-programmable semiconductor memories with buried injector region |
US4953928A (en) * | 1989-06-09 | 1990-09-04 | Synaptics Inc. | MOS device for long-term learning |
US5336936A (en) * | 1992-05-06 | 1994-08-09 | Synaptics, Incorporated | One-transistor adaptable analog storage element and array |
US5541876A (en) * | 1994-06-01 | 1996-07-30 | United Microelectronics Corporation | Memory cell fabricated by floating gate structure |
US5627091A (en) * | 1994-06-01 | 1997-05-06 | United Microelectronics Corporation | Mask ROM process for making a ROM with a trench shaped channel |
US5814853A (en) * | 1996-01-22 | 1998-09-29 | Advanced Micro Devices, Inc. | Sourceless floating gate memory device and method of storing data |
US6026017A (en) * | 1997-04-11 | 2000-02-15 | Programmable Silicon Solutions | Compact nonvolatile memory |
KR100251226B1 (ko) * | 1997-12-06 | 2000-05-01 | 윤종용 | 불휘발성 반도체 메모리를 소거하는 회로 및 방법 |
US7092288B2 (en) * | 2004-02-04 | 2006-08-15 | Atmel Corporation | Non-volatile memory array with simultaneous write and erase feature |
US7020020B1 (en) * | 2004-09-21 | 2006-03-28 | Atmel Corporation | Low voltage non-volatile memory cells using twin bit line current sensing |
US7301197B2 (en) * | 2004-09-21 | 2007-11-27 | Atmel Corporation | Non-volatile nanocrystal memory transistors using low voltage impact ionization |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4915379A (de) * | 1972-05-18 | 1974-02-09 | ||
US4016588A (en) * | 1974-12-27 | 1977-04-05 | Nippon Electric Company, Ltd. | Non-volatile semiconductor memory device |
US4037242A (en) * | 1975-12-29 | 1977-07-19 | Texas Instruments Incorporated | Dual injector, floating gate MOS electrically alterable, non-volatile semiconductor memory device |
JPS609673B2 (ja) * | 1977-01-12 | 1985-03-12 | 日本電気株式会社 | 半導体記憶装置 |
JPS5388583A (en) * | 1977-01-13 | 1978-08-04 | Nec Corp | Non-volatile memory element |
-
1981
- 1981-12-04 US US06/327,474 patent/US4432075A/en not_active Expired - Lifetime
-
1982
- 1982-11-19 GB GB08233041A patent/GB2113004B/en not_active Expired
- 1982-12-01 DE DE19823244488 patent/DE3244488A1/de active Granted
- 1982-12-03 JP JP57212610A patent/JPS58106874A/ja active Pending
- 1982-12-03 IL IL67405A patent/IL67405A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3244488A1 (de) | 1983-06-16 |
GB2113004B (en) | 1986-01-15 |
JPS58106874A (ja) | 1983-06-25 |
US4432075A (en) | 1984-02-14 |
GB2113004A (en) | 1983-07-27 |
IL67405A (en) | 1986-02-28 |
IL67405A0 (en) | 1983-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69510237T2 (de) | Flash-programmation | |
DE4020007C2 (de) | Nichtflüchtiger Speicher | |
DE3002493C2 (de) | ||
DE68925873T2 (de) | Transistor mit schwebendem Gate | |
DE3244488C2 (de) | ||
DE69810096T2 (de) | Nichtflüchtiger speicher | |
DE68926205T2 (de) | Eintransistor-EPROM-Flash-Zelle | |
DE3009719C2 (de) | ||
DE19752434C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit einer p-Typ dotierten Gateelektrode mit schwebendem Potential | |
DE2632036C2 (de) | Integrierte Speicherschaltung mit Feldeffekttransistoren | |
DE69018328T2 (de) | Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung. | |
DE2939300C3 (de) | Nichtflüchtiger Speicher | |
DE2356275C2 (de) | Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET | |
DE2838907A1 (de) | Verfahren zum programmieren einer igfet-speicherzelle | |
DE3031748A1 (de) | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern | |
DE69434695T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2906706A1 (de) | Speicherelement zum elektrisch wiederholt programmierbaren dauerhaften speichern | |
DE2659296A1 (de) | Halbleiterspeichervorrichtung | |
DE2658666A1 (de) | Integrierter schaltkreis | |
DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
DE1961125C3 (de) | Speicherschaltung | |
DE2827165C3 (de) | Bistabile Kippstufe mit fixierbarem Schaltzustand | |
DE2201028C3 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE3002492C2 (de) | ||
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |