DE2748571B2 - - Google Patents

Description

Die Erfindung betrifft eine Speichersteuerkchaltung to zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen, die jeweils einen Feldeffekttransistor mit einer isolierten Steuerelektrode und veränderlichem Schwellenwert aufweisen.

Feldeffekttransistoren oder FET'en mit veränderliehern Schwellenwert, welche Speicherkenndaten anzei gen, sind bekannt (US-PS 35 08 211), sie werden als Speicherelemente verwendet Ein herkömmliches Speicherelement weist einen Feldeffekttransistor mit isolierter Steuerelektrode und veränderlichem Schwel lenwert auf, dessen Leitungs- oder Einsatzschwellen- weri elektrisch veränderlich ist, indem eine binäre Schreibspannung zwischen die Steuerelektrode und das Substrat bzw. den Träger angelegt wird, die über eine vorbestimmte Größe hinausgeht. Die Polarität der Schreibspannung legt die Richtung fest, in welcher der Schwellenwert geändert wird. Nachdem eine feste Abfrage- oder Lciespannung mit einem Wert, der zwischen den binären Leitungs- oder Einsatzschwellenwerten liegt, an die Steuerelektrode angelegt ist, wird

to der binäre Zustand des Speicherelementes abgefühlL Durch das Fühlen der Größe des von der Quelle zur Senke fließenden Stroms wird der Zustand des Speichereiementes bestimmt Herkömmliche Transistorspeicherelemente mit veränderlichem Schwellen-

r> wert sind mit Hilfe von Herstellungsverfahren für mikroelektronische integrierte Schaltungen hergestellt worden, um sie dadurch besser für Digitalrechner verwenden zu können.

Ein digitaler Speicher mit eirir Anordnung von

Feldeffekttransistoren mit einer isolierten Steuerelektrode und veränderlichem Schwellenwert ist in der US-PS 39 06 461 beschrieben. Bei solchen Speichern ist die Größe der Abfrage- oder Lesespannung so gewählt, daß sie klein ist und nicht ausreicht, um den vorher

4) bestehenden Leitungs- oder Einsatzschwellenwert wesentlich zu ändern, so daß im wesentlichen ein zerstörungsfreies Auslesen erreicht ist Jedoch muß in Rechnersystemen ein Abfragen des Speichertransistors mehrere Millionen Mal vor dem Einführen eines neuen

so Lesesignals durchgeführt werden, welches dann den Speicherschwellenwert von neuem wiederherstellen würde. Bei den herkömmlichen Systemen kann die Störspannung, die als Folge der Lesespannung erzeugt ist obwohl sie so klein ist, daß sie nur für verhältnismäßig wenige Lesezyklen ausreicht möglicherweise den Speicher der Einrichtung zerstören, bevor ein neuer Schreibzyklus angelegt werden kann. Ferner ändert sich während einer Lesespannungsabfrage der Speichereinrichtung die Störspannung in der

bo Größe und Polarität als Funktion der Schwellenwertspannung der Speichereinrichtung, welche wiederum durch die Störspannung gestört wird. Folglich ist es äußerst schwierig, die Abfragezyklus-Lebensdauer der Speichereinrichtung abzuschätzen oder zu berechnen,

h") ohne die Einrichtung tatsächlich abzufragen, bis ihr Speicher zerstört ist. Ferner hängt die Speicherungsfähigkeit der herkömmlichen Speichereinrichtungen auch von der eigenen Beschaffenheit und Güte der

Einrichtung sowie von dem Abfrageschema ab, das verwendet wird, um die Daten der Einrichtung zu fühlen. Durch herkömmliche Fühlschemen, die verwendet werden, um den Binärwert der Speicherzellen zu bestimmen, wird auch ein zusätzliches Störpotential an s die Speichereinrichtung angelegt, welches die Speicherlebensdauer der Einrichtung mindert.

Es ist Aufgabe der Erfindung, eine Speichersteuerschaltung ZUiD zerstörungsfreien Lesen zu schaffen, welche gültige Daten auch nach einer verhältnismäßig to großen Anzahl von Abfragezyklen liefert.

Gemäß der Erfindung wird dies bei einer Speichersteuerschaltung der eingangs erwähnten Art dadurch erreicht, daß bei jeder Speicherzelle ein Konstantstrom-Feldeffekttransistor in Reihe mit dem Speicherzellen- Feldeffekttransistor geschaltet ist, um einen konstanten Abfragestrom aufrecht zu erhalten; und daß eine Steuerspannungsquelle mit der Steuerelektrode des Konstantstrom-Feldeffekttransistors verbunden ist Der Konstantstrom-Feldeffekttransistor schafft eine fest vorgegebene Anschaltspannung und eine Schwellenspannung.pie Steuerspannung nimmt direk'. proportional zu Änderungen der Schwellenspannung des Konstantstrom-Feldeffekttransistors zu oder ab. so daß vom Speicherzellen-Feldeffekttransistor ein Abfragesignal mit konstantem Strom erzeugt wird. Die Schwierigkeiten beim Abfragen von Spescherschaltungen werden vermieden, indem das Störpotenti?' 'as an einen Speichertransistor während eines Abtragevorganges angelegt wird, wesentlich vermindert wird, was m dann zu einer wesentlich höheren Lebensdauer der gespeicherten Daten führt

Die Speicherzelle schafft als Ausgang einen Spannungspegel, welcher den Datenzustand der gespeicherten Information der Speichereinrichtung oder der Differentialspeicherzelle anzeigt Die Abfrageschaltung weist einen Steuereingang hoher Impedanz als Verbindung zu dem Speichertransistor oder Differentialtransistoren auf, um irgendeine Rückkopplung an der Speichereil richtung zu beseitigen und um das Störpotential, das an die isolierte Steuerelektrode des Speichertransistors angelegt ist, zu vermindern, wodurch die Abfragelebensdauer des Speichertransistors erhöht wird. Die Abfrageschaltung kann jedoch mit einem Speichertransistor mit veränderlichem Schwellenwert verbunden werden, welcaer seinerseits, wie oben beschrieben, mit einer Konstantstrom-Abfrageschaltung verbunden ist, um das gesamte Störpotential, das an die Speichereinrichtung angelegt wird, derart zu verringern und herabzusetzen, daß die Abfragelebens* -,0 dauer der Speichereinrichtung gegenüber der Lebensdauer ve η Speichereinrichtung der herkömmlichen Abfrage- und Fühlschaltungen erheblich erhöht werden kann.

Gemäß der Erfindung ist somit eine im wesentlichen zerstörungsfreie Abfrage einer Speicherschaltung mit einem P-Kanal-Feldeffekttransistor mit isolierter Steuerelektrode und veränderlichem Schwellenwert geschaffen. Die Speicherzellenschaltung schafft einen festen bzw. konstanten Strom zur Abfrage des t>o Speicherzeilentransistors, so daß die Störspannung (die Spannung, die an die isolierte Steuerelektrode des Speichertransistors während des Abfragevorgangs angelegt ist) auf ein Minimum herabgesetzt und eine Funktion des Stroms und der Verstärkung der Speicherzelleneinrichtung und nicht der Schwellenspannung der Speichereinn .htung ist Die Störspannung ist ohne weiteres berechenbar und ist für alle Abfragevorgänge konstant gehalten, so daß infolgedessen die maximale Anzahl von Abfragungen der Speicherzelle berechnet werden kann, bevor die Störspannung dun Speicherschwellenwert der Speicherzelle zerstört. Ein erneutes Einschreiben der Daten in die Speicherzelle wird durchgeführt, bevor der Speicherschwellenwert zerstört ist Außerdem ist eine Abfrageschaitung vorgesehen, um die Speicherdaten der Speicherzelle zu fühlen, ohne daß ein zusätzliches Störpotential an die Einrichtung angelegt wird.

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die Zeichnungen im einzelnen erläutert Es zeigen:

Fi g. 1 eine schematische Darstellung einer Speicherund Abfrageschaltung gemäß der Erfindung,

Fig.2 eine schematische Darstellung der Abfrage/ Sperr- oder Halteschaltung gemäß der Erfindung und

F i g. 3 Steuerungsdiagramme, die zur Erläuterung der Arbeitsweise der Speicher- und Abfrageschaltungen der Erfindung vorgesehen sind.

In Fig. 1, in welcher eine bevorzugte Ausführungsform einer Speicher-Abfrageschaltung kO der Erfindung dargestellt ist, weist ein Feldeffekttransistor 12 mit isolierter Steuerelektrode und veränderlichem Schwellenwert, dessen Quellenelektrode durch eine Leitung 16 mit der Senkenelektrode eines Feldeffekttransistors 14 mit festem Schwellenwert verbunden ist, einen Ausgangsanschluß 18 auf, der mit der Leitung 16 verbunden ist Die Senken- und Steuerelektrodan des Speichertransistors 12 mit veränderlichem Schwellenwert sind mit Anschlüssen 54 bzw. 56 für Lese- und Schreiboperattonen an dem Transistor 12 verbunden, wobei die Leseoperation gemäß der Erfindung unten beschrieben wird. Der Feldeffekttransistor 14 mit festem Schwellenwert hat eine geerdete Quellenelektrode und seine Steuerelektrode ist über eine Leitung 21 mit einer Steuerschaltung 20 verbunden, welche die Steuerspannungen des Transistors 14 steuert

Wie in F i g. 1 dargestellt, weist die Steuerschaltung 20 eine Anzahl Gleichstromanschlüsse 22 und 24 sowie Stsueranschiüsse 26 (R W) und 28 (SB) auf. Ein Feldeffekttransistor (FET) 30, dessen Senken- und Steuerelektroden miteinander und mit dem Gleichstromanschluß 22 verbunden sind, ist durch seine Quellenelektrode durch eine Leitunj 34 mit den Senken- und Steuerelektroden des Feldeffekttransistors (FET) 32 verbunden. Die Quellenelektrode des FETs 32 ist geerdet. Darüber hinaus ist ein FET 36, dessen Senken- und Steuerelektroden miteinander und mit dem Gleichstromanschluß 24 verbunden sind, durch seine Quellenelektrode mit den Senkenelektroden eines Feldeffekttransistor-(FET-)Paares 38 verbunden. Das FET-Paar 38 weist ein Paar Steuerelektroden und geerdete Quellenelektroden auf. Eine Steuerelektrode des FET-Paares 38 ist über eine Leitung 42 mit der Leitung 34 verbunden, wodurch dann die Feldeffekttransistoren 30 und 32 mit den FET'en 38 und 36 verbunden sind. Die andere Steuerelektrode des FET-Paares 38 ^:-,t über eine Leitung 44 mit einem NAND-Glied 46 verbunden, dessen Eingangsanschlüsse 48 und 50 mit den Steueranschlüssen 26 bzw. 28 verbunden sind.

Wie in F i g. 1 dargestellt, weist die Abfrage- bzw. Steuerschaltung 20 der Erfindung eine Anzahl Feldeffekttransistoren (FZT'en) mit festem Schwellenwert auf, um ein transistorisiertes Speicherchip bzw. -plättchen zu erreichen und zu schaffen, das vollständig aus Einrichtungen besteht, die mit denselben Mikroschal-

tungs-Herstellungsverfahren verträglich sind, die für das Speicherelement 12 erforderlich sind, und um ein Konsinntstrom-Abfragesignal zu schaffen, wie nachstehend noch beschrieben wird.

In der bevorzugten Ausführungsform der Speicher-Abfrageschaltung 10 gemäß der Erfindung, wie sie in F i g. 1 dargestellt ist, wird die Konstantstrombedingung dadurch bewirkt, daß sowohl der Speichertransistor 12 als auch der Transistor 14 mit festem Schwellenwert bei einer Stromsättigung l(_Sal) betrieben wird. Das heißt, wenn eine erste Versorgungsspannung (Vdd) mit konstantem Strom an die Anschlüsse 22, 56 und 54 angelegt wird, wird eine zweite Versorgungsspannung (Vrr) mit konstantem Strom an den Anschluß 24 angelegt, und wenn eine Steuerspannung (Va) an den Transistor 14 mit festem Schwellenwert angelegt wird, werden die Ausgangsspannung (Vorn) des Speichertransi^tnr* 12 »inrl dip 51tnrsnanniinir /VYwcl welche den Leitungs- bzw. Einsatzschwellenwert des Speichertransistors 12 beeinflußt, durch die folgenden Gleichungen beschrieben:

IiSAn = K₁₁IV₀₀ - K₀₁-, - V_1n ) = Κ_ΙΛ(ν_α - V₇J

(I)

wobei Vj die Schwellenwertspannung der Transistoren ist, K die Verstärkung der Transistoren ist und die Indizes 12 und 14 die entsprechenden FET'en angeben. Durch Zusammenfassen und Umstellen der Ausdrücke ergibt sich:

Vovt = Iod - K_r,_; - :K„;K₁₂(V₀ - V_Tu) (2)
und

= V

DD₁,

OlJT₁,

- Y

(3)

Infolgedessen ergibt sich durch Einsetzen der Gleichung 2 in den entsprechenden Ausdruck der Gleichung 3 folgendes:

(4)

V_DISa =

Gleichung 4 zeigt, daß die Störspannung (Vdis^ des Speichertransistors 12 eine Funktion des Verstärkungsverhältnisses (KuIKn) des Transistors 14 mit festem Schwellenwert zu dem Speichertransistor 12 und der »Ansteuer«-Schaltung (Va- Vr₁₄) des Transistors 14 mit festem Schwellenwert ist, wobei das Verstärkungsverhältnis (K\JKn) durch die Abmessungen der Abdeckschablonen festgelegt ist, die beim Herstellen des transistorisierten Speicherchips verwendet werden. Um sicherzustellen, daß die Ausgangsspannung ( Vom) des Speichertransistors 12 eine richtige und genaue Darstellung des Speichenransistor-Schwellenwerts ist muß ferner eine Speicherabfrage mit einem konstanten Strom durchgeführt werden. Jedoch kann der Transistor 14, obwohl er einer mit festem Schwellenwert ist Veränderungen in seiner Schwellenspannung (Vt_u) als Funktion von Veränderungen während der Herstellung, von Temperatur- und Bestrahlungs-Einflüssen erfahren, welche die »Anschaltw-Spannung (Ve— VYn) ^und folglich die Störspannung (V0/S12) ändern würden. Infolgedessen muß die Steuerspannung (Vb) irgendwelche Veränderungen in der Schwellenspannung ausgleichen, um den FET 14 mit einer festen »Ansteuer- bzw. Anschalt«-Spannung zu betreiben und um sicherzustellen, daß die Ausgangsspannung ( Vqut) eine richtige und genaue Darstellung des Schwellenwertes (hoch oder niedrig) der Speichereinrichtung ist.

In der bevorzugten Ausführungsform der Erfindung sind die Steuerschaltung 20 und insbesondere die Transistoren 30 und 32 vorgesehen, um über eine Leitung 42 eine feste Bezugsspannung an der Steuerelektrode des Transistorpaars 38 zu schaffen. Das heißt, durch Gleichsetzen des Stroms durch die Transistoren 30 und 32 ergibt sich:

V_TJ = K_n (

- V_TJ (5)

und wenn die Schaltung in F i g. 1 als ein einzelnes Chip oder Plättchen hergestellt wird, so daß die Schwellenspannungen (V₇) gleich sind und die Verstärkungen (K) der Transistoren .10 und 32 gleich ausgelegt sind, läßt sich die Gleichung 5 zurückführen auf:

= V₁

DB/2

Die Bezugsspannung an der Steuerelektrode des Transistors 38 ist unabhängig von Herstellungs-Schwankungen und ist durch die Versorgungsspannung (Vdd) festgelegt. Infolgedessen ist die Arbeitsweise der Transistoren 36 und 38, welche als ein Inverter mit (Va_x) als deren Eingangsspannung geschaltet sind, folgende:

- V_ef =

- V_TJ
(7)

und wenn die Schwcllenspannungen der Transistoren 36 und 38 gleich sind und das Verstärkungsverhältnis (K₃SZKm,) so ausgebildet ist um eine Verstärkung zu schaffen, die gleich 4 ist läßt .«ich die Spannung V₍, zurückführen auf:

Vr... =

- '/„„ + K₁

T„

wenn

= V_T

■li Folglich zeigt Gleichung 8, daß die Ausgangsspannung ^Vc₁₄) der Stromquellen-Steuerschaltung 20 einen festen »Ansteuer«-Anteil für den Transistor 14 schafft welcher gleich (Vrr- vdd) ist wenn die festen Schwellenspannungen Vt der FET'en 14, 36 und 38 auf dem

>n Chip gleich Vb₁₄ sind und Änderungen 'v der Schwellenspannung Vn₄ ausgleichen. Eine Zunahme in der Schwellenspannung (V_T,₄) des Transistors 14 führt zu einer entsprechend gleichen Zunahme der Ausgangsspannung (Tb₁₄) m Gleichung 8, um auf diese Weise einen festen »Ansteuer- bzw. Anschalt«-Anteil (Vrr- Vdd) und ein Konstantstrom-Abfragesignal in dem Transistor 12 aufrechtzuerhalten.

Die Ausgangsspannung des Speichertransistors 12 ist wie in der bevorzugten Ausführungsform dargestellt gleich der Schwellenspannung der Speichereinrichtung plus der Spannung, die erforderlich ist um den Abfragestrom durch die Einrichtung aufrecht zu erhalten. Die Größe des Fühlstroms wird durch die geforderte, vorübergehende Leistung sowie durch die

d5 Gleichstromkenndaien der Speichereinrichtung festgelegt wobei die Spannung, die erforderlich ist um diesen Fühlstrom aufrecht zu erhalten, durch die Form der Abdeckmaske der Einrichtung gegeben ist

In Fig. 2 weist eine bevorzugte Ausführungsform einer Abfrage/Halteschaltiing 60 gemäß der Erfindung eine Halteschaltung 62 mit einer Anzahl Feldeffekttransistoren 64,66 und 68, 70 mit festem Schwellenwert auf, die gekreuzt miteinander verbunden sind, wobei die Steuerelektroden der Feldeffekttransistoren 66 und 70 mit Feldeffekttransistoren 72 bzw. 74 mit festem Schwellenwert verbunden sind, deren Steuerelektroden miteinander verbunden sind.

Die verbundenen Steuerelektroden der Feldeffekttransistoren 72 und 74 sind über eine Leitung 76 mit einem Inverter 78 und einem Datenspcrr-(O/i-)Steucreingang 80 verbunden. Die Feldeffekttransistoren 66 und 70 sind jeweils parallel zu einem Feldeffekttransistor 32 bzw. 84 mit festem Schwellenwert geschaltet. Die Steuerelektroden der Feldeffekttransistoren 82 und 84 sind mit F.mgangsanschliisscn 86 bzw. 88 verbunden, an welchen der Ausgang von Speichertransistoren angekoppelt werden kann, wie nachstehend noch beschrieben wird, um einen Ansteuereingang hoher Impedanz an der Spcrr-Schaltung 62 zu schaffen. Außerdem sind die Quellenelektroden der Transistoren 66, 70, 72, 74, 82 und 84 geerdet. Die Abfrage/Halteschaltung 60 gemäß der hrfindung weist ferner einen Anschluß 90 für eine Gleichstromversorgung (Vp₁,), Sperrschaltungs-Ausgangsanschlüssc 92 und 94 sowie »Bootstrap-Schaltungen« % und 96' auf. Die »ßootstrap-Schaltungen« 96 und 96'. welche das Schalten der Sperrschaltung 62 beschleunigen, verbunden die .Sperrschaltung 62 über eine Leitung 98 mit dem Gleichstromanscnluß 90 und über eine Leitung 102 mit einem Stromversorgungs-(P5-)Steucreingang 100. Mit Ausgangsanschlüssen 92, 94 ist die Steuerelektrode eines Feldeffekttransistors 104 bzw. 106 mit festem Schwellenwert verbunden. Die Senkenelektroden der Transistoren 104 und 106 sind jeweils mit dem Anschluß 90 und der zugeordneten Gleichstromversorgung (V,^rw) verbunden, während die Quellenelektroden jeweils über die Senkenelektrode eines zwischengeschalteten Feldeffekttransistors 108 bzw. UO mit festem Schwellenwert mit Erde verbunden sind. Das heißt, die Quellenelektroden der FET'en 108 und HO sind geerdet und ihre Steuerelektroden sind miteinander verbunden und helfen mit bei einer gleichzeitigen Anpassung der kapazitiven Belastung an den Ausgangsanschlüssen 92 und 94, um zu verhindern, daß sich eine bevorzugte Schaltrichtung der Sperrschaltung 62 entwickelt.

Ein Anschluß 112, der zwischen die Quellen- und Senkenelektroden der Transistoren 104 bzw. 196 geschaltet ist, verbindet den Ausgang 92 über eine Leitung 116 und über einen Ausgangspuffer 114 mit einem Ausgangsanschluß (DO) 113. Der Ausgangspuffer 114 weist ein Paar Transistoren 118 und 120 mit festem Schwellenwert auf, deren Quellen- bzw. Senkenelektroden miteinander verbunden und über eine Leitung 121 mit dem Datenausgang 113 (DO) verbunden sind. Die Quellenelektrode des Transistors 118 ist mit dem Anschluß 90 und der zugeordneten Stromversorgung (Vdd) verbunden, während die Quellenelektrode des Transistors 120 mit einer Gleichstromversorgung ( Vcc) 122 verbunden ist. Darüber hinaus ist die Steuerelektrode des Transistors 120 mit der Leitung 116 verbunden, während die Steuerelektrode des Transistors 118 über einen Inverter 117 mit der Leitung 116 verbunden ist Hierbei ist zu beachten, daß die vorbeschriebene, bevorzugte Ausführungsform sich auf die Arbeitsweise von P-Kanal-FET'en bezieht, und daß selbstverständlich dieselbe Arbeitsweise auch mit Hilfe von N-Kanal-

FET'en mit den entsprechenden Änderungen in den Polaritäten der angelegten Signale durchgeführt werden kann.

Die Arbeitsweise der Speicher-Abfrageschaltung 10 und der Abfrage/Sperrschaltung 60 gemäß der Erfindung wird nunmehr anhand der F i g. 1 und 2 und der Steuerungsdiagramme in Fig. 3 beschrieben. Die Arbeitsweise der Erfindung wird nunmehr in Bezug auf eine differentielle Speicher-Abfrage beschrieben, d. h. eine Speicherschaltung, welche ein zweites Speicherelement aufweist, wie in Fig. 1 dargestellt ist, das einen Speichertransistor 12' der dem Speichertransistor 12 entspricht, einen Ausgang 18', welcher dem Ausgang 18 entspricht, und einen Konstantstromtransistor 14' hat, dessen Steuerelektrode über eine Leitung 2Γ ebenfalls mit der Spannung ( VV;) verbunden ist. Auf diese Weise werden Binärdaten aus einer diffcrentiellen Speichereinrichtung ausgelesen, d. h. aus Speichertransistoren 12 und 12', wobei der Speichertransistor den höchsten .Spannungsausgang (hoch) hat. Nunmehr wird der I .esebetrieb beschrieben, wobei angenommen wird, daß eine Binärinformation in die differentiellen Speicherelemente eingeschrieben worden ist. d. h. eine hohe Schwellenspannung in ein Speicherelement und eine niedrige Schwellenspannung in das andere Element. Folglich muß in der bevorzugten Ausführungsform der Erfindung, welche eine Stromversorgung (PS) aufweist, die Versorgung (PS) 100 (Fig. 2) an sein, d.h. zum Betrieb der Schaltung auf einen niedrigen Wert Vp_n (negativ) eingestellt sein, was durch den Impuls 130 des fPS/Diagramms der F i g. 3 zu einem Zeitpunkt (fi) dargestellt ist. Die Steuereingangsanschlüsse 26 und 28 sind durch ihre entsprechenden Steuereingänge (RW) und (SB), wie durch Kurvendarstellungen 132 bzw. 134 dargestellt ist. vor dem Zeitpunkt (U) auf hoch (Erdpotential) eingestellt; die Anschlüsse 24 und 26 sind auf ihre niedrigen Gleichstromwerte (Von bzw. Vrr) eingestellt, und die Senken- und Steuerelektroden 54, 54' und 56, 56' der Speichertransistoren (12, 12') sind zum Zeitpunkt (l\) auf hoch (Erdpolential) eingestellt Zur Erläuterung der Arbeitsweise der bevorzugten Ausführungsform gemäß der Erfindung sollen die Gleichspannungen, die an die Senken- 54, 54' und die Steueranschlüsse 56, 56' angelegt sind, durch die Steuereingangs-fSß-jWellenform 134 und eine typische Eingangs-(M£"-)Wellenform 136 eingestellt werden, wie in den Steuerungsdiagrammen der F i g. 3 dargestellt ist. Die hohen Spannungen, die an die Anschlüsse 26 und 28 angelegt sind, werden über Anschlüsse 48 bzw. 50 an das NAND-Glied 46 übertragen, welches einen niedrigen Spannungsausgang schafft, welcher über eine Leitung 44 an die Steuerelektrode des Transistorpaars 38 angekoppelt wird, wodurch das Transistorpaar 38 angeschaltet und der Ausgang (Vb) auf einer hohen Spannung (Erdpotential) kurzgeschlossen wird. Wenn der Ausgang (Vb) hoch eingestellt ist, werden die Transistoren 14 und 14' abgeschaltet und es wird kein Strom erzeugt, um die differentiellen Speichertransistoren 12 und 12' abzufragen. Außerdem wird der Steueranschluß 80 (F i g. 2) des Steuereingangs (DL) auf hoch eingestellt (siehe das Steuerungsdiagramm 138 in Fig.3), welcher über den Inverter 78 (Fig.2) angekoppelt eine niedrige Ausgangsspannung auf der Leitung 76 erzeugt. Der niedrige Ausgang von dem Inverter 78 schaltet die Steuerelektroden 72 und 74 an. weiche die Ausgänge an den Anschlüssen 92 und 94 auf einen hohen Wert (Erdpotential) bringen, wodurch wiederum der Transistor 104 und der AuseanesDuffer

114 abgeschaltet werden. Der Transitor 104 ist ab- und der Transistor 108 ist angeschaltet, was eine hohe Spannung (Erdpotential) auf der Leitung 116 zur Folge hat, welche an die Steuerelektrode des Transistors 120 angelegt wird, wodurch dieser abschaltet. Die hohe Spannung am Inverter 117 wird in eine niedrige Spannung an dessen Ausgang geändert, welche, wenn sie an den Transistor 118 angelegt ist, diesen (118) anschaltet, wodurch der Ausgang 113 niedrig (negativ) wird. Das heißt, der Ausgang (DO) 113 nähert sich der Spannung (Vm>) am Anschluß 90, wodurch die Schaltung und insbesondere der Ausgang (DO) in einen niedrigen Zustand versetzt ist, wie durch eine Steuerungsktirve 140 gezeigt ist.

Wenn die Abfrageschaltung 10 und die Lese/Sperrschaltung 60, wie oben gezeigt, eingestellt sind, läuft das Abfragen des Speichers folgendermaßen ab: zum Zeitpunkt t₂ wird der Steuereingang 28 (SB) bei dem Wert Vi)D auf niedrig (negativ) eingestellt (siehe Kurve 134; Fig. 3). Wie oben ausgeführt, stellt in der bevorzugten Atisführungsform der Erfindung der Steuereingang (SB) auch die Gleichspannung am Anschluß 54 und 54' der Senkenelektrode der Speichereinrichtung 12 und 12' ein. Folglich sind zum Zeitpunkt /> die Steuereingänge an den Anschlüssen 26 (RW)und 28 (SB)der Steuerschaltung 10 auf hoch bzw. niedrig eingestellt, was in Verbindung mit dem NAND-Glied 46 eine hohe Spannung an dessen Ausgang und über eine Leitung 44 an der Steuerelektrode des Transistors 38 schafft. Die hohe Spannung, die an eine Steuerelektrode des Transistors 38 über die Leitung 44 angelegt ist, schaltet den Transistor ab und die Spannung Va an oder auf niedrig. Wenn sich die Spannung V₁-,- ihrem niedrigen Wert nähert, der durrh die Gleichung 8 angegeben ist, werden die Transistoren 14 und 14' angeschaltet, wodurch sich ein Stromfluü zum Lesen der Speicherelemente ausbildet. Die Steuerelektrodenanschlüsse 56 und 56' sind dann zum Zeitpunkt fj (F i g. 3) auf die niedrige Spannung Von eingestellt, auf welche sie bei dieser Ausführungsform der Erfindung durch den Eingang eingestellt sind, der durch die Kurve (ME) 136 in Fig. 3 dargestellt ist. Durch die niedrige Spannung Vpp. die an die Steuerelektroden der Speichertransistoren 12 und 12' angelegt ist, werden die Speichertransistoren angeschaltet und der Abfragestrom von den Transistoren 14 und 14' liest die Speichertransistoren 12 und 12' aus, d. h. erzeugt einen Spannungsausgang für jede Speichereinrichtung entsprechend der jeweiligen Schwellenspannung, welche in ihr gespeicherte, binäre Daten darstellt. Der Ausgang des Speichertransistors 12 wird beispielsweise am Anschluß 86 mit der Lese/Sperrschaltung 60 verbunden, und der Ausgang von dem Speichertransistor 12' wird mit dem anderen Eingangsanschluß 88 verbunden. Die Lese/Sperrschaltung 60 der Erfindung kann in Verbindung mit dem Ausgang 18 oder 18' einer einzigen Speichereinrichtung 12oder 12' verwendet werdender an einen der Eingangsanschlüsse 86 oder 88 angelegt wird. Eine Gleichspannungsversorgung, die zwischen die hohen und niedrigen Schwellenspannungen der fühlenden Speichereinrichtung 12 geschaltet ist, wird dann an den anderen Eingangsanschluß 88 angelegt um die in der einzelnen Speichereinrichtung 12 gespeicherte Binärformation mittels der Lese/Sperrschaltung 60 gemäß der Erfindung zu fühlen. Nach dem Einsetzen der Eingangswellenform (ME) 136 an den Anschissen 56 und 56' zum Zeitpunkt h kann der Ausgang der Speichertnmsistoren auf deren Ausgangswert während einer ausreichenden Ladezeit geladen werden, was durch den Zeitpunkt U in F i g. 3 dargestellt ist, zu welchem Zeitpunkt dann der Datensperr-(DL-)Steuereingang 80 auf eine niedrige Spannung V_Do impulsgesteuert wird (siehe den Kurvenverlauf 138 in Fig. 3). Die niedrige Spannung wird dann durch den Inverter 78 in eine hohe Spannung invertiert, wodurch die Transistoren 72 und 74 abgeschaltet, die Flip-Flopausgänge 92 und 94 freigegeben und sie auf die Gleichspannung VOogeladen werden können. Durch die binäre Ausgangsinformation der Speichertransistoren 12 und 12', welche an die Eingangsanschlüsse 86 und 88 angelegt wird, fließt ein Strom entsprechend dem Spannungswert, der an die Anschlüsse 86 und 88 angelegt ist. in einen der Transistoren 82 oder 84. wodurch wiederum festgelegt wird, welcher der Ausgänge 92 oder 94 der Sperrschaltung 62 zuerst die Sperrspannung Vpp erreicht. Die Spannung am Ausgang 92. weicher mit dem Transistor 104 verbunden ist. soll, wie dargestellt, zum Zeitpunkt t=, in der Wellenform 140 in F i g. 3 ausgebildet sein. Der Eingang (ME) 136 an den Anschlüssen 56,56'. d. h.. die Gleichspannung, die an die Steuerelektrode des Speichertransistors angelegt ist. ist nicht mehr länger notwendig und kann zum Zeitpunkt t*, abgeschaltet werden, wie bei 136' dargestellt ist. Die gültigen Daten oder die Spannung laufen jedoch weiter über ilen Transistor 104 und den Ausgangspuffer 114 zu dem Datenausgang (DO) 113. wodurch der Ausgang (DO) 113 auf hoch (V<t) eingestellt wird oder was keine Änderung am Ausgang (DO) bezüglich dessen vorher bedingten Zustands zur Folge hat, d. h. niedrig (I )>η) ist. Der Steuereingang DL wird abgeschaltet, was bei 138' zum Zeitpunkt t_b angezeigt ist. nachdem die Daten erkannt sind. Beispielsweise waren in der bevorzugten Ausführungsfonn der Erfindung die hohen und niedrigen Schwellenspannungen der Speichertransistoren 12 und 12' —2 V bzw. -8 V. die durch Schreibspannungen von +30V bzw. —30 V eingestellt waren. Die Gleichspannung Vo₀ war auf - 15 V eingestellt, und die Störspannung ( V_D/s) der Speicher-Abfrageschaltung wurde bei i.mähernd 1 V berechnet. Folglich war aufgrund von Gleichung 2 die Ausgangsspannung am Speichertransistor, wenn er auf hoch, d. h. bei - 2 V eingestellt ist, gleich - 13 V, und wenn auf niedrig, d. h. auf -8 V eingestellt ist, war sie gleich -b V. Wenn die Binärdaten des Speichertransistors 12 hoch ( — 2 V) sind, was zu einem negativeren Ausgang (-13V) als die Ausgangsdaten (-6V) des Speichertransistors 12' führt, der auf niedrig eingestellt ist, dann ist infolgedessen der Stromfluß durch den Transistor 82 größer als der Stromfluß durch den Transistor 84, wodurch der Transistor 66 schneller geladen wird als der Transistor 70 und daher vor dem Transistor 70 angeschaltet wird, was dazu führt, daß der Ausgang 92 auf der niedrigen Spannung ( Vdd) und der Ausgang 92 auf einer hohen Spannung gehalten ist Die niedrige Spannung am Ausgang 92 schaltet den Transistor 104 an und wird über die Leitung 116 angelegt wodurch der Transistor 120 angeschaltet wird und wird durch den Inverter 117 invertiert, wodurch der Transistor 118 abgeschaltet wird. Da der Transistor 118 abgeschaltet und der Transistor 120 angeschaltet ist nähert sich der Datenausgang (DO) der höheren Gleichspannung Vor, welche dann korrekt einen hohen Vert für die Binärdaten in dem Speichertransistor 12 anzeigt welches für dieses Beispiel der angenommene Zustandest Wenn in ähnlicher Weise der Speichertransistor 12* auf eine höhere Schwellenspannung als der

Il

.Speichertransistor 12 eingestellt var, dann würde das bewirken, daß der Eingang am Anschluß 88 -.lie Halteschaltung 62 hält bzw. sperrt, so daß der Anschluß 94 auf der niedrigen Spannung ( V_iw) und der Anschluß 92 auf der hohen Spannung (Erdpotential) gehalten ist. ~> Die hohe Spannung (Erdpotential), die an die Steuerelektrode des Transistors 104 angelegt ist, würde dann den Transistor 104 nicht anschalten, und der Ausgang am Ausgang (DO) 113 würde sich dann nicht bezüglich des vorbedingten niedrigen Zustands ändern, wodurch ι» angezeigt wird, daß der Eingang am Anschluß 88 die höhere Spannung hat. und folglich war der .Speichertransistor 12' auf den höheren Binärdatenzustand eingestellt od"r der Speichertransistor 12 war auf niedrig eingestellt. r.

Entsprechend der Spcicherabfragesehaltung 10 und

der Lese/Halteschaltung 60 gemäß der Erfindung ist eine Abfrageschaltung geschaffen, mit welcher die Schwierigkeiten bei der herkömmlichen Abfragung von Speichereinrichtungen überwunden sind, indem im wesentlichen das Störpotential herabgcse./t ist, das während eines Abfragevorgangs an eiiien Speichertransistor angelegt ist, und eine konstante und berechenbare Größe für alle Abfragevorgänge der Einrichtung ist. Ferner weist die Lese/Halteschaltung der Erfindung als Anschluß an dem Speichertransistor einen Steuereingang hoher Impedanz auf. um irgendeine Rückkopplung an der .Speichereinrichtung zu beseitigen und um dadurch auch das Störpotential zu verringern. Jas an die Isolierte Steuerelektrode des Speichertransistors angelegt ist.

liier/u 2 Matt Zeichnungen

Claims (11)

Patentansprüche;

1. Speichersteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen, die jeweils einen Feldeffekttransistor mit einer isolierten Steuerelektrode und veränderlichem Schwellenwert aufweisen, dadurch gekennzeichnet, daß bei jeder Speicherzelle ein Konstantstrom-Feldeffekttransistor (14, 14') in Reihe mit dem Speicherzellen-Feldeffekttransistor (12, 12*) geschaltet ist, um einen konstanten Abfragestrom aufrecht zu erhalten, und daß eine Steuerspannungsquelle (20) mit der Steuerelektrode des Konstantstrom-Feldeffekttransistors (14,14') verbunden ist.

2. Speichersteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerspannung;squelle (20) ein Paar Feldeffekt-Transistoren (30, 32) mit festem Schwellenwert aufweist, die wie ein Spannungsteiler in Reihe geschaltet sind.

3. Speichersteuerschaltung nach Anspruch 1 oder

2, dadurch gekennzeichnet, daß der Konstantstrom-Feldeffekttransistor (14, 14') eine isolierte Steuerelektrode aufweist.

4. Speichersteuerschaltung nach Anspruch 2 odi:r

3, dadurch gekennzeichnet, daß das Paar (30, 32) Feldeffekttransistoren, die wie ein Spannungsteiler geschaltet sind, einen Inverter (36,38) ansteuert.

5. Speichersteuerschaltung nach Anspruch 4, dadurch gel-^nnzeichnet, daß die Feldeffekttransistoren (12, 12', 14, 14', 30, 32, 36, 38) mit ein«r isolierten Steuerelektrode auf einem einzigen Halbleiterplättchen hergestellt Find.

6. Speichersteuerschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Feldeffekttransistoren (12, 12', 14, 14', 30, 32, 36, 38) mit ein;:r isolierten Steuerelektrode P-Kanal-Feldeffekttransistoren des Anreicherungs- bzw. Enhancement-Typs sind.

7. Speichersteuerschaltung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß d':r Spannungsteiler (30, 32) mit einer ersten Festspannungsquelle (Vdd) verbunden ist, und daß der Inverter (36, 38) mit einer zweiten Festspannungs-BezugsquellefVR/^verbunden ist.

8. Speichersteuerschaltung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der Inverter (36, 38) so ausgebildet ist, daß er ein Verstärkungsverhältnis (Kjg/Κχ) von vier erzeugt.

9. Speichersteuerschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß eine Leseschaltung (F i g. 2; 60) hoher Impedanz vorgesehen ist.

10. Speichersteuerschaltung nach Anspruch ¹I), dadurch gekennzeichnet, daß die Leseschaltung eine Anzahl von Transistoren (66, 70) aufweist, die 2U einer Halte- oder Sperrschaltung geschaltet sind und Ausgänge (92,94) aufweisen, daß weitere Transistoren (82,84) parallel zu den Transistoren (66, 70) der Halteschaltung geschaltet sind, und daß Eingangsanschlüsse (86, 88) mit der Steuerelektrode der weiteren Transistoren (82,84) verbunden sind.

11. Speichersteuerschaltung nach Anspruch II), dadurch gekennzeichnet, daß der Ausgang (18) des Speicherzellen-Feldeffekttransistors (12) über einen Anschluß (86) mit der Steuerelektrode eines (82) dir parallel geschalteten Transistoren (82, 84) verbunden ist, und daß der Ausgang (18') des Speicherzellen-Feldeffekttransistors (12') über einen Anschluß (88) mit der Steuerelektrode eines (84) der parallel geschalteten Transistoren (82,84) verbunden ist.