DE3329096C2 - - Google Patents

Description

Die Erfindung betrifft einen Wortleitungstreiberschaltkreis für einen Direktzugriffsspeicher (im folgenden auch "RAM", Random Access Memory genannt) mit Feldeffekttransistoren (im folgenden als "FET" benannt) nach dem Oberbegriff des Anspruchs 1.

Fig. 1 zeigt als schematisches Schaltkreisdiagramm einen Teil eines konventionellen RAM, der vier Speicherzellen mit je einem Schalt-FET und einem Speicherkondensator einen Adressendecoder zur Auswahl dieser Speicherzellen und einen Wortleitungs-Pull-Down-Schaltkreis aufweist. Ein solcher RAM wird in der älteren nicht vorveröffentlichten Patentanmeldung P 32 36 729 beschrieben. In Fig. 1 werden diese Speicher­ zellen mit (1 a) bis (1 d) bezeichnet, wobei jede einen Spei­ cherkondensator (2) mit einem geerdeten Anschluß zum Spei­ chern von Daten eines logischen Wertes "1" oder "0" und einen Schalt-FET (3), dessen eine Hauptelektrode mit dem anderen Anschluß des Speicherkondensators (2) verbunden ist zum Lesen, Schreiben oder Aufrechterhalten der Daten am Speicherkondensator (2) aufweist. Eine Bit-Leitung (4) ist mit den anderen Hauptelektroden der Schalt-FETs (3) der Speicherzellen (1 a) und (1 c) zur Übertragung der Daten von und zu den Speicherzellen (1 a) und (1 c) verbunden. Eine Wortleitung (5) wird mit einem Signal zum An- und Abschal­ ten der Schalt-FETs (3) der Speicherzellen (1 a) und (1 b) gespeist und führt deshalb zu Steuerelek­ troden der Schalt-FETs (3). Eine weitere Bit-Leitung (6) ist für die Speicherzellen (1 b) und (1 d) und eine weitere Wortleitung (7) ist für die Speicherzellen (1 c) und (1 d). Ein Dekoder (8) ist zum Dekodieren von Adressensignalen A _{x 1}, , . . ., A _xn und , die von einer Anzahl von An­ schlüssen (9) zugeführt werden und zum Liefern einer Aus­ gangsspannung über eine seiner Ausgangsleitungen (10), (11) usw., aufgebaut. Ein gut bekanntes Beispiel einer solchen Dekoderschaltung ist in Fig. 2 dargestellt. FETs (12) und (13) sollen an die Wortleitungen (5) und (7) ein Wortlei­ tungsfreigabesignal (Φ _W ) koppeln, das an einen Anschluß (14) gemäß den Pegeln der Ausgangsleitungen (10) und (11) der Dekoderschaltung (8) geführt wird, während FETs (15) und (16) Störungen auf den Wortleitungen (5) und (7) eliminieren oder reduzieren sollen, wobei die FETs (15) und (16) jeweils zwischen den Wortleitungen (5) und (7) und Masse liegen. Ein Abschnitt (20) zeigt einen Pull-Down- Steuerschaltkreis für die Wortleitungen (5) und (7), dessen Ausgangsleitung (21) mit den Steuerelektroden der Pull- Down-FETs (15) und (16) verbunden ist. Weiter sind ein An­ schluß (22), an den eine Versorgungsspannung V angelegt wird, Anschlüsse (23) und (24), an die Taktsignale Φ und angelegt werden, ein Last-FET (25) zwischen dem Versor­ gungsanschluß (22) und der Ausgangsleitung (21), dessen Steuerelektrode mit dem Versorgungsanschluß (22) verbunden ist, ein Vorladungs-FET (26), der gleicherweise zwischen dem Versorgungsanschluß (22) und der Ausgangsleitung (21) angeordnet ist und dessen Steuerelektrode mit dem Taktein­ gangsanschluß (23) verbunden ist, ein FET (27) zwischen der Ausgangsleitung (21) und einem Knotenpunkt (28), dessen Steuerelektrode mit dem Takteingangsanschluß (24) verbunden ist, und ein FET (29) zwischen dem Knotenpunkt (28) und Masse, desssen Steuerelektrode mit der Ausgangsleitung (21) verbunden ist, vorgesehen.

Fig. 3 zeigt als Diagramm den zeitlichen Ablauf verschiedener Signale der Schaltung nach Fig. 1 zur Erklärung ihrer Betriebsweise. Unter Bezugnahme auf Fig. 3 werden die fol­ genden Schritte ausgeführt, um eine "1" in die Speicherzelle (1 a) in Fig. 1 zu schreiben. Ein Zeitraum von t₀ bis t₁ in Fig. 3 ist eine Vorladungsperiode des Speicherschaltkrei­ ses, bei der die Ausgangsleitungen (10) und (11) der De­ koderschaltung (8) und die Ausgangsleitung (21) der Pull- Down-Schaltung (20) mit dem Taktsignal vorgeladen werden. Es wird darauf hingewiesen, daß der Pegel des Knotenpunktes V₂₁ an der Ausgangsleitung (21) V-V _TH ist, wobei V _TH die Schwellenspannung des Vorladungs-FETs (26) und des FETs (25) ist und V die Spannung am Stromversorgungsanschluß (22). Da das Wortleitungsfreigabesignal Φ _W unter diesen Bedingungen "0" ist, liegen die Wortleitungen (5) und (7) über die FETs (12) und (13) und die Pull-Down-FETs (15) und (16) an Masse, mit dem Ergebnis, daß die Potentiale V₅ und V₇ der Wortleitungen (5) und (7) "0" sind. Wenn das Taktsignal auf "0" zum Zeitpunkt t₁ geht, geht das Takt­ signal auf den Wert "1", so daß der FET (27) eingeschal­ tet wird und der Pegel V₂₁ am Knotenpunkt (21) von V-V _TH auf ungefähr V _TH fällt, wobei V die Versorgungsspannung an den Stromversorgungsanschluß (22) und V _TH die Schwellen­ spannung der FETs (25) und (26) ist. Solch ein Abfall im Pegel V₂₁ wird durch den Durchlaßwiderstand der FETs (25), (27) und (29) bestimmt. Die Pull-Down-Schaltung ist im all­ gemeinen mit einem Verhältnis des Durchlaßwiderstandes der FET (25) zu jenen der FETs (27) und (29) von 50 : 1 bis 100 : 1 aufgebaut. Daraus folgt, daß das Potential V₂₁ an der Leitung (21) geringfügig höher als V _TH ist. Da die FETs (15) und (16) unter diesen Umständen kaum durchgeschaltet sind, werden die Wortleitungen (5) und (7) durch die Hoch­ widerstands-FETs (15) und (16) geerdet. Wenn ein Adressen­ signal zur Auswahl der Wortleitung (5) zu einem Zeitpunkt zwischen t₁ und t₂ angelegt wird, nimmt der Pegel des Kno­ tenpunktes (11) den Wert "0" an und der Knotenpunkt (10) wird auf "1" gehalten. Dies erlaubt, nur den FET (12) im durchgeschalteten Zustand zu halten. Zum Zeitpunkt t₂ ändert sich das Wortleitungsfreigabesignal Φ _W von "0" auf "1" und diese Änderung bewirkt eine Änderung des Pegels an der Wortleitung (5) von "0" auf "1" über den FET (12). Anderer­ seits wird die Wortleitung (7) auf Massepotential gehalten, da der FET (13) im Sperrzustand ist. Infolgedessen werden die FETs (3) der Speicherzellen (1 a) und (1 b) leitfähig oder nehmen einen Zustand niedriger Impedanz ein, und das Speichersystem ist bereit, Daten in die Speicherzellen (1 a) und (1 b) zu schreiben. Obwohl der FET (15) nun in einem durchgeschalteten Zustand mit niedriger oder schlechter Leitfähigkeit ist, ist das Verhältnis seines Widerstandes zum Widerstand der Wortleitung (5) auf der Seite des Frei­ gabesignales sehr groß (über 100 : 1), so daß ein kleiner oder kein Abfall des Spannungspegels an der Wortleitung (5) zu sehen ist und die Spannung an der Wortleitung (5) ist gleich V. In Fig. 3, durch V₄ dargestellt, wird ein Ein­ gangsdatensignal des Pegels "1" zur Bit-Leitung (4) zum Zeitpunkt t₃ transferiert.

Das Eingangsdatensignal des Pegels "1" wird über den FET (3) zum Speicherkondensator (2) geleitet und in den Spei­ cherkondensator (2) geschrieben mit gleichzeitigem Abfall der Spannungsamplitude um die Schwellenspannung V _TH des FET (3), d. h., V-V _TH . Dies ist jedoch unerwünscht, da ein niedri­ ger Pegel eines in die Speicherzelle eingeschriebenen Sig­ nales zu einem niedrigen Pegel eines aus der Speicherzelle ausgelesenen Signales führt. Um dies zu verhindern, ist es notwendig, den Pegel des Wortleitungsfreigabesignales Φ _W über die Summe der Versorgungsspannung V und der Schwellen­ spannung V _TH der FETs zu erhöhen. Fig. 4 ist ein Block­ schaltkreisdiagramm eines Beispieles einer konventionellen verbesserten Wortleitungstreiberschaltung, die die obige Forderung erfüllt. Diese Schaltungsanordnung in Fig. 4 weist einen Schaltungsblock (30) zum Erzeugen des Wortlei­ tungsfreigabesignales Φ _W , einen Schaltungsblock (31) zum Erzeugen eines Boost-Signales Φ _P zum Verstärken des Frei­ gabesignales Φ _W , einen Ausgangsanschluß (32), einen Boost- Kondensator (33) zwischen dem Ausgangsanschluß (14), der das Freigabesignal Φ _W liefert und dem Ausgangsanschluß (32), der das Boost-Signal Φ _P liefert, und einen parasitären Kon­ densator (34) zwischen dem Ausgangsanschluß (14), der das Freigabesignal Φ _W liefert und der Masse auf.

Fig. 5 zeigt Details der Schaltung nach Fig. 4. Der Schal­ tungsblock (30) zum Erzeugen des Wortleitungsfreigabesignales Φ _W wird von einem ersten Lasttransistor (302), einem ersten Treibertransistor (303), einem zweiten Lasttran­ sistor (304), einem zweiten Treibbertransistor (305), einem Ladetransistor (306) zum Laden der Gatter-Elektrode des ersten Lasttransistors (302), einem Transistor (307), der den ersten Lasttransistor (302) während des Boostens ab­ schaltet, einem Kondensator (308) zum Boosten der Gatter- Spannungen der ersten und zweiten Lasttransistoren (302) und (304), einem mit dem ersten Lasttransistor (302) ver­ bundenen parasitären Kondensator (309), und einem mit dem ersten Knotenpunkt (310) verbundenen parasitären Kondensa­ tor (311) aufgebaut. Der Schaltungsblock (31) zum Erzeugen des Verstärkungssignales Φ _P und Verstärken des Freigabe­ signales Φ _W wird von einer ersten Verstärkungsschaltung (312) zum Verzögern einer Eingangsspannung und einer zwei­ ten Verstärkungsschaltung (330) zum Verzögern eines Signa­ les gebildet. Die erste Verstärkungsschaltung (312) besteht aus einem dritten Lasttransistor (313), einem dritten Trei­ bertransistor (314) zum Bilden einer ersten Inverterstufe in Kombination mit dem dritten Lasttransistor (313), einem vierten Lasttransistor (315) und einem vierten Treibertran­ sistor (316), dessen Gatter-Elektrode mit dem zweiten Kno­ ten (317) zum Bilden einer zweiten Inverterstufe in Kombi­ nation mit dem vierten Lasttransistor (315) verbunden ist. Die zweite Verstärkungsschaltung (330) besteht aus einem fünften Last­ transistor (318), einem fünften Treibbertransistor (319), dessen Gate-Elektrode mit einem dritten Knoten (320) zur Bildung einer ersten Inverterstufe in Kombination mit dem fünften Lasttransistor (318) verbunden ist, einem sechsten Lasttransistor (321), einem siebten Treibertransistor (322), dessen Gate mit einem fünften Knoten (323) zur Bildung einer zweiten Inverterstufe in Kombination mit dem sechsten Lasttransistor (321) verbunden ist, einem Transistor (324) zum Laden der Gate-Elektrode des sechsten Lasttransistors (321) und einem Bootstrap-Kondensator (326) zwischen der Gate-Elektrode des sechsten Lasttransistors (321) und einem fünften Knoten (325). In Fig. 5 sind weiter ein Steuereingangsanschluß (301) und ein Stromversorgungsanschluß (327), an den die Versorgungsspannung V angelegt wird, gezeigt.

Unter der Annahme, daß jeweils einer der obigen MOS-Tran­ sistoren von N-Kanal-Anreichungstyp ist, wird der Drain- Source-Pfad des MOS-Transistors leitend bei Anlegen einer positiven Gate-Source-Spannung über der Gate-Source-Schwellenspannung V _TH und bleibt nichtleitend, wenn die angelegte Spannung unter dieser Schwellenspannung liegt.

Das Diagramm der Fig. 6 dient zur Erklärung des Betriebes der Schaltungen nach den Fig. 4 und 5, wobei der Ausgangsan­ schluß (14) dem Anschluß (14) in Fig. 1 entspricht. Es wird angenommen, daß das Freigabesignal Φ _W zur Wortleitung (5) transferiert wurde. Sollte das Freigabesignal Φ _W zum Zeit­ punkt t₂ von "0" auf "1" und dann das Boost-Signal Φ _P von "0" auf "1" zum Zeitpunkt t₂′ steigen, bringt der Boost-Kon­ densator (33) den Pegel des Freigabesignales Φ _W auf einen Wert V _A über der Spannung V. Solch ein Anstieg des Pegels Δ V = V _A -V ist wie folgt definiert:

Δ V = [C₃₃/(C₃₃ + C₃₄)] · V

wobei C₃₃ und C₃₄ die Kapazitäten der Kondensatoren (33) und (34) sind. Es ist möglich, den Pegel "1" des Freigabe­ signales Φ _W (V _A in Fig. 4) über V+V _TH zu steigern, da Δ V leicht über die Schwellenspannung V _TH gebracht werden kann. Dieser Signalpegel hängt ab von den in den Kondensa­ toren (33) und (34) gespeicherten Ladungsmengen und nimmt infolgedessen allmählich so ab, wie diese Ladungen über den FET (15) von niedriger oder schwacher Leitfähigkeit entladen werden. Im Fall, daß der Zeitraum bis t₃ lang ist, fällt dieser Signalpegel auf einen Wert V _B unter der Versorgungsspannung V, wie in Fig. 6 gezeigt. Um den Pegel Φ _W am Ausgangsanschluß (14) über V mittels des Verstärkungs­ signales Φ _P anzuheben, ist ein Zustand hoher Impedanz notwendig, nachdem der Ausgang des Schal­ tungsblockes (30) zum Erzeugen des Freigabesignales Φ _W den Wert V erreicht hat. Im Falle, daß die Spannung am ersten Knoten (310) nicht fällt, sondern der erste Last­ transistor (302) in dem nichtgesättigten Zustand arbeitet, würde die über den Boost-Kondensator (33) zugeführte La­ dung zur Stromversorgungsseite wegfließen über den ersten Lasttransistor (302), um den Ausgangsanschluß (14) auf die Stromversorgungsspannung V zu klemmen. Nachdem er über V hinaus mit Hilfe des Verstärkungssignales Φ _P verstärkt wurde, fällt der Pegel am Ausgangsanschluß (14) im Laufe der Zeit infolge des durch den Pull-Down-FET (15) fließen­ den Stromes allmählich und fällt dann unter die Stromver­ sorgungsspannung V.

Wie oben erwähnt wurde, hat die konventionelle Schaltung den Nachteil, daß sie die Verstärkung des Wortleitungs­ freigabesignales Φ _W bis zum Schreiben der Daten in die Speicherzellen nicht hinreichend aufrechthält.

Aufgabe der Erfindung ist es, einen Wortleitungstreiberschaltkreis der im Oberbegriff des Patentanspruchs 1 angegebenen Art zu schaffen, der einfaches aber zuverlässiges Schrei­ ben und Lesen von Daten in und aus Speicherzellen sicher­ stellt.

Nach der Erfindung wird diese Aufgabe mit den Merkmalen des Patentanspruchs 1 gelöst.

Zweckmäßige Ausführungsformen sind in den Unteransprüchen dargestellt.

Die Erfindung wird anhand der Beschreibung und der Figuren näher erläutert. Von den Figuren zeigt

Fig. 1 als schematisches Schaltungsdiagramm einen Teil eines konventionellen RAM;

Fig. 2 als Schaltungsdiagramm eine Dekoderschaltung in Fig. 1;

Fig. 3 als Diagramm den Verlauf verschiedener Signale der Schaltung 1 zur Erklärung ihres Betriebes;

Fig. 4 als schematisches Blockdiagramm ein Beispiel einer konventionellen Wortleitungstreiberschaltung;

Fig. 5 als Schaltungsdiagramm die schematische Schal­ tungsanordnung der Fig. 4 im Detail;

Fig. 6 als Diagramm den Verlauf verschiedener Signale in den Schaltkreisen der Fig. 4 und 5 zur Erklärung ihres Betriebes;

Fig. 7 als Schaltungsdiagramm nur einen Wortleitungsfrei­ gabesignalgenerator in einem RAM nach einer bevor­ zugten Ausführungsform der Erfindung;

Fig. 8 als Schaltungsdiagramm ein typisches Beispiel eines Schaltkreises zum Erzeugen eines Wiederholungssig­ nales Φ _C ; und

Fig. 9 als Diagramm den Verlauf verschiedener Signale des Schaltkreises der Fig. 7 zur Erklärung seines Be­ triebes.

Fig. 7 zeigt als Schaltungsdiagramm nur einen Wortleitungs­ freigabesignalgenerator in einem RAM gemäß einer bevor­ zugten Ausführungsform der Erfindung, während die anderen Schaltkreise ähnlich jenen in Fig. 1 sein können. Es ist offensichtlich, daß Teile, die ähnlich jenen in Fig. 1, 4 und 5 sind, mit den gleichen Bezugszeichen versehen sind. In Fig. 7 wird über den Anschluß (35) ein Wiederholungssig­ nal Φ _C , dessen Verlauf in Fig. 9 geplottet ist, geliefert. Das Wiederholungssignal Φ _C stammt z. B. von einem aus einer ungeraden Zahl von Inverterstufen aufgebauten Ringoszillator, wie in Fig. 8 gezeigt. Eine Hauptelektrode des FET (36) ist mit dem Anschluß (35) verbunden, eine weitere Hauptelektrode mit dem Knoten (37) und eine Gatter-Elektrode mit dem Ausgangsanschluß (32) zum Liefern des Verstärkungssignales Φ _P . Ein Boost-Kondensator (38) liegt zwischen dem Knoten (37) und einem Knoten (39). Der Schaltkreis schließt weiter einen Lade-FET (40) zwischen dem Stromversorgungsanschluß (22) und dem Knoten (39), dessen Steuerelektrode mit dem Ausgangsanschluß (32) zum Liefern des Verstär­ kungssignales Φ _P verbunden ist, einen Gleichrichter-FET (41), dessen Drain und Gate-Elektrode mit dem Knoten (39) und dessen Source-Elektrode mit dem Ausgangsanschluß (14) des Generatorschaltkreises (30) für das Wortleitungsfrei­ gabesignal Φ _W verbunden ist (gleiche Schaltkreisanordnung wie in Fig. 5), und einen Klemm-FET (42), dessen Drain und Gate-Elektroden mit dem Ausgangsanschluß (14) zur Liefe­ rung des Wortleitungsfreigabesignales Φ _W und dessen Source- Elektrode mit dem Stromversorgungsanschluß (22) verbunden ist, ein.

Fig. 9 zeigt als Diagramm den Verlauf verschiedener Signale im Schaltkreis der Fig. 7 zum Erklären seines Betriebes. Aus den Zeichnungen dieser Figur ist es klar, daß die Wellen­ form des Wortleitungsfreigabesignales Φ _W bis zum Zeitpunkt t₂′ die gleiche ist wie in Fig. 6. Wenn das Verstärkungs­ signal Φ _P zum Zeitpunkt t₂′ ansteigt, wird der Ladungs- FET (40) eingeschaltet zum Aufladen des Knotens (39) auf V-V _TH . Wenn das Wiederholungssignal Φ _C sich von "0" auf "1" ändert oder wenn V an den Anschluß (35) angelegt wird, wird wegen des FET (36) im Durchlaßzustand als Folge des Verstärkungssignales Φ _P das Wiederholungssignal Φ _C kapazitiv mit dem Knoten (39) über den Boost-Kondensator (38) ge­ koppelt, so daß der Knoten (39) auf (V-V _TH + Δ V₁) <(V-V _TH ) aufgeladen wird. Wenn der Pegel am Knoten (39) ansteigt und auf diese Weise V+V _TH überschreitet, wird der Gleichrichter- FET (41) eingeschaltet, um die am Knoten (39) gespeicherte Ladung zum Ausgangsanschluß (14) durch den Gleichrich­ ter-FET (41) zu schieben. Daraus folgt ein Abnehmen des Pegels am Knoten (39) und ein Ansteigen des Spannungsniveaus am Ausgangsanschluß (14). Die Bewegung der Ladung vom Knoten (39) zum Ausgangsanschluß (14) hört auf, wenn der Pegel am Knoten (39) gleich der Summe der Spannungspegel am Ausgangs­ anschluß (14) und der Schwellenspannung V _TH des Gleichrich­ ter-FET (41) ist und, in anderen Worten, wenn der Gleich­ richter-FET (41) abgeschaltet wird. Nachdem das Wiederho­ lungssignal Φ _C von "1" auf "0" übergegangen ist, fällt der Pegel am Knoten (39) weiter um Δ V₁ wegen der kapazitiven Kopplung zwischen dem Knoteen (39) und dem Boost-Kondensator (38). Der Gleichrichter-FET (41) im Sperrzustand verhindert, daß sich die Ladung vom Ausgangsanschluß (14) zum Knoten (39) verschiebt, so daß der Spannungspegel am Ausgangsan­ schluß (14) ohne Dekrement aufrechterhalten wird. Dann steigt der Pegel am Knoten (39) wieder auf V-V _TH durch Aufladung mittels des Ladungs-FET (40) an. Wenn danach das Wiederholungssignal Φ _C sich von "0" auf "1" verändert, steigt der Spannungspegel am Ausgangsanschluß (14) auf gleiche Weise wie oben. Der Pegel am Knoten (39) steigt auf die Summe der über den Ladungs-FET (40) zugeführten Spannung V-V _TH und der Spannung V-V _TH , die vom Wiederholungs­ signal Φ _C eingespeist wird, d. h. auf 2(V-V _TH ) mittels Wieder­ holung der obigen Prozedur. Der Spannungspegel am Ausgangs­ anschluß (14) kann deshalb auf den Wert 2(V-V _TH )-V _TH = V+(V-3V _TH ), was eine Spannung gleich dem Pegel am Knoten (39) minus der Schwellenspannung V _TH des Gleichrichter-FET (41) ist, an­ steigen.

Der Ausgangsanschluß (14) ist mit den Wortleitungen (5) und (7) über die FETs (12) und (13) verbunden und über die Pull-Down-FETs (15) und (16) geerdet, wie in Fig. 1 zu sehen ist. Es wird nun angenommen, daß der FET (12) im durchgeschalteten Zustand und der Pull-Down-FET (15) im durchgeschalteten Zustand mit niedriger oder schwacher Leitfähigkeit ist, wenn "1" in die Speicherzelle (1 a) ge­ schrieben wird.

Obwohl der Spannungspegel an der Wortleitung (5) (gleich dem Spannungspegel am Ausgangsanschluß (14) minus der Schwellenspannung V _TH des FET (12)) infolge des Ladungs­ flusses durch den Pull-Down-FET (15) fällt, kompensiert eine von dem Wiederholungssignal Φ _C gelieferte Ladung einen solchen Abfall im Spannungspegel und der Spannungspegel stellt sich ein auf das Gleichgewicht zwischen Abfluß der Ladung und Zufluß der Ladung. Das folgende wird diese An­ gelegenheit deutlich machen.

Die Beziehung zwischen dem Wiederholungssignal Φ _C und dem durch den Boost-Kondensator (38) fließenden Strom i kann durch folgende Formel (1) dargestellt werden:

i = f · C₃₈ · (V-V _TH ) (1)

wobei f die Wiederholungsfrequenz des Signales Φ _C , C₃₈ die Kapazität des Boost-Kondensators (38) und V _TH die Schwellenspannung des FET (36) ist. Wenn z. B. f=3 MHz (Periode 333 ns), V=5 V, V _TH =0,5 V und C₃₈=5 pF gilt, ist der durch den Boost-Kondensator (38) fließende Strom i wie folgt:

i = 3 × 10⁶ × 5 × 10^-12 × (5 - 0,5) µA = 67,5 µA

Vorausgesetzt, daß der Strom durch den Pull-Down-FET (15) in Fig. 1 zu ungefähr 10 µA gewählt wird, ist es deshalb möglich, den Pegel am Wortleitungsfreigabesignal Φ _W wie erwartet aufrecht zu erhalten.

In anderen Worten liefert das Wiederholungssignal Φ _C perio­ disch die Ladung Q ₊, wie in der Formel (2) definiert, während die Ladung Q _-, wie in Formel (3) definiert, aus dem Pull-Down-FET (15) während jener Perioden fließt:

Q ₊ = C₃₈ (V-V _TH ) (2)
Q _- = I · T (3)

wobei I der durch den Pull-Down-FET (15) fließende Strom ist und T die Periode des Wiederholungssignales Φ _C . Deshalb sind Q ₊ und Q _- wie folgt:

Q ₊ = 5 (pf) × (5 - 0,5) (V) = 22,5 (pC)
Q _- = 10 (µA) × 333 (ns) = 3,3 (pC)

Das Verhältnis der abfließenden Ladung Q zur zufließenden Ladung Q ₊ beträgt 15% (=3,3/22,5).

Da die von dem Wiederholungssignal Φ _C verstärkte Spannung am Ausgangsanschluß (14) V-3V _TH ist, wenn der Ladungsfluß Null ist, wird die Abnahme des Spannungspegels Δ V₂ wegen des über dem Pull-Down-FET (15) fließenden Stromes durch folgende Formel (4) definiert und beläuft sich auf 0,53 V im obigen Beispiel:

Δ V₂ = (V-3V _TH ) × Q _-/Q ₊ = (5 - 3 × 0,5) × 0,15 V = 0,53 V (4)

Der Spannungspegel V₁₄ am Ausgangsanschluß (14) ist durch die Formel (5) definiert und wird konstant auf 7,97 V gehalten:

V₁₄ = V + (V-3V _TH ) - Δ V₂ = 5 + (5 - 3 × 0,5) - 0,53 V = 7,97 V (5)

Da der Spannungspegel V₁₄ am Ausgangsanschluß (14) auf einem Wert, der größer als diese Summe der Spannung V an der Bit-Leitung (4), wenn "1" in die Speicherzelle (1 a) geschrieben wird (nach gegenwärtiger Technologie ist nicht mehr als 5 V möglich), und der Schwellenspannung V _TH des FET (3) in der Speicherzelle (1 a) gehalten werden kann, wird es möglich, beim Schreiben einer "1" in die Speicher­ zelle (1 a) die Spannung V an der Bit-Leitung ohne Spannungs­ verlust einzuschreiben. Dies stellt eine größtmögliche Spannungsdif­ ferenz beim Schreiben des Werts "0" gegenüber dem Wert "1" in die Spei­ cherzelle (1 a) und Einfachheit des Auslesens sicher.

Um in die Speicherzellen (1 a) bis (1 d) die Spannung V an den Bit-Leitungen (4) und (6) so, wie sie ist, einzuschreiben, muß der Spannungspegel an den Wortleitungen (5) und (7) höher sein als die Summe der Spannung V an den Bit-Leitungen (4) und (6), wenn "1" in die Speicherzellen (1 a) bis (1 d) geschrieben wird und der Schwellenspannung V _TH der FETs (3) in den Speicherzellen (1 a) bis (1 d). Das Anlegen von größer als notwendigen Spannungen an die Wortleitungen würde Gate-Oxidschichten der FETs (3) in den Speicherzellen (1 a) bis (1 d) zerstören und die Zuverlässigkeit verringern. Um dies zu verhindern, ist in der Schaltungsanordnung nach Fig. 7 in dem RAM gemäß einer bevorzugten Ausführungsform der Erfindung ein Klemm-FET (42) zwischen dem Stromversor­ gungsanschluß (22) und dem Ausgangsanschluß (14) vorgesehen, damit der Spannungspegel des Wortleitungsfreigabesignales Φ _W nicht über den verlangten Wert ansteigt. Obwohl in der Ausführung nach Fig. 7 der einzelne Klemm-FET benutzt wird, ist es naheliegend, daß dieser FET durch zwei oder mehrere FETs in Reihe ersetzt werden kann. Im Falle, daß die aus den Speicherzellen auszulesenden Signale hoch genug sind, kann das Wortleitungsfreigabesignal Φ _W so gewählt werden, daß es zwischen V und V _TH ist anstelle von über V+V _TH . In diesem Falle ist es nur notwendig, den durch den Pull- Down-FET fließenden Strom i kleiner einzustellen.

Wie schon erwähnt wurde, stellt der Direkt­ zugriffsspeicher vollständiges Schreiben von Daten in die Speicherzellen und einfaches Auslesen von Daten dadurch sicher, daß ein Spannungshalteschaltkreis vorgesehen ist, welcher den Ausgang des Wortleitungsfreigabesignalgenera­ tors auf einem gewünschten Spannungspegel während der Zu­ griffsperiode hält. Weitere Vorteile der Erfindung sind eine Verbesserung der Ausbeute und Verbesserung der Schal­ tungsdichte, da nur ein FET als Pull-Down-FET benötigt wird.

Claims (5)

1. Wortleitungstreiberschaltkreis für einen Direktzugriffsspei­ cher mit einer Mehrzahl von Speicherzellen, einer Mehrzahl von Wortleitungen, mit denen die Mehrzahl von Speicherzellen verbun­ den ist, Pull-Down-Transistoren, von denen jeder eine mit einer zugeordneten Wortleitung verbundene erste Hauptelektrode und eine mit einem vorgegebenen Potential verbundene zweite Hauptelektrode hat, wobei der Pull-Down-Transistor während einer Zugriffs­ periode in einem Zustand geringer Leitfähigkeit ist, mit einer Wortleitungsfreigabesignalversorgungseinrichtung, die an ihrem Ausgang ein Wortleitungsfreigabesignal zum Treiben einer ausge­ wählten Wortleitung bereitstellt, gekennzeichnet durch eine Spannungshalteschaltung (36-41) zwischen dem Ausgang (14) der Wortleitungsfreigabesignalversor­ gungseinrichtung (30-34) und einem Stromversorgungsanschluß (V) zum Halten des Wortleitungsfreigabesignals (Φ _W ) über der Spannung am Stromversorgungsanschluß (V) während der Zugriffs­ periode.

2. Wortleitungstreiberschaltkreis nach Anspruch 1, gekennzeichnet durch eine Einrichtung zum Liefern eines Wieder­ holungssignales (Φ _C ) an die Spannungshalteschaltunge (36-41), damit diese das Wortleitungsfreigabesignal (Φ _W ) verstärkt und über der Spannung am Stromversorgungsanschluß (V) hält, wann immer das Wiederholungssignal (Φ _C ) empfangen wird, wobei die Spannungshalteschaltung (36-41) ein gleichrichtendes Element (41), ein Ladeelement (40) und ein kapazitives Element (38) ent­ hält, das zwischen einem Verbindungspunkt des gleichrichtenden Elements (41) und des Ladeelements (40) und einem Anschluß für das Wiederholungssignal (Φ _C ) angeschlossen ist.

3. Wortleitungstreiberschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wortleitungsfreigabesignalversor­ gungseinrichtung (30-34) einen ersten Boost-Kondensator (33), dessen eine Elektrode mit ihrem Ausgang (14) verbunden ist, und eine Verstärkungssignalgeneratorschaltung (31) aufweist, die mit der anderen Elektrode des ersten Boost-Kondensators (33) zum Erzeugen eines Verstärkungssignales (Φ _P ) zum Verstärken des Wortleitungsfreigabesignales (Φ _W ) verbunden ist.

4. Wortleitungstreiberschaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungshalteschaltung (36-41) einen Feldeffekttransistor (36), dessen eine Hauptelektrode mit dem Wiederholungssignal (Φ _C ) und dessen Steuerelektrode mit dem Verstärkungssignal (Φ _P ) der Verstärkungssignalgeneratorschaltung (31) gespeist wird,
einen zweiten Boost-Kondensator (38), dessen eine Elektrode mit der anderen Hauptelektrode des Feldeffekttransistors (36) ver­ bunden ist,
einen Ladetransistor (40) zwischen der anderen Elektrode des zweiten Boost-Kondensators (38) und dem Stromversorgungsanschluß (V), dessen Steuerelektrode mit dem Verstärkungssignal (Φ _P ) der Verstärkungssignalgeneratorschaltung (31) gespeist wird und einen Gleichrichtertransistor (41) aufweist, dessen Steuerelek­ trode und eine Hauptelektrode mit der anderen Elektrode des zwei­ ten Boost-Kondensators (38) und dessen andere Hauptelektrode mit dem Ausgang (14) der Wortleitungsfreigabesignalversorgungsein­ richtung (30-34) verbunden ist.

5. Wortleitungstreiberschaltkreis nach einem der Ansprüche 1 bis 4, gekennzeichnet durch einen Klemm-Transistor (42) zwischen dem Stromversorgungsanschluß (V) und dem Ausgang (14) der Wortlei­ tungsfreigabesignalversorgungseinrichtung (30-34).