DE2754987C2 - Halbleiter-Speichervorrichtung - Google Patents

Description

dadurch gekennzeichnet,

daß die Speicherelemente binäre Kondensatoren CMCl), MC2) sind, die bei einer Schwellwertspannung von einem ersten Kapazitätswert auf einen zweiten Kapazitätswert umschalten und von denen mindestens einer ein binärer Kondensator mit variabler Schwellwertspannung ist, der einerseits eine auf einem Teil der Oberfläche des Halbleitersubstrats (1) des ersten Leitfähigkeitstyps angeordnete Halbleiterschicht (2) des zweiten Leitfähigkeitstyps, mehrere übereinanderlicgendc isolierende Schichten (3, 4), die auf einem Teil der Überfläche der Halbleiterschicht (2) und auf einem Teil der Obcrflä- 4« ehe des Halbleitersubstrats (1) unter Bildung eines Ladungs-Fangstellenbereichs ausgebildet sind, und eine auf der obersten isolierenden Schicht (4) ausgebildete leitende Schicht (5) aufweist, und der andererseits über die Halbleiterschicht (2) mit dem Knotenpunkt (Nu N^) und über die leitende Schicht (5) mit der Steuersignalleitung (MG) verbunden ist,

daß die beiden ersten Feldeffekttransistoren (QW, Q\2) mit ihren Drain-Elektroden an die Source-Elektroden der beiden zweiten Feldeffekttransistoren (Q 13, Q14) angeschlossen sind, und daß die Gate-Elektroden der beiden zweiten Feldeffekttransistoren (Q 13, Q14) mit einer zweiten Steuersignalleitung (CLK) verbunden sind (F i g. 3).

2. Halbleiter-Speichervorrichtung zur energieunabhängigen (nicht-flüchtigen) Speicherung von Informationen, mit einer bistabilen Schaltung in Form zweier erster Isolierschicht-Feldeffekttransistoren (Q21, Q22) zur Speicherung von Informationen an bo zwei Knotenpunkten (N\, N₂), die jeweils durch Verbindung der Gate-Elektrode des einen mit der Drain-Elektrode des anderen Feldeffekttransistors CQ21. Q22) in einem Halbleitersubstrat (J) gebildet sind, b5

mit einer Bezugspotentialleitung (Vss). die mit den Source-Elektroden beider erster Feldeffckttransistoren (Q2i,Q 22) verbunden ist, mit zwei Ziffernleitungen (D, D), die über zwei weitere Feldeffekttransistoren (Q 23, <?24) mit den Knotenpunkten verbunden sind, mit einer Wortleitung (W), die mit den Gate-Elektroden der beiden weiteren Feldeffekttransistoren (Q 23, Q 24) verbunden ist, und mit mindestens zwei jeweils zwischen den Knotenpunkten (Nu N₂) und eine Steuersignalleitung (MG) eingeschalteten nicht-flüchtigen Speicherelementen, die in Abhängigkeit von einem ihnen von der Steuersignalleitung (MG) zugeführten Steuersignal die Information in Form relativer Schwellwertspannungen der Speicherelemente speichern,

dadurch gekennzeichnet,

daß die Speicherelemente binäre Kondensatoren (MC 11. MC 12) sind, die bei einer Schwellwertspannung von einem ersten Kapazitätswert auf einen zweiten Kapazitätswert umschalten und von denen mindestens einer ein binärer Kondensator mit variabler Schwellwcrtspannung ist, der einerseits eine auf einem Teil der Oberfläche de.; Halbleitersubstrats (1) des ersten Leitfähigkeitstyps angeordnete Halbleiterschicht (2) des zweiten Leitfähigkeitstyps.

mehrere übereinander liegende isolierende Schichten (3, 4), die auf einem Teil der Oberfläche der Halbleiterschicht (2) und auf einem Teil der Oberfläche des Halbleitersubstrats (1) unter Bildung eines Ladungs-Fangstellcnbereichs ausgebildet sind, und eine auf der obersten isolierenden Schicht (4) ausgebildete leitende Schicht (5) aufweist und der andererseits über die Halbleiterschicht (2) mit dem Knotenpunkt (Nu N₂) und über die leitende Schicht (5) mit der Steuersignalleitung (MG) verbunden ist (F ig. 6).

Die F.rfindung betrifft eine Halbleiter-Speichervorrichiung nach dem Oberbegriff des Patentanspruches 1 bzw. 2.

Bisherige Speichervorrichtungen mit Isolierschicht-Feldeffekttransistoren (auch als MOS-Transistoren bezeichnet) sind mit dem Nachteil behaftet, daß beim Abschalten der Stromversorgung die gespeicherte Information verloren ist. Zur Ausschaltung dieses Nachteils ist eine energieunabhängige Halbleiter-Spcichervorrichtung mit einer bistabilen Schaltung entwickelt worden (vgl. Proceedings of the 7th Conference on Solid State Devices, Tokyo, 1975, Seiten 185-190), die mehrere MOS-Transistoren und cine Anzahl von an die bistabile Schaltung angeschlossenen, energieunabhängigen Halblciter-Speicherelementen aufweist. Bei dieser Speichervorrichtung wird Information in normalem Zustand in der bistabilen Schaltung gespeichert und bei Unterbrechung der Stromversorgung in die energieunabhängigen Halbleiter-Speicherelemcnte geladen.

Diese bereits vorgeschlagene energieunabhängige Halbleiter-Speichervorrichtung ist in Fig. 1 dargestellt und weist Anreichcrungs-MOS-Transisioren QX-QA, Verarmungs-MOS-Transistoren Q5 und <?6 sowie mit MOS-Transistoren Q 3 und Q 4 parallelgeschaltetc, energieunabhängige Speicherelemente, /.. B. Metall-Nitrid-Oxid-Halbleitertransistoren (MNOS-) MT\ und MT2, auf. Eine Reihe aus den MOS-Transisloren Qi,

Q 3 und Q 5 sowie eine weitere Reihe aus den MOS-Transistoren Q 2, Q 4 und (? 6 sind jeweils zwischen eine Bczugsspannungsquelle Kw und eine Hauptspannungsquelle Kw geschaltet Die MNOS-Transistorcn MTi und MT2 sind an den Gate-Elektroden mit einer Steuersignalleitung MG verbunden. Die Gate-Elektroden der MOS-Transistoren <?3 und ζ) 4 sind an eine Steuersignalleitung K angeschlossen. Die MOS-Transistoren Q i,Q2,Q5 und <?6 bilden ein normales Flip-Flop. An Knoten- oder Verzweigungspunkien Nl und N 2 sind Signale Q und Q anlegbar bzw. abnehmbar. Wenn die Hauptspannungsquelle Ko₀ eingeschaltet ist, d. h. sich in einem stabilen Zustand befindet, schaltet ein Steuersignal K die MOS-Transistoren (?3 und <?4 durch. Auf diese Weise wird die bistabile Schaltung als gewöhnliches Flip-Flop betrieben. Wenn sich die Hauptspannungsquelle Von im AUS-Übergangszustand befindet bewirkt das Steuersignal K ein Sperren der MOS-Transistoren Q3 und QA, wobei gleichzeitig ein Einschreibsignal über die Steuersignalleitung MG an die Gate-Elektroden der MNOS-Transistoren MTi und MTI angelegt wird. Infolgedessen wird die an den Knotenpunkten N1 und N 2 gespeicherte Information energieunabhängig in die Transistoren MTi und MTI eingegeben.

F i g. 2 veranschaulicht die Kennlinie von p-Kanal-MNOS-Transistoren bzw. energieunabhängigen Speicherelementen MTi und MT2. Genauer gesagt, in F i g. 2 ist eine Hystereseschleife der Schwellwertspannung V,h der Transistoren MTi und MT2 in bezug auf die Gate-Spannung Vc dargestellt Wenn an die Steuersignalleitung MG ein positiver Impuls, z. B. von +25 V und 1 ms, angelegt wird, verschiebt sich die Schwcllwertspannung V₁/, in positiver Richtung auf +2 V. Wird dagegen ein negativer Impuls von z. B. —25 V und 1 ms an diese Steuersignalleitung MG angelegt, so verschiebt sich die Schwellwertspannung V,h in negativer Richtung auf —6 V. Die so aufgestellten Schwellwertspannungcn von +2 V und —6 V werden in den MNOS-Transisloren MTi und MT2 festgehalten, solange nicht an deren Gate-Elektroden eine Spannung angelegt wird, die gegenüber dem Halbleitersubstrat oder den Kanalpotentialen (Potentiale an den Knotenpunkten N 1 und /V 2) der bistabilen Schaltung einen größeren als einen vorgegebenen Wert besitzt.

Die Informationen in der bistabilen Schaltung werden dahingehend geprüft, ob das Potential an einem der Knotenpunkte N I und Λ/2 höher oder niedriger ist als das jeweils andere Potential. Zwischen den Potentialen ar. den Knotenpunkten N 1 und N 2 besteht dabei stets ein relativer Unterschied. Wenn die Information der bistabilen Schaltung zu den MNOS-Transistoren MTi und MT2 übertragen wird, wird diese Information aufgrund des Spannungsunterschieds zwischen dem Potential eines an die Gate-Elektrode des einen MNOS-Transistors anzulegenden Einschreibimpulses und dem Kanalpotential (Potential des betreffenden Knotenpunkts) in einen der MNOS-Transistoren MTi und MT2 eingeschrieben (nämlich durch Änderung der Schwellwertspannung), während die Einschreibung der Information in den anderen MNOS-Transistor durch den Potentialunterschied zwischen dem Potential des an die Gate-Elektrode des anderen MNOS-Transistors anzulegenden Einschreibimpulses und dem Kanalpolcntial (Potential am Knotenpunkt entsprechend dem anderen MNOS-Transistor) verhindert wird (d. h., es wird eine Änderung der Schwellwertspannung verhindert). Wenn die Srjannunesauelle dann wieder auf den Einschallzu-

stand übergeht, wird ein Leseimpuls an die Steuersignalleitung MG angelegt, so daß die Potentiale an den Knotenpunkten /Vl und /V 2 wieder auf die Potentiale zurückgeführt werden, die unmittelbar vor dem Einschreibvorgang anlagen.

Weiterhin ist aus der US-PS 36 62 351 eine Speichervorrichtung bekannt, bei der in einem statischen Direktzugriffspeicher Kondensatoren verwendet '.yerden, bei denen es sich um parasitäre Kapazitäten handelt Beim Einschalten der Stromversorgung ohne Spannungsimpuls liefern diese parasitären Kapazitäten einen definierten Speicherinhalt Diese bekannte Speichervorrichtung benötigt aber zusätzlich zu den beiden parasitären Kapazitäten noch mindestens sechs Feldeffekttransistoren, also insgesamt acht Bauelemente, so daß der Aufwand noch beträchtlich ist

Es ist daher Aufgabe der Erfindung eine zur energieunabhängigen Speicherung geeignete Halbleiter-Speichervorrichiung zu schaffen, die bei nur einer Spannungsquelle und einer niedrigen Versorgungsspannung eine möglichst geringe Anzahl an Bauelementen benötigt.

Diese Aufgabe wird bei einer Halbleiter-Speichervorrichtung nach dem Oberbegriff des Patentanspruches 1 bzw. 2 erfindungsgemäß durch die in dessen jeweiligem kennzeichnenden Teil enthaltenen Merkmale gelöst.

Bei der bisherigen energieunabhängigen Speichervorrichtung gemäß F i g. 1 bleiben jedoch noch einige

jo Probleine zu lösen. Wie aus F i g. 2 hervorgeht, muß zur Verhinderung der Einschreibung von Informationen in den MNOS-Transistor in einem gelöschten oder Rückstellzustand (V,_h = +2 V) die effektive Gate-Spannung Vc, unter —15 V liegen. Da bei der Einschreiboperation

j5 eine Spannung von —25 V an die Gate-Elektroden angelegt wird, muß das Kanal- bzw. Knotenpunktpotential des MNOS-Transistors zur Verhinderung der Einschreibung unter —10 V liegen, um die effektive Gate-Spannung Va auf unter —15 V zu senken. Infolgedessen muß die Spannung der Hauptspannungsquelle VOo unter —10 V liegen. Dies setzt voraus, daß bei der Herstellung eines statischen p-Kanal-Direktzugriffspeichers(RAM), der gegenüber der Schnittstelle (interface) mit einer Transistor-Transistor-Logikschaltung (TTL) kompati-

4^Λ> bei ist, die zu verwendende Stromquelle vom Doppel-Stronwersorgungstyp sein muß, so daß sie —15 V für die Hauptspannungsquelle und +5V für die Bezugsspannungsquelle liefert. Diese Art einer Stromversorgung ist jedoch unvorteilhaft, während die Verwendung

so einer hohen Spannung vom Standpunkt der Stromeinsparung her ebenfalls unvorteilhaft ist. Ein wesentlicher Nachteil besteht aber darin, daß die Zahl der die Speichervorrichtung gemäß F i g. 1 bildenden Bauelemente groß ist. Diese Speichervorrichtung benötigt nämlich vier Elemente mehr als das übliche Flip-Flop, nämlich die MNOS-Transistoren MTi und MT2 sowie die MOS-Transistoren Q 3 und QA. Wenn man die nicht dargestellten, an die Knotenpunkte Ni und N2 angeschlossenen Übertragungs-Torschaltungen bzw. Trans-

bo fer-Gatter in Betracht zieht, benötigt diese Speichervorrichtung zehn Bauelemente. Dies stellt im Hinblick auf eine Verbesserung der Bitdichte einen entscheidenden Nachteil dar.

Unter einem binären Kondensator ist ein Kondensate tor zu verstehen, der bei einer Schwellwertspannung von einem ersten Kapa/.itätswert auf einen zweiten Kapa/.itätswert schaltet. Diese Schwellwertspannung kann fest oder variabel sein.

Durch die Erfindung kann die Zahl der die Speichervorrichtung bildenden Bauelemente auf sechs verringert werden, so daß ein höherer Integrationsgrad erzielbar ist. Auch die Zahl der Verbindungsleitungen kann vermindert werden, so daß ohne großen Aufwand energieunabhängige Halbleiter-Direktzugriffspeicher mit großer Kapazität realisierbar sind. Die Speichervorrichtung kann durch eine einzige Stromversorgung mit niedriger Spannung angesteuert bzw. gespeist werden, woraus sich eine Herabsetzung des Strombedarfs ergibt. Es wird also eine mit TTL-(Transistor-Transistor-Logik)-Stromquelle und Schnittstelle dafür kompatible Speichervorrichtung ermöglicht.

Im folgenden sind bevorzugte Ausführungsformell der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 ein Schaltbild einer bisherigen cnergieunabhängigen Halbleiter-Speichervorrichtung,

Fig.2 eine graphische Darstellung der Beziehung zwischen der Schwellwertspannung und der effektiven Gate-Spannung eines bei der Speichervorrichtung gemäß Fig. 1 vorgesehenen Metall-Nitrid-Oxid-Halbleiter- bzw. MNOS-Transistors oder des binären Kondensators gemäß den F i g. 3 und 6,

Fig.3 ein Schaltbild einer Ausführungsform der Halbleiter-Speichervorrichtung nach der Erfindung,

Fig.4 einen in vergrößertem Maßstab gehaltenen Schnitt durch den bei der Speichervorrichtung gemäß F i g. 3 vorgesehenen binären Kondensator,

Fig.5 eine graphische Darstellung der Beziehung zwischen den Kapazitätswerten und den Schwellspannungswerten des binären Kondensators nach Fig.4 und

F i g. 6 ein Schaltbild einer abgewandelten Ausführungsform der Halbleiter-Speichervorrichtung gemäß der Erfindung.

Die Fi g. 1 und 2 sind eingangs bereits erläutert worden.

Die den Teilen von F i g. 1 entsprechenden Teile nach F i g. 3 sind mit denselben Bezugsziffern wie dort bezeichnet und daher nicht näher erläutert Ein Paar von in Reihe geschalteten Transistoren ζ) 11 und Q 13 sowie ein weiteres Paar in Reihe geschalteter Transistoren Q 12 und Q14 sind gemäß F i g. 3 zwischen die Hauptspannungsquelle V_DO und die Bezugsspannungsquelle Vss so geschaltet, daß sie ein gewöhnliches Flip-Flop bilden. Im Gegensatz zu F i g. 1 besitzen die Spannungsquellen Vdd und Vss gemäß Fig.3 jeweils —5 V bzw. 0 V. Dies bedeutet, daß es sich hier um eine Einzclstrom- oder -spannungsversorgung handelt. Ein mit der Drain-Eiektrode des MOS-Transistors Qw verbundener Knotenpunkt N1 ist unmittelbar an die Gate-Elektrode des MOS-Transistors Q12 und weiterhin über einen Kondensator C 2 an die Bezugsspannungsquelle V« angeschlossen. Ein an der Drain-Elektrode des MOS-Transistors Qi2 liegender Knotenpunkt N 2 ist unmittelbar mit der Gate-Elektrode des MOS-Transistors Q 11 und weiterhin über einen Kondensator C1 mit der Bezugsspannungsquelle Vss verbunden. Außerdem sind binäre p-Kanal-Kondensatoren AiCl und MC2 mit variabler Schwellwertspannung vorgesehen. Diese Kondensatoren sind jeweils mit der einen Seite mit dem betreffenden Knotenpunkt N1 bzw. N 2 verbunden und an der anderen Seite gemeinsam an die Steuersignallcitung MG angeschlossen. Die Gate-Elektroden der MOS-Transistoren Q13 und Q14 sind gemeinsam an eine zweite Steuersignalleitung CLK angeschlossen. Die Potentiale an den Knotenpunkten N1 und N2 sind mit

Vl bzw. V 2 bezeichnet.

Fig.4 veranschaulicht im Querschnitt den Aufbau des binären Kondensators. Gemäß Fig.4 ist eine p-Typ-Halbleiterschicht 2 nach einem Dotierungsverfah- ren teilweise auf einem n-Typ-Silizium-Halbleitersubstrat 1 ausgebildet. Auf einen Teil der Oberfläche der Halbleitcrschicht 2 und des Halbleitersubstrats 1 ist ein SiOrFiIm 3 mit einer Dicke von 2 nm (20 A) aufgetragen. Über dem Film bzw. der Schicht 3 ist weiterhin eine

ίο SI iNU-Schicht 4 mit einer Dicke von etwa 60 nm (600 A) angeordnet. Die Laminatkonstruktion der Isolierschichten 3 und 4 ist ähnlich wie bei einem gewöhnlichen MNOS-Speichertransistor, wobei ein I.adungs-Fangstellenbereich in der Nähe der Grenzfläche zwischen den Schichten 3 und 4 vorhanden ist. Auf die Schicht 4 ist eine leitende Schicht 5, z. B. eine Aluminiumschicht, aufgetragen. Die p-Typ-Halbleiterschicht 2 ist mit einer nicht dargestellten Klemme verschen, die als einer der Anschlüsse des binären Kondensators mit dem Knoten piinkt N 1 oder N 2 verbunden ist. Die leitende Schicht 5 ist als die andere Klemme bzw. der andere Anschluß an die Steucrsignalleitung MG angeschlossen. Die Kennlinie des einen variablen Schwellwert besitzenden binären Kondensators des MNOS-Transistors ist in Fig.5

2^r> veranschaulicht

Die Schwellwertspannung des MNOS-Bauelements mit dem Aufbau gemäß F i g. 4 zeigt gemäß F i g. 5 die in Verbindung mit F i g. 2 erwähnte Hysteresecharakteristik. Der Kondensator CAf besitzt zwischen der leiten-

jo den Schicht 5 und der p-Schicht 2 einen kleinen (ersten) Wert in Abhängigkeit von der Fläche, auf welcher die SiO₂-Schicht 3 und die p-Schicht 2 übereinander angeordnet sind, wenn auf der Oberfläche des Substrats 1 keine Inversionsschicht bzw. kein Inversionskanal gebil det ist, d. h. in einem ersten Zustand. Wenn die Inver sionsschicht gebildet ist, d. h. in einem zweiten Zustand, bcsiizt der Kondensator CM einen großen (zweiten) Wen in Abhängigkeit von der Summe aus den eben genannten, übereinander liegenden Flächen und der Fläche des Kanals. Je nach der von der Steuersignalleitung MG an die leitende Schicht 5 angelegten Spannung wird daher der Kondensator CAi vom ersten Wert auf den zweiten Wert und umgekehrt umgeschaltet. In F i g. 5 ist die Schwellwertspannung im einen Zustand mit Via_n und im anderen Zustand mit V7//1 bezeichnet. Genauer gesagt: wenn über die Steuersignalleitung MG ein großer positiver Impuls an die leitende Schicht 5 angelegt wird, werden Elektronen in der Grenzfläche zwischen den isolierenden Schichten 3 und 4 eingefan gen, so daß sich die Schwellwertspannung, wie aus der Kennlinie gemäß F i g. 2 hervorgeht, in posiiiver Richtung auf den Wert Vr//0 verschiebt Es sei angenommen, daß sich der binäre Kondensator mit der Schwellwertspannung V77/0 in einem Löschzustand befindet Wenn von der Steuersignalleitung AiG ein großer negativer Impuls an die p-Schicht 2 angelegt wird, werden die eingefangenen Elektronen aus dem Trap- bzw. Fangstellenbereich zwischen den isolierenden Schichten 3 und 4 ausgetrieben, so daß sich die Schwellwertspan nung in negativer Richtung auf den Wert Vthi ver schiebt Wenn der binäre Kondensator die Schwellwertspannung V77/1 besitzt bedeutet dies, daß Informationen in den Kondensator geladen worden sind. Die Schwellwertspannung des binären Kondensators ist so mit variabel, ebenso wie die Hystcrcsekennlinie gemäß Fi g. 2. Auf diese Weise wird die Schwellwertspannung V77/0 oder Vn/1, die durch den über die Steuersignalleitung AiC gelieferten positiven oder negativen Impuls

bestimmt wird, solange festgehalten, wie keine über einem vorbestimmten Wert liegende hohe Spannung an die Schicht 5 gegenüber der p-Schicht 2 oder dem Substrat 1 angelegt wird.

Im folgenden sei angenommen, daß die Schwellwcrtspannungen der MOS-Transistoren Q11 — Q 14 jeweils — 1,0 V und die Schwellwertspannungen VW ι und V/WC2 der binären Kondensatoren MCI und MC2 jeweils Vm η — +2V im Löschzustand und VY//1 = — 6 V im Einschreibzustand betragen. Wenn unter dieser Voraussetzung gilt: V_Mi-| = Vmο - +2V und V/UC2 — Viii ι « —6 V, speichern die binären Kondensatoren die Information »1«. Im Fall von Vmc\ = VrHi = -6 V und VW2 - V77/0 - +2V speichern diese Kondensatoren die Information »0«. Die in der bistubilen Schaltung gespeicherten Informationen lassen sich weiterhin wie folgt definieren: Die Schaltung speichert eine »1«, wenn Vi = —4 V und V2 — 0 V, und sie speichert eine »0«, wenn V_t = 0 V und V; =* —4 V. Weiterhin sind die Kapazitäten an den Knotenpunkten N1 und N2 mit Cl bzw. Cl bezeichnet.

In F i g. 3 ist vorausgesetzt, daß sich die binären Kondensatoren MC\ und MC2 im Löschzustand befinden, d.h. es gilt VWi - V₇,/₀ « +2 V und Vmc 2 = V77/0 = +2 V. Im Einschaltzustand der Stromquelle Vim wird zu einem festgelegten Zeitpunkt ein negativer Impuls von z. B. —25 V und 1 ms (Einschreibimpuls) über die Steuersignalleitung MG angelegt. Hierdurch werden die in der bistabilen Schaltung enthaltenen Informationen in diese binären Kondensatoren MCl und MC2 eingeschrieben. Wenn die Information der bistabilen Schaltung eine »1« ist, gilt dabei Vi » —4 V und V2 — 0 V. Bei dem sich bisher im Löschzustand befindenden binären Kondensator MC 2 werden —25 V zwischen die leitende Schicht 5 und die p-Schicht 2 angelegt, so daß die im Kondensator MC 2 gespeicherten, eingefangenen Elektronen ausgetrieben werden und die Schwellwertspannung den Wert Vm 1 annimmt, wie dies in Verbindung mit F i g. 2 erläutert worden ist. Dies bedeutet, daß die am Knotenpunkt N 2 anliegende Information in den binären Kondensator MC 2 geladen worden ist. Beim binären Kondensator MC 1 ist der MOS-Transistor Q 11 im Sperrzustand, so daß Vi = —4 V erhalten bleibt. Wenn unter diesen Bedingungen über die Stcuersignalleitung MG —25 V an den Kondensator MCl angelegt werden, ändert sich das Potential V, am Knotenpunkt N1 wie folgt:

= -4 V + (-25 V) X

CM

CM+CZ

wobei CM die Kapazität des binären Kondensators AiCl bedeutet Dies bedeutet, daß —25 V durch die Kondensatoren CAi und C 2 geteilt bzw. dividiert und dann an den Knotenpunkt N1 angelegt werden, so daß die Spannung an diesem Knotenpunkt N1 die Summe aus —4 V und der geteilten bzw. dividierten Spannung ist Wenn das Verhältnis von CM zu C 2 ungefähr 1 beträgt, ist das Potential V₁ gleich —16,5 V. In diesem Fall werden nur —8,5 V über den binären Kondensator AfCl angelegt, so daß die Schwellwertspannung des Kondensators MCl auf Vm 0 gehalten wird. Hierdurch wird eine Einschreibung in den Kondensator MC 1 verhindert. Genauer gesagt: die Schwellwertspannung des Kondensators MCl wird auf +2 V gehalten, während diejenige des Kondensators MCl auf —6 V geändert wird Infolgedessen wird die binäre »1« der bistabilen Schaltung als »1« in den (die) binären Kondensatoren) geladen.

Wenn die Information in der bistabilen Schaltung eine »0« ist und somit Vi - 0 V und V2 = —4 V gilt, wird auf ähnliche Weise der negative Einschreibimpuls an die binären Kondensatoren MC I und MC2 angelegt, während die Schwellwertspannung V_Mi\ des binären Kondensators MVl auf —6 V geändert und die Schwellwertspannung Vmc-2 des binären Kondensators MC2 auf + 2 V gehalten wird. Auf diese Weise wird die Information »0« fest geladen bzw. eingegeben.

Anschließend werden die in den binären Kondensatoren MCl und MC 2 gespeicherten energieunabhängigen Informationen zur bistabilen Schaltung zurückgeführt. Zu diesem Zweck werden die Potentiale Vi und V2 an den Knotenpunkten N1 und Nl durch nicht dargestellte Einrichtungen auf 0 V eingestellt, und die Spannung an der Steuersignalleitung CLK wird ebenfalls auf 0 V eingestellt, während die Transistoren Q13 und Q14 gesperrt werden. Unter diesen Bedingungen wird das von 0 V auf —5 V übergehende Lesesignal an die binären Kondensatoren MCl und MC 2 angelegt. Wenn die binären Kondensatoren, wie erwähnt, die Information »!« speichern, entsprechen die Schwellwertspannungen Vmc\ = +2 V und Vmc2 = —6 V. Wenn in diesem Zustand das Lescsignal angelegt wird, bilden sich im binären Kondensator MCl Kanäle unter Einführung einer großen Kapazität. Im binären Kondensator MC2 bilden sich andererseits keine Kanäle, so daß dieser eine kleine Kapazität besitzt. Aufgrund der Spannungsteilung durch die große Kapazität des Kondensators AfC 1 und die Kapazität des Kondensators C2 sowie die kleine Kapazität des Kondensators MCl und die Kapazität des Kondensators C1 ist die Gate-Spannung des MOS-Transistors Q12 höher als diejenige des MOS-Transi stors QW. Infolgedessen ist der MOS-Transistor Q12 durchgeschaltet, während der MOS-Transistor QW infolge seiner Rückkopplungswirkung gesperrt ist. Dies bedeutet, daß V, » — 4 V und V₂ = 0 V gelten und die Information »1« in die bistabile Schaltung zurückgeleitet wird. Sodann werden an die Steuersignalleitung CLK —5 V angelegt, um die MOS-Transistoren Q13 und Q14 durchzuschalten. Infolge dieses Durchschaltens liefert die Stromquelle Vo₀ Strom an die Knotenpunkte Nl und /V 2, um die bistabile Schaltung in den statischen Betrieb zu versetzen, worauf die Spannung der Steuersignalleitung MG auf Null reduziert wird.

Wenn die binären Kondensatoren MCl und MC2 die Information »0« speichern, wird auf ähnliche Weise so diese Information »0« zur bistabilen Schaltung ausgelesen.

Auch wenn bei der Ausleseoperation die Schwellwertspannungs-Differenz zwischen den binären Kondensatoren AfC 1 und MC2, d. h. die Differenz zwischen Vtoo und Vm 1, vergleichsweise klein ist, erfolgt das Auslesen in zufriedenstellender Weise, wenn die Differenz der Spannungen, die an den Knotenpunkten N i und N 2 durch die von den Kondensatoren bewirkte Spannungsteilung bestimmt werden, festgestellt bzw. gemessen wird.

Die Konstruktion des binären Kondensators ist nicht auf diejenige gemäß Fig.4 beschränkt Äquivalente hierfür sind beispielsweise Kondensatoren des MlOS- bzw. Metall-Isolatoroxid-Halbleiter- oder des MIS- bzw. Metall- Isolator-Halbleiter-Typs der Art gemäß der JA-OS 51-16 265, des Typs mit Fangstellen im Gate-Isolator oder des Typs, bei dem der Gate-Isolator bzw. -Nichtleiter aus einem ferroelektrischen Isolator be-

steht.

In F i g. 6 ist eine abgewandelte Ausführungsform der erfindungsgemäßen Halbleiter-Speichervorrichtung dargestellt, bei welcher eine Reihenschaltung aus einem Anreicherungs-MOS-Transistor ζ) 21 und einem biniiren Kondensator AfCIl mit variabler Schweilwertspannung sowie eine weitere Reihenschaltung aus einem Anreicherungs-MOS-Transistor Q22 und einem binären Kondensator MC 12 mit variabler Schwellwertspannung zwischen die Bezugsspannungsquelle Vw — 0 und die Steuersignalleitung MG eingeschaltet sind. Der Knotenpunkt N i ist mit der Gate-Elektrode des MOS-Transistors Q 22 und über einen Kondensator C2 mit der Spannungsqueile V« verbunden. Der Knotenpunkt Λ/2 ist an die Gate-Elektrode des MOS-Transistors ζ) 21 und über einen Kondensator Cl an die Spannungsquelle Vss angeschlossen. Die Ausführungsform nach Fig.6 unterscheidet sich von derjenigen gemäß Fig.3 in folgenden Punkten: Der Knotenpunkt N 1 ist mit einer Ziffernleitung D über ein Übertragungstor bzw. Transfer-Gatter Q23 verbunden, während der Knotenpunkt N2 über ein Übertragungstor (?24 mit einer weiteren Ziffernleitung D verbunden ist. Diese Übertragungstore ζ) 23 und Q 24 sind an den Gate-Anschlüssen an eine Signalwortleitung W angeschlossen. Während der Einschreib- oder Leseoperation der bistabilen Schaltung sind die Übertragungstore Q 23 und Q 24 durchgeschaltet, wobei über die Ziffernleitungen D und Ö Strom an das Flip-Flop bzw. die bistabile Schaltung angelegt wird. Wenn die in der bistabilen Schaltung enthaltene Information in die binären Kondensatoren MCIl und MC\2 geladen wird und umgekehrt, befinden sich die Übertragungstore Q 23 und Q 24 im Sperrzustand. Diese Ausführungsform arbeitet mit einer noch kleineren Zahl von MOS-Transistoren r> als die Ausführungsform nach F i g. 3.

Bei den beschriebenen Ausführungsformen sind zwei binäre Kondensatoren an zwei Knotenpunkte und eine einzige Steuersignalleitung MG angekoppelt. Es können jedoch auch zwei Knotenpunkte mit mehreren Paaren von binären Kondensatoren verbunden sein, und jedes Paar der binären Kondensatoren kann an eine eigene Steuersignalleitung MG angeschlossen sein.

Bei den beschriebenen Ausführungsformen besitzen die beiden binären Kondensatoren eine variable Schwellwertspannung. Bekannt sind zwei Arten von binären Kondensatoren: Der Typ mit fester Schwellwertspannung und der Typ mit variabler Schwellwertspannung. Beim erstgenannten Kondensator-Typ wird ein erster Kapazitätswert bei einer einzigen, vorgegebenen so Schwellwertspannung auf einen zweiten Kapazitätswert umgeschahet. Bei der erfindungsgemäßen Vorrichtung bestimmt die relative Schwellwertspannung vom einen zum anderen binären Kondensator die zu speichernde Information als »1« oder »0«. Aus diesem Grund kann der eine binäre Kondensator als solcher mit fester Schwellwertspannung und der andere als solcher mit variabler Schwellwertspannung ausgelegt sein. Wahlweise kann eine Kombination aus einem eine variable Schwellwertspannung besitzenden binären Kondensator mit einem ersten und einem zweiten Schwellwert sowie einem binären Festspannungs-Kondensator mit einer zwischen erstem und zweitem Schwellwert liegenden Schwellwertspannung bei der Speichervorrichtung gemäß der Erfindung verwendet werden.

Die Einschreib- und Leseoperationen werden bei den beschriebenen Ausführungsformen in Abhängigkeit vom Ein- oder Ausschaltzustand der Strom- bzw. Spannungsquelle durchgeführt. Dieselben Operationen können auch im Ausschaltzustand der Stromquelle durch Regelung oder Steuerung des an die Stcuersignalleitung MG abgegebenen Steuersignals auf vorbestimmte Weise realisiert werden.

Hei den beschriebenen Ausführungsformen sind die MOS-Transistoren und die binären Kondensatoren sämtlich vom p-Kanal-Typ. Bei umgekehrter Polarität der Speisespannung können diese Elemente jedoch auch durch solche vom n-Kanal-Typ ersetzt werden. In diesem Fall entsprechen die Stromquellen beispielsweise V_n,, - +5 V und Vss -OV.

Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:

1. Halbleiter-Speichervorrichuing zur energieunabhängigen (nicht-flüchtigen) Speicherung von In- Formationen, mit einer bistabilen Schaltung in Form zweier erster Isolierschicht-Feldeffekttransistoren (Q 11, Q12) zur Speicherung von Informationen an zwei Knotenpunkten (Nl, N 2), die jeweils durch Verbindung der Gate-Elektrode des einen mit der Drain-Elektrode des anderen Feldeffekttransistors (Q 11, <?12) in einem Halbleitersubstrat (1) gebildet sind, mit einer Bezugspotentialleitung (Vss). die mit den Source-Elektroden beider erster Feldeffekttransistoren (Q 11, Q12) verbunden ist, mit einer Hauptspannungsquellenleilung (Vdd). die mit den Drain-Elektroden zweier zweiter Feldeffekttransistoren (Q 13, <? 14) verbunden ist, und mit mindestens zwei jeweils zwischen den Knotenpunkten (Ni, N 2) und eine erste Steuersignallei- tung (MG) eingeschalteten nicht-flüchtigen Speicherelementen, die in Abhängigkeit von einem ihnen von der ersten Steuersignalleitung (MG) zugeführten Steuersignal die Information in Form relativer Schwellwertspannungen speichern,