DE69101640T2 - Binäre speicherzelle. - Google Patents
Binäre speicherzelle.Info
- Publication number
- DE69101640T2 DE69101640T2 DE69101640T DE69101640T DE69101640T2 DE 69101640 T2 DE69101640 T2 DE 69101640T2 DE 69101640 T DE69101640 T DE 69101640T DE 69101640 T DE69101640 T DE 69101640T DE 69101640 T2 DE69101640 T2 DE 69101640T2
- Authority
- DE
- Germany
- Prior art keywords
- voltages
- positive
- terminal
- negative
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 210000000352 storage cell Anatomy 0.000 title abstract description 4
- 230000001404 mediated effect Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 5
- 230000006399 behavior Effects 0.000 abstract 1
- 238000004590 computer program Methods 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 105
- 239000004020 conductor Substances 0.000 description 83
- 230000010354 integration Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/31—Programming languages or programming paradigms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/31—Programming languages or programming paradigms
- G06F8/311—Functional or applicative languages; Rewrite languages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Devices For Executing Special Programs (AREA)
- Stored Programmes (AREA)
- Static Random-Access Memory (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
- Saccharide Compounds (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
- Advance Control (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
- Vehicle Body Suspensions (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Paper (AREA)
- Semiconductor Memories (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Monitoring And Testing Of Nuclear Reactors (AREA)
- Mobile Radio Communication Systems (AREA)
Description
- Diese Erfindung bezieht sich auf eine Bitspeicherzelle in einem Speicher.
- Ein konventioneller Assoziativspeicher weist Speicherzellen auf, die in einen assoziativen Bereich und einen Speicherbereich aufgeteilt sind. Das Einschreiben von Information in einen Assoziativspeicher erfolgt ohne Addressen. Der Speicherzellenbereich wird gewöhnlich als schieberegister angeordnet.
- Der Computer wurde während der 40er Jahre erfunden. Seither wurde er mit einer revolutionären Geschwindigkeit entwickelt. Trotzdem weisen heutige Computer nahezu dieselbe Architektur auf wie die ersten.
- Die meisten Verbesserungen wurden auf der Hardwareseite gemacht. Die Einführung von VLSI und der Fortschritt in der Lithographie haben es ermöglicht, Einchip-Computer zu fertigen, die nur fünf Jahre zuvor als Supercomputer bezeichnet wurden. Die Baumaße sind exponentiell geschrumpft und betragen nun weniger als 1 um. Die Taktrate sowie die Zahl aktiver Transistoren haben um viele Größenordnungen zugenommen. Vermutlich werden physikalische Beschränkungen die Leiterbreite auf 0,2 um begrenzen.
- Das Hauptziel der Erfindung ist die Bereitstellung einer Bitspeicherzelle, die vor allem an einen Assoziativspeicher angepaßt ist, welcher als aktiver Bestandteil eines Computers dienen kann und damit nicht nur Information speichert, sondern auch an logischen Operationen teilnimmt.
- Ein weiteres Ziel der Erfindung ist es, eine Bitspeicherzelle zu schaffen, die eine sehr hohe Packungsdichte aufweisen kann.
- Ein weiteres Ziel der Erfindung ist die Bereitstellung einer in VLSI-Technik (VLSI = Very Large Scale Integration, dt. Höchstintegration) impementierbaren Bitspeicherzelle.
- Noch ein weiteres Ziel der Erfindung ist die Schaffung einer für Operationen mit hoher Arbeitsgeschwindigkeit optimierten Bitspeicherzelle.
- Eine ein Flipflop mit zwei Mehremittertransistoren aufweisende Bitspeicherzelle, die Merkmale zur Anpassung an einen Assoziativspeicher besitzt, ist in der US-A-3,634,833 beschrieben. Diese Zelle besitzt vergleichbare Möglichkeiten. Ihre Steuerung und Überwachung wird jedoch lediglich auf ihren Mehrfachemittern durchgeführt, was sie ziemlich empfindlich auf externe Störfelder macht.
- Eine Bitspeicherzelle mit einem basisgesteuerte Transistoren enthaltenden Flipflop ist in der JP-60-273712 beschrieben. Diese Speicherzelle ist nur zum Einschreiben und Auslesen von Daten in die bzw. aus der Speicherzelle gedacht, und damit nicht zur Verwendung in einem Assoziativspeicher. Sie besitzt daher keine vergleichbaren Fähigkeiten. Die Schreib- und Lesesteuerung wird mittels verschiedener Betriebsspannungspotentiale auf der Versorgungsleitung und verschiedener Potentiale auf der Masseleitung in Abhängigkeit davon, ob eine Schreib- oder Leseoperation ausgeführt werden soll, vermittelt. Das Schreib- und Leseergebnis wird auf zwei wechselseitig verschiedene Spannungspegel aufweisenden Anschlußstücken geliefert. Dies bedeutet, daß alle vier Verbindungen zu der Speicherzelle gesteuert und/oder überwacht werden müssen.
- Die FR-A-2,091,964 zeigt eine lediglich zum Schreiben und Lesen und damit nicht für einen Speicher assoziativer Art vorgesehene Speicherzelle. Die Zelle ein kompliziertes Flipflop, das zwei Transistoren und eine Vielzahl von Widerständen umfaßt. Sie besitzt vier Anschlüsse, von denen einer eine konstante Versorgungsspannung aufweist und einer eine durch eine Wortwahlschaltung angesteuerte Wortleitung ist. Zwei Schaltungen sind an die beiden verbleibenden Anschlüsse angeschlossen, wobei eine der Schaltungen zum Beschreiben der Zelle und die andere Schaltung zum Lesen des Inhalts der durch die Wortleitung ausgewählten Zelle vorgesehen ist.
- Die Erfindung befaßt sich mit einer Bitspeicherzelle für einen Assoziativspeicher, in der ein Wert vstore speicherbar ist, der entweder 'wahr' oder 'falsch' ist, wobei die Zelle eine solche Struktur aufweist, daß sie in mehrere verschiedene Funktionszustände setzbar ist und einen ersten, konstant mit einer Versorgungsspannung belieferten Anschluß aufweist und einen zweiten, dritten und vierten Anschluß, von denen jeder in wenigstens drei verschiedene Steuerungszustände setzbar ist, wobei jede Kombination der Steuerungszustände auf dem zweiten, dritten und vierten Anschluß die Speicherzelle in einen einzelnen der Funktionszustände setzt.
- Eine Speichereinheit zur Ausführung in VLSI-Technik, mit einer Speicherbitzelle, welche umfaßt:
- einen ersten, einen zweiten, einen dritten und einen vierten Anschluß;
- ein ein kreuzgekoppeltes Paar von jeweils einen Emitter oder eine Drainelektrode aufweisenden Transistoren und zugehörige Lasten umfassendes Flipflop, das seine Versorgungsspannung zwischen dem ersten und zweiten Anschluß aufweist und von jeder Seite über den dritten und vierten Anschluß steuerbar ist und einen ersten und einen zweiten, auf wechselseitig verschiedene Spannungspegel setzbaren Leitungsknoten besitzt, wobei eine der Spannungspegelkombinationen einen gespeicherten Bitwert 'wahr' und die andere einen gespeicherten Bitwert 'falsch' bedeutet, und einen zwischen dem dritten Anschluß und dem ersten Leitungsknoten angeschlossenen ersten separaten Gleichrichter, und einen zwischen dem vierten Anschluß und dem zweiten Leitungsknoten angeschlossenen zweiten separaten Gleichrichter; die Speichereinheit umfaßt ferner: ein erstes, an den dritten und vierten Anschluß angeschlossenes Mittel und ein zweites, an den zweiten Anschluß angeschlossenes Mittel, wobei an den ersten Anschluß eine Versorgungsspannung konstant angelegt ist, wobei der zweite, dritte und vierte Anschluß mit Hilfe des ersten und zweiten Mittels verschiedene Setzzustände einnehmen können, derart, daß die Zelle aus einer Menge von Funktionszuständen einzelne Funktionszustände einnehmen kann, von denen jeder durch eine fest zugeordnete Kombination von Setzzuständen an dem zweiten, dritten und vierten Anschluß dargestellt wird, wobei bei einem Funktionszustand zum Vergleichen des Zellen zustandes mit Eingabedaten das erste Mittel ein Paar von komplementären Eingabesignalen an den dritten und vierten Anschluß anlegt, und wobei das zweite Mittel ein drittes Mittel zum Vorladen des zweiten Anschlusses auf einen Bebezugsspannungspegel sowie ein viertes Mittel zum Erkennen einer Spannungsänderung an dem zweiten Anschluß umfaßt.
- Speichereinheit, in welcher die Setzzustände für den zweiten, dritten und vierten Anschluß der Zellenschaltung "High"-Pegel, "Low"-Pegel, für den dritten und vierten Anschluß kein Strom in die Zelle, Strom in die Zelle, und für den zweiten (acc) der Anschlüsse auch noch Strom aus der Zelle sind, wobei "High"- und "Low"-Pegel darauf bezogen sind, ob die Spannungen als positiv oder negativ verlaufend angesehen werden, d.h. darauf bezogen, ob die Spannung an dem ersten Anschluß positiv oder negativ in Bezug zu Erde ist.
- Der zweite Anschluß ist ein Zugriffsanschluß, und der dritte und vierte Anschluß (d, d*) weisen Signale auf, die zueinander invertierte Pegel besitzen, wenn die Zellenschaltung beschrieben oder gelesen wird.
- Sie wird durch einen Steuerzyklus gesteuert, welcher zwei Phasen umfaßt: eine erste Vorladephase, in welcher der zweite, dritte und vierte Anschluß an eine zwischen der Spannung des ersten Anschlusses und Erde liegende Zusatzspannung angeschlossen werden, und eine zweite Betriebsphase, um sie in einen vorgeschriebenen Funktionszustand zu setzen, wobei "High"- und "Low"-Pegel in Bezug zu der Zusatzspannung genommen werden und darauf bezogen sind, ob die Spannungen in der Schaltung als positiv oder negativ verlaufend angesehen werden.
- Die erfindungsgemäße Speicherbitzelle ist in der Lage, viele Funktionen auszuführen, obwohl sie nur vier Verbindungen umfaßt, von denen drei steuerbar sind. Sie enthält sehr wenig Komponenten. Dies ergibt die Möglichkeit, eine kompakte Speichereinheit, die eine riesige Menge von Speicherbitzellen enthält, herzustellen.
- Ein vor allem zum Zusammenwirken mit einem Reduktionscomputer geeigneter Assoziativspeicher, für den die erfindungsgemäße Bitspeicherzelle besonders geeignet ist, ist in der anhängigen PCT-Patentanmeldung mit der Veröffentlichungsnummer WO 92/02932 beschrieben.
- Für ein tieferes Verständnis der vorliegenden Erfindung und ihrer weiteren Ziele und Vorteile wird nun auf die nachfolgende Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen verwiesen. Es zeigen schematisch:
- Fig. 1 eine erste Ausführungsform einer Bitspeicherzelle in einer speicherzelle, und
- Fig. 2. eine zweite Ausführungsform einer Bitspeicherzelle in einer Speicherzelle und mit ihr verbundene Treiber- und Leseschaltungen.
- Die erfindungsgemäße Bitspeicherzelle, nachstehend Bitzelle genannt, ist als Bitzelle in einem Speicherfeld in einer Speicherzelle vorgesehen, welche eine große Anzahl von Bitzellen umfaßt, die durch externe zusammengesetzte digitale Information, die an alle Bitzellen über einen mit Treiber- und Leseschaltungen verbundenen Informationsbus verteilt wird, gesteuert werden. Eine Information auf externen Anschlüssen wird in die Zellen eingeschrieben. Eine Information in den Zellen wird aus den Zellen zu externen Anschlüssen ausgelesen.
- Jede Bitzelle in jedem Speicherfeld kann von einem Kopf des Speicherfeldes so gesteuert werden, daß die Bitzellen eine der folgenden Operationen zu gegebener Zeit durchführen können:
- ruhen bei welcher jede der Bitzellen einen gespeicherten Bitwert gespeichert hält,
- lesen bei welcher ein gespeicherter Bitwert in der Bitzelle gelesen wird,
- schreiben bei welcher ein Bitwert in die Bitzelle geschrieben wird,
- vergleichen bei welcher ein aus Bitwerten zusammengesetztes, in erfindungsgemäßen Bitzellen gespeichertes Datenwort mit einem anderen Datenwort verglichen wird.
- Die Steuerung ist von logischen Bedingungen abhängig. Diese sind nicht Teil der vorliegenden Erfindung und werden deshalb nicht in dieser Anmeldung beschrieben.
- Die in Fig. 1 dargestellte Ausführungsform einer erfindungsgemäßen Bitzelle ist mit zwei Drähten d und d* an die externe Steuerung angeschlossen. Ein mit dem Kopf (nicht dargestellt) verbundener Draht verbindet alle Bitzellen innerhalb einer Speicherzelle, welche mehrere, beispielsweise 38 Bitzellen umfaßt. Alle Bitzellen in einer Speicherzelle werden durch Signale auf dem Leiter acc gesteuert. Die anderen mit der Bitzelle verbundenen Leiter d und d* sind an korrespondierende Bitzellen in anderen Speicherzellen in einem Speicher, welcher eine große Anzahl von Speicherzellen umfaßt, angeschlossen.
- Es ist beabsichtigt, den gesamten Speicher in VLSI-Technik zu implementieren (VLSI = Very Large Scale Integration). Jede Bitzelle weist deshalb einen zur Implementierung in der VLSI-Technik angepaßten Aufbau auf und ist für hohe Pakkungsdichte einer großen Zahl von Bitzellen optimiert. Wie aus Fig. 1 ersichtlich, hat die Bitzelle nur vier Anschlüsse, d.h. einen ersten Anschluß Vcc, der konstant mit einer Versorgungsspannung beaufschlagt wird, und einen zweiten, dritten und vierten Anschluß acc, d, d*, von denen jeder in wenigstens drei verschiedene Steuerungszustände setzbar ist, wie nachstehend detaillierter beschrieben wird.
- Die in Fig. 1 dargestellte Bitzelle ist eine Viertransistor- CMOS-Zelle. Die Transistoren sind in dem dargestellten Ausführungsbeispiel n-Typ Transistoren. Die Komponenten in der Bitzellenschaltung können jedoch vielfach verschiedener Art sein, was aus einer nachstehend angegebenen Komponentenliste ersichtlich wird. Die Viertransistor-CMOS-Zelle ist statisch und weist eine Ohm'sche Last auf. Die Zelle ist ein von jeder Seite steuerbares Flipflop. Zwischen dem Zugriffsleiter acc und dem Versorgungsleiter Vcc sind zwei Serienschaltungen, von denen jede den Source/Drain-Pfad eines MOS-FET und einer Last T1,L1 bzw. T2,L2 umfaßt, parallel zueinander vorgesehen. Der Drain des Transistors T1 ist mit dem Gate des Transistors T2 verbunden und der Drain des Transistors T2 ist mit dem Gate des Transistors T1 verbunden. Eine Diode D1 ist zwischen dem Leiter d und der Verbindung n1 des Drains des Transistors T1, der Last L1 und des Gates des Transistors T2 angeschlossen. Eine Diode D2 ist zwischen dem Leiter d* und der Verbindung n2 des Drains des Transistors T2, der Last L2 und des Gates des Transistors T1 angeschlossen. Jede der Dioden D1 und D2 wird durch einen MOSFET gelieferte dessen Drain und Gate miteinander verbunden sowie an die Leiter d bzw. d* angeschlossen sind.
- Die wesentlichen Eigenschaften der Schaltungselemente liegen darin, daß die Dioden D1 und D2 Elemente sind, die Stromfluß nur in einer Richtung bezüglich der Leiter d und d* zulassen, und daß die Transistoren aktive Elemente sind, in denen der Strom durch Veränderung der Potentiale an ihren Gates gesteuert werden kann. Die Verbindungen n1 und n2 sind Knotenpunkte, an welchen ein auf eine Einbit-Information bezogenes Potential speicherbar ist. Jede Last ist ein Element, das sich wie ein Widerstand verhält.
- In der Ausführungsform in Fig. 1 ist die Spannung Vcc als High-Potential dargestellt. Die Dioden D1 und D2 sind dann so gerichtet, daß Strom von den Leitern d bzw. d* zu den Knotenpunkten n1 bzw. n2 fließt. Der Widerstand eines aktiven Elements T1 bzw. T2 wird erniedrigt, wenn das Potential an seiner Gateelektrode anwächst. Folglich wird der Knotenpunkt an seinem Drain dann abgesenkt werden. In anderen Ausführungsformen können jedoch Potentiale und Ströme so gewählt werden, daß sie die entgegengesetzten Richtungen zu denjenigen in der Ausführungsform gemäß Fig. 1 aufweisen.
- Die Komponenten in der Schaltung in Fig. 1 können in vielfach verschiedener Weise gewählt werden. Die Dioden D1 und D2 können unter den folgenden Komponenten gewählt werden:
- (1). ein n-Kanal MOSFET, bei welchem der Drain und das Gate miteinander verbunden sind (positive Spannungen).
- (2). ein p-Kanal MOSFET, bei welchem der Drain und das Gate miteinander verbunden sind (negative Spannungen).
- (3). eine pn-Diode (positive Spannungen, negative Spannungen mit umgekehrter Diode).
- (4). eine Schottky-Diode (positive Spannungen, negative Spannungen mit umgekehrter Diode).
- Als aktive Elemente T1 und T2 können die folgenden Komponenten verwendet werden:
- (1). ein n-Kanal MOSFET (positive Spannungen).
- (2). ein p-Kanal MOSFET (negative Spannungen).
- (3). ein npn-Transistor (positive Spannungen).
- (4). ein pnp-Transistor (negative Spannungen).
- Als Lasten L1 und L2 können die folgenden Komponenten verwendet werden:
- (1). ein Widerstand.
- (2). ein n-Kanal Anreicherungs-MOSFET, dessen Drain und Gate miteinander verbunden sind (positive Spannungen).
- (3). ein p-Kanal Anreicherungs-MOSFET, dessen Drain und Gate miteinander verbunden sind (negative Spannungen).
- (4). ein n-Kanal Verarmungs-MOSFET, dessen Source und Gate miteinander verbunden sind (positive Spannungen).
- (5). ein p-Kanal Verarmungs-MOSFET, dessen Source und Gate miteinander verbunden sind (negative Spannungen).
- (6). ein n-Kanal MOSFET, dessen Gate als Steuerelektrode und dessen Source und Drain als Treiberanschlüsse vorgesehen sind (positive Spannungen).
- (7). ein p-Kanal MOSFET, dessen Gate als Steuerelektrode und dessen Source und Drain als Treiberanschlüsse vorgesehen sind (negative Spannungen).
- (8). ein pnp-Transistor, dessen Basis als Steuerelektrode und dessen Emitter und Kollektor als Treiberanschlüsse vorgesehen sind (positive Spannungen).
- (9). ein npn-Transistor, dessen Basis als Steuerelektrode und dessen Emitter und Kollektor als Treiberanschlüsse vorgesehen sind (negative Spannungen).
- Mit positiven und negativen Spannungen ist gemeint, daß Vcc positiv bzw. negativ in Bezug auf Erdpotential ist. Die nachstehend verwendete "Low"- und "High"-Spannung ist folglich darauf bezogen, ob die Spannungen in der Bitzelle als positiv oder negativ verlaufend angesehen werden, d.h. darauf bezogen, ob die Spannung Vcc an dem ersten Anschluß positiv oder negativ in Bezug auf Erde ist.
- Eine zweite Ausführungsform der Bitzellenschaltung, zusammen mit Treibern für die Bitzellenleiter d, d* und acc ist in Fig. 2 dargestellt. Elemente, die zu Elementen in Fig. 1 korrespondieren, wurden mit denselben Bezugszeichen versehen. Die Bitzelle 7' ist durch gestrichelte Linien umrandet dargestellt. Die Last ist der Source/Drain-Pfad eines MOSFET I1 bzw. I2, der als p-Typ in dieser Ausführungsform dargestellt ist, d.h. der entgegengesetzte Typ zu den Typen der Transistoren T1 und T2, die in dieser Ausführungsform als n- Typ dargestellt sind. Das Gate des Transistors I1 ist mit dem Knotenpunkt n2 verbunden, und das Gate des Transistors I2 ist mit dem Knotenpunkt n1 verbunden.
- Gemäß den Ausführungsformen der Bitzelle sowohl nach Fig. 1 als auch nach Fig. 2 kann die Bitzelle einen Wert vstore speichern, wobei der Wert entweder 'wahr' oder 'falsch' ist. Die Bitzelle besitzt eine solche Struktur, daß sie durch Anlegen verschiedener Potentiale an die Leiter acc, d und d* in verschiedene Funktionszustände setzbar ist.
- Die Steuerungszustände sind High-Pegel, Low-Pegel, Strom in die Zelle bei allen Leitern und auch Strom aus der Zelle bei dem Leiter acc. Der Leiter acc ist ein von einem Kopf 8 ausgehender Zugriffsleiter, der mit allen Bitzellen 7' in einem Speicherzellenfeld verbunden ist. Die dritten und vierten Leiter d und d* weisen Signale auf, die zueinander invertiert sind, wenn die Zellen beschrieben oder gelesen werden und der Zugriffsleiter acc im LOW-Zustand ist.
- Die Treiber- und Leseverstärker in dem Kopf 8 sind in Fig. 2 in einem gestrichelten Rechteck schematisch dargestellt. Die Ansteuerung des Zugriffsleiters acc wird in dem Kopf 8 ausgeführt, welcher seinerseits durch eine externe Steuerung gesteuert wird, die ein Computer sein kann, und die die Spannungen Vr und V3 und auch ein Vorladesignal prech liefert. Ein in diesem Ausführungsbeispiel als n-Typ dargestellter erster Transistor T3 ist mit seiner Source an die Spannung Vr angeschlossen, mit seinem Drain an den Zugriffsleiter acc in allen Bitzellen 7' in einer Speicherzelle, und sein Gate wird mit dem Vorladesignal prech, welches als ein Taktsignal angesehen werden kann, beaufschlagt. Ein in diesem Ausführungsbeispiel als n-Typ dargestellter zweiter Transistor T4 ist mit seiner Source an eine Spannung 0V angeschlossen, mit seinem Drain an den Zugriffsleiter acc in allen Bitzellen 7' in einer Speicherzelle, und sein Gate wird durch eine externe Steuerung angesteuert, welche eine Spannung V3 setzt, die auf High-Pegel liegt, wenn die Spannung 0V an dem Zugriffsleiter acc angelegt werden soll. Wie vorstehend erwähnt, wird der Leiter acc mit allen Bitzellen in einer beispielsweise 38 Bitzellen umfassenden Speicherzelle verbunden, und damit weisen alle Bitzellen dieselbe Steuerung hinsichtlich des Leiters acc auf. Zur Steuerung des Leiters acc wird in einer ersten Phase eine Vorladung bewirkt, wobei der MOSFET T3 in seinen leitenden Zustand gesteuert wird und damit der Leiter acc auf die Spannung Vr gesetzt wird. In der nächsten Phase wird das Signal V3, das abhängig von der Art der zu bewirkenden Steuerung - Low- oder High-Spannung für den Leiter acc - High oder Low ist, dem MOSFET T4 zugeführt. Der Spannungspegel des Leiters acc wird in einem Verstärker AMP verstärkt und zu den externen Schaltungen zur weiteren Operation übertragen. Die Bereitstellung der Steuersignale am Kopf 8 wie auch an der nachstehend beschriebenen Treiberschaltung 9, und die Verwendung der Eingangs- und Ausgangssignale dieser Schaltungen sind nicht Teil dieser Erfindung und werden deshalb nicht weiter beschrieben.
- Eine Ausführungsform einer Treiber- und Leseschaltung für die Bitzellenleiter d und d* ist in Fig. 2 in einem weiteren gestrichelten Rechteck dargestellt. Es ist jedoch anzumerken, daß die Schaltung 9 nur eine mögliche Art darstellt, wie die Leiter d und d* getrieben und gelesen werden.
- Die Schreibschaltung für den Leiter d umfaßt ein erstes Paar Transistoren T5 und T6, von denen in dem Ausführungsbeispiel der erste als n-Typ und der zweite als p-Typ dargestellt ist, und die mit ihren Drains mit dem Leiter d verbunden sind und einen Spannungsteiler liefern. Der Transistor T5 ist mit seiner Source an ein Potential Vr angeschlossen und sein Gate wird mit dem Vorladesignal prech beaufschlagt. Der andere Transistor T6 ist mit seiner Source an das Potential Vcc angeschlossen und sein Gate wird mit dem Steuersignal V4 beaufschlagt, welches in den Low-Zustand geht, wenn das Potential Vcc an den Leiter d angelegt werden soll, wie nachstehend weiter erklärt wird. Die Schreibschaltung für den Leiter d umfaßt auch eine Reihenschaltung der Source/Drain- Pfade eines p-Typ Transistors T9 und eines n-Typ Transistors T10, die zwischen der Spannungsquelle Vcc und dem Drain eines n-Typ Transistors T11 angeschlossen sind, dessen Source mit Erde verbunden ist und dessen Gate mit einem Eingang 'write' von der externen Steuerung verbunden ist. Die Verbindung zwischen den Drainanschlüssen der Transistoren T9 und T10 ist an das Gate des Transistors T6 angeschlossen und weist die Spannung V4 auf. Das Gate des Transistors T9 wird mit dem invertierten Vorladesignal prech* beaufschlagt, wodurch das Gate T6 mit der Sourcespannung Vcc über einen leitenden Transistor T9 während der Vorladephase verbunden wird.
- Die Schreibschaltung für den Leiter d* umfaßt ein zweites Paar von seriengeschalteten Transistoren T7 und T8, von denen der erste als n-Typ und der zweite als p-Typ in dem Ausführungsbeispiel dargestellt ist, und deren Drainanschlüsse mit dem Leiter d* verbunden sind, und die auch einen Spannungsteiler liefern. Der Transistor T7 ist mit seiner Source an ein Potential Vr angeschlossen, und sein Gate ist mit dem Vorladesignal prech beaufschlagt. Der andere Transistor T8 ist mit seiner Source an ein Potential Vcc angeschlossen, und sein Gate wird mit einem Steuersignal V5 beaufschlagt, das in den Low-Zustand übergeht, wenn das Potential Vcc an den Leiter d* angelegt werden soll.
- Die Schreibschaltung für den Leiter d* umfaßt ebenfalls eine Reihenschaltung der Source/Drain-Pfade eines p-Typ Transistors T12 und eines n-Typ Transistors T13, die zwischen die Spannungsquelle Vcc und den Drain des Transistors T11 geschaltet sind. Die Verbindung zwischen den Drainanschlüssen der Transistoren T12 und T13 ist an das Gate des Transistors T8 angeschlossen und führt die Spannung V5. Das Gate des Transistors T12 wird mit dem invertierten Vorladesignal prech* beaufschlagt, wodurch das Gate des Transistors T8 mit der Source-Spannung Vcc über einen leitenden Transistor T12 während einer Vorladephase verbunden wird.
- Der zur Ein- und Ausgabe vorgesehene externe Leiter EIN/AUSG ist mit zwei Dreizustandsinvertern verbunden. Einer der Dreizustandsinverter, dessen Ausgang an den Leiter EIN/AUSG angeschlossen ist, umfaßt eine Serienschaltung der Source/Drain-Pfade von zwei n-Typ Transistoren T14, T15 und zwei p- Typ Transistoren T16, T17. Das Gate des Transistors T16 ist an einen das Signal bitin liefernden externen Steuerleiter angeschlossen und das Gate des Transistors T15 wird mit dem invertierten Signal bitin* beaufschlagt. Der zweite der Dreizustandsinverter, dessen Eingang mit dem Leiter EIN/AUSG verbunden ist, umfaßt eine Serienschaltung der Source/Drain- Pfade von zwei n-Typ Transistoren T18, T19 und zwei p-Typ Transistoren T20, T21. Das Gate des Transistors T19 ist an einen das Signal bitin liefernden externen Steuerleiter angeschlossen und das Gate des Transistors T20 wird mit dem invertierten Signal bitin* beaufschlagt. Der Ausgang des zweiten Dreizustandsinverters ist an das Gate des Transistors T13 angeschlossen und über einen Inverter INV an das Gate des Transistors T10.
- Ein Leseverstärker umfaßt einen n-Typ Transistor T22, dessen Source mit Erde verbunden ist, dessen Gate an eine konstante Spannung Vbias angeschlossen ist, welche den Transistor T22 dauernd leitend und in Funktion als Stromerzeuger hält, und dessen Drain mit einer Parallelschaltung von zwei hintereinander geschalteten Source/Drain-Pfaden eines n-Typ Transistors und eines p-Typ Transistors, T23, T24 bzw. T25, T26, verbunden ist, deren anderes Ende mit der Versorgungspannung Vcc verbunden ist. Die Gateanschlüsse der p-Typ Transistoren T24 und T25 sind miteinander verbunden und an die Verbindung der Drainanschlüsse der Transistoren T23 und T24 angeschlossen. Das Gate des Transistors T23 ist an den Leiter d der Bitzelle 7' angeschlossen und das Gate des Transistors T25 ist an den Leiter d* angeschlossen.
- Bei jeder Taktperiode werden die Signale prech und prech* in eine Vorladephase, in welcher das Signal prech High ist und in eine Schaltphase make, in welcher das Signal prech Low ist und die anderen Steuersignale von der externen Steuerung die auszuführende Operation bestimmen, unterteilt. Folglich werden während der Vorladephase die Leiter d, d* und acc über die Transistoren T5, T7 bzw. T3 auf die Spannung Vr vorgeladen.
- Die Signale bitin und bitin* steuern, wann Daten zu und von der Bitzelle 7' gesendet werden. Wenn das Signal bitin Low und das Signal bitin* High ist, dann werden Daten von der Bitzelle zum Leiter EIN/AUSG durch den ersten Dreizustandsinverter übertragen. Wenn das Signal bitin High und das Signal bitin* Low ist, dann werden Daten zu der Bitzelle von dem Leiter EIN/AUSG durch den zweiten Dreizustandsinverter übertragen.
- Bei der Leseoperation in Phase 2, nach dem Vorladen der Leiter d, d* und acc auf Vr, werden die Leiter d und d* erdfrei belassen, und der Leiter acc wird durch eine High-Spannung V3, die den Transistor T4 leitend macht, auf die Spannung 0V gesetzt. Dies bewirkt, daß der Knotenpunkt mit dem niedersten Potential, angenommen n1, auf ein Potential zwischen Vr und 0V abgesenkt wird. Deswegen fließt ein Strom vom Leiter d zum Knotenpunkt n1 zum Leiter acc. Dieser Strom entlädt den Leiter d, d.h. die Spannung auf dem Leiter d wird abgesenkt. Diese Spannungsverringerung wird durch den Leseverstärker T22 bis T26 gemessen. Das Ergebnis des Auslesens wird an der Verbindung zwischen den Drainanschlüssen der Transistoren T25 und T26 geliefert und in den Eingang des ersten Dreizustandsinverters T14 bis T17 eingespeist. Das Signal bitin im Low-Zustand und das Signal bitin* im High- Zustand besorgen einen Übertrag des gelesenen und verstärkten Bitwertes an den Eingangs/Ausgangsleiter EIN/AUSG. Es ist wichtig, daß die Leiter d und d* während der Phase 2 nicht in einer aktiven Weise gesteuert werden, da sonst keine Spannungsverringerung auf einem der Leiter erreicht wird.
- Für die Laseoperation werden somit d als auch d* anfänglich mit dem Potential Vr versorgt. Sowohl d als auch d* werden im wesentlichen auf dem Potential Vr gehalten, aber einer von ihnen sinkt wegen des "Eingangsstromes" in die Zelle, der einen der Leiter d, d* entlädt, etwas ab. Da hier Vr als "Low" definiert ist, wird das Niedrigpotential tiefer liegen als "Low". d und d* ergeben die Lesewerte. d niedriger als d* ergibt FALSCH, d höher als d* WAHR. Für die Operationen nicht schreiben, falsch schreiben, wahr schreiben, nicht schreiben und nicht dergleichen liefern die Informationspotentiale auf den Leitern d und d* keinerlei Information.
- Für eine Schreiboperation in Phase 2, nach der Entladung der Leiter d, d* und acc auf Vr, wird der Leiter acc durch eine High-Spannung V3, die den Transistor T4 leitend macht, auf die Spannung 0V gesetzt. Der zu speichernde Wert wird auf dem Ein-/Ausgangsleiter EIN/AUSG bereitgestellt. Die Signale bitin im High-Zustand und bitin* im Low-Zustand veranlassen den zweiten Dreizustandsinverter T18 bis T21, den Wert am Leiter EIN/AUSG auf seinen Ausgang zu übertragen. Wenn das Steuersignal 'write' am Gate des Transistors T11 auf High ist, verbindet es die Sourceanschlüsse der Transistoren T10 und T13 mit 0V.
- Ein High-Signal von dem zweiten Dreizustandsinverter T18 bis T21, d.h. eine zu schreibende "0" oder falsch, steuert den Transistor T13 in den leitenden Zustand, wobei die Spannung v5 auf Low-Spannung gesetzt wird, und wobei der Transistor T8 in den leitenden Zustand gesteuert wird und der Leiter d* auf die Spannung Vcc gesetzt wird, d.h. High. Das invertierte Signal von dem zweiten Dreizustandsinverter wird, wenn es in das auf Low liegende Gate des Transistors T10 eingespeist wird, diesen in nichtleitendem Zustand halten, wobei die Spannung V4, die während der Vorlade-Phase mit der Spannungsquelle Vcc verbunden ist, auf dieser Spannung gehalten wird. Der Transistor T6 wird im nichtleitenden Zustand gehalten, und die Spannung Vr, die während des Vorlade-Intervalls über den Transistor T5 mit dem Leiter d verbunden ist, wird gehalten.
- Ein Low-Signal von dem zweiten Dreizustandsinverter T18 bis T21, d.h. eine zu schreibende "1" oder wahr, wird die Schreibschaltung T5, T6, T9, T10 über den Inverter INV so steuern, daß diese den Leiter d auf die High-Spannung Vcc setzt, während die Schreibschaltung T7, T8, T12, T13 den Leiter d* auf der Spannung Vr, auf die er während der Vorlade-Phase gesetzt wurde, hält.
- Wie aus den vorstehenden Beispielen ersichtlich, werden die Speicherknotenpunkte n1 und n2 in der Ausführungsform gemäß Fig. 2 in der folgenden Operationsart verwendet. Einer der Knotenpunkte n1, n2 oder beide werden während der zweiten Phase des Operationszyklusses geladen oder entladen, abhängig davon, welche der Steuersignale V3, V4 und V5 verwendet werden sollen, d.h. ob der Leiter acc auf 0V gesetzt wird oder ob einer (oder beide) der Leiter d und d* auf Vcc gesetzt wird.
- Wie vorstehend erwähnt, besteht jeder Operationszyklus aus einer Vorladeperiode und einer Ausführungsperiode. Wenn daher nachstehend erwähnt wird, daß der Leiter acc auf High- Pegel gesetzt ist, wird darunter verstanden, daß das Signal V3 den Transistor T4 nicht zum Setzen der Spannung 0V auf dem Leiter acc während der Ausführungsperiode veranlaßt. Wenn nachstehend erwähnt wird, daß der Leiter d oder d* auf Low-Pegel gesetzt ist, wird gleichfalls darunter verstanden, daß das Steuersignal V4 oder V5 den Transistor T6 oder T8 nicht in einen Zustand steuert, in welchem er über die Spannung Vcc, welche höher ist als die Spannung Vr, an die Leiter d oder d* während der Ausführungsperiode koppelt. Wenn die Leiter d oder d* jedoch auf High-Pegel gesetzt werden, dann wird der Transistor T6 oder T8 so gesteuert, daß er über die Spannung Vcc an den Leiter koppelt.
- Der Speicherzellenbereich kann ziemlich ausgedehnt sein, beispielsweise 256 Speicherzellen enthalten, was bedeutet, daß jedes Transistorenpaar T5, T6 bzw. T7, T8 mit einem Leiter verbunden ist, der eine Bitzelle innerhalb aller beispielsweise 256 Bitzellen der Speicherzellen bedient. Deshalb müssen die Größen der Transistoren an die gesamten Buskapazitäten und die gewünschte Geschwindigkeit angepaßt werden.
- Die Spannung Vr sollte von einem kurzgeschlossenen Inverter erzeugt werden, um eine bekannte Beziehung zwischen Vr und dem Treiberverstärker-Inverter beizubehalten. Die Zugriffsschaltungen im Kopf sollen die Bitzellen steuern und auch die Information von den Bitzellen erfassen.
- Die folgenden Funktionszustände können durch die Steuerungszustände gesetzt werden:
- ruhen in welchem die Zellenschaltung lediglich den Wert vstore speichert,
- falsch lesen in welchem der Wert vstore='falsch' gelesen werden kann,
- wahr lesen in welchem der Wert vstore='wahr' gelesen werden kann,
- nicht lesen in welchem die Zelle lediglich den Wert vstore speichert,
- falsch schreiben in welchem der gespeicherte Wert vstore auf 'falsch' gesetzt wird,
- wahr schreiben in welchem der gespeicherte Wert vstore auf 'wahr' gesetzt wird,
- nicht schreiben in welchem die Zelle lediglich den Wert vstore speichert,
- falsch vergl. in welchem der gespeicherte Wert vstore mit einem Wert 'falsch' verglichen wird,
- wahr vergl. in welchem der gespeicherte Wert vstore mit einem Wert 'wahr' verglichen wird,
- nicht vergl. in welchem die Zelle lediglich den Wert vstore speichert. Im folgenden wird eine Operationstabelle für verschiedene Operationsmodi einer Bitzelle dargestellt: Op.-Modus acc d d* ruhen falsch lesen wahr lesen nicht lesen falsch schreiben wahr schreiben nicht schreiben falsch vergl. wahr vergl. nicht vergl. High Low beliebig Eingangsstrom
- Bei falsch vergl. und wahr vergl. sollte der Leiter acc den Zustand 'Ausgangsstrom' aufweisen, sofern ein Vergleichsergebnis VERSCHIEDEN ist.
- Bei den Operationen falsch vergl. oder wahr vergl. liefert der Leiter acc (Zugriffsleiter) das Ergebnis des Vergleichs. Der Leiter acc wird auf Vr vorgeladen und das Eingabedatum auf dem Leiter d und dessen inverser Wert auf dem Leiter d* geliefert. Wenn der in der Bitzelle gespeicherte Wert von dem Eingabedatum verschieden ist, wird der Leiter acc durch eine der Dioden D1 oder D2 und durch den korrespondierenden n-Typ Transistor T1 oder T2 geladen. Dies wird durch einen Verstärkertransistor T11 im Kopf 8 festgestellt. Wenn ein Vergleichsergebnis ENTSPRECHEND festgestellt wird, wird der Leiter acc auf dem Potential Vr gehalten.
- Die Ausdrücke Eingangsstrom und Ausgangsstrom drücken aus, daß eine Ladung auf bzw. von dem betreffenden Leiter während eines zeitlichen Ablaufs bewegt wird. Dies wird gewöhnlich durchgeführt, indem der Leiter auf HIGH bzw. LOW im Operationsmodus RUHEN initialisiert und dann in den aktuellen Modus umgeschaltet wird. Ein Strom wird dann den betreffenden Leiter entladen bwz. beladen. Wenn kein Strom vorhanden ist, wird keine nennenswerte Ladung transportiert. Deswegen wird die Spannung während des Zeitlichen Ablaufs nicht geändert.
Claims (15)
1. Speichereinheit zur Ausführung in VLSI-Technik, mit
einer Speicherbitzelle, welche umfaßt:
einen ersten, einen zweiten, einen dritten und einen vierten
Anschluß (Vcc, acc, d, d*);
ein ein kreuzgekoppeltes Paar von jeweils einen Emitter oder
eine Sourceelektrode aufweisenden Transistoren und
zugehörige Lasten (T1, T2, L1, L2; T1, T2, I1, I2) umfassendes
Flipflop, das seine Versorgungsspannung zwischen dem ersten
(Vcc) und zweiten (acc) Anschluß aufweist und von jeder
Seite über den dritten und vierten Anschluß (d, d*)
steuerbar ist und einen ersten und einen zweiten, auf
wechselseitig verschiedene Spannungspegel setzbaren Leitungsknoten
(n1, n2) besitzt, wobei eine der Spannungspegelkombinationen
einen gespeicherten Bitwert 'wahr' und die andere einen
gespeicherten Bitwert 'falsch' bedeutet, und einen zwischen
dem dritten Anschluß (d) und dem ersten Leitungsknoten (n1)
angeschlossenen ersten separaten Gleichrichter (D1), und
einen zwischen dem vierten Anschluß (d*) und dem zweiten
Leitungsknoten (n2) angeschlossenen zweiten separaten
Gleichrichter (D2); die Speichereinheit umfaßt ferner: ein
erstes, an den dritten und vierten Anschluß (d, d*)
angeschlossenes Mittel (9) und ein zweites, an den zweiten
Anschluß (acc) angeschlossenes Mittel (8), dadurch
gekennzeichnet, daß an den ersten Anschluß eine
Versorgungsspannung konstant angelegt ist, daß der zweite, dritte und
vierte Anschluß mit Hilfe des ersten und zweiten Mittels (9 und
8) verschiedene Setzzustände einnehmen können, derart, daß
die Zelle aus einer Menge von Funktionszuständen einzelne
Funktionszustände einnehmen kann, von denen jeder durch eine
fest zugeordnete Kombination von Setzzuständen an dem
zweiten, dritten und vierten Anschluß dargestellt wird, und daß
bei einem Funktionszustand zum Vergleichen des
Zellenzustandes mit Eingabedaten das erste Mittel (9) ein Paar von
komplementären Eingabesignalen an den dritten und vierten
Anschluß (d, d*) anlegt, und daß das zweite Mittel (8) ein
drittes Mittel (T3) zum Vorladen des zweiten Anschlusses
(acc) auf einen Bezugsspannungspegel (Vr) sowie ein viertes
Mittel (AMP) zum Erkennen einer Spannungsänderung an dem
zweiten Anschluß umfaßt.
2. Speichereinheit nach Anspruch 1, dadurch
gekennzeichnet, daß die Setzzustände für den zweiten, dritten und
vierten Anschluß der Zellenschaltung "High"-Pegel, "Low"-
Pegel, für den dritten und vierten Anschluß kein Strom in
die Zelle, Strom in die Zelle, und für den zweiten (acc) der
Anschlüsse auch noch Strom aus der Zelle sind, wobei "High"-
und "Low"-Pegel darauf bezogen sind, ob die Spannungen als
positiv oder negativ verlaufend angesehen werden, d.h.
darauf bezogen, ob die Spannung (Vcc) an dem ersten Anschluß
positiv oder negativ in Bezug zu Erde ist.
3. Speichereinheit nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß sowohl das erste als auch das zweite
Mittel (9,8) dazu ausgebildet sind, bei allen
Funktionszuständen der Zellenschaltung den zweiten, dritten und
vierten Anschluß (acc, d, d*) durch einen Steuerzyklus zu
steuern, welcher zwei Phasen umfaßt: eine erste Vorladephase, in
welcher der zweite, dritte und vierte Anschluß an eine
zwischen der Spannung (Vcc) des ersten Anschlusses und Erde
liegende Zusatzspannung (Vr) angeschlossen sind, und eine
zweite Betriebsphase, um sie in einen vorgeschriebenen
Funktionszustand zu setzen, wobei "High"- und "Low"-Pegel in
Bezug zu der Zusatzspannung (Vr) genommen werden und darauf
bezogen sind, ob die Spannungen in der Schaltung als positiv
oder negativ verlaufend angesehen werden.
4. Speichereinheit nach einem der Ansprüche 1 bis 3, in
welcher die Zellenschaltung (T1, T2, L1, L2, D1, D2; T1, T2,
I1, I2, D1, D2) durch Verschiedene Kombinationen von
Setzzuständen an dem zweiten, dritten und vierten Anschluß in
folgende Funktionszustände setzbar ist:
ruhen in welchem die Zellenschaltung lediglich
den genannten Bitwert speichert,
lesen in welchem der Bitwert aus der
Zellenschaltung ausgelesen werden kann,
nicht lesen in welchem die Zellenschaltung lediglich
den Bitwert speichert,
falsch schreiben in welchem der in der Zellenschaltung
gespeicherte Bitwert auf 'falsch' gesetzt
wird,
wahr schreiben in welchem der in der Zellenschaltung
gespeicherte Bitwert auf 'wahr' gesetzt
wird,
nicht schreiben in welchem die Zellenschaltung lediglich
den Bitwert speichert,
falsch vergl. in welchem der in der Zellenschaltung
gespeicherte Bitwert mit einem Wert
'falsch' verglichen wird,
wahr vergl. in welchem der in der Zellenschaltung
gespeicherte Bitwert mit einem Wert 'wahr'
verglichen wird,
nicht vergl. in welchem die Zellenschaltung lediglich
den Bitwert speichert.
5. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß eine
Betriebsart 'ruhen' durch das zweite und erste Mittel (8,9),
welche die Kombination High, Low, Low an dem zweiten,
dritten und vierten Anschluß (acc, d, d*) setzen, vermittelt
wird.
6. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß eine
Betriebsart 'falsch lesen', welche die Kombination Low,
Eingangsstrom, Low an dem zweiten, dritten und vierten Anschluß
(acc, d, d*) aufweist, durch das zweite und erste Mittel
vermittelt wird.
7. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß eine
Betriebsart 'wahr lesen', welche die Kombination Low, Low,
Eingangsstrom an dem zweiten, dritten und vierten Anschluß
(acc, d, d*) aufweist, durch das zweite und erste Mittel
vermittelt wird.
8. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß eine
Betriebsart 'nicht lesen' und 'nicht schreiben' durch das
zweite Mittel, welches den zweiten Anschluß (acc) auf High
setzt, vermittelt wird.
9. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß der zweite
Anschluß ein Zugriffsanschluß (acc) ist, und daß das erste
Mittel beim Beschreiben der Zellenschaltung ein Paar von
komplementären Eingabesignalen an dem dritten und vierten
Anschluß (d, d*) anlegt, und daß das zweite Mittel ein
fünftes Mittel zum Setzen des zweiten Anschlusses (acc) auf
einen "Low"-Pegel umfaßt.
10. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß das zweite
Mittel dazu ausgebildet ist, verschiedene Kombinationen von
komplementären Eingabesignalen auf dem dritten und vierten
Anschluß (d, d*) für die Betriebsarten 'falsch vergl.' und
'wahr vergl.' zu setzen.
11. Speichereinheit nach einem der vorangehenden
Ansprüche, in welcher "Low"- und "High"-Spannung darauf bezogen
sind, ob die Spannungen in der Bitzelle als positiv oder
negativ verlaufend angesehen werden, d.h. darauf bezogen, ob
die Spannung Vcc an dem ersten Anschluß positiv oder negativ
in Bezug zu Erde ist, dadurch gekennzeichnet, daß eine
Betriebsart 'nicht vergl.' durch das erste Mittel (9),
welches sowohl den dritten als auch den vierten Anschluß (d,
d*) auf Low setzt, und durch Betätigen des dritten und
vierten Mittels (T3 und AMP) im zweiten Mittel (8) vermittelt
wird.
12. Speichereinheit nach einem der Ansprüche 1 bis 11,
dadurch gekennzeichnet, daß das Flipflop die folgende
Konfiguration aufweist: zwischen dem zweiten Anschluß (acc) und
dem ersten Anschluß (Vcc) sind eine erste und eine zweite,
jeweils den Source/Drain-Pfad eines Transistors und eine
Last (T1, L1 und T2, L2) umfassende Serienschaltung
zueinander parallel geschaltet vorgesehen, wobei die Verbindung
zwischen der Last und dem Transistor in der ersten
Serienschaltung der erste Leitungsknoten (n1) ist, der an das Gate
des Transistors in der zweiten Serienschaltung angeschlossen
ist, und wobei die Verbindung zwischen der Last und dem
Transistor in der zweiten Serienschaltung der zweite
Leitungsknoten ist, der an das Gate des Transistors in der
ersten Serienschaltung angeschlossen ist, daß ein erstes
Gleichrichterelement (D1) zwischen dem dritten Anschluß (d)
und dem ersten Leitungsknoten angeschlossen ist, welches
Stromfluß nur in einer Richtung bezüglich des dritten
Anschlusses zuläßt und daß ein zweites Gleichrichterelement
(D2) zwischen dem vierten Anschluß (d*) und dem zweiten
Leitungsknoten (n2) angeschlossen ist, welches Stromfluß nur in
einer Richtung bezüglich des vierten Anschlusses zuläßt.
13. Speichereinheit nach Anspruch 12, dadurch
gekennzeichnet, daß die Gleichrichterelemente (D1 und D2) unter
den folgenden Komponenten ausgewählt sind:
(1). ein n-Kanal MOSFET, bei welchem der Drain und das Gate
miteinander verbunden sind (positive Spannungen).
(2). ein p-Kanal MOSFET, bei welchem der Drain und das Gate
miteinander verbunden sind (negative Spannungen).
(3). eine pn-Diode (positive Spannungen, negative Spannungen
mit umgekehrter Diode).
(4). eine Schottky-Diode (positive Spannungen, negative
Spannungen mit umgekehrter Diode).
14. Speichereinheit nach Anspruch 12, dadurch
gekennzeichnet, daß die Transistoren (T1 und T2)
unter den folgenden Komponenten ausgewählt sind:
(1). ein n-Kanal MOSFET (positive Spannungen),
(2). ein p-Kanal MOSFET (negative Spannungen),
(3). ein bipolarer npn-Transistor (positive
Spannungen),
(4). ein bipolarer pnp-Transistor (negative
Spannungen).
15. Speichereinheit nach Anspruch 12, dadurch
gekennzeichnet, daß die Lasten (L1 und L2) unter den folgenden
Komponenten ausgewählt sind:
(1). ein Widerstand,
(2). ein n-Kanal Anreicherungs-MOSFET, dessen Drain und Gate
miteinander verbunden sind (positive Spannungen),
(3). ein p-Kanal Anreicherungs-MOSFET, dessen Drain und Gate
miteinander verbunden sind (negative Spannungen),
(4). ein n-Kanal Verarmungs-MOSFET, dessen Source und Gate
miteinander verbunden sind (positive Spannungen),
(5). ein p-Kanal Verarmungs-MOSFET, dessen Source und Gate
miteinander verbunden sind (negative Spannungen),
(6). ein n-Kanal MOSFET, dessen Gate als Steuerelektrode und
dessen Source und Drain als Treiberanschlüsse
vorgesehen sind (positive Spannungen),
(7). ein p-Kanal MOSFET, dessen Gate als Steuerelektrode und
dessen Source und Drain als Treiberanschlüsse
vorgesehen sind (negative Spannungen),
(8). ein bipolarer pnp-Transistor, dessen Basis als
Steuerelektrode und dessen Emitter und Kollektor als
Treiberanschlüsse vorgesehen sind (positive Spannungen),
(9). ein bipolarer npn-Transistor, dessen Basis als
Steuerelektrode und dessen Emitter und Kollektor als
Treiberanschlüsse vorgesehen sind (negative Spannungen).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9002558A SE9002558D0 (sv) | 1990-08-02 | 1990-08-02 | Processor |
PCT/SE1991/000512 WO1992002933A1 (en) | 1990-08-02 | 1991-08-01 | Bit storage cell |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69101640D1 DE69101640D1 (de) | 1994-05-11 |
DE69101640T2 true DE69101640T2 (de) | 1994-07-21 |
Family
ID=20380081
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69101640T Expired - Fee Related DE69101640T2 (de) | 1990-08-02 | 1991-08-01 | Binäre speicherzelle. |
DE69107460T Expired - Fee Related DE69107460T2 (de) | 1990-08-02 | 1991-08-01 | Assoziativer speicher. |
DE69101242T Expired - Fee Related DE69101242T2 (de) | 1990-08-02 | 1991-08-01 | Reduzierungsprozessor. |
DE69102065T Expired - Fee Related DE69102065T2 (de) | 1990-08-02 | 1991-08-01 | Eine arithmetische einheit für strukturarithmetik. |
DE69106369T Expired - Lifetime DE69106369D1 (de) | 1990-08-02 | 1991-08-01 | Verfahren um arithmetische, logische und zusammenhängende operationen durchzuführen und numerisch arithmetische einheit. |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69107460T Expired - Fee Related DE69107460T2 (de) | 1990-08-02 | 1991-08-01 | Assoziativer speicher. |
DE69101242T Expired - Fee Related DE69101242T2 (de) | 1990-08-02 | 1991-08-01 | Reduzierungsprozessor. |
DE69102065T Expired - Fee Related DE69102065T2 (de) | 1990-08-02 | 1991-08-01 | Eine arithmetische einheit für strukturarithmetik. |
DE69106369T Expired - Lifetime DE69106369D1 (de) | 1990-08-02 | 1991-08-01 | Verfahren um arithmetische, logische und zusammenhängende operationen durchzuführen und numerisch arithmetische einheit. |
Country Status (23)
Country | Link |
---|---|
US (6) | US5379387A (de) |
EP (6) | EP0541682B1 (de) |
JP (6) | JPH05508725A (de) |
KR (1) | KR930701818A (de) |
CN (6) | CN1059413A (de) |
AT (5) | ATE104084T1 (de) |
AU (6) | AU8333191A (de) |
BG (3) | BG97381A (de) |
CA (6) | CA2088577A1 (de) |
DE (5) | DE69101640T2 (de) |
ES (3) | ES2051129T3 (de) |
FI (3) | FI930434A (de) |
HU (3) | HUT63710A (de) |
IL (6) | IL99051A0 (de) |
LT (6) | LTIP379A (de) |
NO (3) | NO930302L (de) |
NZ (3) | NZ239240A (de) |
RO (1) | RO109487B1 (de) |
SE (1) | SE9002558D0 (de) |
SK (2) | SK402592A3 (de) |
TW (5) | TW215960B (de) |
WO (6) | WO1992002876A1 (de) |
ZA (6) | ZA916119B (de) |
Families Citing this family (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993024888A1 (en) * | 1992-05-22 | 1993-12-09 | Massachusetts Institute Of Technology | Response resolver for associative memories and parallel processors |
JP3376604B2 (ja) * | 1992-07-20 | 2003-02-10 | カシオ計算機株式会社 | 情報管理装置 |
IT1270230B (it) | 1994-06-16 | 1997-04-29 | Enichem Sintesi | Composizione catalitica e processo per l'alchilazione di composti aromatici |
US5619711A (en) * | 1994-06-29 | 1997-04-08 | Motorola, Inc. | Method and data processing system for arbitrary precision on numbers |
GB2293468B (en) * | 1994-09-21 | 1999-09-29 | Sony Uk Ltd | Data processing systems |
JP3037089B2 (ja) * | 1994-12-14 | 2000-04-24 | 川崎製鉄株式会社 | 連想メモリ |
FR2736737B1 (fr) * | 1995-07-12 | 1997-08-14 | Alcatel Nv | Dispositif de gestion de relations entre des objets |
US5943242A (en) * | 1995-11-17 | 1999-08-24 | Pact Gmbh | Dynamically reconfigurable data processing system |
US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
US6750107B1 (en) * | 1996-01-31 | 2004-06-15 | Micron Technology, Inc. | Method and apparatus for isolating a SRAM cell |
US6103579A (en) * | 1996-01-31 | 2000-08-15 | Micron Technology, Inc. | Method of isolating a SRAM cell |
US5964825A (en) * | 1996-02-09 | 1999-10-12 | Texas Instruments Incorporated | Manipulation of boolean values and conditional operation in a microprocessor |
US5706224A (en) * | 1996-10-10 | 1998-01-06 | Quality Semiconductor, Inc. | Content addressable memory and random access memory partition circuit |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654593A1 (de) * | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit |
US6338106B1 (en) * | 1996-12-20 | 2002-01-08 | Pact Gmbh | I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
ATE243390T1 (de) | 1996-12-27 | 2003-07-15 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen umladen von datenflussprozessoren (dfps) sowie bausteinen mit zwei- oder mehrdimensionalen programmierbaren zellstrukturen (fpgas, dpgas, o.dgl.) |
DE19654846A1 (de) | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
US6374346B1 (en) | 1997-01-24 | 2002-04-16 | Texas Instruments Incorporated | Processor with conditional execution of every instruction |
DE19704044A1 (de) * | 1997-02-04 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur automatischen Adressgenerierung von Bausteinen innerhalb Clustern aus einer Vielzahl dieser Bausteine |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
DE19704728A1 (de) * | 1997-02-08 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines |
DE19704742A1 (de) | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
DE59802537D1 (de) * | 1997-04-15 | 2002-01-31 | Gmd Gmbh | Frei programmierbares, universelles parallel-rechnersystem zur durchführung von allgemeinen berechnungen |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
US5943492A (en) * | 1997-12-05 | 1999-08-24 | Digital Equipment Corporation | Apparatus and method for generating external interface signals in a microprocessor |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
DE19807872A1 (de) | 1998-02-25 | 1999-08-26 | Pact Inf Tech Gmbh | Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl. |
US6236585B1 (en) * | 1998-05-13 | 2001-05-22 | Texas Instruments Incorporated | Dynamic, data-precharged, variable-entry-length, content addressable memory circuit architecture with multiple transistor threshold voltage extensions |
CN1378665A (zh) | 1999-06-10 | 2002-11-06 | Pact信息技术有限公司 | 编程概念 |
US6097651A (en) * | 1999-06-30 | 2000-08-01 | Quicklogic Corporation | Precharge circuitry in RAM circuit |
SE516171C2 (sv) * | 1999-07-21 | 2001-11-26 | Ericsson Telefon Ab L M | Processorarkitektur anpassas för programspråk med sekventiellt instruktionsflöde |
US6801981B1 (en) | 2000-06-14 | 2004-10-05 | Netlogic Microsystems, Inc. | Intra-row configurability of content addressable memory |
US6813680B1 (en) | 2000-06-14 | 2004-11-02 | Netlogic Microsystems, Inc. | Method and apparatus for loading comparand data into a content addressable memory system |
US6799243B1 (en) | 2000-06-14 | 2004-09-28 | Netlogic Microsystems, Inc. | Method and apparatus for detecting a match in an intra-row configurable cam system |
US6542391B2 (en) * | 2000-06-08 | 2003-04-01 | Netlogic Microsystems, Inc. | Content addressable memory with configurable class-based storage partition |
US6934795B2 (en) * | 1999-09-23 | 2005-08-23 | Netlogic Microsystems, Inc. | Content addressable memory with programmable word width and programmable priority |
US6944709B2 (en) * | 1999-09-23 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with block-programmable mask write mode, word width and priority |
US6751701B1 (en) | 2000-06-14 | 2004-06-15 | Netlogic Microsystems, Inc. | Method and apparatus for detecting a multiple match in an intra-row configurable CAM system |
EP1107107A1 (de) * | 1999-12-10 | 2001-06-13 | Koninklijke Philips Electronics N.V. | Parallele Datenverarbeitung und Mischung |
EA003409B1 (ru) * | 2000-01-13 | 2003-04-24 | Ютака Ясукура | Способ запроса электронной информации |
EP1342158B1 (de) | 2000-06-13 | 2010-08-04 | Richter, Thomas | Pipeline ct-protokolle und -kommunikation |
US6246601B1 (en) * | 2000-06-14 | 2001-06-12 | Netlogic Microsystems, Inc. | Method and apparatus for using an inter-row configurable content addressable memory |
US6560670B1 (en) | 2000-06-14 | 2003-05-06 | Netlogic Microsystems, Inc. | Inter-row configurability of content addressable memory |
US6963882B1 (en) * | 2000-10-02 | 2005-11-08 | International Business Machines Corporation | Method and apparatus for processing a list structure |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
KR100413384B1 (ko) * | 2000-10-24 | 2004-01-03 | 주식회사 삼양제넥스 | 옥피로부터 수용성 식이섬유의 제조 방법 |
GB2370380B (en) * | 2000-12-19 | 2003-12-31 | Picochip Designs Ltd | Processor architecture |
US6990555B2 (en) * | 2001-01-09 | 2006-01-24 | Pact Xpp Technologies Ag | Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.) |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US6856992B2 (en) * | 2001-05-15 | 2005-02-15 | Metatomix, Inc. | Methods and apparatus for real-time business visibility using persistent schema-less data storage |
US7890517B2 (en) * | 2001-05-15 | 2011-02-15 | Metatomix, Inc. | Appliance for enterprise information integration and enterprise resource interoperability platform and methods |
US7302440B2 (en) * | 2001-07-27 | 2007-11-27 | Metatomix, Inc. | Methods and apparatus for statistical data analysis and reduction for an enterprise application |
US6925457B2 (en) * | 2001-07-27 | 2005-08-02 | Metatomix, Inc. | Methods and apparatus for querying a relational data store using schema-less queries |
WO2005029365A2 (en) * | 2003-07-07 | 2005-03-31 | Metatomix, Inc. | Surveillance, monitoring and real-time events platform |
US7058637B2 (en) * | 2001-05-15 | 2006-06-06 | Metatomix, Inc. | Methods and apparatus for enterprise application integration |
US20030208499A1 (en) * | 2002-05-03 | 2003-11-06 | David Bigwood | Methods and apparatus for visualizing relationships among triples of resource description framework (RDF) data sets |
AU2002347560A1 (en) | 2001-06-20 | 2003-01-02 | Pact Xpp Technologies Ag | Data processing method |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
AU2003208266A1 (en) | 2002-01-19 | 2003-07-30 | Pact Xpp Technologies Ag | Reconfigurable processor |
AU2003214003A1 (en) | 2002-02-18 | 2003-09-09 | Pact Xpp Technologies Ag | Bus systems and method for reconfiguration |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
WO2004034625A2 (en) * | 2002-10-07 | 2004-04-22 | Metatomix, Inc. | Methods and apparatus for identifying related nodes in a directed graph having named arcs |
US7017017B2 (en) * | 2002-11-08 | 2006-03-21 | Intel Corporation | Memory controllers with interleaved mirrored memory modes |
US7130229B2 (en) | 2002-11-08 | 2006-10-31 | Intel Corporation | Interleaved mirrored memory systems |
EP1676208A2 (de) | 2003-08-28 | 2006-07-05 | PACT XPP Technologies AG | Datenverarbeitungseinrichtung und verfahren |
DE102004013180A1 (de) * | 2004-03-17 | 2005-10-06 | Giesecke & Devrient Gmbh | Speicherbereinigung (Garbage Collection) für Smart Cards |
US7665063B1 (en) * | 2004-05-26 | 2010-02-16 | Pegasystems, Inc. | Integration of declarative rule-based processing with procedural programming |
US8335704B2 (en) * | 2005-01-28 | 2012-12-18 | Pegasystems Inc. | Methods and apparatus for work management and routing |
US7570503B1 (en) | 2005-05-20 | 2009-08-04 | Netlogic Microsystems, Inc. | Ternary content addressable memory (TCAM) cells with low signal line numbers |
WO2007082730A1 (de) | 2006-01-18 | 2007-07-26 | Pact Xpp Technologies Ag | Hardwaredefinitionsverfahren |
US8924335B1 (en) | 2006-03-30 | 2014-12-30 | Pegasystems Inc. | Rule-based user interface conformance methods |
US20090132232A1 (en) * | 2006-03-30 | 2009-05-21 | Pegasystems Inc. | Methods and apparatus for implementing multilingual software applications |
US7827451B2 (en) * | 2006-05-24 | 2010-11-02 | International Business Machines Corporation | Method, system and program product for establishing decimal floating point operands for facilitating testing of decimal floating point instructions |
US8250525B2 (en) | 2007-03-02 | 2012-08-21 | Pegasystems Inc. | Proactive performance management for multi-user enterprise software systems |
US7697444B2 (en) * | 2007-09-07 | 2010-04-13 | Fujitsu Limited | Testing a circuit using a shared bandwidth test bus |
GB2454865B (en) | 2007-11-05 | 2012-06-13 | Picochip Designs Ltd | Power control |
JP4529098B2 (ja) * | 2008-07-29 | 2010-08-25 | ソニー株式会社 | 演算処理装置および方法、並びにプログラム |
US10481878B2 (en) * | 2008-10-09 | 2019-11-19 | Objectstore, Inc. | User interface apparatus and methods |
US8843435B1 (en) | 2009-03-12 | 2014-09-23 | Pegasystems Inc. | Techniques for dynamic data processing |
US8468492B1 (en) | 2009-03-30 | 2013-06-18 | Pegasystems, Inc. | System and method for creation and modification of software applications |
GB2470037B (en) | 2009-05-07 | 2013-07-10 | Picochip Designs Ltd | Methods and devices for reducing interference in an uplink |
GB2470891B (en) | 2009-06-05 | 2013-11-27 | Picochip Designs Ltd | A method and device in a communication network |
GB2470771B (en) | 2009-06-05 | 2012-07-18 | Picochip Designs Ltd | A method and device in a communication network |
US8666720B2 (en) * | 2009-08-04 | 2014-03-04 | Henry Chung-herng Chang | Software extensions to a high level description language simulator to provide infrastructure for analog, mixed-signal, RF modeling and verification |
GB2474071B (en) | 2009-10-05 | 2013-08-07 | Picochip Designs Ltd | Femtocell base station |
GB2482869B (en) | 2010-08-16 | 2013-11-06 | Picochip Designs Ltd | Femtocell access control |
US8880487B1 (en) | 2011-02-18 | 2014-11-04 | Pegasystems Inc. | Systems and methods for distributed rules processing |
GB2489716B (en) | 2011-04-05 | 2015-06-24 | Intel Corp | Multimode base system |
GB2489919B (en) | 2011-04-05 | 2018-02-14 | Intel Corp | Filter |
GB2491098B (en) | 2011-05-16 | 2015-05-20 | Intel Corp | Accessing a base station |
US9195936B1 (en) | 2011-12-30 | 2015-11-24 | Pegasystems Inc. | System and method for updating or modifying an application without manual coding |
JP2013242700A (ja) * | 2012-05-21 | 2013-12-05 | Internatl Business Mach Corp <Ibm> | コード最適化方法、プログラム及びシステム |
US11150721B2 (en) * | 2012-11-07 | 2021-10-19 | Nvidia Corporation | Providing hints to an execution unit to prepare for predicted subsequent arithmetic operations |
US10303881B2 (en) | 2013-02-05 | 2019-05-28 | Hackproof Technologies Inc. | Soft-wired radio (SWR) web machine |
US9519804B2 (en) * | 2013-02-05 | 2016-12-13 | Hackproof Technologies, Inc. | Domain-specific hardwired symbolic machine that validates and maps a symbol |
CN110515658A (zh) * | 2014-07-30 | 2019-11-29 | 莫维迪厄斯有限公司 | 用于管理可变长度指令的方法和设备 |
US10469396B2 (en) | 2014-10-10 | 2019-11-05 | Pegasystems, Inc. | Event processing with enhanced throughput |
WO2017066427A1 (en) | 2015-10-13 | 2017-04-20 | Hackproof Technologies, Inc. | Soft-wired radio (swr) web machine |
US10698599B2 (en) | 2016-06-03 | 2020-06-30 | Pegasystems, Inc. | Connecting graphical shapes using gestures |
US10698647B2 (en) | 2016-07-11 | 2020-06-30 | Pegasystems Inc. | Selective sharing for collaborative application usage |
WO2018015848A2 (en) * | 2016-07-17 | 2018-01-25 | Gsi Technology Inc. | Finding k extreme values in constant processing time |
KR102467698B1 (ko) * | 2016-07-26 | 2022-11-16 | 삼성전자주식회사 | 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법 |
US10956572B2 (en) | 2016-08-22 | 2021-03-23 | Hackproof Technologies Inc. | Domain-specific hardwired web browser machine |
GB2562520A (en) | 2017-05-17 | 2018-11-21 | John Hamlin Derrick | Digital processing connectivity |
US10514914B2 (en) * | 2017-08-29 | 2019-12-24 | Gsi Technology Inc. | Method for min-max computation in associative memory |
US11048488B2 (en) | 2018-08-14 | 2021-06-29 | Pegasystems, Inc. | Software code optimizer and method |
CN110690991B (zh) * | 2019-09-10 | 2021-03-19 | 无锡江南计算技术研究所 | 一种基于逻辑树的无阻塞网络归约计算装置、方法 |
US11567945B1 (en) | 2020-08-27 | 2023-01-31 | Pegasystems Inc. | Customized digital content generation systems and methods |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL272844A (de) * | 1960-12-22 | |||
US3253265A (en) * | 1961-12-29 | 1966-05-24 | Ibm | Associative memory ordered retrieval |
DE1921577B2 (de) * | 1969-04-28 | 1972-04-06 | Nixdorf Computer Ag, 4790 Paderborn | Trommelartige vorrichtung zn buchungs- und schreibautomaten mit greifeinrichtung zum erfassen und einziehen von kontokarten o dgl |
SE374973B (de) * | 1970-02-17 | 1975-03-24 | Western Electric Co | |
US3610967A (en) * | 1970-02-27 | 1971-10-05 | Ibm | Integrated memory cell circuit |
US3634833A (en) * | 1970-03-12 | 1972-01-11 | Texas Instruments Inc | Associative memory circuit |
US4503511A (en) * | 1971-08-31 | 1985-03-05 | Texas Instruments Incorporated | Computing system with multifunctional arithmetic logic unit in single integrated circuit |
US3878513A (en) * | 1972-02-08 | 1975-04-15 | Burroughs Corp | Data processing method and apparatus using occupancy indications to reserve storage space for a stack |
US3953866A (en) * | 1974-05-10 | 1976-04-27 | Signetics Corporation | Cross coupled semiconductor memory cell |
DE2460150C2 (de) * | 1974-12-19 | 1984-07-12 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolitisch integrierbare Speicheranordnung |
GB1540299A (en) * | 1975-02-15 | 1979-02-07 | Mathematik Datenverarbeitung G | Computer employing reduction language |
FR2337398A1 (fr) * | 1975-12-30 | 1977-07-29 | Ibm France | Dispositif d'ecriture rapide pour cellules de memoire |
DE3105503A1 (de) * | 1981-02-14 | 1982-09-02 | Brown, Boveri & Cie Ag, 6800 Mannheim | Assoziativer zugriffsspeicher |
EP0069525B1 (de) * | 1981-06-30 | 1986-04-16 | Fujitsu Limited | Datenverarbeitungssystem |
US4502118A (en) * | 1981-07-07 | 1985-02-26 | Burroughs Corporation | Concurrent network of reduction processors for executing programs stored as treelike graphs employing variable-free applicative language codes |
US4447875A (en) * | 1981-07-07 | 1984-05-08 | Burroughs Corporation | Reduction processor for executing programs stored as treelike graphs employing variable-free applicative language codes |
JPS58147889A (ja) * | 1982-02-26 | 1983-09-02 | Mitsubishi Electric Corp | 半導体装置 |
US4709327A (en) * | 1983-05-31 | 1987-11-24 | Hillis W Daniel | Parallel processor/memory circuit |
DE3335423A1 (de) * | 1983-09-29 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Schaltung zur spannungsvervielfachung |
US4615003A (en) * | 1984-06-05 | 1986-09-30 | Burroughs Corporation | Condition concentrator and control store for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US4644464A (en) * | 1984-06-05 | 1987-02-17 | Burroughs Corporation | Graph manager for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US4654780A (en) * | 1984-06-05 | 1987-03-31 | Burroughs Corporation | Parallel register transfer mechanism for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US4785393A (en) * | 1984-07-09 | 1988-11-15 | Advanced Micro Devices, Inc. | 32-Bit extended function arithmetic-logic unit on a single chip |
US4734848A (en) * | 1984-07-17 | 1988-03-29 | Hitachi, Ltd. | Combination reduction processing method and apparatus |
JPS61107596A (ja) * | 1984-10-31 | 1986-05-26 | Nec Corp | 連想記憶装置 |
US4616315A (en) * | 1985-01-11 | 1986-10-07 | Burroughs Corporation | System memory for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US4598361A (en) * | 1985-01-11 | 1986-07-01 | Burroughs Corporation | Allocator for a reduction processor evaluating programs stored as binary directed graphs employing variable-free applicative language codes |
US5173872A (en) * | 1985-06-13 | 1992-12-22 | Intel Corporation | Content addressable memory for microprocessor system |
US5021945A (en) * | 1985-10-31 | 1991-06-04 | Mcc Development, Ltd. | Parallel processor system for processing natural concurrencies and method therefor |
US4847755A (en) * | 1985-10-31 | 1989-07-11 | Mcc Development, Ltd. | Parallel processing method and apparatus for increasing processing throughout by parallel processing low level instructions having natural concurrencies |
US4777622A (en) * | 1985-11-26 | 1988-10-11 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. | Associative data storage system |
JPS62134890A (ja) * | 1985-12-05 | 1987-06-17 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
EP0227348A3 (de) * | 1985-12-11 | 1991-09-25 | Advanced Micro Devices, Inc. | Inhaltsadressierbare Speicherschaltung und Verfahren |
JPH0810553B2 (ja) * | 1986-06-13 | 1996-01-31 | 松下電器産業株式会社 | 記憶回路 |
GB2211638A (en) * | 1987-10-27 | 1989-07-05 | Ibm | Simd array processor |
US4922413A (en) * | 1987-03-24 | 1990-05-01 | Center For Innovative Technology | Method for concurrent execution of primitive operations by dynamically assigning operations based upon computational marked graph and availability of data |
GB8718056D0 (en) * | 1987-07-30 | 1987-09-03 | Int Computers Ltd | Data processing system |
JPH01223697A (ja) * | 1988-03-01 | 1989-09-06 | Mitsubishi Electric Corp | 内容番地付け記憶装置 |
US4890260A (en) * | 1988-05-11 | 1989-12-26 | Advanced Micro Devices | Content addressable memory array with maskable and resettable bits |
US4928260A (en) * | 1988-05-11 | 1990-05-22 | Advanced Micro Devices, Inc. | Content addressable memory array with priority encoder |
US5099450A (en) * | 1988-09-22 | 1992-03-24 | Syracuse University | Computer for reducing lambda calculus expressions employing variable containing applicative language code |
JPH02187993A (ja) * | 1989-01-13 | 1990-07-24 | Mitsubishi Electric Corp | 連想メモリ装置 |
GB8901924D0 (en) * | 1989-01-28 | 1989-03-15 | Int Computers Ltd | Data processing system |
KR910009445B1 (ko) * | 1989-02-02 | 1991-11-16 | 정호선 | 신경회로망을 이용한 연상메모리(Associative memory) |
US5072422A (en) * | 1989-05-15 | 1991-12-10 | E-Systems, Inc. | Content-addressed memory system with word cells having select and match bits |
US5175843A (en) * | 1989-10-30 | 1992-12-29 | General Electric Company | Computer-aided design method for restructuring computational networks to minimize shimming delays |
US5201056A (en) * | 1990-05-02 | 1993-04-06 | Motorola, Inc. | RISC microprocessor architecture with multi-bit tag extended instructions for selectively attaching tag from either instruction or input data to arithmetic operation output |
US5014195A (en) * | 1990-05-10 | 1991-05-07 | Digital Equipment Corporation, Inc. | Configurable set associative cache with decoded data element enable lines |
-
1990
- 1990-08-02 SE SE9002558A patent/SE9002558D0/xx unknown
-
1991
- 1991-08-01 KR KR1019930700295A patent/KR930701818A/ko not_active Application Discontinuation
- 1991-08-01 JP JP91514005A patent/JPH05508725A/ja active Pending
- 1991-08-01 JP JP91513501A patent/JPH05508952A/ja active Pending
- 1991-08-01 DE DE69101640T patent/DE69101640T2/de not_active Expired - Fee Related
- 1991-08-01 CA CA002088577A patent/CA2088577A1/en not_active Abandoned
- 1991-08-01 EP EP91914583A patent/EP0541682B1/de not_active Expired - Lifetime
- 1991-08-01 AU AU83331/91A patent/AU8333191A/en not_active Abandoned
- 1991-08-01 CA CA002086592A patent/CA2086592A1/en not_active Abandoned
- 1991-08-01 IL IL99051A patent/IL99051A0/xx unknown
- 1991-08-01 DE DE69107460T patent/DE69107460T2/de not_active Expired - Fee Related
- 1991-08-01 AU AU83902/91A patent/AU8390291A/en not_active Abandoned
- 1991-08-01 CA CA002087022A patent/CA2087022A1/en not_active Abandoned
- 1991-08-01 SK SK402592A patent/SK402592A3/sk unknown
- 1991-08-01 JP JP91513499A patent/JPH05508729A/ja active Pending
- 1991-08-01 WO PCT/SE1991/000516 patent/WO1992002876A1/en not_active Application Discontinuation
- 1991-08-01 WO PCT/SE1991/000512 patent/WO1992002933A1/en not_active Application Discontinuation
- 1991-08-01 WO PCT/SE1991/000517 patent/WO1992002877A1/en not_active Application Discontinuation
- 1991-08-01 EP EP91914521A patent/EP0541678B1/de not_active Expired - Lifetime
- 1991-08-01 WO PCT/SE1991/000514 patent/WO1992002874A1/en active IP Right Grant
- 1991-08-01 IL IL99053A patent/IL99053A0/xx unknown
- 1991-08-01 SK SK3913-92A patent/SK391392A3/sk unknown
- 1991-08-01 JP JP91513503A patent/JPH05508723A/ja active Pending
- 1991-08-01 IL IL9905291A patent/IL99052A/en not_active IP Right Cessation
- 1991-08-01 AT AT91914596T patent/ATE104084T1/de not_active IP Right Cessation
- 1991-08-01 IL IL9905591A patent/IL99055A/en unknown
- 1991-08-01 DE DE69101242T patent/DE69101242T2/de not_active Expired - Fee Related
- 1991-08-01 AU AU83250/91A patent/AU654149B2/en not_active Expired - Fee Related
- 1991-08-01 IL IL99054A patent/IL99054A0/xx unknown
- 1991-08-01 ES ES91914596T patent/ES2051129T3/es not_active Expired - Lifetime
- 1991-08-01 DE DE69102065T patent/DE69102065T2/de not_active Expired - Fee Related
- 1991-08-01 CA CA002087023A patent/CA2087023A1/en not_active Abandoned
- 1991-08-01 WO PCT/SE1991/000513 patent/WO1992002932A1/en active IP Right Grant
- 1991-08-01 JP JP91513502A patent/JPH05508722A/ja active Pending
- 1991-08-01 DE DE69106369T patent/DE69106369D1/de not_active Expired - Lifetime
- 1991-08-01 ES ES91914586T patent/ES2050545T3/es not_active Expired - Lifetime
- 1991-08-01 AU AU83329/91A patent/AU8332991A/en not_active Abandoned
- 1991-08-01 HU HU93263A patent/HUT63710A/hu unknown
- 1991-08-01 CA CA002086591A patent/CA2086591A1/en not_active Abandoned
- 1991-08-01 EP EP91914592A patent/EP0548094A1/de not_active Withdrawn
- 1991-08-01 AT AT91914583T patent/ATE116455T1/de not_active IP Right Cessation
- 1991-08-01 AT AT91914586T patent/ATE101933T1/de not_active IP Right Cessation
- 1991-08-01 CA CA002086539A patent/CA2086539A1/en not_active Abandoned
- 1991-08-01 ES ES91914521T patent/ES2056655T3/es not_active Expired - Lifetime
- 1991-08-01 AU AU83316/91A patent/AU8331691A/en not_active Abandoned
- 1991-08-01 EP EP91914596A patent/EP0541684B1/de not_active Expired - Lifetime
- 1991-08-01 EP EP91914604A patent/EP0541685B1/de not_active Expired - Lifetime
- 1991-08-01 RO RO93-00112A patent/RO109487B1/ro unknown
- 1991-08-01 AT AT91914604T patent/ATE118640T1/de not_active IP Right Cessation
- 1991-08-01 EP EP91914586A patent/EP0541683B1/de not_active Expired - Lifetime
- 1991-08-01 HU HU93175A patent/HUT63505A/hu unknown
- 1991-08-01 JP JP91513500A patent/JPH05508730A/ja active Pending
- 1991-08-01 AU AU83312/91A patent/AU654295B2/en not_active Expired - Fee Related
- 1991-08-01 IL IL9905691A patent/IL99056A/en not_active IP Right Cessation
- 1991-08-01 WO PCT/SE1991/000515 patent/WO1992002875A1/en active IP Right Grant
- 1991-08-01 HU HU9204177A patent/HU9204177D0/hu unknown
- 1991-08-01 AT AT91914521T patent/ATE105952T1/de not_active IP Right Cessation
- 1991-08-02 CN CN91105272A patent/CN1059413A/zh active Pending
- 1991-08-02 CN CN91105268A patent/CN1030018C/zh not_active Expired - Fee Related
- 1991-08-02 ZA ZA916119A patent/ZA916119B/xx unknown
- 1991-08-02 US US07/739,532 patent/US5379387A/en not_active Expired - Fee Related
- 1991-08-02 CN CN91105946A patent/CN1062426A/zh active Pending
- 1991-08-02 ZA ZA916120A patent/ZA916120B/xx unknown
- 1991-08-02 ZA ZA916118A patent/ZA916118B/xx unknown
- 1991-08-02 US US07/739,541 patent/US5325501A/en not_active Expired - Fee Related
- 1991-08-02 NZ NZ239240A patent/NZ239240A/en unknown
- 1991-08-02 ZA ZA916123A patent/ZA916123B/xx unknown
- 1991-08-02 ZA ZA916121A patent/ZA916121B/xx unknown
- 1991-08-02 ZA ZA916116A patent/ZA916116B/xx unknown
- 1991-08-02 CN CN91108655A patent/CN1027198C/zh not_active Expired - Fee Related
- 1991-08-02 CN CN91108565A patent/CN1030019C/zh not_active Expired - Fee Related
- 1991-08-02 US US07/739,535 patent/US5241491A/en not_active Expired - Fee Related
- 1991-08-02 CN CN91105274A patent/CN1059225A/zh active Pending
- 1991-08-02 NZ NZ239242A patent/NZ239242A/en unknown
- 1991-08-02 US US07/739,555 patent/US5239502A/en not_active Expired - Fee Related
- 1991-08-02 NZ NZ239239A patent/NZ239239A/xx unknown
- 1991-08-06 TW TW080106184A patent/TW215960B/zh active
- 1991-08-06 TW TW080106172A patent/TW215959B/zh active
- 1991-08-06 TW TW080106169A patent/TW215483B/zh active
- 1991-08-06 TW TW080106185A patent/TW199926B/zh active
- 1991-08-06 TW TW080106170A patent/TW199213B/zh active
-
1993
- 1993-01-28 NO NO93930302A patent/NO930302L/no unknown
- 1993-01-28 NO NO93930301A patent/NO930301L/no unknown
- 1993-01-28 NO NO93930303A patent/NO930303L/no unknown
- 1993-02-01 BG BG097381A patent/BG97381A/bg unknown
- 1993-02-01 FI FI930434A patent/FI930434A/fi not_active Application Discontinuation
- 1993-02-01 FI FI930433A patent/FI930433A/fi not_active Application Discontinuation
- 1993-02-01 FI FI930435A patent/FI930435A/fi not_active Application Discontinuation
- 1993-02-02 BG BG097386A patent/BG97386A/bg unknown
- 1993-02-02 BG BG097385A patent/BG97385A/bg unknown
- 1993-03-05 LT LTIP379A patent/LTIP379A/xx unknown
- 1993-03-05 LT LTIP384A patent/LTIP384A/xx unknown
- 1993-03-05 LT LTIP382A patent/LTIP382A/xx unknown
- 1993-03-05 LT LTIP380A patent/LTIP380A/xx unknown
- 1993-03-05 LT LTIP381A patent/LTIP381A/xx unknown
- 1993-03-05 LT LTIP385A patent/LTIP385A/xx unknown
-
1994
- 1994-03-14 US US08/212,566 patent/US5555434A/en not_active Expired - Fee Related
- 1994-09-27 US US08/314,404 patent/US5437049A/en not_active Expired - Fee Related
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69101640T2 (de) | Binäre speicherzelle. | |
DE69024773T2 (de) | Halbleiterspeicherschaltungsanordnung | |
DE3688696T2 (de) | Leseverstaerker fuer einen nichtfluechtigen speicher. | |
DE3841944C2 (de) | ||
DE2723821C2 (de) | Programmierbare logische Anordnung | |
DE3688933T2 (de) | Speichervorrichtung. | |
DE69127320T2 (de) | Integrierte Schaltkreise mit lokaler Bedingungskompensation | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE10219649C1 (de) | Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle | |
DE69516761T2 (de) | Programmierbare hoch-geschwindigkeits schaltungsarchitektur mit geringem leistungs verbrauch | |
EP0104442A2 (de) | Monolithisch integrierte digitale Halbleiterschaltung | |
DE2925925C2 (de) | Informationsspeicher | |
DE3942386A1 (de) | Zeitgabeschaltung fuer einen halbleiterspeicher | |
DE2610881C2 (de) | Schneller Assoziativ-Speicher | |
DE69909202T2 (de) | Anordnung und Verfahren für statischen RAMspeicher | |
DE3432799A1 (de) | Dynamische halbleiterspeicheranordnung mit geringerem energieverbrauch beim internen regenerationsbetrieb | |
DE4138102A1 (de) | Halbleiterspeichereinrichtung mit zwei speicherfeldern, zwischen denen eine uebertragung und entgegennahme von daten ausgefuehrt wird | |
DE3781336T2 (de) | Rom-datenspeicherzelle mit einem mehrfachen zustand. | |
DE3686090T2 (de) | Nmos-datenspeicherzelle und schieberegister. | |
DE1966852A1 (de) | Speichereinheit mit einer kapazitiven speichereinrichtung | |
EP0078335B1 (de) | Verfahren zum Lesen eines Halbleiterspeichers | |
DE2360378B2 (de) | Speicherzelle | |
DE2748571C3 (de) | Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen | |
DE69219383T2 (de) | Zwei-Tor-integrierte Halbleiterspeicherschaltung | |
DE1295656B (de) | Assoziativer Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |