DE2748571C3 - Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen - Google Patents
Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl SpeicherzellenInfo
- Publication number
- DE2748571C3 DE2748571C3 DE2748571A DE2748571A DE2748571C3 DE 2748571 C3 DE2748571 C3 DE 2748571C3 DE 2748571 A DE2748571 A DE 2748571A DE 2748571 A DE2748571 A DE 2748571A DE 2748571 C3 DE2748571 C3 DE 2748571C3
- Authority
- DE
- Germany
- Prior art keywords
- memory
- field effect
- transistors
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
π Die Erfindung betrifft eine Speicherabfragesteuerschaltung
zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen, die jeweils einen
Feldeffekttransistor mit einer isolierten Steuerelektrode und veränderlichem Schwellwert (Speicherzellen-Feldeffekttransistor)
aufweisen, mit welchem ein weiterer Feldeffekttransistor in Reihe geschaltet ist, der im
Falle seiner Einschaltung, die durch eine an seine Steuerelektrode anlegbare Steuerspannung herbeiführbar
ist, einen über den Speicherzellen-Feldeffekttransistor führenden Stromweg zur Abfühlung der Leitfähigkeit
des Speicherzellen-Feldeffekttransistors schließt.
Feldeffekttransistoren oder FET'en mit veränderlichem Schwellenwert, welche Speicherkenndaten anzei-
in gen, sind bekannt (US-PS 35 08 211), sie werden als
Speicherelemente verwendet. Ein herkömmliches Speicherelement weist einen Feldeffekttransistor mit
isolierter Steuerelektrode und veränderlichem Schwellenwert auf, dessen Leitungs- oder Einsatzschwellen-
(5 wert elektrisch veränderlich ist, indem eine binäre
Schreibspannung zwischen die Steuerelektrode und das Substrat bzw. den Träger angelegt wird, die über eine
vorbestimmte Größe hinausgeht. Die Polarität der Schreibspannung legt die Richtung fest, in welcher der
4i) Schwellenwert geändert wird. Nachdem eine feste
Abfragespannung mit einem Wert, der zwischen den binären Leitungs- oder Einsatzschwellenwerten
liegt, an die Steuerelektrode angelegt ist, wird der binäre Zustand des Speicherelementes abgefühlt.
4ί Durch das Fühlen der Größe des von der Quelle zur
Senke fließenden Stroms wird der Zustand des Speicherelementes bestimmt. Herkömmliche Transistorspeicherelemente
mit veränderlichem Schwellenwert sind mit Hilfe von Herstellungsverfahren für
"■o mikroelektronische integrierte Schaltungen hergestellt
worden, um sie dadurch besser für Digitalrechner verwenden zu können.
Ein digitaler Speicher mit einer Anordnung von Feldeffekttransistoren mit einer isolierten Steuerelek-
r>> trode und veränderlichem Schwellenwert ist in der
US-PS 39 06 461 beschrieben. Bei solchen Speichern ist die Größe der Abfragespannung so gewählt,
daß sie klein ist und nicht ausreicht, um den vorher bestehenden Leitungs- oder Einsatzschwellenwert we-
M) sentlich zu ändern, so daß im wesentlichen ein
zerstörungsfreies Auslesen erreicht ist. Jedoch muß in Rechnersystemen ein Abfragen des Speichertransistors
mehrere Millionen Mal vor dem Einführen eines neuen Schrcibsignals durchgeführt werden, welches
tv> dann den Spcicherschwellcnwert von neuem wiederherstellen
würde. Bei den herkömmlichen Systemen kann die Störspannung, die als l'olgc der
Lesespannung erzeugt ist, obwohl sie über verhalt-
nismäßig wenige Lesezykien klein ist, möglicherweise
den Speicher der Einrichtung zerstören, bevor ein neuer Schreibzyklus angelegt werden kann.
Ferner ändert sich während einer Lesespannungsabfrage der Speichereinrichtung die Störspannung in der
Größe und Polarität als Funktion der Schwellenwertspannung der Speichereinrichtung, welche wiederum
durch die Störspannung gestört wird. Folglich ist es äußerst schwierig, die Abfragezyklus-Lebensdauer der
Speichereinrichtung abzuschätzen oder zu berechnen, ohne die Einrichtung tatsächlich abzufragen, bis ihr
Speicher zerstört ist. Ferner hängt die Speicherungsfähigkeit der herkömmlichen Speichereinrichtungen auch
von der eigenen Beschaffenheit und Güte der Einrichtung sowie von dem Abfrageschema ab, das
verwendet wird, um die Daten der Einrichtung zu fühlen. Durch herkömmliche Fühlschemen, die verwendet
werden, um den Binärwert der Speicherzellen zu bestimmen, wird auch ein zusätzliches Störpotential an
die Speichereinrichtung angelegt, welches die Speicherlebensdauer der Einrichtung mindert.
Es ist Aufgabe der Erfindung, eine Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen zu schaffen,
welche gültige Daten auch nach einer verhältnismäßig großen Anzahl von Abfragezyklen liefert.
Gemäß der Erfindung wird dies bei einer Speicherabfragesteuerschaltung
der eingangs erwähnten Art dadurch erreicht, daß der weitere Feldeffekttransistor
als Konstantstrom-Feldeffekttransistor betrieben ist. Die Steuerspannung der Steuerspannungsquelle nimmt
direkt proportional zu Änderungen der Schwellenspannung des Konstantstrom-Feldeffekttransistors zu ode~
ab, so daß vom Speicherzellen-Feldeffekttransistor ein Abfragesignal mit konstantem Strom erzeugt wird. Die
Schwierigkeiten beim Abfragen von Speicherschaltungen werden vermieden, indem das Störpotential, das an
einen Speichertransistor während eines Abfragevorganges anliegt, wesentlich vermindert wird, was zu
einer wesentlich höheren Lebensdauer der gespeicherten Daten führt.
Die Speicherzelle schafft als Ausgang einen Spannungspegel, welcher den Datenzustand der gespeicherten
Information der Speichereinrichtung oder der Differentialspeicherzelle anzeigt. Die Speicherabfragesteuerschaltung
weist einen Steuereingang hoher Impedanz als Verbindung zu dem SpC'Chertransistor oder
Differentialtransistoren auf, um irgendeine Rückkopplung an der Speichereinrichtung zu beseitigen und um
das Störpotential, das an die isolierte Steuerelektrode des Speichertransistors angelegt ist, zu vermindern, wodurch
die Abfragelebensdauer des Speichertransistors erhöht wird. Die Speicherabfragesteuerschallung kann
mit einem Speichertransistor mit veränderlichem Schwellenwert verbunden werden, welcher seinerseits,
wie oben beschrieben, mit einer Konstantstrom-Abfrageschaltung verbunden ist, um das gesamte Störpotential,
das an die Speichereinrichtung angelegt wird, derart zu verringern und herabzusetzen, daß die Abfragelebensdauer
der Speichereinrichtung gegenüber der Lebensdauer von Speichereinrichtung der herkömmlichen
Abfrage- und Fühlschaltungen erheblich erhöht werden kann.
Gemäß der Erfindung ist somit eine im wesentlichen
zerstörungsfreie Abfrage einer Speicherschaltung mit einem P-Kanal-Feldeffckltransistor mit isolierter
Steuerelektrode und veränderlichem Schwellenwert geschaffen. Die Speicherabfragcsteuerschaltung
schafft einen konstanten Strom zur Abfrage des Speicherzellentransistors, io daß die Störspannung (die
Spannung, die an die isolierte Steuerelektrode des Speichertransistors während des Abfragevorgasigs
angelegt ist) auf ein Minimum herabgesetzt und eine ο Funktion des Stroms und der Verstärkung der
Speicherzelleneinrichtung und nicht der Schwellenspannung der Speichereinrichtung ist. Die Störspannung ist
ohne weiteres berechenbar und ist für alle Abfragevorgänge konstant gehalten, so daß infolgedessen die
ι» maximale Anzahl von Abfragungen der Speicherzelle
berechnet werden kann, bevor die Störspannung den Speicherschwellenwert der Speicherzelle zerstört. Ein
erneutes Einschreiben der Daten in die Speicherzelle wird durchgeführt, bevor der Speicherschwellenwert
zerstört ist. Außerdem ist eine Abfrageschaltung vorgesehen, um die Speicherdaten der Speicherzelle zu
fühlen, ohne daß ein zusätzliches Störpotential an die Einrichtung angelegt wird.
Nachfolgend wird die Erfindung anhand von bevorzugten Au£führungsformen unter Bezugnahme auf die
Zeichnungen im einzelnen erläutei i. Es zeigen:
F i g. 1 eine schematische Darstellung einer Speicherabfragesteuerschaltung
gemäß der Erfindung,
F i g. 2 eine schematische Darstellung der Lese/ Halteschaltung und
F i g. 3 Steuerungsdiagramme, die zur Erläuterung der
Arbeitsweise der Speicherabfrageschaltung sowie der Lese/Halte-Schaltung nach der Erfindung vorgesehen
sind.
jo In Fig. 1, in welcher eine bevorzugte Ausführungsform einer Speicherabfragesteuerschaltung 10 der Erfindung
dargestellt is'., weist ein Feldeffekttransistor 12 mit isolierter Steuerelektrode und veränderlichem
Schwellenwert, dessen Quellenelektrode durch eine
j-, Leitung 16 mit der Senkenelektrode eines Feldeffekttransistors
14 mil festem Schwellenwert verbunden ist, einen Ausgangsanschluß 18 auf, der mit der Leitung 16
verbunden ist. Die Senken- und Steuerelektroden des Speichertransistors 12 mit veränderlichem Schwellen-
■lo wert sind mit Anschlüssen 54 bzw. 56 für Lese- und
Schreiboperationen an dem Transistor 12 verbunden, wobei die Leseoperation gemäß der Erfindung unten
beschrieben wird. Der Feldeffekttransistor 14 mit festem Schwellenwert hat eine geerdete Quellenelek-
■Γ) trode, und seine Steuerelektrode ist über eine Leitung
21 mit einer Steuerschaltung 20 verbunden, welche die Steuerspannungen des Transistors 14 steuert.
Wie in Fig. 1 dargestellt, weist die Steuerschaltung 20
eine Anzahl Gleichstromanschlüsse 22 und 24 sowie
-■o Steueranschlüsse 26 (R W) und 28 (SB) auf. Ein
Feldeffekttransistor (FET) 30, dessen Senken- und Steuerelektroden miteinander und mit dem GleL'hstromanschluß
22 verbunden sind, ist durch seine Quellenelektrode durch eine Leitung 34 mit den
»ι Senken- und Steuerelektroden des Feldeffekttransistors
(FET)32 verbunden. Die Quellenelektrode des FET's 32 ist geerdet. Darüber hinaus ist ein FET 36, dessen
Senken- und Steuerelektroden miteinander und mit dem GleichstromanscHuß 24 verbunden sind, durch seine
ho Quellenelektrode mit den Senkenelektroden eines
Feldeffekttransistor-(FET-)Paares 38 verbunden. Das FET-Paar 38 weist ein Paar Steuere'eklroden und
geerdete Quellenelektroden auf. Eine Steuerelektrode des FET-Paares 38 ist über eine Leitung 42 mit der
hi Leitung 34 verbui ^en, wodurch dann die Feldeffekttransistoren
30 und 32 mit den FET'en 38 und 36 verbunden sind. Die andere Steuerelektrode des
FET-Paares 38 ist über eine Leitung 44 mit einem
NAND-Glied 46 verbunden, dessen F'ngangsanschlüsse 48 und 50 mil den Steueransehlüssen 26 bzw. 28
verbunden sind.
Wie in I' i g. I dargestellt, weist die Steucischal
lung 20 der Erfindung eine An/iihl Feldeffekttransistoren
(FEiTe η) mit festem Schwellenwert auf. um ein transistorisiertes .Speicherchip bzw. -plättchen
zu erreichen und zu schaffen, das vollständig aus Einrichtungen besteht, die mit denselben Mikroschallungs-Herstellungsverfahren
verträglich sind, die für das Speicherelement 12 erforderlich sind, und um ein
Konstanlstrom-Abfragesigriiil /ti schaffen, wie nachstehend
noch beschrieben wird.
In der bevorzugten Ausführungsform der Speicher·
abfragesleuerschaltung 10 gemäß der Erfindung, wie sie
in Γ i g. I dargestellt ist. wird die Konsianlslrombedingung
dadurch bewirkt, daß sowohl tier Speichertransistör
12 als auch der Transistor 14 mit festem Schwellen
) uOiriOi/üi'i Vvir'u. ι >«t S
heißt, wenn eine erste Versorgungsspanniing ^l'/i/^mit
konstantem Strom an die Anschlüsse 22, 56 und 54 angelegt wird, wird eine zweite Versorgungsspannung
( Vrr) mit konstantem Strom an den Anschluß 24
angelegt, und wenn eine Stetieispannung ( VV,) an den
Transistor 14 mit festem Schwellenwert angelegt wird,
werden die Alisgangsspannung ( V1n<i) des Speichertransistors
12 und die Störspannung (Vpis). welche den
Leitungs- bzw. Finsatzschwellenwert des Speichertransistors
12 beeinflußt, durch die folgenden Gleichungen beschrieben:
I(\.\7I = Κ]}
— Viii
|i)- = Kit
i, — V'i,,):
wobei Vj die Schwcllenwertspanniing der Transistoren
ist. K die Verstärkung der Transistoren ist und die Indizes 12 und 14 die entsprechenden F;F.T'en angeben.
Durch Zusammenfassen und Umstellen der Ausdrücke ergibt sich:
Im ι = '/.;» - l'i,.. - Ku K1,{I1, I >,J 12)
und
l'/l/.V = 'nP,:
7,:
Infolgedessen ergibt sich durch Einsetzen der Gleichung 2 in den entsprechenden Ausdruck der
Gleichung 3 folgendes:
OiS1,
Gleichung 4 zeigt, daß die Störspannung (V»/.*,,) des
Speichertransistors 12 eine Funktion des Verstärkungsverhältnisses
(K\*IKu) des Transistors 14 mit festem
Schwellenwert zu dem Speichenransistor 12 und der
»Anschalt-Spannung« (VV,- VV14) des Transistors 14
mit festem Schwellenwert ist. wobei das Verstärkungsverhältnis (KxJKn) durch die Abmessungen der
Abdeckschablonen festgelegt ist. die beim Herstellen des transistorisierten Speicherchips verwendet werden.
Um sicherzustellen, daß die Ausgangsspannung (Von)
des Speichertransistors 12 eine richtige und genaue Darstellung des Speichertransistor-Schwellenwerts ist,
muß ferner eine Speicherabfrage mit einem konstanten Strom durchgeführt werden, (edoch kann der Transistor
14. obwohl er einer mit festem Schwellenwert ist. Veränderungen in seiner Schwellenspannung (VYn) a's
Funktion von Veränderungen während der Herstellung, von Temperatur- und Bestrahlungs-F.inflüssen erfahren,
welche die »Anschalt-Spannung« (Vi,■■- VV11) und
folglich die Störspannung (Vmsu) ändern würden.
Infolgedessen muß die Steuerspannung ( VV,) irgendwelche Veränderungen in der Schwellenspannung ausgleichen,
um den FET 14 mit einer festen »Ansteuer- bzw. Anschalt-Spannung zu betreiben und um sicherzustellen,
daß die Ausgangsspannung ( Vorn) eine richtige und
genaue Darstellung des Schwellenwertes (hoch oder niedrig) der Speichereinrichtung ist
In der bevorzugten Ausführungsform der Erfindung sind die Steuerschaltung 20 und insbesondere die
Transistoren .30 und 32 vorgesehen, um über eine Leitung 42 eine feste Bezugsspannung an der Steuerelektrode
des Transistorpaars 38 zu schaffen. Das heißl. durch Gleichsetzen des Stroms durch die Transistoren
30und 32ergibt sich:
l,„. - X'rJ1 =
'τ
τ,
und wenn die Schaltung in Fig. I als ein einzelnes Chip
oder Plattchen hergestellt wird, so daß die Schwellenspannungcn
( Vr) gleich sind und die Verstärkungen (K) der Transistoren 30 und 32 gleich ausgelegt sind, läßt
sich die 'Gleichung 5 zurückführen auf:
Die Bezugsspannung an der Steuerelektrode des Transistors 38 ist unabhängig von Herstellungs-Schwankungen
und ist durch die Versorgutigsspannung ( Vin-!\ festgelegt. Infolgedessen ist die Arbeitsweise der
Transistoren 36 und 38, welche als ein Inverter mit (VV,,,,) als deren Eingangsspannung geschaltet sind,
folgende:
und wenn die Schwellenspannungen der Transistoren 36 und 38 gleich sind und das Verstärkungsverhältnis
(Km/Kit) so ausgebildet ist, um eine Verstärkung zu
schaffen, die gleich 4 ist, läßt sich die Spannung VV,
zurückführen auf:
= *TU
Folglich zeigt Gleichung 8, daß die Ausgangsspannung (Van) der Stromquellen-Steuerschaltung 20 einen
festen »Ansteuer«-Anteil für den Transistor 14 schafft,
welcher gleich (Vrr-vdd) ist, wenn die festen Schwellenspannungen
Vt der FET'en 14, 36 und 38 auf dem Chip gleich VCl4 sind und Änderungen in der
Schwellenspannung Vr14 ausgleichen. Eine Zunahme in
der Schwellenspannung (Vt14) des Transistors 14 führt
zu einer entsprechend gleichen Zunahme der Ausgangsspannung (Vg14) in Gleichung 8, um auf diese Weise
einen festen »Ansteuer- bzw. Anschalt«-Anteil (VRR- Von) und ein Konstantstrom-Abfragesignal in
dem Transistor 12 aufrechtzuerhalten.
Die Ausgangsspannung des Speichertransistors 12 ist, wie in der bevorzugten Ausführungsform dargestellt.
gleich der Schwcllcnspiinnung der .Speichereinrichtung
plus der Spannung, die erforderlich ist, um den AbfrageMrom durch tue Hinrichtung aufrecht zu
erhallen. Die G;<ißc des l-'iihlstroms wird durch die
geforderte, vorübergehende Leistung sowie durch die (ilcichslromkenndaten der Speichereinrichtung festgelegt,
wobei die Spannung, die erforderlich ist, um diesen Fühl'.* oni aufrecht /u erhalten, durch die F-'orm der
Abdeckmaske der Hinrichtung gegeben ist.
In F i g. 2 weist eine bevorzugte Ausführungsform
einer Lese/l lalteschaltung 60 eine llalt'^chaltung 62
mit einer Anzahl Feldeffekttransistoren 64, 66 und 68, 70 mit festem Schwellenwert auf. die gekreuzt miteinander
νcrbiuulcn ',ine!, wobei die Steuerelektrode!! der
Feldeffekttransistoren 66 und 70 mit I eldeffektlransl·
stören 72 bzw. 74 mit festem .Schwellenwert verbunden
sind, deren Steuerelektrode!! miteinander verbunden
sind.
Πι·; v'.'rbur!'.!'.'1!1.'" ^irni-rrlekimdrii der Feldeffekttransistoren 72 und 74 sind über cmc Leitung 76 mit
einem Inverter 78 und einem Datensperr-f/J/.^Steuereingang
80 verbunden. Die Feldeffekttransistoren 66 und 70 sind jeweils parallel zu einem Feldeffekttransistor
82 bzw. 84 mit festem Schwellenwert geschaltet. Die Steuerelektrode!! der Feldeffekttransistoren 82 und
84 sind mit Hingangsanschlüsscn 86 bzw. 88 verbunden, an welchen der Ausgang von Speichertransistoren
angekoppelt werden kann, wie nachstehend noch beschrieben wird, um einen Ansteuercingang hoher
Impedanz an der Halteschaltung 62 zu schaffen. Außerdem lind die Quellenelektrode!! der Transistoren 66,
70, 72. 74, 82 und 84 geerdet. Die Lesc/Halteschaltung
60 gemäß der F.rfindung weist ferner einen Anschluß 90 für eine Gleichstromversorgung (Von).
Sperrschaltungs-Ausgangsanschlüsse 92 und 94 sowie »Bootslrap-Schaltungcn« 96 und 96' auf. Die »Bootstrap-Sehaltungen«
% und 96', welche das Schalten der Halteschaltung 62 beschleunigen, verbinden die Halteschaltung
62 über eine leitung 98 mit dem Gleichstromanschluß
90 und über eine Leitung 102 mit einem Stromversorgungs-'P.S-JStcuereingang
100 Mil den Ausgangsanschlüssen 92, 94 ist die Steuerelektrode eines
Feldeffekttransistors 104 bzw. 106 mil festem Schwellenwert
verbunden. Die Senkcnelektroden der Transistoren 104 und 106 sind jeweils mit dem Anschluß 90 und
der zugeordneten Gleichstromversorgung ( Vpp) verbunden,
während die Quellenelektroden jeweils über die Senkenelektrode eines zwischengeschalteten Feldeffekttransistors
108 bzw. 110 mit festem Schwellenwert mit Erde verbunden sind. Das heißt, die Quellenelektroden
der FET'en 108 und HO sind geerdet und ihre Steuerelektroden sind miteinander verbunden und
helfen mit bei einer gleichzeitigen Anpassung der kapazitiven Belastung an den Ausgangsanschlüssen 92
und 94. um zu verhindern, daß sich eine bevorzugte Schaltrichtung der Sperrschaltung 62 entwickelt.
Ein Anschluß 112. der zwischen die Quellen- und Senkenelektroden der Transistoren 104 bzw. 106
geschaltet ist. verbindet den Ausgang 92 über eine Leitung 116 und über einen Ausgangspuffer 114 mit
einem Ausgangsanschluß (DO) 113. Der Ausgangspuffer
114 weist ein Paar Transistoren 118 und 120 mit festem
Schwellenwert auf, deren Quellen- bzw. Senkenelektroden miteinander verbunden und über eine Leitung 121
mit dem Datenausgang 113 (DO) verbunden sind. Die ι Quellenelektrode des Transistors US ist mit dem
Anschluß 90 und der zugeordneten Stromversorgung verbunden, während die Quellenelektrode des
Transistors 120 mit einer Gleichstromversorgung ( V«) 122 verbunden ist. Darüber hinaus ist die Steuerelektrode
des Transistors 120 mit der Leitung 116 verbunden, während die Steuerelektrode des Transistors 118 über
einen Inverter 117 mit der Leitung 116 verbunden ist. Hierbei ist zu beachten, daß die vorbeschriebene,
bevorzugte Ausführungsform sich auf die Arbeitsweise von P-Kanal-FET'en bezieht, und daß selbstverständlich
dieselbe Arbeitsweise auch mit Hilfe von N-Kanal-FHT'en mit den entsprechenden Änderungen in den
Polaritäten der angelegten Signale durchgeführt werden kann.
Die Arbeitsweise der Speichcrabfragestcucrschal-Hing
10 und der Lese/Haltcschallung 60 gemäß der Erfindung
wird nunmehr anhand der F i g. I und 2 und der Stcuerungsdiagrammc in F i g. i beschrieben. Die
Arbeitsweise der Erfindung wird nunmehr in Bezug auf eine diffcrentiellc Speicher-Abfrage beschrieben, d. h.
pinp Snpirhprsfhalliinp wplrhp pin 7wpi|ps Snpichprrlrment
aufweist, wie in Fig. I dargestellt ist. das einen
Speichertransistor 12' der dem Speichertransistor 12 entspricht, einen Ausgang 18'. welcher dem Ausgang 18
entspricht, und einen Konstantstromtransislor 14' hat.
dessen Steuerelektrode über eine Leitung 21' ebenfalls mit der Spannung (V<;) verbunden ist. Auf diese Weise
werden Binärdaten aus einer differentiellen Speichereinrichtung ausgelesen, d. h. aus Speichertransistoren 12
und 12', wobei der Speichertransistor den höchsten Spannungsausgang (hoch) hat. Nunmehr wird der
l.esebetrieb beschrieben, wobei angenommen wird, daß
eine Binärinformation in die differentiellen Speicherelemente eingeschrieben worden ist. d. h. eine hohe
Schwellenspannung in ein Speicherelement und eine niedrige Schwellenspannung in das andere Element.
Folglich muß in der bevorzugten Ausführungsform der F.rfindung. welche eine Stromversorgung (PS) aufweist,
die Versorgung (PS) 100 (Fig. 2) an sein. d.h. zum Betrieb der Schaltung auf einen niedrigen Wert Vnn
(negativ) eingestellt sein, was durch den Impuls 130 des
/VS^Diagramms der Fig. 3 z.u einem Zeitpunkt (fi)
dargestellt ist. Die Steuereingangsanschlüsse 26 und 28 sind durch ihre entsprechenden Steuereingänge (RW)
und (SB), wie durch Kurvendarstellungen 132 bzw. 134 dargestellt ist. vor dem Zeitpunkt (ti) auf hoch (Erdpotential)
eingestellt; die Anschlüsse 24 und 22 sind auf ihre niedrigen Gleichstromwerte (VDn bzw. VRFt)
eingestellt, und die Senken- und Steuerelektroden 54, 54' und 56, 56' der Speichertransistoren (12, 12') sind
zum Zeitpunkt (fi) auf hoch (Erdpotential) eingestellt.
Zur Erläuterung der Arbeitsweise der bevorzugten Ausführungsform gemäß der Erfindung sollen die
Gleichspannungen, die an die Senken- 54, 54' und die
Steueranschlüsse 56, 56' angelegt sind, durch die S'euereingangs-/5ß-,JWellenform 134 und eine typische
Eingangs-(M£-)Wellenform 136 eingestellt werden, wie in den Steuerungsdiagrammen der F i g. 3 dargestellt ist.
Die hohen Spannungen, die an die Anschlüsse 26 und 28 angelegt sind, werden über Anschlüsse 48 bzw. 50 an das
NAND-Glied 46 übertragen, welches einen niedrigen Spannungsausgang schafft, welcher über eine Leitung
44 an die Steuerelektrode des Transistorpaars 38 angekoppelt wird, wodurch das Transistorpaar 38
angeschaltet und der Ausgang (Vc) auf einer hohen Spannung (Erdpotential) kurzgeschlossen wird. Wenn
der Ausgang (Vc) hoch eingestellt ist, werden die Transistoren 14 und 14' abgeschaltet und es wird kein
Strom erzeugt, um die differentiellen Speichertransistoren 12 und 12' abzufragen. Außerdem wird der
.Steueranschluß 80 (F i g. 2) des Steuereingangs (DL) auf
hoch eingestellt (siehe das Steuerungsdiagramm 138 in Fig. 3), welcher über den Inverter 78 (Fig. 2)
angekoppelt, eine niedrige Ausgangsspannung auf der Leitung 76 erzeugt. Der niedrige Ausgang von dem
Inverter 78 schaltet die Steuerelektroden 72 und 74 an, welche die Ausgänge an den Anschlüssen 92 und 94 auf
einen hoher Wert (Erdpotential) bringen, wodurch wiederum der Transistor 104 und der Ausgangspuffer
114 abgeschaltet werden. Der Transitor 104 ist ab- und
der Transistor 108 ist angeschaltet, was eine hohe Spannung (Erdpotential) auf der Leitung 116 zur Folge
hat, welche an die Steuerelektrode des Transistors 120 angelegt wird, wodurch dieser abschaltet. Die hohe
Spannung am Inverter 117 wird in eine niedrige Spannung an dessen Ausgang geändert, welche, wenn
sie an den Transistor 118 angelegt ist, diesen (118) anschaltet, wodurch der Ausgang 113 niedrig (negativ)
wird. Das heißt, der Ausgang (DO) 113 nähert sich der
Spannung (Vno) am Anschluß 90, wodurch die Schaltung und insbesondere der Ausgang (DO)'m einen
niedrigen Zustand versetzt ist, wie durch eine Steuerungskurve 140 gezeigt ist.
Wenn die Abfrageschaltung 10 und die Lese/l laltcschaltung
60, wie oben gezeigt, eingestellt sind, läuit das Abfragen des Speichers folgendermaßen ab: /um
Zeitpunkt /2 wird der Steuereingang 28 (SB) bei dem
Wert Von auf niedrig (negativ) eingestellt (siehe Kurve
134; Fig.3). Wie oben ausgeführt, stellt in der bevorzugten Ausführungsform der Erfindung der
Steuereingang (SB) auch die Gleichspannung am Anschluß 54 und 54' der Senkenelektrode der Speichereinrichtung
12 und 12' ein. Folglich sind zum Zeitpunkt Ii die Steuereingänge an den Anschlüssen 26 (R W) und
28 (SB) der Speicherabfragesteuerschaltung 10 auf hoch bzw. niedrig eingestellt, was in Verbindung mit
dem NAND-Glied 46 eine hohe Spannung an dessen Ausgang und über eine Leitung 44 an der Steuerelektrode
des Transistors 38 schafft. Die hohe Spannung, die an eine Steuerelektrode des Transistors 38 über die
Leitung 44 angelegt ist, schaltet den Transistor ab und die Spannung Vc, an Her auf niedrig. Wenn sich die
Spannung Vc ihrem niedrigen Wert nähert, der durch
die Gleichung 8 angegeben ist, werden die Transistoren 14 und 14' angeschaltet, wodurch sich ein Stromfluß zum
Lesen der Speicherelemente ausbildet. Die Steuerelektrodenanschlüsse 56 und 56' sind dann zum Zeitpunkt h
(F i g. 3) auf die niedrige Spannung VDD eingestellt, auf
welche sie bei dieser Ausführungsform der Erfindung durch den Eingang eingestellt sind, der durch die Kurve
(ME) 136 in F i g. 3 dargestellt ist. Durch die niedrige Spannung Von die an die Steuerelektroden der
Speichertransistoren 12 und 12' angelegt ist, werden die Speichertransistoren angeschaltet und der Abfragestrom
von den Transistoren 14 und 14' liest die Speichertransistoren 12 und 12' aus, d. h. erzeugt einen
Spannungsausgang für jede Speichereinrichtung entsprechend der jeweiligen Schwellenspannung, welche in
ihr gespeicherte, binäre Daten darstellt. Der Ausgang des Speichertransistors 12 wird beispielsweise am
Anschluß 86 mit der Lese/Halteschaltung 60 verbunden, und der Ausgang von dem Speichertransistor 12' wird
mit dem anderen Eingangsanschluß 88 verbunden. Die Lese/Halteschaltung 60 der Erfindung kann in Verbindung
mit dem Ausgang 18 oder 18' einer einzigen Speichereinrichtung 12 oder 12' verwendet werden, der
an einen der Eingangsanschlüsse 86 oder 88 angelegt wird. Eine Gleichspannungsversorgung, die zwischen
die hohen und niedrigen .Schwellenspannungen der fühlenden Speichereinrichtung 12 geschaltet ist, wird
dann an den anderen Eingangsanschluß 88 angelegt, um die in der einxelnen Speichereinrichtung 12 gespeicherte
Binärformalion mittels der I.esc/Halleschaltiing 60
gemäß der Erfindung zu fühlen. Nach dem Einsetzen der Eingangswellenform (ME) 136 an den Anschlüssen 56
und 56' zum Zeitpunkt fj kann der Ausgang der Speichertransistoren auf deren Ausgangswert während
einer ausreichenden Ladezeit geladen werden, was durch den Zeitpunkt i4 in Fig. 3 dargestellt ist, zu
welchem Zeitpunkt dann der Datensperr-(DL-)Steuereingang
80 auf eine niedrige Spannung Von impulsgesteuert
wird (siehe den Kurvenverlauf 138 in Fig. 3). Die niedrige Spannung wird dann durch den Inverter 78
in eine hohe Spannung invertiert, wodurch die Transistoren 72 und 74 abgeschaltet, die Flip-Flopausgänge
92 und 94 freigegeben und sie auf die Gleichspannung Vnogeladen werden können. Durch die
binäre Alisgangsinformation der .Speichertransistoren 12 und 12', welche an die Eingangsanschlüsse 86 und 88
angelegt wird, fließt ein Strom entsprechend dem Spannungswert, der an die Anschlüsse 86 und 88
angelegt ist, in einen der Transistoren 82 oder 84, wodurch wiederum festgelegt wird, welcher der
Ausgänge 92 oder 94 der Sperrschaltung 62 zuerst die Sperrspannung Von erreicht. Die Spannung am Ausgang
92, welcher mit dem Transistor 104 verbunden ist. soll, wie dargestellt, zum Zeitpunkt h in der Wellenform
140 in F i g. 3 ausgebildet sein. Der Eingang (ME) 136 an den Anschlüssen 56,56', d. h., die Gleichspannung, die an
die Steuerelektrode des Speichertransistors angelegt ist, ist nicht mehr langer notwendig und kann zum
Zeitpunkt h abgeschaltet werden, wie bei 136' dargestellt ist. Die gültigen Daten oder die Spannung
laufen jedoch weiter über den Transistor 104 und den Ausgangspuffer 114 zu dem Datenausgang (DO) 113,
wodurch der Ausgang (DO) 113 auf hoch (Va) eingestellt wird oder was keine Änderung am Ausgang
(DO) bezüglich dessen vorher bedingten Zustande zur Folge hat, d. h. niedrig ( Vnn) ist. Der Steuereingang DL
wird abgeschaltet, was bei 138' zum Zeitpunkt lb
angezeigt ist, nachdem die Daten erkannt sind. Beispielsweise waren in der bevorzugten Ausführungsform der Erfindung die hohen und niedrigen Schwellenspannungen
der Speichertransistoren 12 und 12' -2 V bzw. -8 V, die durch Schreibspannungen von +30V
bzw. —30 V eingestellt waren. Die Gleichspannung V'nn
war auf — 15 V eingestellt, und die Störspannung ( VOb)
der Speicher-Abfrageschaltung wurde bei annähernd 1 V berechnet. Folglich war aufgrund von Gleichung 2
die Ausgangsspannung am Speichertransistor, wenn er auf hoch, d. h. bei — 2 V eingestellt ist. gleich — 13 V, und
wenn auf niedrig, d. h. auf —8 V eingestellt ist, war sie gleich —6 V. Wenn die Binärdaten des Speichertransistors
12 hoch (-2V) sind, was zu einem negativeren Ausgang (—13 V) als die Ausgangsdaten (-6V) des
Speichertransistors 12' führt, der auf niedrig eingestellt
ist, dann ist infolgedessen der Stromfluß durch den Transistor 82 größer als der Stromfluß durch den
Transistor 84, wodurch der Transistor 66 schneller geladen wird als der Transistor 70 und daher vor dem
Transistor 70 angeschaltet wird, was dazu führt, daß der
Ausgang 92 auf der niedrigen Spannung (Vpp) und der
Ausgang 92 auf einer hohen Spannung gehalten ist Die niedrige Spannung am Ausgang 92 schaltet den
Transistor 104 an und wird über die Leitung 116 angelegt, wodurch der Transistor 120 angeschaltet wird
und wird durch den Inverter 1Π invertiert, wodurch der
Transistor 118 abgeschaltet wird. Da der Transistor 118
abgeschaltet und der Transistor 120 angeschaltet ist, nähert sich der Datenausgang (DO) der höheren
Gleichspannung Ka; welche dann korrekt eir.sn hohen
Wert für die Binärdaten in dem Speichertransistor 12 anzeigt, welches für dieses Beispiel der angenommene
Zustand,ist. Wenn in ähnlicher Weise der Speichertransistor 12' auf eine höhere Schwellenspannung als der
Speichertransistor 12 eingestellt war, dann würde das bewirken, daß der Eingang am Anschluß 88 die
Halteschaltung 62 hält bzw. sperrt, so daß der Anschluß 94 auf der niedrigen Spannung (V»») und der Anschluß
92 auf der hohen Spannung (Erdpotential) gehalten ist. Die hohe Spannung (Erdpotential), die an die Steuerelektrode
des Transistors 104 angelegt ist, würde dann den Transistor 104 nicht anschalten, und der Ausgang
am Ausgang (DO) 113 würde sich dann nicht bezüglich
des vorbeHingten niedrigen Zustand«; ändern, wndiirrh
angezeigt wird, daß der Eingang am Anschluß 88 die höhere Spannung hat, und folglich war der Speichertransistor
12' auf den höheren Binärdatenzustand eingestellt oder der Speicherlransistor 12 war auf
niedrig eingestellt.
-, Entsprechend der Speicherabfragesteuerschaltung 10
gemäß der Erfindung und der Lese/Halieschaltung 60
ist eine Abfrageschaltung geschaffen, mit welcher die Schwierigkeiten bei der herkömmlichen Abfragung von
Speichereinrichuingen überwunden sind, indem i τ.
(i wesentlichen das Störpotential herabgesetzt ist, das
während eines Abfragevorgangs an einen Speichertransistor angelegt ist, und eine konstante und berechenbare
Größe für alle Abfragevorgänge der Einrichtung ist. ferner weist die Lese/Halteschaltung als Anschluß
η an dem Speichertransistor einen Steuereingang
hoher Impedanz auf. um irgendeine Rückkopplung
an der Speichereinrichtung zu beseitigen und um dadurch auch das .Störpotential zu verringern, das an die
isolierte .Steuerelektrode des Speichertransistors angelegt ist.
Ilier/u 2 Bl;itt
Claims (10)
1. Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl
Speicherzellen, die jeweils einen Feldeffekttransistor mit einer isolierten Steuerelektrode und
veränderlichem Schwellwert (Speicherzellen-Feldeffekttransistor) aufweisen, mit welchem ein weiterer
Feldeffekttransistor in Reihe geschaltet ist, der im Falle seiner Einschaltung, die durch eine an
seine Steuerelektrode anlegbare Steuerspannung herbeiführbar ist, einen über den Speicherzellen-Feldeffekttransistor
führenden Stromweg zur Abfühlung der Leitfähigkeit des Speicherzellen-Feldeffekttransistors
schließt, dadurch gekennzeichnet,
daß der weitere Feldeffekttransistor als Konstantstrom-Feldeffekttransistor betrieben
ist.
2. Speicherabfragesteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerspannungsquelle
(20) ein Paar Feldeffekt-Transistoren (30, 32) mit festem Schwellenwert aufweist, die wie
ein Spannungsteiler in Reihe geschaltet sind.
3. Speicherabfragesteuerschaltung nach Anspruch
1 oder 2, dadurch gekennzcchnet, daß der Konstantstrom-Feldeffekttransistor
(14, 14') eine isolierte Steuerelektrode aufweist.
4. Speicherabfragesteuerschaltung nach Anspruch
2 oder 3, dadurch gekennzeichnet, daß das Paar (30, 32) Feldeffekttransistoren, die wie ein Spannungsteiler
geschaltet sind, einen Inverter (36, 38) ansteuert.
5. Speicherabfragesteuerschi-iung nach Anspruch
4, dadurch gekennzeichnet, daß die Feldeffekttransistoren (12, 12', 14, 14', 30, 32, 36, 38) mit einer isolierten
Steuerelektrode auf einem einzigen HaIbleiterplättchen hergestellt sind.
6. Speicherabfragesteuerschaltung nach Anspruch
5, dadurch gekennzeichnet, daß die Feldeffekttransistoren (12, 12', 14, 14', 30, 32, 36, 38) mit einer isolierten
Steuerelektrode P-Kanal-Feldeffekttransistoren des Anreicherungs- bzw. F.nhancement-Typs
sind.
7. Speicherabfragesteuerschaltung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß
der Spannungsteiler (30, 32) mit einer ersten Festspannungsqucllc (Viw) verbunden ist, und daß der
Inverter (36, 38) mit einer zweiten Festspannungs-Bezugsquelle (Vrh) verbunden ist.
8. Speicherabfragesteuerschaltung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß
der Inverter (36, 38) so ausgebildet ist, daß er ein Verstärkungsverhältnis (KyK^) von vier erzeugt.
9. Speicherabfragesteuerschaltung nach einem der Ansprüche I bis 8, dadurch gekennzeichnet, daß
eine Leseschaltung (Fig. 2; 60) hoher Impedanz vorgesehen ist.
10. Speicherabfragesteuerschaltiing nach Anspruch
9, dadurch gekennzeichnet, daß die Leseschaltiing
eine Anzahl von Transistoren (66, 70) aufweist, die zu einer Halteschaltung geschaltet sind
und Ausgange (92, 94) aufweisen, daß weitere Transistoren (82, 84) parallel zu den Transistoren (66, 70)
der Halteschaltung geschaltet sind, und daß Kir>gangsanschliisse
(86,88) mit der Steuerelektrode der weiteren Transistoren (82, 84) verbunden sind.
II. Speicherabfragesteuerschaltung nach Anspruch
10, dadurch gekennzeichnet, daß der Ausgang (18) des Speicherzellen-Feldeffekttransistors
(12) über einen Anschluß (86) mit der Steuerelektrode eines (82) der parallel geschalteten Transistoren
(82,84) verbunden ist, und daß der Ausgang (18') des Speicherzellen-Feldeffekttransistors (12') über
einen Anschluß (88) mit der Steuerelektrode des anderen (84) der parallel geschalteten Transistoren
(82, 84) verbunden ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/736,651 US4099264A (en) | 1976-10-28 | 1976-10-28 | Non-destructive interrogation control circuit for a variable threshold FET memory |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2748571A1 DE2748571A1 (de) | 1978-05-03 |
| DE2748571B2 DE2748571B2 (de) | 1979-07-05 |
| DE2748571C3 true DE2748571C3 (de) | 1981-12-17 |
Family
ID=24960727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2748571A Expired DE2748571C3 (de) | 1976-10-28 | 1977-10-28 | Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4099264A (de) |
| JP (1) | JPS5354932A (de) |
| CA (1) | CA1114952A (de) |
| DE (1) | DE2748571C3 (de) |
| FR (1) | FR2369651A1 (de) |
| GB (1) | GB1593554A (de) |
| IT (1) | IT1088477B (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4199693A (en) * | 1978-02-07 | 1980-04-22 | Burroughs Corporation | Compensated MOS timing network |
| US4384350A (en) * | 1980-11-03 | 1983-05-17 | Fairchild Camera & Instrument Corp. | MOS Battery backup controller for microcomputer random access memory |
| USRE32200E (en) * | 1980-11-03 | 1986-07-08 | Fairchild Semiconductor Corporation | MOS battery backup controller for microcomputer random access memory |
| JPS57192067A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Erasable and programmable read only memory unit |
| EP0085260B1 (de) * | 1981-12-29 | 1989-08-02 | Fujitsu Limited | Nichtflüchtige Halbleiterspeicherschaltung |
| US4446536A (en) * | 1982-06-21 | 1984-05-01 | Mcdonnell Douglas Corporation | Complementary metal oxide semiconductors address drive circuit |
| DE3582802D1 (de) * | 1985-10-15 | 1991-06-13 | Ibm | Leseverstaerker zur verstaerkung von signalen auf einer vorgespannten leitung. |
| US5268871A (en) * | 1991-10-03 | 1993-12-07 | International Business Machines Corporation | Power supply tracking regulator for a memory array |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3508211A (en) * | 1967-06-23 | 1970-04-21 | Sperry Rand Corp | Electrically alterable non-destructive readout field effect transistor memory |
| US3919566A (en) * | 1973-12-26 | 1975-11-11 | Motorola Inc | Sense-write circuit for bipolar integrated circuit ram |
| US4027285A (en) * | 1973-12-26 | 1977-05-31 | Motorola, Inc. | Decode circuitry for bipolar random access memory |
| US3914620A (en) * | 1973-12-26 | 1975-10-21 | Motorola Inc | Decode circuitry for bipolar random access memory |
| US3906461A (en) * | 1974-03-29 | 1975-09-16 | Sperry Rand Corp | Integrated MNOS memory with decoder |
| US4014007A (en) * | 1975-01-21 | 1977-03-22 | Siemens Aktiengesellschaft | Circuit arrangement for placing information in a programmable ecl read only memory |
| DE2505245B2 (de) * | 1975-02-07 | 1977-07-07 | Siemens AG, 1000 Berlin und 8000 München | Festwertspeicherbaustein |
| US4014008A (en) * | 1975-02-07 | 1977-03-22 | Siemens Aktiengesellschaft | Circuit arrangement for interference-free storage of information in a programmable read-only memory |
| GB1497210A (en) * | 1975-05-13 | 1978-01-05 | Ncr Co | Matrix memory |
-
1976
- 1976-10-28 US US05/736,651 patent/US4099264A/en not_active Expired - Lifetime
-
1977
- 1977-10-12 IT IT28520/77A patent/IT1088477B/it active
- 1977-10-18 CA CA288,941A patent/CA1114952A/en not_active Expired
- 1977-10-19 GB GB43508/77A patent/GB1593554A/en not_active Expired
- 1977-10-26 FR FR7732218A patent/FR2369651A1/fr active Granted
- 1977-10-28 DE DE2748571A patent/DE2748571C3/de not_active Expired
- 1977-10-28 JP JP12884877A patent/JPS5354932A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE2748571B2 (de) | 1979-07-05 |
| GB1593554A (en) | 1981-07-15 |
| IT1088477B (it) | 1985-06-10 |
| FR2369651B1 (de) | 1983-07-08 |
| DE2748571A1 (de) | 1978-05-03 |
| JPS5354932A (en) | 1978-05-18 |
| FR2369651A1 (fr) | 1978-05-26 |
| US4099264A (en) | 1978-07-04 |
| CA1114952A (en) | 1981-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3228013C2 (de) | Bidirektionale Sammelleitung zum Datentransfer | |
| DE69101640T2 (de) | Binäre speicherzelle. | |
| DE2414917C2 (de) | Leseverstärker | |
| DE4439661C2 (de) | Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung | |
| DE69319294T2 (de) | Temperatur- und versorgungsspannungsunabhängiger Oszillator mit niedrigem Verbrauch | |
| DE69129138T2 (de) | DRAM mit einem Wortleitungsbetriebsschaltungssystem | |
| DE2840578C2 (de) | Abtastverstärker | |
| DE2458848C2 (de) | Speicheranordnung | |
| DE2300186C2 (de) | MOS-Pufferschaltung und diese verwendendes MOS-Speichersystem | |
| DE2742526A1 (de) | Elektrisch programmierbarer mos- festwertspeicher | |
| DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
| DE1045450B (de) | Verschiebespeicher mit Transistoren | |
| DE68912739T2 (de) | Befehlschaltung. | |
| DE3635344C2 (de) | ||
| EP0499673B1 (de) | Regelschaltung für einen Substratvorspannungsgenerator | |
| DE2510604A1 (de) | Integrierte digitalschaltung | |
| DE2748571C3 (de) | Speicherabfragesteuerschaltung zum zerstörungsfreien Lesen für einen Speicher mit einer Anzahl Speicherzellen | |
| DE69223427T2 (de) | Leseverstärkerschaltung | |
| DE68908280T2 (de) | Analogschalter. | |
| DE4138102A1 (de) | Halbleiterspeichereinrichtung mit zwei speicherfeldern, zwischen denen eine uebertragung und entgegennahme von daten ausgefuehrt wird | |
| DE3329096C2 (de) | ||
| DE3686090T2 (de) | Nmos-datenspeicherzelle und schieberegister. | |
| DE3788132T2 (de) | Logische Schaltkreisfamilie von Multibasis-bi-CMOS. | |
| DE2739110C2 (de) | ||
| DE60020624T2 (de) | Ferroelektrischer Speicher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| BGA | New person/name/address of the applicant | ||
| 8326 | Change of the secondary classification | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: SCHWABE, H., DIPL.-ING. SANDMAIR, K., DIPL.-CHEM. DR.JUR. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |
|
| 8339 | Ceased/non-payment of the annual fee |