DE69127320T2 - Integrierte Schaltkreise mit lokaler Bedingungskompensation - Google Patents
Integrierte Schaltkreise mit lokaler BedingungskompensationInfo
- Publication number
- DE69127320T2 DE69127320T2 DE69127320T DE69127320T DE69127320T2 DE 69127320 T2 DE69127320 T2 DE 69127320T2 DE 69127320 T DE69127320 T DE 69127320T DE 69127320 T DE69127320 T DE 69127320T DE 69127320 T2 DE69127320 T2 DE 69127320T2
- Authority
- DE
- Germany
- Prior art keywords
- leakage current
- current
- section
- local
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000694 effects Effects 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000006399 behavior Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
- Diese Erfindung bezieht sich auf eine Vorrichtung zur Kompensation einer lokalen Bedingung in einer integreirten Schaltung. Beispiele solcher lokalen Bedingungen sind Unterschiede in den Abmessungen der äußeren Erscheinung, lokale Temperaturunterschiede und lokale Störsignale.
- Ein Gebiet, auf dem lokale Bedingungen das Verhalten aktiver Elelmente in einer integrierten Schaltung beeinflußen, ist der Leckstrom. Die Transistoren, die bei bestimmten integrierten Schaltungen nach dem Stande der Technik verwendet werden, sind inherent Jeckstrom-behaftet, d.h. selbst wenn sie abgeschaltet sind, fließt noch ein Strom von der Source zur Drain. Da sich die Schaltungsqröße verringert und die Schaltungskomplexität vergrößert, wird der Leckstrom eines abgeschalteten Transistors bedeutsamer und abhängiger von lokalen Bedingungen. Eine Klasse von integrierten Schaltungen, bei denen der Leckstrom zu einem wichtigen Problem wurde, ist diejenige, die dynamische Torschaltungen verwendet, die aus CMOS-FETs hergestellt wurden. Derartige Schaltungen sind in Kapitel 5 von Masakazu Shoji, CMOS Digital Circuit Technology, Prentice Hall, Englewood Cliffs, N.J. 1988 (künftig mit "Shoji" bezeichnet) beschrieben wurden. Bei CMOS-FETs vergrößern sich die durch den inherenten Leckstrom verursachten Probleme mit der Verkleinerung der Schaltungsgröße und der Zunahme der Schaltungskomplexität aus folgenden Gründen:
- Wenn sich die Größe des CMOS-FETs verringert, sinkt
- allgemein auch seine Schwellenspannung, entweder weil die Versorgungsspannung kleiner geworden ist, oder weil die Bauart eine höhere Leistung erfordert, die mit niedrigerer Schwellenspannung möglich ist. Der Leckstrom steigt exponentiell mit der Verringerung der Schwellenspannung an.
- Da die Komplexität des in einer einzigen integrierten Schaltung aufgebauten Systems ansteigt, sind mehr komplexe logische Torschaltungen erforderlich, um die Signale effizient zu verarbeiten, und es können bis zu mehrere Hundert FETs an einen Knoten angeschlossen sein. Da die Anzahl der FETs, die an einen Knoten angeschlossen sind, ansteigt, verringert sich der Unterschied zwischen dem Leckstrom und dem Strom, der fließt, wenn nur ein Transistor eingeschaltet ist.
- Da die Anzahl der Vorrichtungen anwächst und sich deren Größe verringert, beeinflussen lokale Variationen der Geometrie der Vorrichtung, der Temperatur und von elektrostatisch induzierten Störsignalen in zunehmendem Maße den Leckstrom durch einen gegebenen FET.
- Aus allen der oben genannten Gründe betrachten die Fachleute den inherenten Leckstrom der CMOS-FETs als eine Einschränkung der Verwendung von CMOS-FETs in bestimmten hoch-integrierten Schaltungen, wie z.B. dynamische programmierbare Logikanordnungen (PLAs) und dynamische Speicher.
- Fig.1 zeigt eine Lösung für den Leckstrom in dynamischen CMOS-Torschaltungen nach dem Stande der Technik. Die Schaltung 101 ist der Seite 213 von Shoji entnommen. Sie stellt eine NOR-Schaltung mit drei Eingängen dar. Die Eingänge der NOR-Schaltung sind mit A,B, und C und der Ausgang mit 0 bezeichnet. Die Schaltung ist aus zwei Arten von CMOS-Feldeffekt-Transistoren (FETs) hergestellt. Die FETs 103 und 107 sind PFETs; die übrigen FETs sind NFETs. Der funktionelle Unterschied zwischen den zwei Arten ist der, daß ein PFET leitet, wenn sein Gate an einer niedrigen Spannung liegt, während ein NFET leitet, wenn sein Gate an einer hohen Spannung liegt. Die FETs in der Schaltung 101 haben die folgenden Funktionen:
- Die NFETs 105, 117 und 119 realisieren die NOR- Funktion.
- Der PFET 103 lädt den Ausgangsknoten 111 vor.
- Der NEFT 115 ist ein Masse-Schalter. Wenn er eingeschaltet (an) ist, erdet er die Source-Elektroden der NFETs 105, 117 und 119.
- Der PFET 107 ist gewöhnlich ein kleiner FET, der den Leckstrom durch die NFETs 105, 117 und 119 kompensiert, wenn diese FETs ausgeschaltet (aus) sind.
- Die Arbeit der Schaltung 101 wird durch ein Taktsignal 113 gesteuert. Wenn der Takt niedrig (unterer Pegel) ist, ist der PFET 103 an und der NFET 115 aus; als Folge davon wird die Leitung 111 auf VDD vorgeladen. Wenn der Takt ansteigt (oberer Pegel) ist PFET 103 aus und NFET 115 an; als Folge davon wird die Ausgangsleitung 111 geerdet, wenn irgend einer der NFETs 105, 107 oder 109 an ist, d.h. wenn irgend eine der Leitungen A,B oder C einen hohen logischen Pegelwert hat; dagegen bleibt die Ausgangsleitung 111 auf VDD, auf die sie vorgeladen war, wenn keine der Leitungen A,B oder C einen hohen logischen Pegelwert führt. Die Beziehung zwischen den Zuständen der Leitungen A,B oder 0 und dem der Ausgangsleitung O 111 ist die einer NOR-Funktion.
- Wie oben schon angedeutet, fließt ein Leckstrom durch die NFETs 105, 117 und 119, wenn diese FETs aus sind. Das Gate von PFET 107 ist geerdet, und deshalb ist dieser PFET stets an. Der PFET 107 ist so dimensioniert, daß der Stromfluß durch PFET 107 einerseits in der Lage ist, den Leckstrom durch die NFETs 105, 117 und 119 zu kompensieren, wenn die NFETs 105, 117 und 119 alle aus sind und andererseits so klein ist, daß die Ausgangsleitung 111 nahe am Massepotential liegt, wenn einer oder mehrere der NFETs 105, 117 und 119 an ist.
- Die Kompensation des Leckstromes durch die NFETs 105, 117 und 119 mittels PFET 107 verursacht Kosten. Da es unmöglich ist, den Leckstrom durch die NFETs 105, 117 und 119 genau genug abzuschätzen, wenn der Entwurf der integrierten Schaltung vorgenommen wird, wird der PFET 107 stets so ausgelegt, daß er mehr Strom liefert, als der tatsächliche Leckstrom ausmacht. Daher geht die Ausgangsleitung 111 nicht vollständig auf Massepotential, wenn einer der NFETs 105, 117 oder 119 an ist. Da, wie es bei CMOS-PLAs der Fall ist, die Ausgangsleitung 111 ein Eingang für eine andere Torschaltung ist, kann das logische Verhalten und die Störempfindlichkeit dieser Torschaltung von der Tatsache betroffen sein, daß die Ausgangsleitung 111 nicht vollständig auf Massepotential geht
- Die durch den PFET 107 gegebenen Probleme wachsen in dem Maße an, wie die Schaltungsgröße sinkt und die Schaltungskomplexität ansteigt. Erstens wird, weil die Schwellenspannungen abfallen, ein CMOS-Gate,das die Ausgangsleitung 111 als Eingang nimmt, empfindlicher auf die Tatsache, daß die Ausgangsleitung 111 nicht auf Masse liegt, wenn einer der NFETs 105, 117 oder 119 an ist. Eine Folge dieser Empfindlichkeit ist ein Ansteigen des Leckstromes in diesem CMOS-Gate. Zweitens, weil der Leckstrom ansteigt und die Anzahl der FETs, die an einen Knoten angeschlossen sind, zunimmt, wird der Unterschied zwischen dem gesamten Leckstrom und dem Strom, der von irgend einem der NFETs 105, 117 oder 119, wenn er an ist, herrührt, kleiner. Der Leckstrom für einen Knoten mit n an diesen angeschlossenen NFETs ist n IL.
- Wenn der Knoten als eine logische Schaltung zufriedenstellend arbeiten soll, muß der Strom I&sub0;. der sich ergibt, wenn nur einer der NFETs, die an den Knoten angeschlossen sind, an ist, größer sein als n IL. Drittens, weil die Dichte der integrierten Schaltung und ihre Geschwindigkeit zunimmt, nehmen auch die Störsignale in der Schaltung zu, und der Leckstrom steigt exponential mit der Störsignalspannung an. Letzlich, weil die Anzahl der Einrichtungen ansteigt, wachsen auch die lokalen Wirkungen. Zum Beispiel:
- Ein gegebener NFET kann in einigem Abstand vom PFET 107 liegen und kann, als Folge dieser Unvollkommenheiten im Herstellungsprozess, dieser integrierten Schaltung ein IL haben, das größer oder kleiner als das spezifizierte ist.
- Der gegebene NFET kann an einer Stelle in der integrierten Schaltung liegen, die wärmer oder kälter als die Stelle ist, an welcher der PFET 107 liegt und wieder ein IL erzeugen, das größer als das spezifizierte ist.
- Der gegebene NFET kann an einer Stelle in der integrierten Schaltung liegen, an welcher die Gate- Kapazität größer oder kleiner ist als an der Stelle des PFET 107. Da die Gate-Kapazität eines FET mit seinem Leckstrom in Beziehung steht, ist der Effekt wieder so, daß er ein IL erzeugt, das größer oder kleiner als das spezifizierte ist.
- Wenn daher die Geschwindigkeit, Dichte und Komplexität der Schaltung ansteigen und n IL und I&sub0; sich einander nähern, dann wird eine Stromquelle wie PFET 107, die einen festen Stromfluß abgibt, mehr und mehr unbefriedigend. Was die Technik verlangt und was durch die hier offenbarten Einrichtung auch vorgesehen ist, ist eine integrierte Schaltung, in der die Kompensation der durch lokale Bedingungen bewirkten Effekte (im vorliegenden Falle der Leckstrom) exakt proportional zu dem zu kompensierenden Effekt ist.
- In US-A-4613772 wird eine Stromkompensation für invertierende logische Torschaltungen dadurch bewirkt, daß ein Stromspiegel verwendet wird, der einen Steuerzweig aufweist, welcher der Eingangsstruktur der logischen Torschaltung, die sich im steuernden Zweig befindet, äquivalent ist. Der steuernde Zweig empfängt ein Bezugsspannungssignal, das gleich dem Eingangssignal der logischen Torschaltung ist, die einen Leckstrom erzeugt. Es kann eine Vielzahl von gesteuerten Zweigen mit einem einzigen steuernden Zweig verwendet werden, um eine Stromkompensation für eine Vielzahl von logischen Torschaltungen vorzunehmen.
- Erfindungsgemäß wird eine Vorrichtung vorgesehen, wie sie in Anspruch 1 beansprucht ist.
- Als Gattungsbegriff ausgedrückt, kompensiert die hier offenbarte Vorrichtung die Wirkung einer lokalen Bedingung auf ein aktives Element in einem Abschnitt einer integrierten Schaltung. Die Vorrichtung umfaßt mindestens folgende Komponenten:
- ein erfassendes Element in demjenigen Abschnitt, welcher der lokalen Bedingung unterliegt und eine Antwort darauf erzeugt, die proportional zur Wirkung der lokalen Bedingung auf das aktive Element ist und
- eine Kompensationseinrichtung, die mit dem erfassenden Element und dem Abschnitt verbunden ist, um auf die Antwort des erfassenden Elementes auf die lokale Bedingung mit Bereitstellung eines Kompensationseingangssignals zu dem Abschnitt, das proportional zur Antwort des erfassenden Elementes ist und welches die Wirkung der lokalen Bedingung auf das aktive Element kompensiert, zu reagieren.
- In einer wichtigen Unterart der Vorrichtung, können eine Vielzahl von lokalen Bedingungen die Glieder einer ersten Vielzahl von aktiven Elementen beeinträchtigen. Es gibt auch eine zweite Vielzahl von erfassenden Elementen, die zwischen den aktiven Elementen eingestreut sind. Die Kompensationseinrichtung ist mit allen erfassenden Elementenverbunden und reagiert auf deren Antworten auf die lokalen Bedingungen, um das Kompensationseingangssignal zu erzeugen.
- Eine Art der Vorrichtung kompensiert einen ertsen Leckstrom. Diese Art enthält mindestens die folgenden Komponenten:
- eine Leckstromerfassungskomponente, die in den Abschnitt der integrierten Schaltung eingebaut ist und die einen zweiten Leckstrom aufweist, der dem ersten Leckstrom proportional ist und sich mit diesem ändert und
- eine Komponente, die einen kompensierenden Strom liefert, die mit der Leckstromerfassungskomponente und dem Abschnitt verbunden ist und die einen zweiten Leckstrom empfängt und auf den zweiten Leckstrom mit der Erzeugung eines Kompensationsstromes reagiert, der im wesentlichen gleich dem ersten Leckstrom ist und die den Kompensationsstrom dem Abschnitt zuführt.
- Die Leckstromerfassungskomponente kann eine oder mehrere Einrichtungen sein, die in dem Abschnitt enthalten sind, der den gleichen Umgebungseinflüssen unterliegt wie die Einrichtungen, deren Leckströme kompensiert werden sollen. Die den kompensierenden Strom liefernde Komponente kann ein Stromspiegel sein. Eine bevorzugte Ausführungsform der Vorrichtung ist als dynamische CMOS-PLA ausgebildet.
- Die Vorteile der Erfindung mögen eine verbesserte integrierte Schaltung, eine integrierte Schaltung, bei welcher der Leckstrom durch einen Strom kompensiert wird, der genau so groß ist wie der Leckstrom, eine verbesserte dynamische CMOS-integrierte Schaltung und eine verbesserte CMOS-PLA beinhalten.
- Die Erfindung wird nun unter Bezugnahme auf die beiliegenden Zeichnungen näher beschrieben. Es zeigen:
- Fig.1 eine schematische Darstellung einer bekannten NOR- Schaltung mit drei Eingängen, die unter Verwendung von dynamischem CMOS hergestellt wurde,
- Fig.2 eine das Konzept der hier offenbarten Vorrichtung zeigendes Blockschaltbild,
- Fig.3 eine schematische Darstellung einer NOR-Schaltung mit drei Eingängen, welche die Vorrichtung bildet und
- Fig.4 eine schematische Darstellung eines Abschnitts einer dynamischen CMOS-PLA, welche die Vorrichtung bildet.
- Die Bezugszahlen, die in den Zeichnungen und der Beschreibung verwendet werden sind dreistellig: die beiden rechts stehenden Ziffern sind eine Bezugszahl innerhalb einer Figur und die linke Ziffer ist die Nummer der Figur in welcher die Einzelheit, die durch die Bezugszahl spezifiziert ist, zuerst erscheint. Beispielsweise erscheint die Einzelheit, die durch 115 spezifiziert ist, zuerst in Fig.1.
- Die folgende ausführliche Beschreibung, der Vorrichtung, welche die Erfindung verkörpert, beginnt mit einer Übersicht über eine solche Vorrichtung, wird fortgesetzc mit einer NOR-Schaltung mit drei Eingängen, welche die Efindung verkörpert und wird mit einer Komponente einer PLA beendet, welche die Erfindung verkörpert.
- Fig.2 zeigt das Konzept der Vorrichtung in Form eines Blockschaltbildes, das einen Leckstrom dadurch kompensiert, daß ein kompensierender Strom geliefert wird, der dem Leckstrom proportional ist. Die Versorgungsspannung wird der Vorrichtung über die Leitung 215 zugeführt, an der VDD anliegt. Der Block 203 ist ein Abschnitt einer integrierten Schaltung, die Elemente enthält, die, wenn sie aus sind, einen inherenten Leckstrom aufweisen. Die Elemente gehören zwei Klassen an: aktiven Elementen 206 (1..n) und mindestens einem Lecktrom-erfassungselement 205. Die aktiven Elemente 206 erfassen das Ausgangssignal des Abschnitts auf der Ausgangsleitung 213. Jedes aktive Element 206 hat einen inherenten Leckstrom IL, wenn sie aus sind, und sie ergeben einen inherenten Gesamtleckstrom von n IL, durch die geerdete Leitung 217. Wenn eines der aktiven Elemente 206 an ist, dann führt die Leitung 217 weiterhin I&sub0;.
- Das Leckstromerfassungselement 205 erfaßt die Größe des inherenten Leckstroms im Abschnitt 203. Das Element 205 befindet sich in der Umgebung der aktiven Elemente 206, hat aber keine noch so geartete Wirkung auf den Zustand der Ausgangsleitung 213. Wie die aktiven Elemente 206 führt auch das Leckstromerfassungselement 205 über die Leitung 209 einen Leckstrom gegen Masse. Die Größe seines Leckstroms ist proportional zu n IL und ändert sich mit n IL, wie es durch die Schreibweise von k n IL angegeben wird. Im allgemeinen ist k kleiner als 1.
- Das Leckstromerfassungselelement 205 ist über die Leitung 209 mit dem einen Komensationsstrom liefernden Element 207 verbunden. Da das Leckstromerfassungselement selbst einen Leckstrom aufweist, fließt durch die Leitung 209 ein Leckstrom von k n IL. Die den Kompensationsstrom liefernde Komponente 207 ist in der Lage über die Leitung 211 einen kompensierenden Strom zuliefern, der proportional zu dem Strom über die Leitung 209 ist und sich mit diesem ändert. Der Kompensationsstrom wird über die Ausgangsleitung 213 geliefert. In der Vorrichtung 201 wird das Verhältnis von Strom k n IL durch die Leitung 209 und dem Kompensationsstrom durch die Leitung 211 so gewählt, daß der Kompensationsstrom gleich dem Leckstrom n IL ist. Da der Kompensationstrom nicht nur gleich dem Leckstrom ist, sondern sich auch mit demselben ändert, ergibt sich, daß der Kompensationsstrom stets den Leckstrom vollkommen kompensiert, selbst wenn sich der Leckstrom wegen Änderungen in der Umgebung von Abschnitt 203 ändert.
- Wie oben ausgeführt wurde, ist das grundlegende Prinzip, das in der Vorrichtung 201 verkörpert wurde, folgendes: daß die Wirkungen von lokalen Bedingungen auf aktive Elemente in einer Schaltung durch ein oder mehrere Erfassungselemente und eine Kompensationskomponente kompensiert werden . Die Erfassungselemente befinden sich im gleichen Abschnitt der integrierten Schaltung wie die aktiven Elemente und werden in einer Weise von den lokalen Bedingungen beeinträchtigt, die proprotional zu den Wirkungen der lokalen Bedingungen auf die aktiven Elemente sind. Die Kompensationskomponente reagiert auf die erfassenden Elemente mit der Bereitstellung einer genauen Kompensation der Effekte aller lokalen Bedingungen für die Schaltung.
- Eine Vorrichtung, welche dieses Prinzip einsetzt, kann auch dazu dienen, sich mit anderen Wirkungen, als den Leckströmen zu befassen. Zum Beispiel erfordern digitale Datenübertragungssysteme, die mit hoher Geschwindigkeit arbeiten eine Logik, die einen Eingangsimpuls empfängt und einen Ausgangsimpuls mit einer im wesentlichen gleichen Impulsbreite erzeugt. Da die Logik, die in solchen Systemen verwendet wird, immer komplexer wird, werden die Schaltkreise immer empfindlicher gegen lokale Bedingungen, und es wird immer schwieriger, die Impulsbreite aufrecht zuerhalten. Eine Vorrichtung, welche das Prinzip der Vorrichtung 201 verwendet könnte sich mit diesem Problem befassen, indem sie einen zweiten Pfad für den Eingangsimpuls, dessen Zweck es ist, die wirkungen der lokalen Bedingungen auf die Impulsbreite zu erfassen und eine Schaltungsanordnung bereitstellt, die auf den zweiten Pfad mit einer Kompensation der Wirkung der lokalen Bedingung auf die Impulsbreite anspricht.
- Fig.3 zeigt eine schematische Darstellung der Schaltung 301, die eine NOR-Schaltung mit 3 Eingängen ist, hergestellt aus CMOS-FETs, welche die Vorrichtung nach Fig.2 verkörpert. Die NOR-Schaltung ist in der gleichen Weise realisiert wie die NOR-Schaltung nach Fig.1, mit der Ausnahme, daß der den Leckstrom kompensierende PFET 107 durch ein den Leckstrom erfassendes Element 205 und eine einen Kompensationsstrom liefernde Komponente 207 ersetzt wurde. Die Elemente in Fig.3, die ihre Gegenstücke in den Fign. 1 und 2 haben, werden mit Bezugszahlen bezeichnet, wie sie auch für die entsprechenden Elemente in diesen Figuren verwendeü sind.
- Das Leckstromerfassungselement 205 in der Schaltung 301 besteht aus einem NFET 309, dessen Gate dauernd geerdet ist und aus einem anderen NFET 302, dessen Gate permanent an VDD liegt. Der NFET 309 liegt im gleichen Bereich der Schaltung 301 wie die NFETs 105, 117 und 119 und unterliegt daher den gleichen lokalen Effekten. In ähnlicher Weise liegt NFET 302 in dem gleichen Bereich der Schaltung 301 wie der NFET 115 und unterliegt den gleichen lokalen Effekten wie diese Einrichtung. NFET 309 und NFET 302 sind jedoch nicht zwischen der Ausgangsleitung 111 und der Masseleitung 217 angeschlossen, sodaß sie in keinster Weise eine Wirkung auf den Zustand der Ausgangsleitung 111 ausüben. Der NFET 309 ist so ausgelegt, daß sein Leckstrom dem Leckstrom n IL proportional ist, der von den NFETs 105, 117 und 119 erzeugt wird. Der NFET 302 ist so dimensioniert, daß der Strom, der durch ihn fließt wenn er an ist, der geleiche ist, wie der Strom, der durch NFET 115 fließt, wenn dieser an ist. Da NFET 309 immer aus und MFET 302 immer an ist, führt die Leitung 209 stets den Leckstrom k n IL.
- Die Hauptkomponente der den Kompensationsstrom liefernden Komponente 207 in der Schaltung 301, ist der Stromspiegel 307, der aus den PFETs 303 und 305 besteht. Stromspiegel sind an sich bekannt. Siehe zum Beispiel Otto H.Schade, Jr. CMOS/Bipolar Linear Integrated Circuits, Digest of Technical Papers, 1974 IEEE International Solid State Circuits Conference,New York,1974,pp.136-137. Ein Stromspiegel hat zwei Seiten, die in Fig.3 jeweils durch die Leitungen 209 und 211 angedeutet sind. Die Schaltung hat die Eigenschaft, daß, wenn ein Strom auf der einen Seite fließt, in diesem Fall in der Leitung 209, ein proportionaler Strom auf der anderen Seite fließt, in diesem Fall in Leitung 211. Das Prinzip nach dem der Stromspiegel arbeitet, ist aus folgenden Schema ersichtlich: Leitung 311 verbindet die Leitung 209 mit den Gates von PEFT 303, als auch von PFET 305. Wie oben angegeben steigt der Stromfluß durch einen PFET an, wenn die Ladung an dem Gate des PFET abnimmt. Die Ladung auf der Leitung 311 hängt vom Leckstrom im NFET 309 ab. Wenn ein Leckstrom durch NFET 309 fließt, sinkt die Ladung auf Leitung 311, und der Stromfluß durch die beiden PFETs 303 und 305 steigt an. Der Stromfluß durch die Leitung 211 ist daher dem Stromfluß durch die Leitung 209 direkt proportional. Der Stromspiegel kann so ausgelegt sein, daß jedes gewünschte Verhältnis zwischen dem Strom, der durch die Leitung 209 und dem Strom, der durch die Leitung 211 fließt, herstellbar ist. Wenn beispielsweise die Schaltung 301 so ausgelegt ist, daß NFET 309 und die NFETs 105, 117 und 119 identisch sind, dann wird k in k n IL gleich 1/3 sein, und der Stromspiegel 307 wird so ausgelegt werden, daß er einen Stromfluß durch Leitung 211 aufbringt, der dreimal größer ist als der Stromfluß durch Leitung 209.
- Wie es in Schaltung 101 der Fall war, wird auch die Operation der Schaltung 301 von einem Takt 113 gesteuert. Wenn das Taktsignal 113 niedrig ist, dann ist PFET 103 an und NFET 115 aus; daher liegt Leitung 111 an VDD. Wenn das Taktsignal 113 ansteigt, ist PFET 103 aus und NFET 115 an. Unabhängig davon fließt der Leckstrom k n IL durch die NFETs 309 und 302, wodurch der Stromspiegel veranlaßt wird, einen Kompensationsstrom zu erzeugen, der dem Leckstrom durch Leitung 211 proportional ist. Wenn die NFETs 105, 117 und 119 alle aus sind, kompensiert der Kompensationsstrom durch die Leitung 211 den Leckstrom durch die NFETs 105, 117 und 119. Wenn irgend einer der NFETs 105, 117 oder 119 an ist, dann wird die Ausgangsleitung 111 über den leitenden NFET, die Leitung 217 und den NFET 115 geerdet.
- Die Vorteile der Schaltung 301 gegenüber der Schaltung 101 nach dem Stande der Technik enthalten das Folgende:
- Der Kompensationsstrom durch Leitung 211 ist exakt der gleiche wie der Leckstrom durch Leitung 217. Daher ist es weniger wahrscheinlich, daß der Kompensationsstrom vom bekannten PFET 107 in Fig. 1 das Verhalten der Torschaltungen beeinflußt, welche die Ausgangsleitung 111 als Eingang nehmen.
- NFET 309 ist von derselben Art wie die NFETs 105, 117 und 119 und liegt im gleichen Bereich der Schaltung 301. In ähnlicher Weise ist NFET 302 von der gleichen Art wie NFET 115, und er liegt im gleichen Bereich der Schaltung 301 wie dieser. Die NFETs 309 und 302 unterliegen daher den gleichen lokalen Bedingungen wie die NFETs 105, 117 und 119, und die Wirkung dieser lokalen Bedingungen auf den Leckstrom durch Leitung 209 wird die gleiche sein wie die Wirkung auf den Leckstrom durch Leitung 211. Der Kompensationsstrom durch die Leitung 211 wird daher stets exakt die Wirkung der lokalen Bedingungen auf die NFETs 105, 117 und 119 kompensieren.
- Die oben aufgezählten Vorteile für Schaltungen mit einer Leckstromerfassungskomponente 205 und einer Leckstromkompensationskomponente 207 werden sogar noch bedeutsamer in dynamischen integrierten CMOS-Schaltungen, in denen eine große Zahl von FETs an einen einzelnen Knoten angeschlossen sind. Beispiele solcher Schaltungen sind dynamische CMOS-Speicher und dynamische CMOS-PLAs. Besprechungen dieser Schaltungen können jeweils auf den Seiten 336-341 und 216-221 bei Shoji nachgelesen werden. Die folgende Diskussion der Verwendung der Komponenten 205 und 207 in einer CMOS-PLA ist beispielhaft für ihre Verwendung in solchen Schaltungen.
- PLAs werden im allgemeinen für den fast vollständigen Aufbau von wahifreier Logik, wie sie zur Erzeugung von Zustandsvektoren in Mikroprozessoren erforderlich ist, verwendet. Wenn eine erste Bitfolge, die einen Zustandsvektor darstellt, in eine PLA eingegeben wird, dann antwortet die PLA mit der Ausgabe einer zweiten Bitfolge, die einen anderen Zustandsvektor darstellt. Bei Mikroprozessoren nach dem Stande der Technik kann die Anzahl der Bits, die einen Zustand repräsentieren, sehr groß sein. Die Anzahl der Bits bestimmen im Gegenzug die Anzahl von FETs, die an eine einzelne Ausgangsleitung angeschlossen sein können. In einer PLA, die eine komplexe Zustandsmaschine bildet, können 100 oder mehr FETs an eine einzelne Ausgangsleitung angeschlossen sein.
- Fig.4 zeigt eine Schaltung 401, welche die Komponenten 205 und 207 für eine einzelne derartige Ausgangsleitung 425 verwendet. Die Schaltung 401 ist im wesentlichen eine Version der NOR-Schaltung 301, die viel mehr als drei Logikeingänge aufweist. Wie in der Schaltung 301 ist jeder Logikeingang mit dem Gate eines NFET verbunden. Hier sind die Eingänge mit I 411 (1..n) und die den Eingängen entsprechenden NFETs mit 405 (1..n) bezeichnet. Jeder der NFETs 405 (1..n) ist zwischen der Ausgangsleitung 425 und der Leitung 421 angeschlossen. Die NFETs 403 (1..n), welche die Leckstromerfassungselemente 205 in der Schaltung 401 bilden, sind zwischen den FETs 405 (1..n) verstreut angeordnet. Die NFETs 403 und die NFETs 405 sind so weitgehend identisch wie es die Verarbeitungsfehler erlauben. In der Schaltung 401 sind die NFETs 403 in regelmäßigen Intervallen verstreut, mit jeweils einem NFET 403 für je drei NFETs 405. Bei anderen Ausführungen können andere Intervalle gewählt werden, und die Intervalle können auch unregelmäßig sein. Jeder NFET 403 ist mit der Leitung 415 und mit Leitung 423 verbunden, die ihrerseits an den NFET 429 angeschlossen ist, der stets an ist. NFET 429 liegt im gleichen Bereich der Schaltung 401 wie der Masseschalter NFET 409. Daher ist der Leckstrom durch die Leitung 415 dem Leckstrom durch die Leitung 425 proportional, wenn alle NFETs 415 (1..n) aus sind und die Leitung 421 geerdet ist. Wie die Schaltung 301 weist auch die Schaltung 401 einen Vorladungs-PFET auf, der hier mit der Bezugsnummer 407 versehen ist. Der Stromspiegel 307 erzeugt als Antwort auf den Strom durch Leitung 415 einen Kompensationsstrom durch die Leitung 417. Da die NFETs 403 (1..m) und die NFETs 405 (1..n), wie auch die NFETs 429 und 409 identisch sind, ist das Verhältnis des Stromes durch Leitung 415 zu dem Leckstrom durch Leitung 421 das gleiche, wie das Verhältnis der NFETs 403 zu den NFETs 405, im vorliegenden Fall m:n. Der Stromspiegel 307 erzeugt daher einen Kompensationsstrom durch Leitung 417, dessen Verhältnis zu dem Strom durch Leitung 415 ebenfalls m:n ist, wobei m den Strom durch Leitung 415 und n den Strom durch Leitung 417 angibt.
- Die Operation der Schaltung 401 ist analog derjenigen der Schaltung 301. Wenn das Taktsignal niedrig ist, ist PFET 407 an, wodurch er die Ausgangsleitung 425 vorlädt. Wenn das Taktsignal hoch geht, wird PFET 407 ausgeschaltet und NFET 409 angeschaltet. Da die NFETs 403 (1..m) Leckstrom liefern, gibt der Stromspiegel 307 Strom durch die Leitung 417 ab, der gleich der Größe ist, die durch die Leckströme in den NFETs 405 (1..n) verloren geht. Solange keine der Eingangsleitungen I (1..n) auf einem hohen Spannungspegel liegt, bleibt der Ausgang auf VDD. Wenn aber eine oder mehrere der Eingangsleitungen I (1..n) an hoher Spannung liegt, wodurch einer oder mehrere NFETs 405 eingeschaltet werden, wird die Ausgangsleitung 425 über die eingeschalteten NFETs 405 und NFET 409 geerdet.
- Die Vorteile der Schaltung 401 gegenüber dem Stande der Technik, wo Äquivalente des PFET 103 der Schaltung 101 zur Kompensation des Leckstromes verwendet werden, sind sogar noch größer als die der Schaltung 301. Der Grund dafür ist, daß eine große Anzahl NFETs 405 mit der Ausgangsleitung 425 verbunden sind und die größere Dichte der Schaltung zur Verringerung der Differenz zwischen n IL und I&sub0; und gleichzeitig zur Steigerung der Effekte auf n I L der lokalen Bedingungen, wie Größe der Vorrichtung, Temperatur und Störsignale wirken.
- Die vorstehende ausführliche Beschreibung hat dem Fachmann auf diesem Gebiet gezeigt, wie er integrierte Schaltungen herstellen und benutzen kann, welche die Wirkungen lokaler Bedingungen in der integrierten Schaltung kompensieren können. Die hier offenbarten besonderen Beispiele haben gezeigt wie dynamische CMOS-Schaltungen aufgebaut werden können, in denen Leckströme exakt kompensiert werden. Die Erfindung ist jedoch nicht auf die Kompensation von Leckströmen oder auf dynamische CMOS- Schaltungen beschränkt, und die in dynamischen CMOS- Schaltungen verkörperten Prinzipien können auch bezüglich anderer pHänomene als Leckströme und in integrierten Schaltungen angewendet werden, die andere Techniken als dynmisches CMOS verwenden. Die ausführliche Beschreibung ist daher in jeder Hinsicht illustrativ und beispielhaft.
Claims (12)
1. Vorrichtung zur Kompensation einer lokalen Bedingung in
einer integrierten Schaltung, wobei die lokale Bedingung
einen Abschnitt der integrierten Schaltung beeinflußt,
wobei der Abschnitt der integrierten Schaltung Elemente
(105, 117, 119; 405 (1)) aufweist, die in enger
Nachbarschaft zu einem erfassenden Element (309, 403 (1))
sind, jedoch nicht Abschnitte beeinflußt, deren Elemente
nicht in enger Nachbarschaft zum erfassenden Element
(309; 403 (1)) sind, wobei das erfassende Element
ebenfalls durch die lokale Bedingung beeinflußt wird und
eine Antwort darauf erzeugt, die der Wirkung der lokalen
Bedingung auf den Abschnitt proportional ist, und mit
einer Kompensationseinrichtung (207; 307), welche an das
erfassende Element (309; 403 (1)) und die Elemente des
Abschnitts (105, 117, 119; 405 (1)) gekoppelt ist, um auf
die Antwort des erfassenden Elements auf die lokale
Bedingung mit Bereitstellung eines
Kompensationseingangssignals zu dem Abschnitt, das
proportional zur Antwort des erfassenden Elements (309;
403 (1)) ist, und welches die Wirkung der lokalen
Bedingung am Abschnitt kompensiert, zu reagieren.
2. Vorrichtung nach Anspruch 1,
bei welcher das erfassende Element durch die lokale
Bedingung auf die gleiche Weise wie die Elemente des
Abschnitts beeinflußt wird und die Antwort des
erfassenden Elements auf die lokale Bedingung zur
Antwort der Elemente des Abschnitts auf selbige
proportional ist.
3. Vorrichtung nach Anspruch 1,
bei welcher eine Vielzahl von lokalen Bedingungen und
eine Vielzahl von Abschnitten vorhanden ist, für welche
die lokalen Bedingungen lokal sind,
bei welcher eine Vielzahl von erfassenden Elementen
vorhanden ist, wobei ein erfassendes Element in jedem
der Abschnitte ist und die Kompensationseinrichtung auf
die Antwort der Vielzahl von erfassenden Elemente
reagiert.
4. Vorrichtung nach Anspruch 3,
bei welcher die erfassenden Element durch die lokalen
Bedingungen auf die gleiche Weise wie die Elemente des
Abschnitts beeinflußt werden und die Antwort der
erfassenden Elemente auf die lokalen Bedingungen zu den
Antworten der Elemente des Abschnitts proportional sind.
5. Vorrichtung nach Anspruch 1,
bei welcher die lokale Bedingung ein erster Beckstrom
ist, das erfassende Element eine
Leckstromerfassungseinrichtung (302, 309; 403 (1...n)) ist, die in dem
Abschnitt angeordnet ist, der einen zweiten Leckstrom
hat, welcher zum ersten Leckstrom proportional ist und
sich mit diesem ändert und wobei die
Kompensationseinrichtung eine einen Kompensationsstrom
bereitstellende Einrichtung (207; 307) ist, welche an
die Leckstromerfassungseinrichtung und an den Abschnitt
zum Beantworten des zweiten Leckstroms durch Erzeugen
eines Kompensationsstroms, der im wesentlichen gleich
dem ersten Leckstrom ist, angekoppelt ist und den
Kompensationsstrom den Abschnitt als
Kompensationseingangssignal zuführt.
6. Vorrichtung nach Anspruch 5,
bei welcher der erste Leckstrom durch eine für den
Abschnitt lokale Bedingung beeinflußt wird und die
Leckstromerfassungseinrichtung durch die gleiche
Bedingung beeinflußt wird.
7. Vorrichtung nach Anspruch 5,
bei welcher der erste Leckstrom hauptsächlich eine Folge
des Lecks durch eine erste Einrichtung (105) in dem
Abschnitt ist und die Leckstromerfassungseinrichtung
eine zweite Einrichtung (309) in dem Abschnitt ist, der
ein Leck proportional zur ersten Einrichtung hat.
8. Vorrichtung nach Anspruch 7,
bei welcher die zweite Einrichtung der ersten
Einrichtung elektrisch äquivalent ist und im
wesentlichen die gleiche Geometrie und Orientierung hat.
9. Vorrichtung nach Anspruch 7,
bei welcher die erste Einrichtung eine aus einer ersten
Vielzahl von diesen ist, wobei die zweite Einrichtung
eine aus einer zweiten Vielzahl von diesen ist, welche
zwischen den Einrichtungen der ersten Vielzahl verteilt
sind, und wobei der zweite Leckstrom die Humme uer
Leckagen der zweiten Einrichtungen ist.
10. Vorrichtung nach Anspruch 9,
bei welcher die zweiten Einrichtungen im wesentlichen
die gleiche Leckage wie die ersten Einrichtungen haben.
11. Vorrichtung nach Anspruch 9,
bei welcher die zweiten Einrichtungen den ersten
Einrichtungen elektrisch äquivalent sind und im
wesentlichen die gleiche Geometrie und Ausrichtung
haben.
12. Vorrichtung nach einem der Ansprüche 5 bis 11,
bei welcher die Kompensationsstrom bereitstellende
Einrichtung ein Stromspiegel (307) ist, der auf den
zweiten Leckstrom anspricht, um den Kompensationsstrom
zu erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/531,961 US5117130A (en) | 1990-06-01 | 1990-06-01 | Integrated circuits which compensate for local conditions |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69127320D1 DE69127320D1 (de) | 1997-09-25 |
DE69127320T2 true DE69127320T2 (de) | 1998-03-19 |
Family
ID=24119802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69127320T Expired - Fee Related DE69127320T2 (de) | 1990-06-01 | 1991-05-24 | Integrierte Schaltkreise mit lokaler Bedingungskompensation |
Country Status (8)
Country | Link |
---|---|
US (1) | US5117130A (de) |
EP (1) | EP0459715B1 (de) |
JP (1) | JPH04230053A (de) |
KR (1) | KR100219769B1 (de) |
DE (1) | DE69127320T2 (de) |
ES (1) | ES2104666T3 (de) |
HK (1) | HK1001928A1 (de) |
SG (1) | SG44452A1 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247212A (en) * | 1991-01-31 | 1993-09-21 | Thunderbird Technologies, Inc. | Complementary logic input parallel (clip) logic circuit family |
US5254883A (en) * | 1992-04-22 | 1993-10-19 | Rambus, Inc. | Electrical current source circuitry for a bus |
FR2699023B1 (fr) * | 1992-12-09 | 1995-02-24 | Texas Instruments France | Circuit à retard commandé. |
US5408145A (en) * | 1993-02-12 | 1995-04-18 | Advanced Micro Devices, Inc. | Low power consumption and high speed NOR gate integrated circuit |
EP0702813B1 (de) * | 1993-06-08 | 2001-08-22 | National Semiconductor Corporation | Programmierbarer cmos bus- und übertragungsleitungstreiber |
US5557223A (en) * | 1993-06-08 | 1996-09-17 | National Semiconductor Corporation | CMOS bus and transmission line driver having compensated edge rate control |
US5483184A (en) * | 1993-06-08 | 1996-01-09 | National Semiconductor Corporation | Programmable CMOS bus and transmission line receiver |
WO1994029962A1 (en) * | 1993-06-08 | 1994-12-22 | National Semiconductor Corporation | Cmos btl compatible bus and transmission line driver |
US5539341A (en) * | 1993-06-08 | 1996-07-23 | National Semiconductor Corporation | CMOS bus and transmission line driver having programmable edge rate control |
US5543746A (en) * | 1993-06-08 | 1996-08-06 | National Semiconductor Corp. | Programmable CMOS current source having positive temperature coefficient |
FR2734378B1 (fr) * | 1995-05-17 | 1997-07-04 | Suisse Electronique Microtech | Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement |
US5627456A (en) * | 1995-06-07 | 1997-05-06 | International Business Machines Corporation | All FET fully integrated current reference circuit |
JP2783243B2 (ja) * | 1996-02-06 | 1998-08-06 | 日本電気株式会社 | Cmos集積回路の故障検出方法及び装置 |
US5818260A (en) * | 1996-04-24 | 1998-10-06 | National Semiconductor Corporation | Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay |
US6870419B1 (en) | 1997-08-29 | 2005-03-22 | Rambus Inc. | Memory system including a memory device having a controlled output driver characteristic |
US6094075A (en) | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
US6008683A (en) * | 1997-10-31 | 1999-12-28 | Credence Systems Corporation | Switchable load for testing a semiconductor integrated circuit device |
US6188248B1 (en) * | 1999-08-26 | 2001-02-13 | Mips Technologies, Inc. | Output synchronization-free, high-fanin dynamic NOR gate |
US7051130B1 (en) | 1999-10-19 | 2006-05-23 | Rambus Inc. | Integrated circuit device that stores a value representative of a drive strength setting |
US6321282B1 (en) | 1999-10-19 | 2001-11-20 | Rambus Inc. | Apparatus and method for topography dependent signaling |
US6646953B1 (en) * | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
US7079775B2 (en) * | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
US6396305B1 (en) * | 2001-03-29 | 2002-05-28 | Intel Corporation | Digital leakage compensation circuit |
US7119549B2 (en) | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
JP4544458B2 (ja) * | 2004-11-11 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7750695B2 (en) * | 2004-12-13 | 2010-07-06 | Mosaid Technologies Incorporated | Phase-locked loop circuitry using charge pumps with current mirror circuitry |
US20080061836A1 (en) * | 2006-08-22 | 2008-03-13 | International Business Machines Corporation | Current Mirror and Parallel Logic Evaluation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4453094A (en) * | 1982-06-30 | 1984-06-05 | General Electric Company | Threshold amplifier for IC fabrication using CMOS technology |
US4714840A (en) * | 1982-12-30 | 1987-12-22 | Thomson Components - Mostek Corporation | MOS transistor circuits having matched channel width and length dimensions |
US4613772A (en) * | 1984-04-11 | 1986-09-23 | Harris Corporation | Current compensation for logic gates |
JPS6320913A (ja) * | 1986-07-14 | 1988-01-28 | Nec Corp | 出力回路 |
IT1201848B (it) * | 1986-10-02 | 1989-02-02 | Sgs Microelettronica Spa | Circuito di interfaccia logica ad alta stabilita' e bassa corrente di riposo |
US4763021A (en) * | 1987-07-06 | 1988-08-09 | Unisys Corporation | CMOS input buffer receiver circuit with ultra stable switchpoint |
US4818901A (en) * | 1987-07-20 | 1989-04-04 | Harris Corporation | Controlled switching CMOS output buffer |
US4797580A (en) * | 1987-10-29 | 1989-01-10 | Northern Telecom Limited | Current-mirror-biased pre-charged logic circuit |
US4857767A (en) * | 1988-03-03 | 1989-08-15 | Dallas Semiconductor Corporation | High-density low-power circuit for sustaining a precharge level |
US4857764A (en) * | 1988-06-30 | 1989-08-15 | Harris Corporation | Current compensated precharged bus |
-
1990
- 1990-06-01 US US07/531,961 patent/US5117130A/en not_active Expired - Lifetime
-
1991
- 1991-05-24 SG SG1996000524A patent/SG44452A1/en unknown
- 1991-05-24 DE DE69127320T patent/DE69127320T2/de not_active Expired - Fee Related
- 1991-05-24 ES ES91304720T patent/ES2104666T3/es not_active Expired - Lifetime
- 1991-05-24 EP EP91304720A patent/EP0459715B1/de not_active Expired - Lifetime
- 1991-05-29 KR KR1019910008788A patent/KR100219769B1/ko not_active IP Right Cessation
- 1991-05-31 JP JP3128017A patent/JPH04230053A/ja active Pending
-
1998
- 1998-02-10 HK HK98100997A patent/HK1001928A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ES2104666T3 (es) | 1997-10-16 |
EP0459715B1 (de) | 1997-08-20 |
SG44452A1 (en) | 1997-12-19 |
US5117130A (en) | 1992-05-26 |
HK1001928A1 (en) | 1998-07-17 |
DE69127320D1 (de) | 1997-09-25 |
EP0459715A3 (en) | 1993-05-19 |
EP0459715A2 (de) | 1991-12-04 |
KR100219769B1 (ko) | 1999-09-01 |
JPH04230053A (ja) | 1992-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69127320T2 (de) | Integrierte Schaltkreise mit lokaler Bedingungskompensation | |
DE69101640T2 (de) | Binäre speicherzelle. | |
DE69531032T2 (de) | Spannungspegel-Verschiebungsschaltung | |
DE69524265T2 (de) | Spannungspegelverschieber | |
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE3228013C2 (de) | Bidirektionale Sammelleitung zum Datentransfer | |
DE4128918C2 (de) | Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen | |
DE3782106T2 (de) | Programmierbares cmos-logik-array. | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE4238063C2 (de) | Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion | |
DE3888863T2 (de) | BIFET-Logik-Schaltung. | |
DE4326134B4 (de) | Eingangswechseldetektorschaltung | |
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE2912320A1 (de) | Cmos-speicher-abfuehlverstaerker | |
DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
DE69520266T2 (de) | Schnelles NOR-NOR programmierbares logisches Feld mit Einphasentakt | |
DE3635761A1 (de) | Programmierbares logikfeld mit dynamischer cmos-logik | |
EP0499673B1 (de) | Regelschaltung für einen Substratvorspannungsgenerator | |
DE2347968C3 (de) | Assoziative Speicherzelle | |
DE68916093T2 (de) | Integrierte Schaltung. | |
DE69322599T2 (de) | Takttreiber für Leseverstärker | |
DE68908280T2 (de) | Analogschalter. | |
DE2625351C2 (de) | Festwertspeicher-Matrixschaltung | |
DE68924843T2 (de) | Transistordurchbruchs-schutzschaltung. | |
DE69021273T2 (de) | Integrierte Speicherschaltung mit einem Leseverstärker. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |