DE2743619A1 - Halbleiter-speicherelement und verfahren zu seiner herstellung - Google Patents

Halbleiter-speicherelement und verfahren zu seiner herstellung

Info

Publication number
DE2743619A1
DE2743619A1 DE19772743619 DE2743619A DE2743619A1 DE 2743619 A1 DE2743619 A1 DE 2743619A1 DE 19772743619 DE19772743619 DE 19772743619 DE 2743619 A DE2743619 A DE 2743619A DE 2743619 A1 DE2743619 A1 DE 2743619A1
Authority
DE
Germany
Prior art keywords
storage
reference potential
line
semiconductor layer
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772743619
Other languages
English (en)
Inventor
Kurt Dr Ing Hoffmann
Rainer Ing Grad Sigusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772743619 priority Critical patent/DE2743619A1/de
Priority to US05/943,065 priority patent/US4206471A/en
Priority to FR7827371A priority patent/FR2404892A1/fr
Priority to GB7838261A priority patent/GB2005077B/en
Priority to JP11986778A priority patent/JPS5458385A/ja
Publication of DE2743619A1 publication Critical patent/DE2743619A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/92—Conductor layers on different levels connected in parallel, e.g. to reduce resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

AKTIENGESELLSCHAFT U Unser Zeichen
Berlin und München ' VPA 77 P 7 H 9 BRD
Halbleiter-Speicherelement und Verfahren zu seiner Herstellung
Die Erfindung bezieht sich auf ein Halbleiter-Speicherelement nach dem Oberbegriff des Patentanspruches 1 und auf ein Verfahren zu seiner Herstellung.
Solche Speicherelemente sind beispielsweise aus dem "IEEE Journal of Solid-state Circuits", Vol. SC-7, Seiten 330-335, Okt. 1972 bekannt. Dabei kann das Transfergate auch als Auswahlgate bezeichnet werden, da es dazu dient, den ihm zugeordneten Speicherkondensator zum Zwecke des Einschreibens oder Auslesens einer digitalen Information unter den insgesamt an einer Bitleitung liegenden Speicherkondensatoren auszuwählen.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiter-Speicherelement anzugeben, das eine flächensparende Ansteuerung aufweist und flächensparend in eine Matrixanordnung integrierbar ist.
Das wird erfindungsgemäß durch eine Ausbildung des im Oberbegriff des Patentanspruches 1 genannten Halbleiter-Speicherelementes entsprechend den kennzeichnenden Merkmalen dieses Anspruches erreicht.
Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß diejenigen Ansteuerleitungen, die im Falle einer Zusammenfassung solcher Speicherelemente zu einer Matrix jeweils ein und derselben Gruppe von Speicherelementen gemeinsam zugeordnet
St 1 CKa / 26.09.1977 909813/0602
-r
77 P 7 H 9 BRO
sind, nämlich die Wortleitung und die Bezugspotentialleitung, in einer optimal flächensparenden Anordnung parallel zueinander ver-.laufen, wobei sie sich insbesondere randseitig überlappen. Diese Anordnung wird dann bei einer Matrix, die aus Speicherelementen nach dem Patentanspruch 3 aufgebaut ist, weiterhin dazu ausgenutzt, um im Wege einer besonderen Ansteuerung, nämlich durch einen wahlweisen Einsatz jeder dieser Leitungen als Wortleitung oder als Bezugspotentialleitung, in fast jeder der zugeordneten Speicherelementengruppen eine solche Leitung einzusparen. Damit entspricht dann der in Richtung der Bitleitung gemessene Parallelversatz zweier benachbarter Speicherkondensatoren dem von Leitungsmitte zu Leitungsmitte gemessenen Abstand der sich randseitig überlappenden Ansteuerleitungen. Hierbei wird die Bitleitung für eine vorgegebene Anzahl von wahlweise mit ihr zu verbindenden Speicherkondensatoren optimal verkürzt, so daß die Bitleitungskapazität sich verringert und zu den Kapazitäten der einzelnen Speicherkondensatoren in eine günstige Relation gelangt.
Ein vorteilhaftes Verfahren zur Herstellung eines Halbleiter-Speicherelements nach den Patentansprüchen 1 oder 3 ist durch den Patentanspruch 9 gekennzeichnet.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt:
Fig. 1 eine Draufsicht auf ein nach der Erfindung ausgebildetes Halbleiter-Speicherelement,
Fig. 2 einen Querschnitt entlang der Linie II-II von Fig. 1 und Fig. 3 die schematische Darstellung einzelner Schritte eines Herstellungsverfahrens für ein Speicherelement nach den Figuren 1 und 2.
In den Figuren 1, 2 und 3 ist eine p-dotierte Halbleiterschicht 1, insbesondere eine Siliziumschicht, dargestellt, die mit einem n+- dotierten, streifenförmigen, oberflächenseitigen, in Fig. 1 teilweise schraffierten Gebiet 2 versehen ist, das eine Bitleitung BL darstellt. Ein endseitiger Bitleitungsanschluß ist mit 3 bezeichnet. Ein weiteres n+-dotiertes, oberflächenseitiges Gebiet ist
909813/0602
77 P 7 14 9 BRD
mit 4 bezeichnet und in Fig. 1 in anderer Richtung schraffiert. Dieses Gebiet 4 bildet eine Speicherzone der Halbleiterschicht 1 und genauer gesagt die erste Elektrode eines Speicherkondensators C (Fig. 2). Die oberhalb der Speicherzone angeordnete Speicherelektrode von C ist mit 5 bezeichnet und wird durch einen Teil einer streifenförmigen, leitenden Beschichtung gebildet, die in Fig. 1 in vertikaler Richtung verläuft und insgesamt eine Bezugspotentialleitung 6 mit einem endseitigen Anschluß 7 darstellt. Zwischen der Speicherelektrode 5 und der Oberfläche der Halbleiterschicht 1 befindet sich eine dünne Isolierschicht 8, die beispielsweise aus SiOp besteht und in diesem Fall als Gateoxidschicht bezeichnet wird.
Neben der Bezugspotentialleitung 6 und von dieser durch einen dünnen, isolierenden Spalt getrennt befindet sich eine Wortleitung 9, die ebenfalls aus einer streif enförmigen, elektrisch leitenden Beschichtung gebildet ist. Ein Teil dieser Wortleitung, der in Fig. 1 einen im wesentlichen rechteckförmigen Umriß aufweist und durch die Diagonalen des Rechtecks gekennzeichnet ist, stellt dabei ein Transfergate 10 dar, daß einerseits der Speicherelektrode 5 benachbart ist und andererseits von der Oberfläche der Halbleiterschicht 1 durch die bereits beschriebene, dünne Isolierschicht 8 getrennt ist. Wie aus Fig. 1 hervorgeht, gehen die Flächenbereiche des Transfergate 10 und der Speicherelektrode 5 ineinander über und bilden zusammen einen U-förmigen Bereich, dessen linksseitiger Schenkel soweit verlängert ist, daß er an den Bereich der Bitleitung 2 angrenzt. Innerhalb dieses U-förmigen Bereiches ist nun die Oberfläche der Halbleiterschicht 1 von der dünnen Isolierschicht 8 bedeckt, während sie außerhalb dieses Bereiches wesentlich dicker ausgebildet ist, wie beispielsweise durch die in Fig. 2 randseitig von den Teilen 5 und 10 bestehenden, isolierenden Wülste 11 und 12 veranschaulicht wird.
Somit wird ein mit der Bitleitung wahlweise verbindbares Speicherelement bezüglich seiner Fläche durch die Lage des mit einer dünnen Isolierschicht bedeckten Halbleiterbereiches definiert, wobei der das Transfergate 10 enthaltende Teil dieses Bereichs auch
909813/0602
77 P 7 H 9 BRO
als Transferbereich T bezeichnet wird, in dem oberflächenseitige Ladungsverschiebungen möglich sind, während der Speicherkondensator C durch die Speicherelektrode 5 und die dieser gegenüberliegenden Speicherzone 4 gebildet wird. Wird die Wortleitung 9 über einen endseitigen Anschluß 13 mit einem Potential von beispielsweise plus 5 Volt beaufschlagt, so bildet sich unterhalb des Transfergate 10 ein Potential aus, das eine leitende Verbindung zwischen den n+-dotierten Gebieten der Speicherzone 4 und der Bitleitung 2 ermöglicht. Wird die Bitleitung 2 während des Bestehens dieser Potentialverhältnisse über ihren Anschluß 3 auf Nullpotential gebracht, so fließt eine elektrische Ladung über T in den Speicherkondensator C und wird in diesem nach dem Abschalten des positiven Potentials von dem Anschluß 13 als binäre Information gespeichert. Das Auslesen der gespeicherten Information geschieht durch eine neuerliche Potentialansteuerung des Transfergate 10 über die Wortleitung 9, was wieder zur Bildung eines Potentials unterhalb des Transfergate 10 führt, das die leitende Verbindung zwischen den Teilen 2 und 4 ermöglicht. Dabei erfolgt eine Umladung zwischen dem Speicherkondensator C und der Kapazitat der Bitleitung 2, die auf der Bitleitung 2 eine auswertbare Potentialverschiebung hervorruft. Wegen der fortwährenden Entladung von C über die Sperrschicht zwischen dem Gebiet 4 und der Halbleiterschicht 1 muß jeweils nach einer sogenannten Speicherzeit ein Auslesen der Information und ein Wiedereinschreiben derselben mittels regenerierter binärer Signale erfolgen, die den ausgelesenen Signalen entsprechen.
In Fig. 1 ist rechtsseitig von dem bisher betrachteten Speicherelement ein weiteres, in analoger Weise aufgebautes, das Transfergate 10' und die Speicherelektrode 5' aufweisendes Speicherelement dargestellt, das in Fig. 2 durch den Transferbereich T' und den Speicherbereich C angedeutet ist. Die Leitungen 6 und 9 bzw. 6' und 9r überlappen sich randseitig, wie aus Fig. 2 weiter hervorgeht, so daß zwischen ihnen innerhalb der Bereiche der dünnen Isolierschicht 8 keine die Ladungsverschiebung behindernden Potentialschwellen entstehen. Die Überlappung braucht allerdings nicht in der dargestellten Weise zu erfolgen, bei der die Leitungen 9 und 9' die Leitungen 6 und 6' randseitig überdecken,
909813/0602
-y-9 77 P7 H 9 BRO
sondern auch in umgekehrter Zuordnung, wobei die Leitungen 6 und 6' die Leitungen 9 und 9' überlappen. Andererseits können jeweils benachbarte Leitungen auch durch einen Spalt voneinander getrennt sein.
Eine Mehrzahl solcher Speicherelemente, die in Fig. 1 nebeneinander angeordnet sind und an der gleichen Bitleitung 2 liegen, bilden eine Zeile einer Speichermatrix, während mehrere in Fig. übereinander angeordnete Speicherelemente, die an verschiedenen Bitleitungen 2, aber an der gleichen Wortleitung 9 liegen, eine Matrixspalte darstellen. Eine Ansteuerung über die Wortleitung 9 bewirkt dann jeweils, daß alle Speicherelemente einer Spalte mit den zugehörigen Bitleitungen verbunden werden.
Nach einer bevorzugten Weiterbildung der Erfindung sind nun in einer solchen Speichermatrix weitere, gleichartig ausgebildete Speicherelemente vorgesehen, die, wie in Fig. 1 bei 14 gestrichelt angedeutet ist, bezüglich der Leitungen 6 und 9', sieht man von einer zu der Bitleitung 2 seitenverkehrten Anordnung ab, in gleicher Weise angeordnet sind wie die die Teile 5 und 10 enthaltenden Speicherelemente bezüglich der Leitungen 6 und 9. Das bedeutet aber, daß für diese weiteren Speicherelemente, die zu weiteren Matrixspalten zusammengefaßt sind, die zu ihrer Ansteuerung dienenden Leitungen, z. B. 6 und 9', in ihrer Funktion gegeneinander vertauscht sind, d. h. also, daß für sie z. B. die Leitung 6 eine Wortleitung darstellt und z. B. die Leitung 9' eine Bezugspotentialleitung. Daher ist es erforderlich, z. B. den Anschluß für die Ansteuerung der weiteren Speicherelemente, z. B. 14, von dem obengenannten Bezugspotential zu trennen und als einen Wortleitungsanschluß zu verwenden, wobei gleichzeitig der Anschluß 13' auf Bezugspotential zu legen ist. Da jeweils nur eine einzige Matrixspalte durch ein Signal der zugeordneten Wortleitung selektiert wird, treten keine störenden Beeinflussungen zwischen den einzelnen Matrixspalten auf.
In Abweichung von dem bisher beschriebenen Ausführungsbeispiel können die Speicherzonen der Speicherelemente anstelle der ent-
909813/0602
gegengesetzt dotierten, oberflächenseitigen Gebiete 4 Inversionsrandschichten 4a aufweisen (Fig. 2). Dies erfordert jedoch eine Anhebung des bei 7 und 7f zugeführten Bezugspotentials auf einen hinreichend hohen Wert, der von der Dicke der Isolierschicht 8 abhängt. Bei dieser Ausführungsform ist es nicht möglich, die Funktionen der Leitungen 6 und 9 miteinander zu vertauschen, so daß keine weiteren Spalten von Speicherelementen 14 vorgesehen werden können.
Mit besonderem Vorteil bestehen die Leitungen 6, 9 bzw. 61, 9' aus hochdotiertem Halbleitermaterial, insbesondere aus polykristallinem Silizium. Andererseits können sie auch aus Teilen einer metallischen Beschichtung, z. B. aus Aluminium, gebildet sein.
Anhand der Fig. 3 wird nun ein zweckmäßiges Verfahren zur Herstellung der bisher beschriebenen Speicherelemente erläutert. Dabei wird von einer dotierten Halbleiterschicht 1, insbesondere aus Silizium, ausgegangen, die allseitig mit einer dicken Isolierschicht 1a, z. B. aus SiO2, überzogen ist (Fig. 3a). In der Isolierschicht 1a sind Öffnungen 15 vorgesehen, durch die in einem Dotierungsschritt die Bitleitung darstellende, entgegengesetzt dotierte Gebiete 2 und bei einer Ausbildung der Speicherkondensatoren mit entgegengesetzt dotierten Speicherzonen auch die Gebiete 4 gebildet werden. In Fig. 3 sind entsprechend der Schnittdarstellung nach der Linie II-II in Fig. 1 nur die Gebiete 4 der einzelnen Speicherelemente zu erkennen. Nach dem überziehen der dotierten Gebiete 4 mit einer Oxidschicht und dem dabei erfolgenden gleichzeitigen Eintreiben der Dotieratome werden dann die Oxidöffnungen 16 vorgesehen, die jeweils den Bereichen der einzelnen Transferelektroden 10 und den Bereichen der jeweils angrenzenden Speicherelektroden 5 entsprechen. Anschließend werden die öffnungen 16 mit einer dünnen Isolierschicht 17 überzogen (Fig. 3b). Danach wird eine erste elektrisch leitende Beschichtung ganzflächig aufgebracht, die durch maskierte Ätzschritte wieder soweit entfernt wird, daß lediglich solche Teile derselben bestehen bleiben, die die Speicherelektroden 5 bzw. 5' der einzelnen Spei-
909813/0602
cherelemente und die mit diesen zusammenhängenden Bezugspotentialleitungen 6 bzw. 6' darstellen. Darüber wird durch thermische Oxidation eine weitere Isolierschicht 18 aufgebracht. Dabei wächst die freiliegende dünne Isolierschicht 17 etwas an (Fig. 3c). Danach wird eine zweite elektrisch leitende Beschichtung ganzflächig vorgesehen. Die letztere wird dann wieder durch maskierte Ätzschritte soweit entfernt, daß von ihr lediglich diejenigen Teile bestehen bleiben, die die Transferelektroden 10 bzw. 10' und die zugehörigen Wortleitungen 9 bzw. 9' der Speicherelemente bilden (Fig. 3d). Bei dieser Folge von Verfahrensschritten überlappen die Leitungen 9» 9* die Leitungen 6, 6*. Bildet man dagegen aus der ersten leitenden Beschichtung die Teile 9» 10 und 9', 10* und aus der zweiten leitenden Beschichtung die Teile 5, 6 und 5', 6', so überlappen die Leitungen 6, 6' die Leitungen 9, 9f. Die Speicherelemente werden durch Aufbringen einer hier nicht gezeigten Schutzschicht fertiggestellt.
9 Patentansprüche
3 Figuren
909813/0602
L e e r s e i t e

Claims (9)

  1. Patentansprüche
    iiy Halbleiter-Speicherelement mit einem Speicherkondensator, dessen oberhalb einer dotierten Halbleiterschicht angeordnete Speicherelektrode aus einem Abschnitt einer streifenförmigen Bezugspotentialleitung besteht, der durch eine dünne Isolierschicht von der Halbleiterschicht getrennt ist, mit einem der Speicherelektrode benachbarten Transfergate, das aus einem Teil einer streifenförmigen Wortleitung besteht, der ebenfalls durch die dünne Isolierschicht von der Halbleiterschicht getrennt ist, und mit einem in der Halbleiterschicht oberflächenseitig angeordneten, entgegengesetzt dotierten, als Bitleitung dienenden Gebiet, das in Abhängigkeit von einer potentialmäßigen Ansteuerung des Transfergate mit einer unterhalb der Speicherelektrode liegenden, oberflächenseitigen Speicherzone der Halbleiterschicht wahlweise leitend verbindbar ist, dadurch gekennzeichnet , daß die Wortleitung (9) und die Bezugspotentialleitung (6) parallel zueinander und etwa senkrecht zur Bitleitung (2) verlaufen und einander unmittelbar benachbart angeordnet sind.
  2. 2. Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß die Wortleitung (9) und die Bezugspotentialleitung (6) einander randseitig überlappen.
  3. 3. Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzone durch ein zweites, entgegengesetzt dotiertes, oberflächenseitiges Halbleitergebiet (4) gebildet wird.
  4. 4. Speicherelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Speicherzone aus einer Inversionsrandschicht (4a) besteht.
  5. 5· Anordnung einer Mehrzahl von Speicherelementen nach Anspruch 1 auf ein und derselben Halbleiterschicht, dadurch gekennzeichnet, daß einer ersten Gruppe dieser Speicherelemente ein gemeinsames oberflächenseitiges, entgegengesetzt dotiertes, streifenförmiges Halbleitergebiet (2) als Bitleitung zugeordnet ist, daß die Wort-
    909813/0602
    -/- b 77 P7H9 BRD
    leitungen (9) einer zweiten Gruppe von Speicherelementen zu einer gemeinsamen Wortleitung zusammengefaßt sind und daß die Bezugspotentialleitungen (6) der zweiten Gruppe von Speicherelementen zu einer gemeinsamen Bezugspotentialleitung zusammengefaßt sind.
  6. 6. Anordnung einer Mehrzahl von Speicherelementen nach Anspruch 3 auf ein und derselben Halbleiterschicht gemäß Anspruch 5, dadurch gekennzeichnet, daß die gemeinsame Bezugspotentialleitung (6) der zweiten Gruppe von Speicherelementen von dem Bezugspotential wahlweise abschaltbar ist und nach dieser Abschaltung für eine dritte Gruppe von Speicherelementen (14) als gemeinsame Wortleitung dient.
  7. 7. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die streifenförmige Wortleitung (9) aus hochdotiertem Halbleitermaterial, insbesondere aus polykristallinem Silizium, besteht.
  8. 8. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die streifenförmige Bezugspotentialleitung (6) aus hochdotiertem Halbleitermaterial, insbesondere aus polykristallinem Silizium, besteht.
  9. 9. Verfahren zur Herstellung eines Speieherelements nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die dotierte Halbleiterschicht mit einer Isolierschicht überzogen wird, in der öffnungen vorgesehen werden, durch die in einem Dotierungsschritt das erste und ggf. das zweite entgegengesetzt dotierte, oberflächenseitige Halbleitergebiet gebildet wird, daß nach dem Wiederherstellen einer geschlossenen Isolierschicht in dieser eine öffnung vorgesehen wird, die dem Bereich des Transfergate und der Speicherelektrode entspricht, daß die Halbleiterschicht innerhalb dieser öffnung mit einer dünnen Isolierschicht überzogen wird, daß anschließend eine ganzflächige, erste, elektrisch leitende Beschichtung aufgebracht wird, die durch maskierte Ätzschritte wieder so weit entfernt wird, daß lediglich Teile derselben bestehen bleiben, die die Speicherelektrode und die Bezugspotentialleitung oder das
    909813/0602
    -3 77 P 7 H 9 BRD
    Transfergate und die Wortleitung bilden, daß danach eine die stehengebliebenen Teile der ersten leitenden Beschichtung abdeckende Isolierschicht aufgebracht wird, über der eine zweite elektrisch leitende Beschichtung ganzflächig vorgesehen wird, und daß die letztere durch maskierte Ätzschritte wieder soweit entfernt wird, daß lediglich Teile derselben bestehen bleiben, die das Transfergate und die Wortleitung oder die Speicherelektrode und die Bezugspotentialleitung bilden.
    909813/0602
DE19772743619 1977-09-28 1977-09-28 Halbleiter-speicherelement und verfahren zu seiner herstellung Withdrawn DE2743619A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19772743619 DE2743619A1 (de) 1977-09-28 1977-09-28 Halbleiter-speicherelement und verfahren zu seiner herstellung
US05/943,065 US4206471A (en) 1977-09-28 1978-09-18 Semiconductor storage element and a process for the production thereof
FR7827371A FR2404892A1 (fr) 1977-09-28 1978-09-25 Elements de memoire a semiconducteurs et procede pour sa fabrication
GB7838261A GB2005077B (en) 1977-09-28 1978-09-27 Semiconductor storage elements
JP11986778A JPS5458385A (en) 1977-09-28 1978-09-28 Semiconductor memory cell and method of producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772743619 DE2743619A1 (de) 1977-09-28 1977-09-28 Halbleiter-speicherelement und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
DE2743619A1 true DE2743619A1 (de) 1979-03-29

Family

ID=6020124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772743619 Withdrawn DE2743619A1 (de) 1977-09-28 1977-09-28 Halbleiter-speicherelement und verfahren zu seiner herstellung

Country Status (5)

Country Link
US (1) US4206471A (de)
JP (1) JPS5458385A (de)
DE (1) DE2743619A1 (de)
FR (1) FR2404892A1 (de)
GB (1) GB2005077B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597805A (en) * 1979-10-11 1986-07-01 Texas Instruments Incorporated Making guard ring for reducing pattern sensitivity in MOS/LSI dynamic RAM
USRE32236E (en) * 1979-12-26 1986-08-26 International Business Machines Corporation One device field effect transistor (FET) AC stable random access memory (RAM) array
US4319342A (en) * 1979-12-26 1982-03-09 International Business Machines Corporation One device field effect transistor (FET) AC stable random access memory (RAM) array
JPS6054471A (ja) * 1983-09-05 1985-03-28 Hitachi Ltd 半導体メモリ
JPS61127161A (ja) * 1984-11-26 1986-06-14 Fujitsu Ltd 半導体記憶装置
KR920007358B1 (ko) * 1990-03-28 1992-08-31 금성일렉트론 주식회사 고집적 메모리 셀 및 코아 어레이 구조
KR100721304B1 (ko) * 2000-12-29 2007-05-25 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널 및 그의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852800A (en) * 1971-08-02 1974-12-03 Texas Instruments Inc One transistor dynamic memory cell
US4012757A (en) * 1975-05-05 1977-03-15 Intel Corporation Contactless random-access memory cell and cell pair

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997799A (en) * 1975-09-15 1976-12-14 Baker Roger T Semiconductor-device for the storage of binary data
US4150389A (en) * 1976-09-29 1979-04-17 Siemens Aktiengesellschaft N-channel memory field effect transistor
US4139786A (en) * 1977-05-31 1979-02-13 Texas Instruments Incorporated Static MOS memory cell using inverted N-channel field-effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852800A (en) * 1971-08-02 1974-12-03 Texas Instruments Inc One transistor dynamic memory cell
US4012757A (en) * 1975-05-05 1977-03-15 Intel Corporation Contactless random-access memory cell and cell pair

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Journal of Solid-State Circuits, Vol. SC-7, Oktober 1972, S. 330-335 *

Also Published As

Publication number Publication date
JPS5458385A (en) 1979-05-11
JPS6244428B2 (de) 1987-09-21
GB2005077B (en) 1982-03-31
US4206471A (en) 1980-06-03
FR2404892B1 (de) 1984-01-13
GB2005077A (en) 1979-04-11
FR2404892A1 (fr) 1979-04-27

Similar Documents

Publication Publication Date Title
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE2916884B2 (de) Programmierbare Halbleiterspeicherzelle
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3539234A1 (de) Eprom speichermatrix mit symmetrischen elementar-mos-zellen und verfahren zum einschreiben in den speicher
DE2743619A1 (de) Halbleiter-speicherelement und verfahren zu seiner herstellung
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE2722538A1 (de) Ladungsgekoppelte halbleitervorrichtung
DE68911418T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor.
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE68911425T2 (de) Hochintegrierte EPROM-Speicheranordnung.
DE2705992A1 (de) Halbleiterspeicher
DE2711542A1 (de) Kapazitiver halbleiterspeicher
DE3833726A1 (de) Halbleiterspeichereinrichtung
DE69020237T2 (de) Halbleiterspeicheranordnung mit einer Bitleitungsstruktur mit niedrigem Geräusch.
DE4327653C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit verbessertem Koppelverhältnis und Verfahren zur Herstellung einer solchen
DE2734354A1 (de) Speicherelement
DE2943381A1 (de) Blindzelle fuer dynamische speicher mit direktem zugriff
DE10256200A1 (de) Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle
DE2743662A1 (de) Ein-transistor-speicherelement und verfahren zu seiner herstellung
DE2842285C2 (de) Ladungsverschiebespeicher in Seriell-Parallel-Seriell-Organisation
DE3643635A1 (de) Halbleiterspeichereinrichtung
DE2543628C2 (de) Halbleiterbauelement zum Speichern von Information in Form von elektrischen Ladungen, Verfahren zu seinem Betrieb und Informatiosspeicher mit solchen Halbleiterbauelementen
DE2344513C3 (de) Matrix mit Ein-Transistor-Speicherelementen
EP0023241B1 (de) Niederohmige Leitung für eine Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8136 Disposal/non-payment of the fee for publication/grant