DE2011794A1 - Halbleiterspeicheranordnung - Google Patents
HalbleiterspeicheranordnungInfo
- Publication number
- DE2011794A1 DE2011794A1 DE19702011794 DE2011794A DE2011794A1 DE 2011794 A1 DE2011794 A1 DE 2011794A1 DE 19702011794 DE19702011794 DE 19702011794 DE 2011794 A DE2011794 A DE 2011794A DE 2011794 A1 DE2011794 A1 DE 2011794A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- elements
- column
- row
- main electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241000396377 Tranes Species 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
2Q11794
6952-70/Kö/S .
RCA 60,986
Convention Date:
March 12, I969
RCA 60,986
Convention Date:
March 12, I969
RCA Corporation, New York, N.Y., V.St.A,
Halbleiterspeicheranordnung
Die Erfindung betrifft eine Halbleiterspeicheranordming,
und zwar insbesondere einen wortorganisierten Speicher unter Verwendung von nur einem einzigen MIS-Bauelement (MIS= Metall-Isolator-Halbleit.er)
an jeder Speicherstelle.
Bistabile aktive ,Speicherelemente wie bestimmte Transistortypen
werden seit einigen Jahren auf ihre Brauchbarkeit für
Speicherwerke von elektronischen Datenverarbeitungsanlagen untersucht und erprobt. Eigenschaften, die diese Speicherelemente für
eine derartige Anwendung besonders wünschenswert erscheinen lassen, sind ihre hohe Arbeitsgeschwindigkeit, ihre geringe Größe,
ihr potentiell niedriger Preis sowie die Möglichkeit, sie in integrierter Form auszubilden. Jedoch hat es eich als schwierig erwiesen,
derartige Speicherelemente in Form einer Speichermatrix zu organisieren, ohne daß zusätzliche Schaltungsmaßnahmen für die
Signalschleusung während des Einspeicherns und des Auslesens getroffen werden« Eines der dabei auftretenden Probleme besteht
darin, daß beim Einschreiben von Information in ein bestimmtes Speicherelement ύ.α.& in den Übrigen Speicherelementen gespeicherten
Daten nicht gestört ".werden dürfen. Das Gleiche gilt für das
Auslesen der Information &um einem Speicherelement;, bei welchem
die in den übrige» Speicherelementen gespeicherte
nicht verändert oder-.geetdrtr/«erden-dar£» - .
In der Arbeit "An Electrically Alterable Non-Volatile Semiconductor
Memory" von R.E. Oleksiak, A.J. Lincoln und H.A.R.
Wegener in GOMAC PROCEEDINGS OF I968 ist eine Lösung für dieses Problem vorgeschlagen, die jedoch nicht vollständig befriedigt.
Bei der hier beschriebenen Speicheranordnung handelt es sich um einen wortorganisierten Speicher unter Verwendung von bistabilen
MNS-Bauelementen (Metall-Nitrid-Halbleiter-Bauelementen), deren
Schwellenspannung durch Anlegen einer Spannung zwischen Gitter (Steuerelektrode) und Substrat gesteuert wird. Die Modulation der
Substratspannung, wie in Figur 1 dargestellt, setzt voraus, daß jede Reihe (entsprechend jeder Ziffernzeile eines Speichers) ihr
eigenes örtliches Substrat hat, das von den örtlichen Substraten der anderen Reihen elektrisch isoliert ist. Während, wie in der
genannten Arbeit angegeben, die Anordnung in integrierter Form aufgebaut werden kann, ist das hierfür erforderliche Herstellungsverfahren
aufwendig und folglich kostspielig, da für die isolieren!
den "Schächte" zwischen den einzelnen örtlichen Substraten äußerst schwierige Extradiffusionsschritte erforderlich sind und hierdurch
die Fabrikationsausbeute sich entsprechend verringert.
Im Betrieb eines derartigen Speichers wird, während die Quellenelektrode jedes Elements mit dem dazugehörigen Substrat
verbunden ist, die Abflußelektrode im Schreibzyklus nicht erregt. Dies regt dazu an, jedes Element während des Schwellenspannungs-Einstellzyklus
als einen Parallelplattenkondensator zu behandeln, derart, daß das Substrat die eine Platte (Belegung), das Gitter
die andere Platte und die Nitridschicht zwischen Gitter und Substrat
den ladungsspeichernden Isolator bildet. Diese Betriebsweise schließt aus, daß die Anordnungen durch Aufdampfen oder Eindiffundieren
von Transistoren auf isolierendem Substratmaterial wie Glas oder Saphir hergestellt werden.
Als direkte Folge des Anlegens der Betriebsspannung zwischen
Substrat und Gitter statt zwischen Gitter, Quelle und AbfluiS
muß bei der bekannten Anordnung die für die Einstellung
eines Speicherelemente auf entweder die hohe o«3**-' die niedrige
Schwe.ilen.ispam'?uKg erforderliche Spannungs«*'.pl ifcude in zwei Hälften
aufgeteilt werden und die eine Hälfte der Spannung (Halbwähl—
spannung) dem Gitter, dagegen die andere Spannungshälfte dem Substrat der gewählten Elemente zugeführt werden. Es ist beispielsweise
nicht möglich, das Substrat eines Elementes zu erden und die volle Wählspannung dem Gitter dieses Elements zuzuführen (oder
umgekehrt), ohne daß der Zustand anderer Elemente dadurch gestört wird. Dies wird am besten aus Figur 1 ersichtlich, die das Schaltschema
der bekannten Speicheranordnung unter Verwendung von bistabilen Bauelementen vom p-Leitungstyp wiedergibt. Für die Einstellung
eines Bauelements auf seinen hohen Schwellwert (Vm«) und
auf seinen niedrigen Schwellwert (V TL) muß »n das Gitter jeweils
eine Spannung gegenüber dem Substrat von 50 Volt in der Durchlaßrichtung
bzw. in der Sperrichtung gelegt werden.
Wenn das Element 1-1 auf den hohen Schwellwert eingestellt
werden soll, muß der Klemme Bl eine Spannung von +50 Volt zugeführt werden, wodurch jede Quelle und jedes Substrat, die an die
Klemme Bl angeschlossen sind, mit +50 Volt beaufschlagt werden und die Klemme WDl an Masse gelegt wird. Dadurch werden jedoch
nichtgewählte Elemente in der dem gewählten Element gemeinsamen Zeile oder Spalte gestört, wie eine Überprüfung der Nachbarelemente
ergibt. Und zwar werden die Gitter der Elemente 2-1, 3-1 und 4-1 durch die geerdete Klemme WDl ebenfalls mit Massepotential
beaufschlagt. Damit nun der Schwellwert des Elements 2-1 ungestört
bleibt, muß dessen Substrat, das sämtlichen Elementen der Zeile 2 gemeinsam ist, ebenfalls auf Massepotential gelegt werden.
Dies wiederum erfordert, daß das Element 2-2, wenn es nicht gestört werden soll, mit seinem Gitter, das an die Klemme WD2 angeschaltet
ist, auf Massepotential gelegt wird. Durch die Erdung von WD2 wird .jedoch auch das Gitter des Elementes 1-2 auf Massepotential
gelegt. Die Quelle und das Substrat des Elements 1-2, die an Bl liefen, erhalten dagegen die Spannung von +50 Volt. Es
ist daher unmöglich, ein und nur ein Element dadurch auf den hohen
Schwellwert einzustellen, daß man Substrat-Quelle mit Massepotential
und das Gitter mit der vollen W1TlIiIamplitude beaufschlagt,
Es ist ebenfalls unmöglich, ein und nur ein Element auf den
009840/1900
ORtGlNAL INSPECTED
niedrigen Schwellwert dadurch einzustellen, daß man das Substrat an Masse legt und die volle Wählspannung dem Gitter des gewählten
Elements zuführt. Es sei wiederum angenommen, daß das Element
1-1 auf den niedrigen Schwellwert eingestellt werden soll. Zu diesem Zweck müssen WDl mit +50 Volt und die Klemme Bl mit
Massepotential beaufschlagt werden. Damit das Element 2-1 ungestört
bleibt, muß dessen Substrat und Ouelle, die gemeinsam an der Klemme B2 liegen, eine Spannung von +50 Volt zugeführt werden,
üie Beaufschlagung der Klemme B2 mit +50 Volt erfordert, daß
auch das Gitter des Elements 2-2 mit + 50 Volt beaufschlagt wird,
damit dieses Element seinen Zustand nicht ändert. Dies erfordert, daß die Klemme Wi,>2 an +50 Volt gelegt wird, '^a jedoch Bl an Masse
liegt, ist das Gitter des Elements 1-2 gegenüber aem Substrat um 50 Volt sperrgespannt, so daß das Element 1-2 umschaltet.
Es ergibt sich somit, daß bei Anlegen der vollen Wählspannung
an entweder das Gitter oder das Substrat bei geerdetem Substrat bzw. Gitter sämtliche Elemente in der Spalte, welche die betreffende
Gitterleitung gemeinsam haben, oder in der Zeile, welche das betreffende örtliche Substrat gemeinsam haben, beeinflußt werden,
so daß es unmöglich ist, jeweils immer nur ein einziges Element einzustellen oder zu schalten.
Bei der bekannten Anordnung werden daher die 50 Volt, in zwei
Hälften (Halbwählspannung) beiderseits eines Rezugspotentials aufgeteilt.
L>ies erfordert die Verwendung einer bipolaren Spannungsquelle mit beispielsweise Massepotential (Nullspannung), +25 Volt
und -2 5 Volt. Dabei wird die Spannung von +2 5 Volt entweder dem Gitter oder dem Substrat der gewählten Elemente und die Spannung
von -25 Volt der jeweils anderen der beiden Elektroden, d.h. dem Substrat bzw. dem Gitter zugeführt und werden die Gitter oder
Quellen der nichtgewählten Elemente auf Nullspannung; gelegt, so daß die nichtgewählten Elemente in einer Zeile oder Spalte mit
einem gewählten Element nur mit der halben Wählspannung (25 λolt)
beaufschlagt werden.
Es wird daher bei dieser Anordnung während des Schreibzyklus
00984Q/19C3
SAO ORIÖfNAL
eine bipolare Spannungsquelle benötigt, die eine Bezugs spannung
sowie eine hierzu positive und eine hierzu negative Spannung
liefern kann. Außerdem wird dabei jedes Element in der Spalte
oder Zeile eines gewählten Elements durch die zwischen seinem Gitter und Substrat anfallende halbe Wählspannung beansprucht.
Die vorliegende Erfindung ist auf einen Speicher anwendbar,
bei welchem eine Anzahl von bistabilen Elementen auf einem gemein samen Substrat angeordnet sind, wobei jedes Element aus einem ein
zigen bistabilen Feldeffekt-Halbleiterbauelement mit zwei einen
leitenden Kanal bildenden Hauptelektroden und einer Steuerelektro de besteht. Die einzelnen Elemente sind j.eweils zwischen zwei verschiedenen
Schwellwerten schaltbar. Der Speicher enthält außerdem eine Schreibschaltung zum Schalten eines oder mehrerer.gewählter
Elemente auf einen der beiden Schwellwerte sowie eine Leseschaltung zum Wahrnehmen des Schwellwertes eines oder mehrerer gewählter
Elemente ohne Beeinflussung des Schwellwertes des oder der gewählten Elemente.
Gemäß einer bevorzugten Ausführungsform der Erfindung ist
vorgesehen, daß jedes Element des Speichers sich in direktem Kontakt mit dem Substrat befindet und die Schreibschaltung so eingerichtet
ist, daß sie das gewählte Element, um es auf einen bestimmten seiner beiden Schwellwerte zu schalten, mit einer ersten
Spannung eines bestimmten Wertes und einer bestimmten Polarität zwischen Steuerelektrode und sowohl der einen als auch der anderen
Hauptelektrode beaufschlagtj und daß ferner die Leseschaltung
den Schwellwert des gewählten Elements dadurch wahrnimmt, daß zwischen Steuerelektrode und lediglich eine der beiden Hauptelektroden
dieses Elements eine zweite Spannung gelegt wird.
Nachstehend wird die Erfindung an Hand der Zeichnungen im
einzelnen erläutert, Ee zeigen!
Figur 1 das Schaltschema einer Speichermatrix gemäß dem Stund
der Technik)
Figur 2 ein Diagramm,da« die Schwellewspannung in Abhängigkeit von der angelegten Gitter-ßuellenepasinung wiedergibt und die
bistabile Charakteristik der erfindungsgemäß verwendeten Bauelemente
veranschaulicht;
Figur 3a und 3b Schaltschemata einer erfindungsgemäßen
Speichermatrix mit Angabe der für den Schreib- und den Lesezyklus erforderlichen Spannungenj
Figur 4a, 4b, 4c und 4d Schaltschemata eines typischen
Speicherelements der Matrix unter verschiedenen Vorspannbedingungen;
und
Figur 5 die Querschnittsdarstellung eines Teils einer erfindungsgemäßen
Speicheranordnung.
Die für die erfindungsgemäße Speicheranordnung vorgesehenen
Halbleiterbauelemente haben eine veränderliche Schwellenspannung, die durch Anlegen einer eine gegebene Amplitude übersteigenden
Spannung zwischen Gitter und Quelle auf jeweils einen von zwei verschiedenen Werten eingestellt oder geschaltet werden kann, wobei
die eingestellte Schwellenspannung über einen erheblichen Zeitraum erhalten bleibt. Zu dieser Klasse von Bauelementen gehören
bistabile Feldeffekttransistoren mit MIS-Struktur (MIS =
Metall-Isolator-Halbleiter), die Ladung speichern können.
Ein spezielles Beispiel dieses Transistortyps ist der sogenannte MNS-Transistor (MNS = Metall-Nitrid-Silicium), bei dem die
Isolierschicht aus Siliciumnitrid besteht. Dieser Transistor läßt sich nach den üblichen Herstellungsverfahren für MOS-Bauelemente
(MOS * Metall-Oxyd-Halbleiter) herstellen, wobei jedoch unmittelbar
vor der Metallisierung die Kanaloxydschicht sehr dUnn gemacht
und zwischen den Siliciumkanal und das Gitter eine Nitridschicht
eingebracht v/lrd. Der Transistor, der entweder vom p-Typ (p-lex
tend) oder vom n-Typ (η-leitend) sein kann, hat zwei die Enden
eine« stroraleiter-dsn Kanals bildende Hauptelektroden (Quelle und
AbfluA) sowie eine Steuerelektrode (Gitter) zum Steuern der Leitfilhigkeit
doe Kanals. Der Traneistor hat die gleichen allgemeinen
Eigenschaften wie ein normaler MOS-Transistor, mit Aufnahme der
Tateach·, daft durch die zusätzliche isolierende "Ivvidschlcht
über dem dünnen Oxydgebiet Ladung in der Iso.1 ^i schicht gespeichert
009840/1
ORIGINAL INSPECTED
werden kann, was die in Figur 2 gezeigte Charakteristik ergibt.
, Figur 2 zeigt in idealisierter Darstellung die Hysteresis- !charakteristik der Schwellenspannung (V_) als Funktion der angelegten Gitter-Ouellenspannung (Vgc) eines typischen Bauelements
der oben genannten Art. Die Schwellenspannung ist definiert als diejenige Gitter-Ouellenspannung, bei welcher der Stromfluß im
Kanal des Transistors einsetzen kann. Der Punkt V„L entspricht
dem niedrigen, der Punkt V „ dem hohen Wert der Schwellenspannung
V . Beispielsweise können V 2 Volt und V „ 10 Volt betragen.
J. XJ-f XrI
Die Bezugsspannung V111,- entspricht derjenigen Gitter-Quellenspannung,
bei welcher der Transistor seinen Zustand ändert, d.h. schaltet. Der Wert von V01111-, hängt von den Eigenschaften des je-
K Ει Γ
weiligen Bauelements abj im vorliegenden Fall sei angenommen, daß
dieser Wert zwischen + 5 und +15 Volt liegt und typischerweise
+12 Volt beträgt.
Wenn V-,,., kleiner als IVn^-I ist, so wird dadurch die Schwell-Werteinstellung
des Transistors nach Figur 2 nicht beeinflußt. Wenn dagegen Vn, anfänglich gleich Vmu ist und V_c größer und nega-
X XJH t»o
tiver als -V „ gemacht wird, so folgt die Schwellenspannung der
Hysteresiskurve nach unten (wie in Figur 2 gezeigt) und nimmt den Wert von VmT an. Wenn V-., anschließend auf 0 Volt erniedrigt wird,
XL· UiO
bleibt V_ auf V,PT . Wenn die Schwellenspannung anfänglich V ist
X XL· - XL·
und V_,e größer und positiver als +νητΛΤΛ gemacht wird, folgt die
LrO Kbr
Schwellenspannung der Hysteresiskurve nach oben und nimmt V den
Wert von V^11 an. Wenn \" anschließend auf V_ = O Volt erniedrigt
XH IaO U
wird, bleibt V17, bei V_„.
X XH
Die Quellenelektrode (Quelle) eines Transistors mit n-Kanal
sei im vorliegenden Fall als diejenige der beiden die Kanalenden bildenden Elektroden definiert, an der die niedrigste (am ■iianigsten
positive) Spannung liegt. Entsprechend ist die Quellenelektrode eines Transistors mit p-Kanal diejenige der beiden die Kanalenden
bildenden Elektroden, an der die höchste (positivste) Spannung liegt.
Die erfindungsgemäße Speicheranordnung kann M Zeilen und N
009840/1900
CSV-'■*'
Spalten aufweisen, wobei M und N ganze Zahlen, und zwar mindestens
2, sind und M und N gleich oder ungleich sein können. Beispielsweise ist bei der in Figur 3a gezeigten Anordnung M=N = 5· Jeder
Schnittpunkt einer Zeile mit einer Spalte bildet eine Bitstelle i-j, wobei i die Zeilennummer und j die Spaltennummer bedeuten.
Jede Bitstelle enthält einen bistabilen MNS-Transistor vom n-Typ (mit η-Kanal) mit einer Hysteresischarakteristik von der in Figur
2 gezeigten Art. Jeder Transistor ist mit einer ersten Elektrode 12 am einen Ende seines Kanals an eine Spalte Ck und mit einer
zweiten Elektrode 13 am andei en Ende seines Kanals an eine Zeile R angeschlossen. Ferner ist für jede Zeile ein Steuerleiter G
vorgesehen, an den die Transistoren aer betreffenden Zeile mit
ihren Gittern angeschlossen sind, wobei k, ρ und q ganze Zahlen
sind.
Lie fünf Spalten Cl. C2 C3. C4 und C5 'önnen während des
Schreibzyklus an entweder eine Klemme 1 oder eine Klemme 2 und während des Lesezyklus an atenausgangsklemmen 41- 42. 4.3· 44 bzw.
45 angeschaltet werden, ie atenausgangsklemmen 41-45 sind über .Ausgangsimpedanzen in Form der Widerstände 51? 52. 53. 54- 55 an
eine Klemme 3 angeschlossen, '.de Zeilen Rl. il2. ii.t, R4 und R5
können jeweils an entweder die Klemme 1 oder die Klemme 2 angeschaltet
werden, und die Steuerleiter Gl, G2. G3, G4 und G 5 können
jeweils an entweder die Klemme 1 oder die Klemme 2 oder die Klemme 3 angeschaltet werden.
Mit der gleichen Bezugsnummer bezeichnete Klemmen sind jeweils gemeinsam an den gleichen Spannungsouni.t angeschlossen.
Dies ist in Figur 3b veranschaulicht, wo die Spannungsnuellen im
gestrichelten Block 20 als zwei Batterien 100 und 102 dargestellt sind. Ein wichtiges Merkmal der vorliegenden Anordnung besteht
darin, daß beide Batterien Spannungen der gleichen Polarität liefern und dali eine nur unipolare Spannungsquelle (Quelle einer
Spannung nur einer Polarität) während des Schreibzyklus benötigt wird. Sämtliche Klemmen oder Anschlüsse 1 liegen an Masse (Nullpotential), sämtliche Anschlüsse 2 liegen am positiven Pol der
Batterie 100. und sämtliche Anschlüsse 3 liegen am positivon Pol
009840/1900
BAD5 ORIGINAL
BAD5 ORIGINAL
der Batterie 102. Die Amplitude der dem Anschluß 2 zugeführten
Spannung +V. ist größer als IVn^1J und kann z.B. +20 Volt betra-
1 Kcr
gen. Die Amplitude der Spannung V- ist größer als V ., jedoch
kleiner als IV REFI und wird, wenn )v REpl größer als Ιν ΤΙΙΙ ist,
weniger positiv gemacht als VTR /~V TL
<v 2 < IVref' oder ^H-'7' Ty~
pische Beispiele dieser Spannungen sind: V . = 2 Volt, V = 5
Volt, VREF = + 12 Volt, VTH = 10 Volt.
Bei der nachstehenden Erläuterung der Arbeitsweise der Speicheranordnung wird auch auf Figur 4 Bezug genommen, welche
die einem typischen Element der Anordnung unter verschiedenen Betriebsbedingungen
zugeführten Spannungen wiedergibt.
Bei einer bevorzugten Betriebsart der Speichermatrix nach Figur 3a wird die Schwellenspannung sämtlicher Elemente der Anordnung
zunächst auf ν~Η eingestellt. Dies geschieht dadurch, daß
sämtliche Steuerleiter mit dem Anschluß 2 (+20 Volt) und sämtliche
Zeilen und Spalten mit dem Anschluß 1 (Masse) verbunden werden. Ein typisches Element in dieser Schaltung ist in Figur 4a
gezeigt. Dies hat zur Folge, daß jedes Element soweit durchlaßgespannt wird, daß seine Spannung Vpq sehr viel höher liegt als
+Vp. Während des Einstellvorgangs kann sich eine gewisse Spannungsdifferenz
zwischen den Elektroden 12 und 13 ergeben. Solange beispielsweise V„„p als ein Minimalwert zwischen Gitter und jeder
der Elektroden 12 und 13 vorhanden ist, kann eine Spannungsdifferenz
zwischen den Elektroden 12 und 13 bestehen, ohne daß der oben beschriebene EinstellVorgang dadurch verändert wird. Wenn
die positive Spannung vom Gitter entfernt wird, bleibt die Schwellenspannung jedes eingestellten Transistors auf V_,„s und der Transistor
leitet solange nicht, wie die Amplitude seiner Gitterspannung die Quellenspannung nicht um mehr als V™« übersteigt.
Nach dem Bins/t-ellvargang (Setzen) teQnnen ©iaes odes? mehrere gewählte
Elemente auf den niederen »Schwellwert Y^g Hl«sl
(vückg&aetzt) werden, indem man öle iß de? In FtpjM" 4fe>
lichten Weise spannt» Eine fip&xmimi* "nm Ί-%ξ) 1VoIt uird qes Quelle
und. »4fefxttfö Aeβ gewählten f,X®mentaa &&%©£&$ imü cetm iMttef5 irlrä
*uf NulXp<rök*nt±*£ grelegt. Weasi beispxcslaweiiG© clso SlessiGsst !-I ±n
Figur 3a rückgesetzt werden soll, wird der Steuerleiter Gl an den Anschluß 1 (Masse) angeschaltet und werden die Zeile Rl und die
Spalte Cl je mit dem Anschluß 2 (+20 Volt) verbunden, während sämtliche übrigen Zeilen und Spalten sowie Steuerleiter an den
Anschluß 1 (Masse) angeschaltet bleibt. Durch diese Spannungen wird das Gitter 11 des Transistors 1-1 gegenüber sowohl seiner
Elektrode 12 als auch seiner Elektrode 13 um eine die Bezugsspannung (Vnr,„ = 12 Volt) übersteigende Spannung (V1 = 20 Volt) sperr-Ktr 1
gespannt. Nach Entfernen dieser Spannungen bleibt das Element 1-1 im Zustand seiner niederen Schwellenspannung V". .
Während der Zeit, da ein gewähltes Element, beispielsweise
1-1, auf V T rückgesetzt wird, werden die übrigen Elemente der
L L·
Matrixanordnung nicht gestört. Die nicht in der ersten Zeile oder der ersten Spalte befindlichen Elemente sind mit ihren drei
Elektroden an deii Anschluß 1 (Nullpotential) angeschaltet und
bleiben selbstverständlich unbeeinflußt. Die Schwellenspannung der übrigen Elemente in der Spalte 1 wird nicht verändert, da die
Gitter-Quellenspannung dieser Elemente auf 0 Volt gehalten wird. Jedes der übrigen Elemente in der Spalte 1 ist mit seiner einen
Elektrode 12 an +V (20 Volt) angeschaltet, während sein Gitter
11 und seine andere Elektrode 13 an Masse liegen. Der Vorspannzustand dieser Elemente ist daher mit dem in Figur 4c dargestellten
Zustand identisch. Deriritionsgemäß ist die auf der niedrigsten
Spannung liegende Elektrode IJ die Quellenelektrode, und da V =
Oj wird die Schwellenspaiinunp; nicht verändert, weil ein Anstieg
der Abflu&spammng bei Vrc -~ 0 den Ladungsspeicherfflechanismus
nicht beeinflußt» Dies ^πηοκίί cht die Einfachheit der er finding.,»*
genia&ett Schaltung ge;?. .?nui: ■■;;·. ;ier· vor bekannten Schaltung gemäß ..wm
Stan ?.t d e r T e c h η i k .
Dir ·Τν>Γ:;. **■<·;■■ c }?.:<■■-· ην e :η:α Zeile Rl sind jeweils mit ihrem
G-'.ttor uad inr<-.- :η·51·. ■: ?.'■.-. \ rock-- 12 an die Klemme 1 (Nullpct. ;
ti;*!, ve-:1 *■■ ' i;-fer ·.·; ■ ■ L - vn -l-kcrode 13 über ;.*ie Z**Ile Rl s·1 λ-ö
K\\-<r"« .· ■,-..'· '■' ;■*-..' .ν ·.. , .•■„■öen. r*i.esa Elenea^i* ■" n>..~ daher <?ϋ>:.'ί·
.f ':'\- ' ■ ■ . · ' ' ..α;.-'· ,■ : ■■■■ iy.tar>
"'.'eise Ϋθ.",ΐ3·ί;.^ .., wobei Ι--·,»Ι;ί·
■ ϊΐ ■ - 3a die
8 4 C
bilaterale (in beiden Richtungen leitende) Bauelemente sind, sind Abfluß und Quelle untereinander vertauschbar, so daß definitionsgemäß
die Elektrode 12 jetzt als Quelle arbeitet. Da Y„s = 0,
bleibt die Schwellenspannung der übrigen Elemente in der Zeile Rl unverändert.
Durch eine ähnliche Untersuchung wie oben läßt sich zeigen,
daß jeweils eine beliebige andere Zahl (zwei, drei, vier oder fünf) von Elementen in der gleichen Zeile rückgesetzt werden können,
ohne daß die übrigen Elemente der Matrixanordnung dadurch gestört werden. Es ist lediglich nötig, daß der Zeilenleiter an die Klemme
2 (+20 Volt), die Steuerleitung der betreffenden Zeile an die Klemme 1 (Masse) und die Spaltenleiter derjenigen Transistoren in
der Zeile, die rückgesetzt werden sollen, an die Klemme 2 (+20 Volt) angeschlossen werden.
Der Schwellwert der Elemente kann jeweils zeilenweise abgefühlt oder abgelesen werden, indem die Spalten Cl, C2, C3. C4 und
C5 an die üatenausgangsklemmen 4-lj 42, A3, 44 bzw. 45* sämtliche
Zeilen und die Steuerleitungen der nichtgewählten Zeilen an die Klemme 1 (Masse), die Steuerleitung der gewählten Zeile an die
Klemme 3 (+5 Volt) und die Zeilenleitung der gewählten Zeile an die Klemme 1 (Masse) angeschlossen werden. Die an dem gewählten
(abzulesenden) Element bei derartiger Verschaltung vorhandenen Spannungen sind in Figur 4d dargestellt.
Es sei angenommen, daß die Zeile 1 abgelesen werden soll und daß das Element 1-1 auf Vn und die übrigen Elemente 1-2....1-5
auf V_„ gesetzt sind. Da die dem Gitter des Elements 1-1 zugeführte
Spannung (V = +5 Volt) höher liegt als die Schwellenspannung
(VTL = +2 Volt) des Elements 1-1 liegt (V TL
< v 2)j leitet
das Element. 1-1 und ist die Spannung am Datenausgangspunkt 41
niedrig (dicht bei Nullpotential). Da jedoch die Gitterspannung (V2) der Elemente 1-2, 1-3, 1-4 und 1-5 unterhalb der Schwellenspannung
(VTH = +10 Volt) dieser Transistoren liegt (V <
V), können diese Elemente nicht leiten und bleibt die Spannung an den
Datenausgangspunkten 42, 43, 44 und 45 bei +V„ = 5 Volt. Die
009840/1900
Elemente können stromabgelesen werden, indem die Spalten über eine niedrige Impedanz gekoppelt werden und die Anwesenheit oder
Abwesenheit von Strom wahrgenommen wird.
.·■?. ·λ".-■··■■ ...j-cse-Gittersoaniüina: "/„. niedriger als die Bezuffssparmur
\v .. die -men Ufeergar.? -:.;: der- ichwellensoannung bevirkT
, : :". ■..' . ■.■ i;-j':;:::'iine.5 :)de? ■=■■;.-.■. ή.'; i...'. :?":e Elemente abgelesen
oder der Zc-
Mai< .;<a::ii also fur ,]ecie ritstv-lie ein einziges bistabiles
Element /erbenden, in dieses Element Informarion einspeichern
und die -^e speicherte Information zerstörungsfrei ablesen.
:;ie oben beschriebene Matrixanordnung ist hervorragend gut
für einen wortorganisierten Speicher geeignet., bei welchem jede Matrixzeile beism'. slsweise ein Informationswort enthält. Dem hohen
(VV1J,) und dt-ro niedrigen (V ) Schwellwert kann dabei der Binärwert
'I" bzw. der Binärwert "0" (als gespeicherte Größe) zugeordnet werden, oder umgekehrt. Ein wichtiges Merkmal eines solchen
Speichers ist. daß die gespeicherte Information durch Abschal ten der Energiezufuhr nicht beeinflußt wird.
Die gleiche Anordnung eignet sich auch für einen wortorganisierten
Speicher, bei welchem jede Matrixspalte beispielsweise ein Informationswort enthält. Es ist klar, daß bei einem solchen
Speicher während des Schreibvorgangs sämtliche Elemente einer gewählten Spalte gesetzt werden können, indem sämtliche Steuerleitungers
mit +20 Volt und sämtliche Zeilenleitungen und gewählten Spaltenleitungen mit Nullpotential beaufschlagt werden. Danach
können gewählte Elemente innerhalb dieser Spalte rückgesetzt
werden, indem der gewählte Spaltenleiter sowie sämtliche Zeilenleitungen
mit +20 Volt und diejenigen Steuerleitungen, die an die
rückzusetzenden Elemente angeschlossen sind, mit Massepotential
beaufschlagt werden. Der Speicherinhalt sämtlicher Elemente einer
gewählten Spalte kann in ähnlicher Heise, wie oben beschrieben. abgelesen werden, wrbex jedoch dor ί- chwellwert jedes Bauelements
der· Spalte an nen /oilenleitern während der Zeit abgefühlt, wird,
009840/1900
da der gewählte Spaltenleiter an Masse liegt, jeder Zeilenleiter über eine Impedanz, an +5 Volt liegt und sämtliche Steuerleitungen
an +5 Volt liegen (wobei die Einrichtung zur Herstellung dieser Anschlüsse ähnlich wie in Figur 3a ist).
Die Zeilen, Spalten und Steuerleitungen der Anordnung werden im vorliegenden Fall mit Hilfe von Schaltern an die entsprechenden
Anschlußpunkte oder Klemmen angeschaltet. Diese Schalter können Momentschalter sein, und die Kombination der Spannungsquelle und
der Schalter kann auch durch Impulsquellen mit der Amplitude und Polarität der Spannungen nach Figur 2 realisiert werden.
Zu beachten ist, daß bei den Ausführungsformen nach Figur 3
und 4 zum Einschreiben und zum Ablesen von Daten eine Spannungsquelle nur einer Polarität verwendet wird (die Spannungsquelle
liefert +V1 und Nullspannung, und die Spannungsquelle 102 liefert
+V„ und Nullspannung) und daß eine solche Spannungsquelle in Verbindung
mit den Schaltern einem Impulsgenerator gleichwertig ist, der Impulse nur einer Polarität und einer Amplitude von annähernd
V1 für das Einschreiben sowie einer Amplitude von V„ für das Ablesen
erzeugt. Dies bedeutet einen wesentlichen Unterschied zu der bipolaren Spannungsquelle (Spannungsquelle, die Spannungen
zweier Polaritäten liefert), die beim Stand der Technik für das Setzen und Rücksetzen der Elemente benötigt wird.
Figur 5 zeigt im Querschnitt einen Teil der Matrixanordnung.
Wie man sieht, befinden sich, im Gegensatz zum Stand der Technik, sämtliche Elemente der Anordnung in direktem Kontakt mit dem gemeinsamen
Substrat, Die Elemente brauchen nicht voneinander isoliert zu sein, da ,jedes Element nach Art eines Transistors über
Gitter, Quelle und Abfluß angesteuert wird, wenn die Schwellenspannung verändert wird. Das Substrat besteat in diesem Fall aus
Silicium, kann aber auch aus einem Isoliermaterial bestehen» Bei~
spielsweise kann man auf ein Glassubstrat aufgedampfte Dünnschicht Transistoren oder epltaktisch auf Saphir aufgewachsene Silieium-Traneistorei*
(SOS) verwenden, vorausgesetzt; daß die ϊί*<
die allgemeine Charakteristik nach Figur 2 haben»
0Ö8S4Ö/1900
201179A
-H-
Da bei den nichtgewählten Elementen die Gitter-Quellenspannung auf O Volt bleibt, ergibt sich eine verbesserte Arbeitsweise
der Anordnung, indem die Beanspruchungen des Ladungsspeichermechanismus so gering wie möglich sind.
Bei den hier beschriebenen Ausführungsbeispielen erfolgt das Ablesen eines Speicherelements, indem bei geerdeten Zeilen die
Daten von der Spalte abgenommen werden. Natürlich können stattdessen die Daten auch von den Zeilen bei entweder geerdeten oder
auf ein anderes Potential gelegten Spalten abgenommen werden. Wegen der Symmetrie der Bauelemente sind die Zeilen und Spalten
austauschbar und können die Steuerleitungen entweder zu den Zeilen
oder zu den Spalten elektrisch parallel laufen.
Die bei den Ausführungsformen nach Figur 3, 4 und 5 verwendeten
Transistoren sind vom n-Typ (η-leitender Kanal). Man kann natürlich stattdessen auch Transistoren vom p-Typ verwenden, vorausgesetzt,
daß ihre Schwellenspannung der Charakteristik nach Figur 2 entspricht und daß die Spannungen in der entgegengesetzten Richtung
wie bei den η-Transistoren angelegt werden.
009840/190,..
ORIGINAL INSPECTED
Claims (11)
- - 15 Patentansprüchef lj Halbleiterspeicher-anordnung mit; eisaer Äasafsi voa auf einem gemeinsamen Substrat angeordneten bistabile». Speicherel menten, wobei jedes Speicherelement aus einem einzigen*, swise zwei verschiedenen Schwellwerten schaltbaresi bistabilen F©ldef f ekt-Halbleiterbauelement suit zwei einen lei&eadea Kaaal- bildenden Hauptelektroden und einer Steuerelektrode besfcelhib j sowie mit; einer Schreibschaltung zum Schalten eines oder mehrerer:gewählter Speicherelemente auf einen seiner beiden Schwellwerte«! und. mit einer Leseschaltung zum Wahrnehmen des Schwellwertes eines oder mehrerer gewählter Speicherelemente ohne Beeinflussung des Schwell^ wertes der gewählten Speicherelemente, dadurch gekennzeichnet , daß jedes Speicherelement sich im direktem Kontakt mit dem Substrat befindet? daß die Schreibschaltung so eingerichtet ist, daß sie das gewählte Speicherelement, um es auf einen bestimmten seiner beiden Schwellwerte zu schalten, mit einer ersten Spannung eines bestimmten Wertes und einer bestimmten Polarität zwischen Steuerelektrode und den beiden Hauptelektroden beaufschlagt; und daß die Le se schaltung den Schwellwert des gewählten Speichereiements dadurch wahrnimmt, daß zwischen Steuer_ elektrode und lediglich eine der beiden Hauptelektroden dieses Speicherelements eine zweite Spannung gelegt wird»
- 2. Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibschaltung die von einer Spannungsquelle gelieferte erste Spannung in bestimmter Polarität zwischen die Steuerelektrode und beide Hauptelektroden des gewählten Speicherelements legt.
- 3· Halbleiterspeicheranordnung nach Anspruch 1 oder 2, da durch prekennzeichnet, daß die von der Leseschaltung: gelieferte zweite Spannung in ihrem Wert zwischen den beiden Schwellwerten liegt.
- 4· Speicheranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat009840/1900BAD ORIGINAL- 16 aus Halbleitermaterial besteht.
- 5. Halbleiterspeicheranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat aus Isoliermaterial besteht.
- 6. Iialbleiterspeicheranordnurig nach Anspruch 5· d a d u r ch gekennzeichnet , daß das Substrat aus Glas oder Saphir besteht.
- 7. Halbleiterspeicheranoranunp. nach einem der vorhergehenden Ansprüche, bei der die Speicherelemente matrixförmig in Zeilen und Spalten ausgelegt sind und eine der Zeilenanzahl entsprechende Anzahl von Zeilenleitern, eine der Zeilenanzahl entsprechende Anzahl von Steuerleitern und eine der Spaltenanzahl entsprechende Anzahl von Soaltenleitern vorgesehen sind, wobei der Kanal jedes Speicherelements mittels seiner beiden Ilauptelektroden zwischen einen der Zeilenleiter und den entsnrechenden Spaltenleiter geschaltet ist, und wobei die Schreibschaltung zwei Grunpen von Zeilenschaltern und eine Gruppe von Spaltenschaltern enthält, dadurch gekennzeichnet, daß die Schalter über den betreffenden Steuerleiter und die betreffenden Zeilen- und Spaltenleitor, die zum gewählten Speicherelement führen, zwischen die Steuerelektrode und beide Hauptelektroden ties gewählten Speicherelements die ,Spannung des bestimmten Pegels und der bestimmten Polarität legen und bei samtlichen anderen Speicherelementen in der Spalte und der Zeile des gewählten Speicherelements eine Spannung zwischen die Steuerelektrode und nur eine eier beiden Hauptelektroden legen.
- 8. Halbleiterspeicheranordnung nach Anspruch 1 oder 7 in Form eines wortorganisiert^!! Speichers. ei a d u r c h g e κ e η η ζ e i c h η e t , daß eii e Schreibschaltung so eingerichtet ist. daß sie selektiv tue SchwelJ werte* dor Speicherelement ο in einer rc-wählten /file rloichzeitig auf gewünschte \vorto setzt j uji(i flau (lic 1 rseschaltung dir u;ciiKol.J .wertc der ent snrochondon hnej cherelf immte einer gewählten Zeile glciehzri ti f. wahrnimmt.0098A0/1900 BAD OR(GiNAt
- 9. Halbleiterspeicheranordnung nach einem der vorhergehenden Ansprüche,. gekennzeichnet durch eine Anordnung, welche die Steuerelektroden und mindestens eine der beiden Hauptelektroden jedes nichtgewählten Speicherelements an einen gemeinsamen Spannungspunkt anschaltet, derart, daß die nichtgewählten Speicherelemente keinen Strom leiten können.
- 10. Halbleiterspeicheranordnung nach Anspruch 73 d a d u r ch gekennzeichnet , daß die Schreibschaltung die von einer Spannungsquelle gelieferte erste Spannung in bestimmter Polarität zwischen die Steuerelektrode und die beiden Hauptelektroden des gewählten Speicherelements legt.
- 11. Halbleiterspeicher.anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Spannungsquelle die erste Spannung an zwei Klemmen, die auf zwei verschiedenen Spannungswerten gehalten werden, bereitstellt j und daß die Schreib schaltung in einem Setzzyklus, in welchem die erste Gruppe der Zeilenschalter die erste Klemme der Spannungsquelle selektiv mit dem zum gewählten Speicherelement führenden Steuerleiter verbindet und die zweite Gruppe der Zeilenschalter sowie die Gruppe der Spalte selektiv die zweite Klemme der Spannungsquelle mit dem zum gewählten Bauelement führenden Zeilen- und Spaltenleiter verbinden, sowie in einem Rücksetzzyklus, in welchem die erste Gruppe der Zeilenschalter die zweite Klemme der Spannungsquelle selektiv mit dem zum gewählten Speicherelement führenden Steuerleiter verbindet und die zweite Gruppe der Zeilenschalter sowie die Gruppe der Spaltenlait.gr die erste Klemme der Spamnungsquelle selektiv mit dem zum gewählten Speicherelement führenden Zeilen- und Spaltenleiter verbinden, arbeiten kann.009840/1900
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68716667A | 1967-12-01 | 1967-12-01 | |
US80637569A | 1969-03-12 | 1969-03-12 | |
GB1288371 | 1971-05-04 | ||
NL7106675A NL7106675A (de) | 1967-12-01 | 1971-05-14 | |
FR7117913A FR2137294B1 (de) | 1967-12-01 | 1971-05-18 | |
US17732171A | 1971-09-02 | 1971-09-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2011794A1 true DE2011794A1 (de) | 1970-10-01 |
DE2011794B2 DE2011794B2 (de) | 1975-10-30 |
DE2011794C3 DE2011794C3 (de) | 1983-02-03 |
Family
ID=27546323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2011794A Expired DE2011794C3 (de) | 1967-12-01 | 1970-03-12 | Halbleiterspeicheranordnung |
Country Status (6)
Country | Link |
---|---|
US (2) | US3623023A (de) |
BE (1) | BE747095A (de) |
DE (1) | DE2011794C3 (de) |
FR (2) | FR2034836B1 (de) |
GB (2) | GB1308806A (de) |
NL (2) | NL7003466A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2125680A1 (de) * | 1967-12-14 | 1972-12-07 | Sperry Rand Corp | Speicher mit Transistoren mit veränderlichem Schwellwert |
DE2125681A1 (de) * | 1971-05-24 | 1973-01-18 | Sperry Rand Corp | Speicher mit transistoren mit veraenderlichem schwellwert |
DE2413804A1 (de) * | 1973-05-04 | 1974-11-21 | Ibm | Schaltungsanordnung fuer eine wortorganisierte halbleiterspeichermatrix |
DE2619849A1 (de) * | 1975-05-05 | 1976-11-18 | Intel Corp | Speicherbauteil in integrierter schaltungstechnik |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3623023A (en) * | 1967-12-01 | 1971-11-23 | Sperry Rand Corp | Variable threshold transistor memory using pulse coincident writing |
US3778783A (en) * | 1971-11-29 | 1973-12-11 | Mostek Corp | Dynamic random access memory |
US3859642A (en) * | 1973-04-05 | 1975-01-07 | Bell Telephone Labor Inc | Random access memory array of hysteresis loop capacitors |
US3845471A (en) * | 1973-05-14 | 1974-10-29 | Westinghouse Electric Corp | Classification of a subject |
JPS5346621B2 (de) * | 1974-10-21 | 1978-12-15 | ||
US4025909A (en) * | 1975-09-08 | 1977-05-24 | Ibm Corporation | Simplified dynamic associative cell |
US4056807A (en) * | 1976-08-16 | 1977-11-01 | Bell Telephone Laboratories, Incorporated | Electronically alterable diode logic circuit |
US4112509A (en) * | 1976-12-27 | 1978-09-05 | Texas Instruments Incorporated | Electrically alterable floating gate semiconductor memory device |
US4184207A (en) * | 1978-01-27 | 1980-01-15 | Texas Instruments Incorporated | High density floating gate electrically programmable ROM |
US4202044A (en) * | 1978-06-13 | 1980-05-06 | International Business Machines Corporation | Quaternary FET read only memory |
USRE32401E (en) * | 1978-06-13 | 1987-04-14 | International Business Machines Corporation | Quaternary FET read only memory |
JPS582436B2 (ja) * | 1978-10-09 | 1983-01-17 | 株式会社日立製作所 | メモリの駆動方法 |
US4376947A (en) * | 1979-09-04 | 1983-03-15 | Texas Instruments Incorporated | Electrically programmable floating gate semiconductor memory device |
US4291391A (en) * | 1979-09-14 | 1981-09-22 | Texas Instruments Incorporated | Taper isolated random access memory array and method of operating |
US4575823A (en) * | 1982-08-17 | 1986-03-11 | Westinghouse Electric Corp. | Electrically alterable non-volatile memory |
US6580306B2 (en) * | 2001-03-09 | 2003-06-17 | United Memories, Inc. | Switching circuit utilizing a high voltage transistor protection technique for integrated circuit devices incorporating dual supply voltage sources |
US6731156B1 (en) | 2003-02-07 | 2004-05-04 | United Memories, Inc. | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL298671A (de) * | 1963-10-01 | |||
US3508211A (en) * | 1967-06-23 | 1970-04-21 | Sperry Rand Corp | Electrically alterable non-destructive readout field effect transistor memory |
US3623023A (en) * | 1967-12-01 | 1971-11-23 | Sperry Rand Corp | Variable threshold transistor memory using pulse coincident writing |
US3618051A (en) * | 1969-05-09 | 1971-11-02 | Sperry Rand Corp | Nonvolatile read-write memory with addressing |
-
1967
- 1967-12-01 US US687166A patent/US3623023A/en not_active Expired - Lifetime
-
1970
- 1970-03-05 GB GB1066570A patent/GB1308806A/en not_active Expired
- 1970-03-06 FR FR7008215A patent/FR2034836B1/fr not_active Expired
- 1970-03-09 BE BE747095D patent/BE747095A/xx unknown
- 1970-03-11 NL NL7003466A patent/NL7003466A/xx not_active Application Discontinuation
- 1970-03-12 DE DE2011794A patent/DE2011794C3/de not_active Expired
-
1971
- 1971-05-04 GB GB1288371*[A patent/GB1297745A/en not_active Expired
- 1971-05-14 NL NL7106675A patent/NL7106675A/xx not_active Application Discontinuation
- 1971-05-18 FR FR7117913A patent/FR2137294B1/fr not_active Expired
- 1971-09-02 US US00177321A patent/US3760378A/en not_active Expired - Lifetime
Non-Patent Citations (4)
Title |
---|
1969 IEEE International Solid-State Circuits Conference, Digest of Technical Papers, Febr. 1969, Seiten 44/45, Seiten 46/47 * |
Gomar Proceedings of 1968, Seiten 342/343 * |
In Betracht gezogene ältere Anmeldungen: DE-OS 18 03 035 * |
Solid State Electronics, 11 (1968), Seiten 653 bis 660 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2125680A1 (de) * | 1967-12-14 | 1972-12-07 | Sperry Rand Corp | Speicher mit Transistoren mit veränderlichem Schwellwert |
DE2125681A1 (de) * | 1971-05-24 | 1973-01-18 | Sperry Rand Corp | Speicher mit transistoren mit veraenderlichem schwellwert |
DE2413804A1 (de) * | 1973-05-04 | 1974-11-21 | Ibm | Schaltungsanordnung fuer eine wortorganisierte halbleiterspeichermatrix |
DE2619849A1 (de) * | 1975-05-05 | 1976-11-18 | Intel Corp | Speicherbauteil in integrierter schaltungstechnik |
Also Published As
Publication number | Publication date |
---|---|
DE2011794B2 (de) | 1975-10-30 |
NL7003466A (de) | 1970-09-15 |
NL7106675A (de) | 1972-11-16 |
FR2137294B1 (de) | 1976-03-19 |
DE2011794C3 (de) | 1983-02-03 |
FR2034836B1 (de) | 1974-10-31 |
US3760378A (en) | 1973-09-18 |
US3623023A (en) | 1971-11-23 |
GB1297745A (de) | 1972-11-29 |
FR2137294A1 (de) | 1972-12-29 |
GB1308806A (en) | 1973-03-07 |
BE747095A (fr) | 1970-08-17 |
FR2034836A1 (de) | 1970-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2011794A1 (de) | Halbleiterspeicheranordnung | |
EP0006167B1 (de) | Mehrwertiger FET-Festwertspeicher | |
EP0025130B1 (de) | Hochintegrierter Festwertspeicher | |
DE2144235C3 (de) | Verzögerung sanordnung | |
DE2601622A1 (de) | Programmierbarer und loeschbarer festwertspeicher | |
DE3041176A1 (de) | Halbleiterspeichervorrichtung | |
DE2838937A1 (de) | Rom-speicheranordnung mit feldeffekttransistoren | |
DE1803035B2 (de) | Permanentspeicherzelle | |
DE1961125C3 (de) | Speicherschaltung | |
DE2413804C2 (de) | Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix | |
DE102005004107A1 (de) | Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren | |
DE2455484A1 (de) | Monolithisch integriertes halb-festspeicher-element | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE2153284C3 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE2129687B2 (de) | Digitale Speicherschaltung | |
DE2705992B2 (de) | Halbleiterspeicher | |
DE2152109C3 (de) | Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz | |
DE2702830C2 (de) | ||
DE3102175A1 (de) | Halbleiter-speichervorrichtung | |
DE102008042323A1 (de) | Elektronisches Bauelement mit Schalteigenschaften | |
DE2739086C2 (de) | Verfahren zum Betrieb eines dynamischen Halbleiter-Speicherelementes und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2639507C3 (de) | Bistabiler Multivibrator | |
DE2223341C3 (de) | Speicherelement und daraus aufgebaute dynamische Randomspeicher | |
EP1339107B1 (de) | Feldeffekttransistor | |
DE2525062C2 (de) | Matrixanordnung aus n-Kanal-Speicher-FET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |