DE2319714A1 - Ladungsgekoppelte, optisch auslesbare speicheranordnung - Google Patents
Ladungsgekoppelte, optisch auslesbare speicheranordnungInfo
- Publication number
- DE2319714A1 DE2319714A1 DE2319714A DE2319714A DE2319714A1 DE 2319714 A1 DE2319714 A1 DE 2319714A1 DE 2319714 A DE2319714 A DE 2319714A DE 2319714 A DE2319714 A DE 2319714A DE 2319714 A1 DE2319714 A1 DE 2319714A1
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- recombination
- semiconductor
- arrangement according
- memory arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 42
- 230000015654 memory Effects 0.000 claims description 30
- 230000006798 recombination Effects 0.000 claims description 30
- 238000005215 recombination Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 11
- 230000005855 radiation Effects 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 239000003574 free electron Substances 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 3
- 239000002800 charge carrier Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Led Devices (AREA)
- Semiconductor Memories (AREA)
- Facsimile Heads (AREA)
Description
Aktenzeichen der Anmelderin:
FI 971 111
Ladungsgekoppelte,optisch auslesbare Speicheranordnung
Die Erfindung betrifft eine integrierte Speicheranordnung in Form einer ladungsgekoppelten Halbleiteranordnung mit elektrooptischer
Informationsentnahme.
Zu den neueren Entwicklungen in der Technik der Datenverarbeitung gehören monolithisch integrierte Speichereinrichtungen, die eine .
hohe Speicherdichte bei niedrigen Kosten pro gespeichertem Bit im Vergleich zu älteren Magnetspeichern liefern. Jede Zelle erfordert
jedoch normalerv7eise eine Anzahl von Halblei t erbaue leinen ten, die
in einer geeigneten Schaltung miteinander verbunden sind. Ihre Herstellung erfordert eine
309846/0822
Vielzahl von einzelnen Ilerstellungsscbritten. Die in jedem Schritt
. möglicherweise auftretenden Fehler können sich aufaddieren und ■ zu fehlerhaften Einheiten und somit zu einem relativ geringen Ausstoss
führen. Durch die Verwendung von Feldeffekttransistoren in Speicherschaltungen wird dieses Verhältnis etwas verbessert.
Eine der neuesten Entwicklungen bei Datenspeichern ist die Ausnutzung
und Manipulation von im Halbleiter gespeicherten elektrischen Ladungen. In solchen ladungsgekoppelten Speichern und Schieberegistern ist ein
kritisches Problem das Abfühlen oder Lesen der gespeicherten Ladung. Die in den Nutzkapazitäten speicherbare Ladung muss im Verhältnis
zu den Störungen in den mit Streukapazität behafteten Schaltungsteilen wie den Leseleltungen und Taktleitungen sowie dem zulässigen Rauschpegel
der Schaltung gross genug sein. Dadurch ergibt sich für die Ladungsspeicherelektroden eine untere Grenze. Diese Grenze behindei-t
bisher alle Bemühungen, die Speicherdichte solcher Einheiten zu erhöhen. ,Einschränkungen in der Packungsdichte bringt auch die notwendige
Forderung mit sich, dass dadurch Leseleitungen und Taktleitungen in
Länge und Ausdehnung zunehmen, was auch zu einer grösseren Streukapazität
führt.
Ein Beispiel einer in eine binäre Speichermatrix integrierbaren Speicherist
zelle, welche den LadunnskopDluncseffekt ausnutzt,/in dem älteren Vorschlag
entsprechend der Patentanmeldung P 22 36 510 beschrieben. Das Auslesen
der Information erfolgt jedoch j
30 98 467 0 8 22
FI9-71-111 - 2 -
23197H
über in der Speichermatrix angeordnete Leseleitungen, womit die
erzielbare Packungsdichte in dem oben erläuterten Sinne begrenzt ist.
Die Aufgabe der Erfindung besteht" in der Überwindung der oben gezeigten Nachteile durch■einen'Ladungskopplungsspaicher, -der
eine größere Dichte der Speicherzellen pro Flächeneinheit durch ein verbessertes Abfühlverfahren für die Existenz oder das Fehlen
von Ladungen dadurch gestattet, daß eine eine gespeicherte binäre Information darstellende gekoppelte Ladung nur auf optischem
Wege abgefühlt wird.
Bei einer Speicheranordnung der eingangs genannten Art ist die Erfindung entsprechend den Merkmalen des Patentanspruchs 1
ausgestaltet. Davon ausgehende weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
30984670822
PI 9-71-111 - 3 -
^ 23197U
Ausführungsbeispiele der Erfindung sind, in den Zeichnungen dargestellt und werden anschliessend näher beschrieben. Es zeigen :
Fig. 1 eine Draufsicht auf ein. erstes Ausführungsbeispiel
in einem Ausschnitt aus einer Speichermatrix.;
Fig. 2 eine geschnittene Seitenansicht entlang der Linie 2-2 in
Fig. 1 ;
Fig. '3 verschiedene an die Wortleitung, Bitleitung und Abfrage
leitung angelegte Signale sowie das A us gangs signal des Lichtdetektoiszur Erläuterung der Arbeitsweise des in
den Fig. 1 und 2 gezeigten Ausführungsbeispiels ;
Fig. 4 eine Draufsicht auf ein anderes Ausführungsbeispiel
in einem Ausschnitt aus einer Sp ei eher matrix ;
Fig. 5 eine geschnittene Seitenansicht entlang der Linie 5-5
in Fig. 4. ;
Fig. 6 die verschiedenen an Wortleitung, Bitleitung und Abfrage-
leitung angelegten Signale sowie das Ausgangssignal des Lichtdetektors, das sich aus der Arbeitsweise des in
den Fig. 4 und 5 gezeigten Ausführungsbeispiels ergibt ;
Fig. 7 eine Draufsicht auf ein Schieberegister nach einem weiteren
Ausführungsbeispiel ;
Fig. 8, eine geschnittene Seitenansicht entlang der Linie 8-8
in Fig. 7, und ·
Fig. 9 die verschiedenen an die Taktlcitungen und andere Betriebs
leitungen angelegten Signale, sowie das sich aus dem Betrieb des in den Fig. 7 und 8 gezeigten Schieberegisters ergebende
A u s g?in gs s i gnal.
FJ9-71-111 309846/08:
S- 23197 H
Bei integrierten Kondensatorspeichereinrichtungen für binäre Daten
ist eines der kritischten Probleme das Abfragen der in den
Kapazitäten gespeicherten Ladung. Die kleinstmögliche speicherbare
Ladung und damit die zugehörigem Abmessungen der Metallisierung über
dem Ilalbleiterkondensator werden durch die Streukapazität und den zulässigen
Rauschpegel bestimmt, die mit,der Abfrageleitung und der zugehörigen
Schaltung verknüpft sind. Wenn man versucht, die Grosse der
Kondensatoren herabzusetzen um dadurch die Packungsdichte zu erhöhen, nimmt die Länge der Abfrageleitung im Verhältnis zu den Kondensatorgebieten
zu und bildet so eine Obergrenze für die erreichbare Speicherdichte. Durch die vorliegende Erfindung \vird deshalb vorgeschlagen, diese begrenzenden Einflüsse der Abfrageleitung auszuschalten. Darum, wird die
gespeicherte Ladung zunächst in Lichtenergie umgesetzt, die dann in einer dritten Dimension ausserhalb der eigentlichen Ebene der Matrix
durch einen geeigneten Photodetektor abgefragt werden kann.
t In Fig. 1 ist ein kleiner Ausschnitt eines Speichers mit vier Zellen
dargestellt. Das Fehlen oder Vorhandensein einer Ladung repräsentiert
eine binäre Null oder eine Eins. Im dargestellten Ausführungsbeispiel besteht
' der Grundkörper 10 aus einem monokristallinen Halbleitermaterial, wie -.
z.B. GaAs oder GaP, das mit einem geeigneten N-leitenden Material dotiert
ist. Die Rekombination von Ladungen in einem GaAs-IIalbleiter erzeugt
eine infrarote Strahlung, während sie in einem GaP-Halbleiter Strahlung
im sichtbaren Bereich erzeugt. Die im anderen Leitfähigkeitssinne
FI9-71-J11 - 5 -
309846/0822
igen, welche
stark dotierten Diffusicnsbereiche 12 bilden die Bitleitungei
an entsprechende Bittreiber- und Decodierschaltungen 14 angeschlossen
sind, die vorzugsweise auf demselben Halbleiterpiättchen angeordnet sind. Die Wortleitungen 16 erstrecken sich quer zu den Bitleitungen
und sind an eine gleichfalls auf demselben Plättchen angeordnete geeignete Wortauswahltreiberschaltung 18 angeschlossen. Die Wortleitungen
wiederum sind mit den Steuerelektroden 19 verbunden, die oberhalb der Bitleitungen 12 liegen. Eine weitere Gruppe von Leitungen
verläuft parallel zu den Wortleitungen 16 und quer zu den Bitleitungen
und ist nach der Darstellung in Fig. 1 mit einer Worthalte schaltung
verbunden. Die Leitungen 20 sind an die LadungsSpeicherelektroden
angeschlossen, die in jeder Speicherzelle neben der Steuerelektrode
angeordnet sind. Eine weitere Gruppe von unter sich parallelen Leitungen ist an besondere Rekombinationselektroden 28 und an die Abfragedecodier-
und Treiberschaltung 30 angeschlossen.
Die Teile der Leitungen 16 und 20, die nicht zu dem Gebiet der eigentlichen
Speicherzellen gehören, sind von der Oberfläche des Grundkörpers durch eine relativ dicke Isolierschicht 34 getrennt. In der Fig. 1 umgrenzen
die Linien 31 Bereiche mit relativ dünner Isolierung 32. Die Elektroden 19, 24 und 28 innerhalb der Speicherzellen sind von der
Oberfläche des Grundkörpers 3 0 nur durch die relativ dünne Schicht aus SiO„ oder einem anderen Material getrennt, welches innerhalb der
FI9-71-111
309846/0822
* 23197-H
durch die Linien 31 umy-enzten Bereiche liegt. Die Dicke der
Schicht 32 beträgt etwa 300 bis 2000 R, Die Dicke der Isolierschicht 34
ausserhalb der durch die Linien 33 umgrenzten Bereiche beträgt.
vorzugsweise 5000 bis 18000 A. Das N-leitende Dotierungsmaterial
im Grundkörper 10 kann jede geeignete Konzentration aufweisen, die
zweckmässig jedoch zwischen 10 und 10 Atomen/ecm bzw. noch besser
, im Bereich von 10 bis 10 Atomen/.ccm liegen sollte. Die Ob er fläch enkonzentration
des P-leitenden Dotierungsmaterials in den Bitleitui.ig.en
19 20
liegt in der Grössenordnung von. 10 bis 10 Atomen/ecm. Bei Bedarf
kann die Einrichtung selbstverständlich auch dahingehend verändert werden,
dass ein P-leitendes Dotierungsmaterial im Grundkörpei1 10 verwendet
wird und ein N-leitendes Dotierungsmate3:lal in den Bereichen 12. Diese
Aenderung in der Struktur würde eine entsprechende Aenderung der
Betriebsart insofern erforderlich machen, als nun die Polarität der zum
LeKe1 und Schreiben gespeicherter Information in der Einrichtung notwendigen
Impulse vertauscht werden müsste. '·
Fig. 3 zeigt eine Folge von Spannungsimpulsen zum Schreiben einer Eins oder einer Null und zum anschliessenden Lesen der geschriebenen
Information. Zum Schreiben einer Eins wird ein negativer Impuls 36 an
die Ladungsspeicherelektrode 24 und gleichzeitig ein positiver Impuls 39 an die Bitleitung 12 durch die Bittreiber- und Decodierschaltung 14 und
ein negativer Spannungsimpuls 38 an die Wortleitung 16 angelegt und an
309846/0822
FI9-71-311 ' - 7 -
die Steuerelektrode 19 weitergeleitet. Erst der negative Spannungsimpuls
38 an der Steuerelektrode 19 zusammen, mit dem positiven
Impuls 39 an der Bitleitung 12 verursachen die 3ildung einer Inversionsschicht
und damit einen leitenden Kanal unterhalb der Steuerelektrode Minoritätsträger (Defektelektronen) werden durch diesen Kanal in den
Bereich unter der Steuerelektrode 24 von der Bitleitung 12 injiziert. Die Spannung 37 an der Bitleitung ist nämlich ursprünglich noch zu
negativ und die Anfangsspannung 33 an der Steuerelektrode noch zu klein,
um diesen leitenden Kanal zu bilden.
Wenn eine Null geschrieben werden soll, wird die Anfangs spannung
an der Bitleitung 12 so gehallen, wie sie durch die gestrichelte Linie
dargestellt ist. Gleichzeitig wird ein negativer Impuls 38 durch den Wortauswahltreiber
18 und die Wortleitung 16 und über diese an die Steuerelektrode».
10 und ein negativer Impuls 36 durch den Wo inhalt et reib er
an die Leitung 20 und über diese an die Ladungsspeicherelektrode 24 angelegt. Ein negativer Impuls wird durch den'Abfragedecodierer und
-tx-eiber 30 zur Rekombinationselektrode 28 geleitet.
Die Impulsfolgen erzeugen ein elektrisches Feld unter der Ladungsspeicherelektrode
24 durch einen negativen Impuls 36, welches Feld positive Ladungen zu halten vermag. Der an die Steuerelektrode 19 angelegte negative
Impuls 38 verursacht die Bildung einer Inversionsschicht unterhalb der
309846/0822
FI9-71-111 - 3 -
Elektrode, welche positive Ladungen leiten kann, d. h. Defektelektronen
werden von der Bitleitung 12 in den Bereich unter der Ladungsspeicher-"
elektrode 24 transportiert. Wenn eine Eins in die Einrichtung gutschrieben
wird, injiziert die Bitleitung 12 positive Ladungen (d. h. Defektelektronen)
in den Bereich unter der Ladungsspeicherelektrode 24. Wenn eine Mull
, geschrieben wird, wird die Bitleitung 12 auf einer negativen Spannung
gemäss der gestrichelten Linie 4.1 gehalten. Diese negative Spannung trennt
effektiv den Bereich unter der Steuerelektrode 19 von. der Bitleitung so ab,
dass sich kein leitender Kanal unter der Steuerelektrode 19 ausbildet und dadurch sich auch keine wesentlichen positiven Ladungen unter einer
Ladungs spei eher elektrode 24 ansammeln können. Nachdem der Impuls 33
endet, wird der leitende Kanal unter der Elektrode 19 unterbrochen und die
Ladung daran gehindert, zur Leitung 12 zurückzukehren.
Wenn die Speicherzelle ausgelesen wird, \vird ein relativ zum Impuls 3 6
positiver Impuls 40 an die Ladungs speicherelektrode 24 angelegt, während der negative Impuls 42 noch durch die Leitung 26 von der Decodier- und
Treiberschaltung 30 an die Rekombinationselektrode 28 angelegt bleibt. Unter diesen Bedingungen werden die ursprünglich unter der Ladungsspeicherelektrode
24 gespeicherten positiven Ladungen nun unter die Rekombinationselektrode
28 verschoben. Anschliessend wird der positive Impuls 44 an die Hekombinationselektrode 28 angelegt, welche die positiven
FI9-71-111 30 98 4 0/8022
■Ladungen, d.h. die Defoktcleklroiien, freigibt und sie so zur Rekombination
mit Elektronen im Halbleiterkörper* 10 drängt. Die Rekombination erzeugt eine Strahlung, die durch geeignete Abfühleinrichtungen^S
abgefühlt werden kann, welche über der Rekombinationselektrode 28 angeordnet werden. Diese Elektrode 2.8 muss deshalb
strahlungstransparent sein. Bei Verwendung von Halbleitermaterial, wie GaAs, welches eine III-V-Verbindung mit einer ausgeprägten Energielücke
ist, beobachtet man eine Elektroluminiszenz, die auf die Rekolnbinationsstralilung
zurückzuführen ist, welche bei dem Rekombinationsprozess ausgesendet wird. Der Impuls 4 G stellt den durch eine schematisch in Fig.
dargestellte lichtempfindliche Einrichtung 48 erzeugten Spannungsimpuls dar. Die lichtempfindliche Einrichtung ist vorzugsweise ein separates
Element, das oberhalb der Ebene der Speichermatrix angeordnet wird.
Zum Abfühlen der Infrarotstrahlung von GaAs können beispielsweise ein PbS-Photoleiter oder Silicium P-N oder PIN-Dioden benutzt werden.
Zum Abfühlen der sichtbaren Strahlung von einem GaPr Halbleiter kann
ein CdS-Photoleiter verwendet werden. Grössenmässig ist solch ein Photodetektor
mit den Halbleiterbauelementen konipatibel und integrierbar. Die ganzen über einer Reihe von Speicherzellen liegenden Leitungen können
z. B. durch Photolithographieverfahren hergestellt werden.
FI9-71-111 - 10 -
309846/0822
In den Fig. 4 und 5 ist ein zweites Ausführungsbeispiel der
vorliegenden Erfindung dargestellt. Zum Steuern und zum Halten von Ladungen wii J hier eine gemeinsame Elektrode verwendet. Wie
am besten in Fig. 5 zu sehen ist, sind in Zeilen eine Anzahl aus eihdiffundierten Bereichen 50 bestehende Bitleitungen in dem Halbleiterkörper
10 vorgesehen. Fig. 5 zeigt die Anordnung der Bitleitungen. Eine Rekombinationselektrode 52-ist vorzugsweise aus einem Bereich
eines dotierten polykristallinen Halbleiters gebildet. Diese Elektrodenkonfiguration
ist sowohl transparent als auch leitfähig. Zwischen der Bitleitung 50 und der Rekombinationselektrode 52 ist eine einzige
Elektrode 54 angeordnet,, die u.a. einen ersten, zur Bildung eines
leitenden Kanals an der Oberfläche des Halbleiterkörpers 10 geeigneten
Teil 55 aufweist. Dieser Teil 55 der Elektrode 54 hat einen Abstand vom Halbleiterkörper, der wesentlich grosser ist als der des zweiten
Teiles 56 der Elektrode 54, der eine Ladung im Halbleiterkörper 10 zu halten befähigt sein soll. Eine geeignete Abfüh'leinrichtung 48 ist
' über der Rekombinationselektrode 52 angeordnet und hat die oben beschriebenen Merkmale.
Im Betrieb wird eine Eins in die Speicherzelle geschrieben, indem man
einen Spannungsimpuls 60 an die Bitleitung 50 vom. Bitdecodierer und
Treiber 14 anlegt, während der negative Impuls 69 an der Rekombinationselektrode
52 aufrechterhalten und gleichzeitig ein noch negativerer
309846/0822
. 23197U
Impuls an eine Elektrode 54 zur Bildung eines leitenden Kanals
unter ihrem ersten Teil 55 und eines Hochfeldbereiches unter ihrem
zweiten Teil· 5 6 an der Oberfläche des Halbleiterkörpers 10 angelegt wird. Unter diesen Bedingungen werden Defektelektronen in den Hochfeldbereich
unter dein Elektrodenteil 5 6 und der R elco mbinatio ns elektrode
52 injiziert. Wenn eine Null geschrieben werden soll, wird die ursprüngliche
• Spannung 61 gemäss der Darstellung durch die gestrichelte Linie 62 an
der Bitleitung 50 aufrechterhalten. Gleichzeitig wird ein negativer' Impuls 64 an die Steuer- und Ladungsspeicherelektrode 54 durch den
Wortdecodierer und Treiber 65 angelegt. Unter diesen Bedingungen trennt effektiv die negative Spannung an der Bitleitung 50 den Bereich
unter dem Elektrodenteil 55 von der Bitleitung 50 ab, so dass keine
Defektelektronen von der Bitleitung 50 in den Bereich unter der Elektrode injiziert werden. Wie bei dem in den Fig. 1 bis 3 gezeigten Ausführungsbeispiel werden positive Ladungen von der eindiffundierten Bitleitung
in die Ladungshalteelektrode übertragen, wenn eine Eins geschrieben wird. ■. ■
Beim Lesen der Information aus einer Speicherzelle wird ein positiver
Spannungsimpuls 66 an die Elektrode 54 angelegt, wodurch die Ladungen aus dem Bereich unterhalb des Ladungshalteteils 5 6 der Elektrode 54
freigegeben werden, und anschliessend wird ein positiver Impuls 68 vom Abfragedecodierer und Treiber 30 durch die Leitung 53 an die
3 09846/0822
FJ9-71-111 - 12 -
23197H
■If- '
Rekonibinatioiiselektrode 52 augelegt. Die ^n die Rekombinationselektrode
52 angelegte negative Anfangsspannung, dargestellt durch 69, reicht noch nicht aus, um positive Ladungen von dem
Elektrodenteil 5G anzuziehen, wenn eine negative Spannung an die
Elektrode 54 angelegt wird. Die Spannung 69 kann die Ladungen von dem Elektrodenteil 56 entfernen^ sobald der positive Impuls 66 angelegt
wird. Nachdem die Ladung sich unter der Rekombinationselektrode 52 angesammelt hat, veranlasst der Impuls 68 die !Freigabe der positiven
Ladungen und ihr Zurüclctreiben in den Halbleiterkörper, wo sie wieder mit freien Elektronen im Halbleiterkörper 10 rekombinieren·'. Die
Rekombination resultiert in der Erzeugung eines Lichtimpulses. Der Lichtimpuls wird durch den Detektor 48 abgefühlt, der dann einen
Impuls 70 erzeugt, der erkannt und in konventionellen Rechenoperationen genutzt werden kann. Wenn eine Null in der Speicherzelle gespeidi ert
ist, bleibt kein nennenswerter Betrag positiver Ladungen zur Rekombination
übrig, und demzufolge wird kein wertdarstellender Lichtimpuls beobachtet.
In den Fig. 7 bis 9 ist ein weiteres Ausführungsbeispiel der Erfindung
in Form eines Schieberegisters gezeigt. Das Schieberegister ist auf einem Halbleiterkörper 10 ausgebildet, vorzugsweise aus GaAs oder
GaP, der die oben beschriebenen Eigenschaften hat. Wie am besten aus Fig. 8 zu ersehen ist, ist ein P-leitender Bereich 80 eindiffundiex-t
309846/0822
FI9-71-111
23197U
worden, der als Quelle positiver Ladungen dient, sobald er mit "
Erdpotential verbunden wird. Die Bitleitung 82 ist eine Elektrode,
die vorzugsweise aus einem dotierten polykristallinen Halbleitermaterial besteht, das an der Oberfläche des Halbleiterkörpers 10
angeordnet und von diesem durch eine diinne Isolierschicht 83 ge~ ' trennt ist. In der Nähe der Bitleitung 82 sind mehrere Elektroden
angeordnet, die abwechselnd aus isolierten / aus dotiertem polykristallinem
Halbleitermaterial und leitendem Material bestehen. Nach der Darstellung in Fig. 8 sind vier Taktleitungen elektrisch mit den
Elektroden im Bereich der Bitlcitung verbunden. Am Ende der Elektrodeureihe
ist eine Rekombinationselektrode 84 vorgesehen.' Die Taktleitungen
sind entsprechend mit 86, 88, 90 und 92 bezeichnet. Wie beim vorhergehenden Ausführungsbeispiel ist eine lichtempfindliche Einrichtung
in unmittelbarer Nähe der R ekombinatio ns elektrode 84 vorgesehen.
t Die binäre Informationsquelle ist mit der Bitleitung 82 \'erbunden, die
als Steuerelektrode wirkt und die. Injektion positiver Ladungen·von
der Quelle 80 in den Bereich unter den Taktleitungen gestattet, wenn ein negativer Spannungsimpuls an die Bitleitung 82 zum Schreiben einer
Eins oder zum Schreiben einer Null eine kleine konstante Spannung angelegt wird, so dass dementsprechend keine Ladungen injiziert werden. Die
Taktleitungen 8 6 bis 92 veranlassen eine Verschiebung der durch die
309846/0 8 22
FI9-71-111 _ 14 _
23197U
Bitieitungcn eingeführten Ladungen von einer Elektrode zur anderen
nach rechts in der Zeichnung, bis die Ladung die Rekombinationselektrode 84 erreicht. An der Rekombinationselektrode 84 kann die
,Ladung wieder mit freien Elektronen im Halbleiterkörper 10 rekombinieren
und einen Lichtimpuls erzeugen, wenn eine Eins abgefühlt wird, und das Fehlen von Licht zeigt eine Null an.
Fig. 9 zeigt, wie ein Einerbit während eines Zyklus im Schieberegister
behandelt wird. Der einer binären Eins entsprechende Impuls 94 wird an die Bitleitung.82 angelegt. Die erste Taktleitung 92 gibt einen negativen
Impuls 96 an die erste Elektrode 97. Während der Impuls 96 gehalten wird, wird ein zweiter Impuls durch die Taktleitung 8 6 an die Elektrode
angelegt und dadurch die Ladung aus dem Bereich unterhalb der Bitleitung 82 in die neue Position unter der Elektrode 99 im Halbleiterkörper 10 verschoben.
Bevor der Impuls 98 endet, wird durch die dritte Taktleitung ein negativer Impuls 100 an die Elektrode 101 angelegt und dadurch ein
leitender Kanal im Halbleiterkörper 10 zwischen den Elektroden 99 und 102 gebildet. Während der Impuls 100 gehalten wird, gibt die vierte
Taktleitung 88 einen negativen Impuls 103 an die Elektrode 102, wodurch die vorher unter der Elektrode 99 gespeicherte Ladung in eine neue
Position unter der Elektrode 102 übertragen wird.
F19-71-111 - 15 -
309846/0822
23197U
Auf diese Weise wird eine einer binären Eins entsprechende
Ladung unter der Reihe von Elektroden hindurch übertragen, bis sie die letzte Position unter der Elektrode 104 erreicht. Ein negativer
Impuls 105 wird an die Rekombinationselektrode 84 angelegt, nachdem
ein leitender Kanal unter der Elektrode 108 durch die Taktleitung 92 aufgebaut und dadurch die Ladung unter·-der Rekombinationselektrode
in die abzufühlende Position verschoben wurde. Ein zweiter positiver
Impuls 106 gibt die Ladung frei und die Defektelektronen driften in den Halbleiterkörper zur Rekombination mit freien Elektronen und erzeugen
einen Lichtimpuls, der durch die lichtempfindliche Einrichtung 48 abgefühlt wird1, Diese erzeugt ihrerseits den elektrischen Ausgangsimpuls 107,
wenn eine Eins abgefühlt wird. Wenn eine Null, unter der Elektrode 104
gespeichert war, wird kein wertdarstellender Lichtimpuls abgefühlt.
FI9-71-111 ' ' - IG -
309846/0822
Claims (1)
- PATENTANSPRÜCHE, l) Integrierte Speicheranordnung in Form einer ladungsgekoppelten Halbleiteranordnung mit elektrooptischer Informationsentnahme, dadurch gekennzeichnet, daß in einem Halbleitergrundkörper (10) eines ersten Leitfähigkeitstyps ein stark dotierter Bereich (12, 50, 80) des zweiten, entgegengesetzten Leitfähigkeitstyps vorgeseh&n ist, daß mindestens eine Ladungsspeicherelektrode- (24, 54, 99) in der Nähe des genannten dotierten Bereichs isoliert angeordnet ist, welche ein in den Halbleitergrundkörper (10) einwirkendes elektrisches Feld aufzubringen imstande ist, daß Mittel vorgesehen sind, um selektiv in den Halbleitergrundkörper (10) eine Inversionsschicht als leitenden Kanal zwischen dem genannten dotierten Bereich und dem elektrischen Feld unterhalb der genannten Ladungsspeicherelektrode zu induzieren, daß mindestens eine Rekombinationselektrode (28, 52, 84) in der Nähe der genannten Ladungsspeicherelektrode angeordnet ist, mit deren Hilfe die Rekombination von Minoritäts-Ladungsträgern mit freien Elektronen im Halbleitermaterial ermöglicht werden kann, und daß oberhalb der genannten, für Strahlung transparenten Rekombinationselektroden Detektoren (48) für die erzeugte Rekombinationsstrahlung angeordnet sind.2. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleitergrundkörper (10) aus N-dotiertem GaAs mit■ι (- -IQeiner Störstellenkonzentration im Bereich von 10 bis 10309846/0822FI 9-71-111 - 17 -/ρAtomen je Kubikzentimeter besteht.3. Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleitergrundkörper (10) aus N-dotiertem GaP mit einer Störstellenkonzentration im Bereich von 10 bis 10 Atomen je Kubikzentimeter besteht.4. Speicheranordnung nabh Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ladungsspeicherelektrode aus einer metallischen Schicht (24) besteht, die durch eine Isolation (32) von dem Halbleiterkörper (10) getrennt ist.5. Speicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ladungsspeicherelektroden aus dotierten polykristallinen Halbleitermaterialbereichen bestehen.6. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine getrennte Steuerelektrode (19)zur Beeinflussung der Inversionsschicht vorgesehen ist, die ■* -durch eine Isolation (32) von dem Halbleiterkörper (10) getrennt ist.7. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rekombinationselektrode (28) durch eine Isolation (32) von dem Halbleiterkörper (10) getrennt ist, und daß oberhalb der genannten Elektrode ein Detektor (48) für die Rekombinationsstrahlung angeordnet ist.309846/0822FI 9-71-111 - 18 -Jß '8. Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rekombinationselektrode (28) vom Halbleitergrundkörper durch eine über ihre Erstreckung unterschiedlich dicke Isolation getrennt ist.9: Speicheranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rekombinationselektrode.(52, 84) aus dotiertem polykristallinen Halbleitermaterial besteht.λ?10. Speicheranordnung nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß in dem stark dotierten Bereich (12, 50, 80) die Oberflächen-Störstell-enkonzentration im Bereich von 10 bis 10 Atomen je Kubikzentimeter liegt.11. Speicheranordnung nach einem der Ansprüche 1 bis 5 oder7 bis 10, dadurch gekennzeichnet, daß eine gemeinsame Elektrode (54) zum Steuern und zum Speichern der beweglichen Ladungen vorgesehen ist, deren Steuerteil (55) durch eine dickere Isolationsschicht vom Halbleiterkörper (10) getrennt ist als der Ladungsspeicherteil (56) .'309846/0822FI 9-71-111 - 19 -80 .Le e rs e 11 e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24730072A | 1972-04-25 | 1972-04-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2319714A1 true DE2319714A1 (de) | 1973-11-15 |
Family
ID=22934384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2319714A Pending DE2319714A1 (de) | 1972-04-25 | 1973-04-18 | Ladungsgekoppelte, optisch auslesbare speicheranordnung |
Country Status (10)
Country | Link |
---|---|
JP (1) | JPS5212073B2 (de) |
CA (1) | CA1003106A (de) |
CH (1) | CH546461A (de) |
DE (1) | DE2319714A1 (de) |
ES (1) | ES413258A1 (de) |
FR (1) | FR2181850B1 (de) |
GB (1) | GB1414228A (de) |
IT (1) | IT979035B (de) |
NL (1) | NL7305263A (de) |
SE (1) | SE389573B (de) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5428578A (en) * | 1977-08-08 | 1979-03-03 | Clarion Co Ltd | Semiconductor memory |
EP1351307A1 (de) * | 2002-03-28 | 2003-10-08 | Innovative Silicon SA | Verfahren zum Ansteuern eines Halbleiterbauteils |
TWI230392B (en) | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
US20040228168A1 (en) | 2003-05-13 | 2004-11-18 | Richard Ferrant | Semiconductor memory device and method of operating same |
US7335934B2 (en) | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
US7683430B2 (en) | 2005-12-19 | 2010-03-23 | Innovative Silicon Isi Sa | Electrically floating body memory cell and array, and method of operating or controlling same |
US7492632B2 (en) | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
US7933142B2 (en) | 2006-05-02 | 2011-04-26 | Micron Technology, Inc. | Semiconductor memory cell and array using punch-through to program and read same |
US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
US7542340B2 (en) | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
US8264041B2 (en) | 2007-01-26 | 2012-09-11 | Micron Technology, Inc. | Semiconductor device with electrically floating body |
WO2009031052A2 (en) | 2007-03-29 | 2009-03-12 | Innovative Silicon S.A. | Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor |
US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
US8085594B2 (en) | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
US8194487B2 (en) | 2007-09-17 | 2012-06-05 | Micron Technology, Inc. | Refreshing data of memory cells with electrically floating body transistors |
US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
US8349662B2 (en) | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
US8014195B2 (en) | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
US8189376B2 (en) | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
US7957206B2 (en) | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
US7924630B2 (en) | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
US8223574B2 (en) | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
US8213226B2 (en) | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
US8319294B2 (en) | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
WO2010102106A2 (en) | 2009-03-04 | 2010-09-10 | Innovative Silicon Isi Sa | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
KR20120006516A (ko) | 2009-03-31 | 2012-01-18 | 마이크론 테크놀로지, 인크. | 반도체 메모리 디바이스를 제공하기 위한 기술들 |
US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
US8508994B2 (en) | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
US8498157B2 (en) | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US9076543B2 (en) | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
US8199595B2 (en) | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
US8310893B2 (en) | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
US8416636B2 (en) | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
US8411513B2 (en) | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
US8369177B2 (en) | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
EP2548227B1 (de) | 2010-03-15 | 2021-07-14 | Micron Technology, Inc. | Verfahren zur bereitstellung einer halbleiterspeichervorrichtung |
US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
-
1973
- 1973-02-13 IT IT20299/73A patent/IT979035B/it active
- 1973-03-06 GB GB1091073A patent/GB1414228A/en not_active Expired
- 1973-03-21 FR FR7311015A patent/FR2181850B1/fr not_active Expired
- 1973-03-21 CA CA167,263A patent/CA1003106A/en not_active Expired
- 1973-03-23 JP JP3278173A patent/JPS5212073B2/ja not_active Expired
- 1973-03-26 SE SE7304177A patent/SE389573B/xx unknown
- 1973-04-02 ES ES413258A patent/ES413258A1/es not_active Expired
- 1973-04-13 CH CH529373A patent/CH546461A/de not_active IP Right Cessation
- 1973-04-16 NL NL7305263A patent/NL7305263A/xx not_active Application Discontinuation
- 1973-04-18 DE DE2319714A patent/DE2319714A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
JPS4922882A (de) | 1974-02-28 |
FR2181850B1 (de) | 1978-05-26 |
JPS5212073B2 (de) | 1977-04-04 |
SE389573B (sv) | 1976-11-08 |
CA1003106A (en) | 1977-01-04 |
NL7305263A (de) | 1973-10-29 |
CH546461A (de) | 1974-02-28 |
FR2181850A1 (de) | 1973-12-07 |
ES413258A1 (es) | 1976-01-01 |
GB1414228A (en) | 1975-11-19 |
IT979035B (it) | 1974-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2319714A1 (de) | Ladungsgekoppelte, optisch auslesbare speicheranordnung | |
DE2619849A1 (de) | Speicherbauteil in integrierter schaltungstechnik | |
DE69217249T2 (de) | Nichtflüchtige direktzugriff- speicheranordnung. | |
DE2658666C2 (de) | ||
DE2619550A1 (de) | Halbleiter-bauelement | |
DE2409472C3 (de) | Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET | |
DE2632036C2 (de) | Integrierte Speicherschaltung mit Feldeffekttransistoren | |
DE2829966C2 (de) | Halbleiterspeichervorrichtung | |
DE2705503C3 (de) | Halbleiterspeicheranordnung | |
DD152875A5 (de) | Verfahren zum herstellen eines hochintegrierten festwertspeichers | |
DE2841453A1 (de) | Halbleiterspeicherzelle | |
DE1803035B2 (de) | Permanentspeicherzelle | |
DE1961125C3 (de) | Speicherschaltung | |
DE2614698C2 (de) | Halbleiterspeicher | |
DE3234044A1 (de) | Festkoerper-abbildungsvorrichtung | |
DE3002492A1 (de) | Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung | |
DE3134233C2 (de) | ||
DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
EP1192666B1 (de) | Speicherzellenanordnung | |
DE68919155T2 (de) | Halbleiterspeicheranordnung mit verschiedenen Substrat-Vorspannungsschaltungen. | |
DE2334116C3 (de) | Ladungsübertragungs-Halbleiterbauelement | |
EP0719454A1 (de) | Halbleiter(detektor)struktur | |
DE2926417A1 (de) | Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung | |
DE2236510A1 (de) | Monolithisch integrierbare speicherzelle | |
DE2734354A1 (de) | Speicherelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |