DE2703871A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE2703871A1
DE2703871A1 DE19772703871 DE2703871A DE2703871A1 DE 2703871 A1 DE2703871 A1 DE 2703871A1 DE 19772703871 DE19772703871 DE 19772703871 DE 2703871 A DE2703871 A DE 2703871A DE 2703871 A1 DE2703871 A1 DE 2703871A1
Authority
DE
Germany
Prior art keywords
semiconductor memory
trench
bit line
layer
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772703871
Other languages
English (en)
Other versions
DE2703871C2 (de
Inventor
Kurt Dr Hoffmann
Rudolf Dipl Ing Mitterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2703871A priority Critical patent/DE2703871C2/de
Priority to FR7801871A priority patent/FR2379134A1/fr
Priority to US05/872,443 priority patent/US4156289A/en
Priority to GB3621/78A priority patent/GB1568652A/en
Priority to JP53009200A priority patent/JPS6040707B2/ja
Publication of DE2703871A1 publication Critical patent/DE2703871A1/de
Application granted granted Critical
Publication of DE2703871C2 publication Critical patent/DE2703871C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen Halbleiterspeicher aus wenigstens einem V-MOS-Transistör einschließlich eines Grabens und aus einem Speicherkondensator, bei dem in einem mit Störstellen eines ersten Leitfähigkeitstyps dotierten Halbleitersubstrat eine mit Störstellen des zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps dotierte vergrabene Schicht (buried layer) vorgesehen ist, an die sich wenigstens zwei durch den Graben geteilte weitere Schichten mit abwechselnd unterschiedlichem Leitfähigkeitstyp anschließen.
Halbleiterspeicherzellen aus einem Transistor (Ein-Transistor-Speicherzellen) können aus einem MOS-Transistor bestehen, der auch als Auswahltransistor bezeichnet wird. An diesen Auswahltransistor ist ein Speicherkondensator angeschlossen, in dem die zu speichernde Information als Ladung enthalten ist. Die aus dem Auswahltransistor und dem Speicherkondensator bestehende Speicherzelle liegt zwischen einer Wort- und einer Bitleitung. Dabei wird die Wortleitung an den Steuereingang (Gate) des Auswahltransistors angeschlossen, während die eine gesteuerte Elektrode des Auswahltransistors an der Bitleitung vorgesehen ist. Die andere gesteuerte Elektrode ist mit dem Speicherkondensator verbunden. Derartige Ein-Transistor-Speicherzellen haben den Vorteil, daß zu ihrer Realisierung auf einen Halbleitersubstrat sehr wenig Raum benötigt wird.
Kot 1 Dx / 28.1.1977
809831 /031 3
- Z - 77? 1 006 BRO
MOS-Transistoren können bekanntlich mittels der sogenannten V-MOS-Technik hergestellt werden. Dabei wird für die Steuerelektrode des MOS-Transistors ein V-förmiger Graben in eine auf einem Halbleitersubstrat aufgebrachte epitaktische Schicht geätzt. In dem Graben wird eine Isolierschicht aufgebracht, auf der dann der Anschluß für die Steuerelektrode des MOS-Transistors angeordnet ist. Der Kanal des MOS-Transistors verläuft in den Flanken des V-förmigen Grabens. Die beiden gesteuerten Elektroden des MOS-Transistors können zum Beispiel neben dem V-förmigen Graben angeordnet sein.
Eine Halbleiterspeicherzelle, die aus einem von einer Ansteuerleitung gesteuerten MOS-Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator besteht und bei der der Auswahltransistor in V-MOS-Technik hergestellt ist, kann nun so aufgebaut sein, daß in einem mit Störstellen des einen Leitfähigkeitstyps hochdotierten Halbleitersubstrat eine mit Störstellen des anderen Leitfähigkeitstyps hochdotierte vergrabene Schicht angeordnet ist, daß über der vergrabenen Schicht und dem Halbleitersubstrat eine mit Störstellen des einen Leitfähigkeitstyps schwachdotierte epitaktische Schicht angeordnet ist, und daß in der epitaktischen Schicht oberhalb der vergrabenen Schicht ein V-MOS-Transistor als Auswahltransistor angeordnet ist, wobei der zur Bildung des Auswahltransistors erforderliche Graben durch die epitaktische Schicht hindurch bis in die vergrabene Schicht reicht.
Diese Ein-Transistor-Speicherzelle hat eine sehr hohe Bitdichte und kann mit den üblichen Belichtungsverfahren bei Strukturauflösungen von 5 /um hergestellt werden. Es ist aber eine epitaktische Schicht erforderlich, wodurch die Herstellung für die Massenfertigung erschwert wird.
Es ist daher Aufgabe der Erfindung, einen Halbleiterspeicher der eingangs genannten Art ohne epitaktische Schicht anzugegeben.
- 3 -809831 /0313
-*- VP 1006 BRO
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zusätzlich zur vergrabenen Schicht die beiden weiteren Schichten durch Diffusion und/oder Implantation im Halbleitersubstrat hergestellt sind. 5
Eine Weiterbildung der Erfindung besteht darin, daß der Graben auch die vergrabene Schicht in zwei Teile trennt.
Es ist vorteilhaft, daß eine der Schichten eine Bitleitung ist.
Eine andere Weiterbildung der Erfindung besteht darin, daß die an die Oberfläche des Halbleiterkörpers angrenzende Schicht die Bitleitung ist. 15
Schließlich ist noch vorteilhaft, daß die vergrabene Schicht die Bitleitung ist.
Der erfindungsgemäße Halbleiterspeicher zeichnet sich durch einen einfachen Aufbau ohne epitaktische Schicht aus. Dadurch ist er besonders einfach herstellbar und somit für eine Massenfertigung geeignet.
Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 und 2 die Herstellung eines erfindungsgemäßen Halbleiterspeichers nach einem ersten AusfUhrungsbeispiel, Fig. 3 ein weiteres AusfUhrungsbeispiel der Erfindung,
Fig. 4 und 5 die Herstellung eines erfindungsgemäßen Halbleiterspeichers nach einem dritten Ausfuhrungsbeispiel der Erfindung,
Fig. 6 ein viertes AusfUhrungsbeispiel der Erfindung.
809831 /0313
-*- 77P 1 0 06 BRD
In Fig. 1 wird in ein p-dotiertes Halbleitermaterial eine n"*"-dotierte Zone 2 mit einer Dotierungskonzentration von etwa 10 Störstellen/cm' durch Diffusion oder Implantation eingebracht. Diese n+-Dlffusion stellt einen Teil des vergrabenen pn-Speicherkondensators dar. Anschließend wird ganzflächig eine p*-leitende Zone 3 durch Diffusion oder Implantation gebildet, die als "Channel-stop" dient und zum Aufbau des vergrabenen Speicherkondensators vorgesehen ist. Schließlich wird noch eine n+-leitende Zone 4 durch Diffusion oder Implantation gein bildet, die für die Quellen- und Senkengebiete dient. Die Zone 3 hat eine Dotierungskonzentration von 10 Störstellen/cm .
1Q
Die Zone 4 hat eine Dotierungskonzentration von 5 . 10 * Störstellen/cm .
Auf diese Weise entsteht die in der Fig. 1 dargestellte Anordnung.
Anschließend wird in die Oberfläche der Anordnung nach der Fig. 1 ein Graben 5 (Fig. 2) eingebracht, was mittels einer Fotolack- und Ätztechnik geschehen kann. Auf der verbliebenen Oberfläche wird ein Dickoxid 7 erzeugt, während in der Oberfläche des Grabens 5 ein DUnnoxid 6 gebildet wird.
Das Dickoxid 7 und das DUnnoxid 6 bestehen jeweils aus SiIiciumdioxld.
Die in der Fig. 2 dargestellte Anordnung hat also n-leitende Gebiete 2 und 4 und p-leitende Gebiete 1 und 3. Das Gebiet 2/4 bildet den Speicherkondensator.
Das Gebiet 4 dient als Bitleitung. Das Gebiet 3 zwischen dem
Gebiet 4 und dem Gebiet 2 des Speicherkondensators stellt den Auswahltraneistor dar.
In Fig. 3 ist eine zur Fig. 2 ähnliche Anordnung dargestellt. Dieser Halbleiterspeicher unterscheidet sich vom Halbleiterspeicher der Fig. 2 lediglich dadurch, daß der Graben 5 bis zum Halbleitermaterial 1 reicht.
809831/0313
- 3 - #7Ρ 1 0 0 6 BRD
Bei den AusfUhrungsbeispielen der Fig. 1 bis 3 ist der pn-Speicherkondensator Jeweils unter der Bitleitung 4 und dem Transfergate vorgesehen. Geht man aber zum Beispiel von einer Dotierung aus, wie diese oben angegeben wurde, so ergibt sich, daß die flächenbezogene pn-Speicherkapazität kleiner als die flächenbezogene Bitleitungskapazität ist.
Um dieses ungünstige Verhältnis der pn-Speicherkapazität zur Bitleitungskapazität zu verbessern, kann die Bitleitung mit dem pn-Speicherkondensator vertauscht werden.
Hierzu sind AusfUhrungsbeispiele in den Fig. 4 bis 6 dargestellt.
In der Fig. 4 wird zunächst in ein p-leitendes Halbleitermaterial 11 eine η-leitende Zone 12 mit einer Dotierungskonzentration von 10 Störstellen/cm-7 eingebracht. Diese Zone 12 hat also kleinere seitliche Abmessungen wie die Zone 2 der Fig. Anschließend folgt wie beim AusfUhrungsbeispiel der Flg. 1 die
Herstellung einer p+-leitenden Zone 13 mit einer Störstellen-
17 Ί 4·
konzentration von 5 . 10 '/cm . Schließlich wird eine η -lei-
19 tende Zone 14 mit einer Dotierungskonzentration von 5 . 10
Störstellen/cm' gebildet. Die Zonen 12, 13 und 14 können Jeweils durch Diffusion oder Implantation gebildet werden.
In die Oberfläche der Anordnung der Fig. 4 wird ein Graben 15 eingebracht, der bis zur Zone 12 (Fig. 3) oder durch die Zone 12 hindurch bis zum Halbleitermaterial (Fig. 6) reichen kann. Im Graben wird eine DUnnoxidschicht 16 aus Siliciumdioxid ge bildet. Auf der Oberfläche außerhalb des Grabens wird eine Dickoxidschicht 17 aus Siliciumdioxid erzeugt.
Beim AusfUhrungsbeispiel der Fig. 5 sind die Gebiete 12 und η-leitend, während das Gebiet 11 p-leitend ist.
809831/0313
Die Gebiete 14 bilden den Speicherkondensator. Das Transfergate liegt zwischen den Gebieten 14 und 12. Das Gebiet 12 stellt die Bitleitung dar.
5 Patentansprüche
6 Figuren
- 7 -809831/0313
L e e r s e ι t e

Claims (5)

  1. 77 P 10 0 6 BRO
    Patentansprüche
    Halbleiterspeicher aus wenigstens einem V-MOS-Transistor einschließlich eines Grabens und aus einem Speicherkondensator, bei dem in einem mit Störstellen eines ersten Leitfähigkeitstyps dotierten Halbleitersubstrat eine mit Störstellen des zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps dotierte vergrabene Schicht (buried layer) vorgesehen ist, an die sich wenigstens zwei durch den Graben geteilte weitere Schichten mit abwechselnd unterschiedlichem Leitfähigkeitstyp anschließen, dadurch gekennzeichnet , daß zusätzlich zur vergrabenen Schicht die beiden weiteren Schichten durch Diffusion und/oder Implantation im Halbleitersubstrat hergestellt sind.
  2. 2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet , daß der Graben auch die vergrabene Schicht in zwei Teile trennt.
  3. 3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß eine der Schichten eine Bitleitung ist.
  4. 4. Halbleiterspeicher nach Anspruch 3. dadurch gekennzeichnet , daß die an die Oberfläche des Halbleiterkörpers angrenzende Schicht die Bitleitung ist.
  5. 5. Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet , daß die vergrabene Schicht die Bitleitung ist.
    809831/0313
    ORIGINAL INSPECTED
DE2703871A 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor Expired DE2703871C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2703871A DE2703871C2 (de) 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
FR7801871A FR2379134A1 (fr) 1977-01-31 1978-01-24 Memoire a semi-conducteurs
US05/872,443 US4156289A (en) 1977-01-31 1978-01-26 Semiconductor memory
GB3621/78A GB1568652A (en) 1977-01-31 1978-01-30 Semiconductor stores
JP53009200A JPS6040707B2 (ja) 1977-01-31 1978-01-30 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2703871A DE2703871C2 (de) 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor

Publications (2)

Publication Number Publication Date
DE2703871A1 true DE2703871A1 (de) 1978-08-03
DE2703871C2 DE2703871C2 (de) 1985-06-13

Family

ID=5999961

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2703871A Expired DE2703871C2 (de) 1977-01-31 1977-01-31 Halbleiterspeicher mit wenigstens einem V-MOS-Transistor

Country Status (5)

Country Link
US (1) US4156289A (de)
JP (1) JPS6040707B2 (de)
DE (1) DE2703871C2 (de)
FR (1) FR2379134A1 (de)
GB (1) GB1568652A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016520A2 (de) * 1979-02-19 1980-10-01 Fujitsu Limited Halbleiterspeichervorrichtung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154977A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Semiconductor device and its manufacture
US4296429A (en) * 1978-08-09 1981-10-20 Harris Corporation VMOS Transistor and method of fabrication
US4322822A (en) * 1979-01-02 1982-03-30 Mcpherson Roger K High density VMOS electrically programmable ROM
DE2909820A1 (de) * 1979-03-13 1980-09-18 Siemens Ag Halbleiterspeicher mit eintransistorzellen in v-mos-technologie
US4255212A (en) * 1979-07-02 1981-03-10 The Regents Of The University Of California Method of fabricating photovoltaic cells
US4272302A (en) * 1979-09-05 1981-06-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation
US4268537A (en) * 1979-12-03 1981-05-19 Rca Corporation Method for manufacturing a self-aligned contact in a grooved semiconductor surface
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
JPH0695566B2 (ja) * 1986-09-12 1994-11-24 日本電気株式会社 半導体メモリセル
US4763180A (en) * 1986-12-22 1988-08-09 International Business Machines Corporation Method and structure for a high density VMOS dynamic ram array
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016520A2 (de) * 1979-02-19 1980-10-01 Fujitsu Limited Halbleiterspeichervorrichtung
EP0016520A3 (en) * 1979-02-19 1980-10-29 Fujitsu Limited Semiconductor memory device

Also Published As

Publication number Publication date
JPS6040707B2 (ja) 1985-09-12
US4156289A (en) 1979-05-22
GB1568652A (en) 1980-06-04
FR2379134A1 (fr) 1978-08-25
DE2703871C2 (de) 1985-06-13
JPS5396782A (en) 1978-08-24
FR2379134B1 (de) 1983-11-10

Similar Documents

Publication Publication Date Title
DE3885408T2 (de) Nichtflüchtige Speicherzelle.
DE69833743T2 (de) Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE2841453C2 (de) Halbleiterspeicherzelle
DE2547828A1 (de) Halbleiter-speicherelement und verfahren zur herstellung desselben
DE69320522T2 (de) Verfahren zur Herstellung einer nichtflüchtigen grabenförmigen Speicheranordnung
DE2931031C2 (de) Nicht-flüchtige Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE2705503C3 (de) Halbleiterspeicheranordnung
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE4219854A1 (de) Elektrisch loeschbare und programmierbare halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE69407318T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
DE2703871C2 (de) Halbleiterspeicher mit wenigstens einem V-MOS-Transistor
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE2453279C3 (de) Halbleiteranordnung
DE2556668B2 (de) Halbleiter-Speichervorrichtung
DE3007892A1 (de) Halbleiter-speicherzelle
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE69528962T2 (de) Verbesserte isolierung zwischen diffusions-leitungen in einem speicherfeld
DE3543937A1 (de) Halbleitervorrichtung
DE2722538A1 (de) Ladungsgekoppelte halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee