DE202013012738U1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE202013012738U1
DE202013012738U1 DE202013012738.4U DE202013012738U DE202013012738U1 DE 202013012738 U1 DE202013012738 U1 DE 202013012738U1 DE 202013012738 U DE202013012738 U DE 202013012738U DE 202013012738 U1 DE202013012738 U1 DE 202013012738U1
Authority
DE
Germany
Prior art keywords
semiconductor chip
mounting area
semiconductor device
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202013012738.4U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE202013012738U1 publication Critical patent/DE202013012738U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Halbleitervorrichtung, die umfasst:mindestens einen Montagebereich;Zuleitungen, die in der Nähe des Montagebereichs platziert sind;ein isolierendes Klebefolienmaterial, das auf eine Rückseite des Montagebereichs auf eine Weise geklebt ist, die eine in dem Montagebereich ausgebildete Öffnung verschließt;einen Halbleiterchip, der an einer Oberseite des Klebefolienmaterials innerhalb der Öffnung fest angebracht ist; undein Harzdichtkörper, der den Montagebereich, die Zuleitungen und den Halbleiterchip bedeckt.

Description

  • Diese Anmeldung beansprucht Priorität der am 19. Januar 2012 eingereichten japanischen Patentanmeldung Nr. 2012-008952 , deren Inhalt hierin durch Bezugnahme in seiner Gesamtheit aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, bei der ein Treiber-Halbleiterchip und ein Steuer-Halbleiterchip zur Steuerung des Treiber-Halbleiterchips in einem Halbleiter-Package zur Verwendung beispielsweise in einem Bord-Zünder integriert sind.
  • Beschreibung des Standes der Technik
  • Die folgende Struktur ist als ein Beispiel von herkömmlichen Halbleitervorrichtungen bekannt.
  • Wie in 7 gezeigt, sind ein Halbleiterelement 63 und Chipkondensatoren 64 fest an der Oberseite einer Stufe 62 angebracht, die aus einem Gehäuserahmen in einer Halbleitervorrichtung 61 gebildet ist. Die Stufe 62 ist größer als das Halbleiterelement 63 ausgebildet. Die Chipkondensatoren 64 sind außerhalb des Halbleiterelements 63 auf der Stufe 62 angebracht. In jedem der Montagebereiche der Chipkondensatoren 64 wird ein ausgesparter Abschnitt 65 durch Halbätzen der Stufe 62 von ihrer oberen Oberfläche gebildet. Wie dargestellt, ist ein Isolierband 66, wie ein Polyimidband, innerhalb des ausgesparten Abschnitts 65 angeordnet. Der Chipkondensator 64 ist fest an der Oberseite des Isolierbandes 66 angebracht. Diese Struktur verhindert, dass die Chipkondensatoren 64 mit dem entsprechenden Halbleiterelement 63 über die Stufe 62 kurzgeschlossen werden. Diese Technologie ist beispielsweise in der japanischen Patentanmeldung Veröffentlichungsnr. 2006-245618 (S. 4 bis 5 und 5 bis 8) beschrieben.
  • Zusätzlich ist die folgende Struktur als ein weiteres Beispiel der herkömmlichen Halbleitervorrichtungen bekannt.
  • Wie in 8 gezeigt, ist ein IC-Chip (Integrated Circuit-Chip) 72 fest an der Hauptoberfläche einer Lasche 71 der zwei geteilten Laschen befestigt, während elektronische Teile 74 fest an der Hauptoberfläche der anderen Lasche 73 angebracht sind. Die Struktur, in der die Laschen 71, 73 zumindest voneinander getrennt sind, verhindert, dass die elektronischen Teile 74 mit dem IC-Chip 72 über die Laschen 71, 73 kurzgeschlossen werden. Wie mit gestrichelter Schraffur gezeigt, kann eine isolierende Schicht 75 auf der Hauptoberfläche der anderen Lasche 73 ausgebildet sein. Diese Technologie wird zum Beispiel in der japanischen Gebrauchsmusterregistrierungsanmeldung Veröffentlichungsnr. Sho 63-187353 (S. 4 bis 5 und 1 bis 2) in einer Mikrofilmform.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung betrifft eine Halbleitervorrichtung, wie sie in Anspruch 1 definiert ist.
  • Ein Harz-Package des Bord-Zünders schließt beispielsweise einen Treiber-Halbleiterchip als Schaltelement und einen Steuer-Halbleiterchip zum Steuern des Treiber-Halbleiterchips ein. Der Treiber-Halbleiterchip enthält ein eingebettetes, größeres Stromelement, wie beispielsweise einen IGBT (Bipolartransistor mit isoliertem Gate). Der Steuer-Halbleiterchip weist ein Temperaturerfassungselement und eine thermische Abschaltschaltung auf und ist nahe dem Treiber-Halbleiterchip angeordnet. Der Steuer-Halbleiterchip detektiert die Temperatur des Treiber-Halbleiterchips. Wenn eine Temperatur detektiert wird, die höher als ein voreingestellter Wert ist, zwingt der steuernde Halbleiterchip den Treiber-Halbleiterchip dazu, einen AUS-Betrieb durchzuführen und verhindert dadurch, dass die Temperatur des Treiber-Halbleiterchips anormal ansteigt und verhindert, dass der Treiber-Halbleiterchip Feuer fängt.
  • Wenn in diesem Fall der Treiber-Halbleiterchip und der Steuer-Halbleiterchip auf derselben Insel angeordnet sind, wie in 7 gezeigt, kann der Temperaturanstiegszustand des Treiber-Halbleiterchips genau detektiert werden. Obwohl die Verwendung des isolierenden Bands den Kurzschluss zwischen den zwei Halbleiterchips verhindert, stellt die Struktur, in der die zwei Halbleiterchips auf derselben Insel angeordnet sind, ein Problem dar, nämlich dass die zwei Halbleiterchips aufgrund von Verarbeitungsfehlern bei der Herstellung, wie Fehlern bei der Positionserkennung während des Isolationsbandaufbringschritts und des Chipverbindungsschritts, wahrscheinlicher miteinander kurzgeschlossen werden. Ferner ist in der Struktur, in der die zwei Halbleiterchips auf derselben Insel angeordnet sind, das Potential der Insel gleich dem Potential, das an den Treiber-Halbleiterchip angelegt wird. Aus diesem Grund muss, wenn ein anderes Potential an den Steuer-Halbleiterchip angelegt werden soll, die Leitung bis in die Nähe der Insel strukturiert werden. Dieses Strukturieren wirft ein weiteres Problem der Begrenzung der Freiheit beim Strukturdesign auf.
  • Andererseits stellt die Struktur, in der die Laschen voneinander getrennt sind, wie in 8 gezeigt, noch ein weiteres Problem dar, nämlich dass Bedingungen zum Verarbeiten des Leiterrahmens es schwierig machen, den Abstand zwischen dem Treiber-Halbleiterchip und dem Steuer-Halbleiterchip über ein gewisses Maß hinaus zu reduzieren. Da der Steuer-Halbleiterchip den Temperaturanstiegszustand des Treiber-Halbleiterchips durch das Harz detektiert, das das Harz-Package in den meisten Fällen bildet, stellt diese Struktur ein weiteres Problem dar, nämlich dass eine Beziehung in der Wärmeleitfähigkeit zwischen den Materialien es schwierig macht, den Temperaturanstieg des Treiber-Halbleiterchips genau zu detektieren.
  • Die vorliegende Erfindung wurde angesichts der oben beschriebenen Umstände gemacht. Eine Halbleitervorrichtung, wie hierin beschrieben, ist eine Halbleitervorrichtung, die aufweist: einen ersten Montagebereich; einen zweiten Montagebereich, der nahe dem ersten Montagebereich angeordnet und isoliert von dem ersten Montagebereich ausgebildet ist; Zuleitungen, die nahe dem ersten und dem zweiten Montagebereich angeordnet sind; einen ersten Halbleiterchip, der fest an einer Oberseite des ersten Montagebereichs angebracht ist; einen zweiten Halbleiterchip, der fest an Oberseiten des jeweiligen ersten und zweiten Montagebereichs angebracht und so konfiguriert ist, dass er den ersten Halbleiterchip steuert; einen Harzdichtkörper zum Abdecken der ersten und zweiten Montagebereiche, der Zuleitungen, und der ersten und zweiten Halbleiterchips, bei denen ein vorstehender Bereich in der zweiten Montagebereich vorsteht, in dem ersten Montagebereich gebildet wird, und der zweite Halbleiterchip fest an den Oberseiten der ersten und zweiten Montagebereiche durch die Verwendung einer isolierenden Klebefolie derart befestigt werden, dass zumindest ein Teil des vorstehenden Bereichs unter dem zweiten Halbleiterchip platziert wird.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht zum Erläutern einer Halbleitervorrichtung einer ersten Ausführungsform.
    • 2A und 2B sind Draufsichten zum Erläutern der Halbleitervorrichtung der ersten Ausführungsform.
    • 3A und 3B sind Querschnittsansichten zum Erläutern der Halbleitervorrichtung der ersten Ausführungsform.
    • 4A und 4B sind Draufsichten zum Erläutern einer Halbleitervorrichtung einer zweiten, erfindungsgemäßen, Ausführungsform.
    • 5A und 5B sind Querschnittsansichten zum Erläutern der Halbleitervorrichtung der zweiten, erfindungsgemäßen, Ausführungsform.
    • 6A und 6B sind Draufsichten zum Erläutern der Halbleitervorrichtung einer anderen Ausführungsform.
    • 7 ist eine perspektivische Ansicht zum Erläutern einer Halbleitervorrichtung einer herkömmlichen Ausführungsform.
    • 8 ist eine perspektivische Ansicht zum Erläutern einer Halbleitervorrichtung einer anderen herkömmlichen Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Beschreibungen werden nachstehend für eine Halbleitervorrichtung einer ersten Ausführungsform bereitgestellt. 1 ist eine perspektivische Ansicht der Halbleitervorrichtung, die von der oberen Oberfläche der Halbleitervorrichtung erfolgt. 2A ist eine Draufsicht zum Erläutern einer Rahmenstruktur, die für die in 1 gezeigte Halbleitervorrichtung verwendet wird. 2B ist eine Draufsicht zum Erläutern einer inneren Struktur der in 1 gezeigten Halbleitervorrichtung. 3A ist eine Querschnittsansicht zum Erläutern der Halbleitervorrichtung entlang der A-A-Linie von 2B. 3B ist eine Querschnittsansicht zum Erläutern der Halbleitervorrichtung entlang der B-B-Linie von 2B.
  • Wie in 1 gezeigt, ist ein Harz-Package 2 einer Halbleitervorrichtung 1 wie ein rechteckiges Parallelepiped geformt. Mehrere Zuleitungen 4a bis 4f sind aus einer Längsseitenoberfläche 3 des Harz-Package 2 herausgezogen. Andererseits wird ein U-förmiges Loch 6 als Schraubenstopfen in einer Seitenoberfläche 5 des Harz-Package 2 platziert, die sich in einer kurzen Längsrichtung davon erstreckt. Es ist zu beachten, dass, wenn auch nicht dargestellt, die Zuleitungen 4 in einer rechtwinkligen Form gebogen und durch Löten an der Trägerplatine innerhalb eines Durchgangslochs befestigt sind.
  • 2A zeigt einen Rahmen 7, der innerhalb des Harz-Package 2 angeordnet ist. Im Allgemeinen wird ein Rahmen, der aus einem Material hergestellt ist, das im Wesentlichen Kupfer enthält, als Rahmen 7 verwendet. Anderenfalls kann ein Rahmen, der aus einem Material hergestellt ist, das im Wesentlichen Fe enthält, als Rahmen 7 verwendet werden. Außerdem beträgt die Dicke des Rahmens 7 beispielsweise 200µm. Ferner werden der erste bis vierte Montagebereich 8, 9, 10, 11 und die mehreren Zuleitungen 4a bis 4f beispielsweise durch Durchführen eines Ätzens, Stanzen und anderer Prozesse auf dem Rahmen 7 definiert. Es ist zu beachten, dass eine Strichpunktlinie 12 die äußere Formlinie des Harz-Package 2 anzeigt.
  • Wie dargestellt, ist der erste Montagebereich 8 in der Zeichnung in einer Y-Achsenrichtung integriert mit der Zuleitung 4a ausgebildet. Außerdem umfasst der erste Montagebereich 8 einen vorstehenden Bereich 8a, der in einer in der Zeichnung in einer X-Achsenrichtung in den zweiten Montagebereich 9 hineinragenden Form ausgebildet ist. Der vorstehende Bereich 8a ist von dem zweiten Montagebereich 9 durch eine Isolationsnut 13 isoliert. Außerdem weist der vorstehende Bereich 8a eine Struktur auf, die sich bis zu unterhalb eines Halbleiterchips 15 (siehe 2B) erstreckt, der fest an dem zweiten Montagebereich 9 angebracht ist. Es ist wünschenswert, dass der vorstehende Bereich 8a um mindestens eine Hälfte der Breite (d. h. die Breite in der X-Achsenrichtung) des zweiten Montagebereichs 9 hervorsteht.
  • Andererseits umfasst der zweite Montagebereich 9 einen ausgesparten Bereich 9a, der in einer Form ausgebildet ist, die vertieft ist, um den vorstehenden Bereich 8a in der X-Achsenrichtung in der Zeichnung zu umgeben. Weiterhin ist die Breite (d. h. die Breite in Richtung der Y-Achse) des ausgesparten Bereichs 9a schmaler als die Breite des Halbleiterchips 15, da der an dem zweiten Montagebereich 9 fest angebrachte Halbleiterchip 15 über dem ausgesparten Bereich 9a angeordnet ist. Um diesem Zweck zu dienen, muss der ausgesparte Bereich 9a nur zumindest einen Teil des vorstehenden Bereichs 8a umgeben, wobei die Breite der Isolationsnut 13 angepasst ist.
  • Die mehreren Zuleitungen 4a bis 4f sind so angeordnet, dass sie aus der Seitenoberfläche 3 des Harz-Package 2 herausgezogen werden können. Außerdem sind die Zuleitungen 4b bis 4d nahe dem ersten und dem zweiten Montagebereich 8, 9 angeordnet. Die Zuleitung 4e ist in den dritten Montagebereich 10 integriert ausgebildet, und die Zuleitung 4f ist in den vierten Montagebereich 11 integriert ausgebildet.
  • Es sollte beachtet werden, dass der Rahmen 7 mit Pd, Ag, Ni/Pd/Ag oder dergleichen beschichtet ist.
  • 2B zeigt den Rahmen, an dem die Halbleiterchips und dergleichen fest angebracht sind. Als ein Schaltelement (ein Antriebselement) ist beispielsweise ein diskreter Halbleiterchip 14 mit einem eingebauten IGBT durch Verwendung eines Klebstoffs 20, wie Ag-Paste, Lot oder dergleichen, fest an dem ersten Montagebereich 8 angebracht (siehe 3A).
  • Der Halbleiterchip 15 mit einem eingebauten LSI-Element zum Steuern des Halbleiterchips 14 ist fest an dem zweiten Montagebereich 9 unter Verwendung eines isolierenden Klebefolienmaterials 16 angebracht. Eine thermische Abschaltschaltung wird gebildet, indem beispielsweise ein thermisches Detektionselement auf der oberen Oberfläche des Halbleiterchips 15 angeordnet wird. Der Halbleiterchip 15 detektiert den Temperaturanstiegszustand des Halbleiterchips 14 und schaltet den Halbleiterchip 14 zwangsweise ab, wenn die Temperatur des Halbleiterchips 14 über eine eingestellte Temperatur hinaus ansteigt.
  • Es sollte beachtet werden, dass das Klebefolienmaterial 16 so platziert werden kann, dass es die Oberseite der Isolationsnut 13 zusätzlich bedeckt und sich auf den ersten Montagebereich 8 erstreckt. In diesem Fall wird die Flachheit zwischen dem ersten Montagebereich 8 und dem zweiten Montagebereich 9 leicht durch das Klebefolienmaterial 16 aufrechterhalten, und der zweite Halbleiterchip 15 ist ebenfalls stabil daran fest angebracht. Außerdem nehmen Ausbeuten in dem Drahtbondprozess zu, da der Fehler beim Verbinden dünner metallischer Drähte weniger oft auftritt.
  • Ein Halbleiterchip 17 ist mittels eines leitfähigen Klebstoffs fest an dem dritten Montagebereich 10 angebracht, und ein Chipkondensator 18 ist fest an dem dritten und vierten Montagebereich 10, 11 unter Verwendung eines Klebstoffs 21 (siehe 3A) angebracht, wie beispielsweise Ag-Paste oder Lot. Wie dargestellt, sind die Halbleiterchips 14, 15 und dergleichen durch Verwendung dünner metallischer Drähte 19 elektrisch miteinander verbunden. Dadurch wird beispielsweise das Harz-Package 2 für einen an Bord befindlichen Zünder gebildet, der die thermische Abschaltschaltung enthält.
  • 3A zeigt den Querschnitt des Harz-Package 2 entlang der Linie A-A (siehe 2B). Der Halbleiterchip 14 ist durch den Kleber 20 fest an der Oberseite des ersten Montagebereichs 8 angebracht, während der Halbleiterchip 15 fest an der Oberseite des vorstehenden Bereichs 8a des ersten Montagebereichs 8 und an der Oberseite des zweiten Montagebereichs 9 unter Verwendung des Klebefolienmaterials 16 angebracht ist. Außerdem ist das Klebefolienmaterial 16 aus einem isolierenden Material mit einer haftenden Eigenschaft, wie einem Polyimidband, einem Silikonband oder einem DAF-Material (Die Attach Film-Material), gebildet. Durch Verwendung des Polyimidbandes als Klebefolienmaterial 16 kann die Dicke des Klebefolienmaterials 16 dünner gemacht werden, und die Temperaturdetektierempfindlichkeit des Klebefolienmaterials 16 kann erhöht werden. Im Übrigen ist der Chipkondensator 18 fest an dem dritten und dem vierten Befestigungsbereich 10, 11 unter Verwendung des Klebers 21 angebracht.
  • Wie dargestellt, wird Wärme, die durch den Halbleiterchip 14 erzeugt wird, zu dem ersten Montagebereich 8 und ferner über den vorstehenden Bereich 8a auf den unteren Abschnitt des Halbleiterchips 15 übertragen. Da der Rahmen 7 aus dem Material gebildet ist, das im Wesentlichen Kupfer enthält, hat der Rahmen 7 eine bessere Wärmeleitfähigkeit als das Harzmaterial, aus dem das Harz-Package 2 hergestellt ist. Diese Struktur ermöglicht es dem Halbleiterchip 15, den Temperaturanstiegszustand des Halbleiterchips 14 auch durch den Rahmen 7 zu detektieren. Dementsprechend kann der Temperaturzustand des Halbleiterchips 14 genauer detektiert werden. Wenn die Temperatur des Halbleiterchips 14 abnorm ansteigt, wird der Halbleiterchip 14 sofort abgeschaltet, um Feuer nicht zu fangen. Darüber hinaus wird der Bereich des Rahmens 7, der eine bessere Wärmeleitfähigkeit aufweist, dadurch vergrößert, dass der vorstehende Bereich 8a um mindestens eine Hälfte der Breite (d. h. der Breite in der X-Achsenrichtung) des Halbleiterchips 15 vorstehend ausgeführt wird. Demgemäß ist der Halbleiterchip 15 in der Lage, den Temperaturzustand des Halbleiterchips 14 genauer zu detektieren. Außerdem wird in dem vorstehenden Bereich 8a verhindert, dass der Halbleiterchip 15 mit dem Halbleiterchip 14 durch den vorstehenden Bereich 8a kurzgeschlossen wird, da das Klebefolienmaterial 16 zumindest in dem Bereich angeordnet ist, an dem der Halbleiterchip 15 fest angebracht ist.
  • 3B zeigt den Querschnitt des Harz-Package 2 entlang der Linie BB (siehe 2B). Der Halbleiterchip 15 ist fest an der Oberseite des vorstehenden Bereichs 8a des ersten Montagebereichs 8 und an der Oberseite des zweiten Montagebereichs 9 unter Verwendung des Klebefolienmaterials 16 angebracht. Weiterhin tritt das Problem des oben erwähnten Kurzschlusses nicht auf, da, wie durch Kreise 22 angedeutet, das Klebefolienmaterial 16 bis zur Außenseite der Endabschnitte des Halbleiterchips 15 platziert ist.
  • Außerdem wird die feste Befestigung des Halbleiterchips 15 erreicht, indem der Halbleiterchip 15 auf dem Klebefolienmaterial 16 angeordnet wird, nachdem das Klebefolienmaterial 16 auf die oberen Oberflächen des ersten und zweiten Montagebereichs 8, 9 platziert wurde. Selbst wenn das Ende des Halbleiterchips 15 dem zweiten Montagebereich 9 aufgrund von Fehlern in der Positionserkennung und dergleichen bei der Herstellung näher oder damit in Kontakt kommt, tritt das Problem des oben genannten Kurzschlusses nicht auf, da der erste und der zweite Montagebereich 8, 9 durch die Isolationsnut 13 isoliert werden.
  • Im Hinblick auf diese Ausführungsform wurden die Beschreibungen insbesondere für den Fall bereitgestellt, dass kein Potential an den zweiten Montagebereich 9 angelegt wird. Jedoch ist die Ausführungsform nicht auf diesen Fall beschränkt. Beispielsweise kann eine Ausführungsform ausgeführt werden, indem der zweite Montagebereich 9 als Massepotential des Halbleiterchips 15 verwendet wird. In diesem Fall wird die Gestaltungsfreiheit der Rahmenstrukturierung verbessert, da die Anzahl von Zuleitungen, die nahe dem zweiten Montagebereich 9 angeordnet sind, reduziert ist.
  • Als Nächstes werden Beschreibungen für eine Halbleitervorrichtung einer zweiten, erfindungsgemäßen, Ausführungsform bereitgestellt. 4A ist eine Draufsicht zum Erläutern einer Rahmenstruktur, die für die in 1 gezeigte Halbleitervorrichtung verwendet wird. 4B ist eine Draufsicht zum Erläutern einer inneren Struktur der in 1 gezeigten Halbleitervorrichtung. 5A ist eine Querschnittsansicht zum Erläutern der inneren Struktur davon entlang der Linie C-C von 4B. 5B ist eine Querschnittsansicht zum Erläutern der inneren Struktur davon entlang der D-D-Linie von 4B. Im Übrigen werden in der zweiten Ausführungsform Komponenten, die die gleichen wie jene der ersten Ausführungsform sind, mit denselben Bezugszeichen bezeichnet. Die Beschreibungen solcher Komponenten werden durch die Bezugszeichen bezeichnet und werden hier weggelassen.
  • 4A zeigt einen Rahmen 31, der innerhalb eines Harz-Package 2 angeordnet ist, das mit einer Strichpunktlinie 32 angedeutet ist. Im Allgemeinen wird ein Rahmen, der aus einem Material hergestellt ist, das im Wesentlichen Kupfer enthält, als Rahmen 31 gemeinsam mit dem Rahmen 7 verwendet. Jedoch kann ein Rahmen, der aus einem Material hergestellt ist, das im Wesentlichen Fe enthält, als der Rahmen 31 verwendet werden. Wie dargestellt, werden erste bis dritte Montagebereiche 33 bis 35 und mehrere Zuleitungen 4a bis 4f zum Beispiel durch Durchführen eines Ätzens, Stanzens und anderer Prozesse auf dem Rahmen 31 definiert.
  • Es sollte beachtet werden, dass in dieser Ausführungsform der erste Montagebereich 33 in einer Form ausgebildet ist, die die integrale Kombination des ersten und zweiten Montagebereichs 8, 9 der ersten Ausführungsform darstellt; der zweite Montagebereich 34 dem dritten Montagebereich 10 der ersten Ausführungsform entspricht; und der dritte Montagebereich 35 dem vierten Montagebereich 11 der ersten Ausführungsform entspricht.
  • Wie dargestellt, ist der erste Montagebereich 33 einstückig mit der Zuleitung 4a in einer Y-Achsenrichtung in den Zeichnungen ausgebildet. Zusätzlich ist in den Zeichnungen eine Öffnung 36 in einem linken Abschnitt des ersten Montagebereichs 33 in einer X-Achsenrichtung ausgebildet. Diese Öffnung 36 hat eine Öffnungsform, die größer als ein Halbleiterchip 15 ist.
  • 4B zeigt den Rahmen, an dem die Halbleiterchips und dergleichen fest angebracht sind. Ein Halbleiterchip 14 ist fest an der oberen Oberfläche des ersten Montagebereichs 33 unter Verwendung eines Klebstoffs 20 angebracht. Darüber hinaus ist, wie in 5A gezeigt, ein Klebefolienmaterial 37 an der hinteren Oberfläche des ersten Montagebereichs 33 derart angebracht, dass die Öffnung 36 verschlossen wird. Darüber hinaus ist, wie mit den Kreisen 38 in 5B angegeben, der Halbleiterchip 15 fest an der oberen Oberfläche des Klebefolienmaterials 37 innerhalb der Öffnung 36 angebracht, und der Endabschnitt des Halbleiterchips 15 ist von dem ersten Montagebereich 33 entfernt angeordnet. Im Übrigen ist das Klebematerial 37 aus dem gleichen Material gebildet wie das Klebefolienmaterial 16 der ersten Ausführungsform.
  • Diese Struktur ermöglicht es, den Kurzschluss zwischen den zwei Halbleiterchips 14, 15 zu verhindern. Zusätzlich ist der Halbleiterchip 15 in der Lage, den Temperaturanstiegszustand des Halbleiterchips 14 mit viel höherer Genauigkeit zu detektieren, da der Abstand, um den die Halbleiterchips 14, 15 voneinander entfernt sind, verglichen mit der Struktur, in der die Halbleiterchips 14 fest an den jeweiligen diskreten Montagebereichen angebracht sind, verkürzt werden kann. Bezüglich der oben beschriebenen ersten und zweiten Ausführungsformen wurden die vorstehenden Beschreibungen für den Fall bereitgestellt, in dem: der eine Treiber-Halbleiterchip 14 in dem Harz-Package 2 angeordnet ist; und der Halbleiterchip 14 durch den einen Steuer-Halbleiterchip gesteuert wird. Jedoch sind die Ausführungsformen nicht auf diesen Fall beschränkt.
  • Zum Beispiel kann, wie in 6A gezeigt, eine Ausführungsform ausgeführt werden durch: Anordnen von vier Steuer-Halbleiterchips 40 in einem mit einer Strichpunktlinie 39 angedeuteten Harz-Package; und Steuern der vier Treiber-Halbleiterchips 40 unter Verwendung eines Steuer-Halbleiterchips 41. Wie dargestellt, sind die vier Halbleiterchips 40 fest an den oberen Oberflächen der jeweiligen separaten Montagebereiche 42 bis 45 angebracht, während der Halbleiterchip 41 fest an der Oberseite eines Klebefolienmaterials 46 angebracht ist. Ferner wird die Flachheit bei den Montagebereichen 42 bis 45 auch durch das Klebefolienmaterial 46 in der oben beschriebenen Weise aufrechterhalten.
  • Darüber hinaus kann, wie in 6B gezeigt, eine Ausführungsform ausgeführt werden durch: Anordnen von 6 Steuer-Halbleiterchips 48 in einem Harz-Package, das mit einer Strichpunktlinie 47 angedeutet ist; und Steuern der 6 Treiber-Halbleiterchips 48 unter Verwendung eines Steuer-Halbleiterchips 49. Wie in dem in 6A gezeigten Fall sind die 6 Halbleiterchips 48 fest an den oberen Oberflächen der jeweiligen separaten Montagebereiche 50 bis 55 angebracht, während der Halbleiterchip 49 fest an der Oberseite eines Klebefolienmaterials 56 angebracht ist. Ferner wird die Flachheit bei den Montagebereichen 50 bis 55 auch durch das Klebefolienmaterial 56 in der oben beschriebenen Weise aufrechterhalten.
  • Außerdem können verschiedene Änderungen innerhalb des Schutzumfangs vorgenommen werden, ohne von dem Gedanken der vorliegenden Erfindung abzuweichen.
  • Wie hierin offenbart, sind der Treiber-Halbleiterchip und der Steuer-Halbleiterchip fest an den Oberseiten der jeweiligen separaten Montagebereiche angebracht, und der Teil des Montagebereichs, an dem der Treiber-Halbleiterchip fest angebracht ist, ist bis unter den Steuer-Halbleiterchip platziert. Diese Struktur ermöglicht es dem Steuer-Halbleiterchip, die Temperatur des Treiber-Halbleiterchips über den Montagebereich hinaus zu detektieren.
  • Zusätzlich ist der größte Teil des Endabschnitts des Steuer-Halbleiterchips auf dem zweiten Montagebereich angeordnet. Dies realisiert die Struktur, die es weniger wahrscheinlich macht, dass der Treiber-Halbleiterchip und der Steuer-Halbleiterchip miteinander kurzgeschlossen werden.
  • Ferner detektiert der Steuer-Halbleiterchip die Temperatur des Treiber-Halbleiterchips genau und schaltet den Treiber-Halbleiterchip geeignet ab. Dies macht es weniger wahrscheinlich, dass der Treiber-Halbleiterchip aufgrund der Wärme einen Defekt erleidet.
  • Außerdem ist der Montagebereich, an dem der Treiber-Halbleiterchip fest angebracht ist, und der Montagebereich, an dem der Steuer-Halbleiterchip fest angebracht ist, voneinander isoliert angeordnet. Dadurch ist es möglich, unterschiedliche Potentiale an die jeweiligen Montagebereiche anzulegen.
  • Darüber hinaus ist der Steuer-Halbleiterchip durch die Verwendung des isolierenden Klebefolienmaterials fest an der Oberseite des entsprechenden Montagebereichs angebracht. Dies verhindert den Kurzschluss zwischen den zwei Halbleiterchips, während die Temperaturdetektierfunktion des Steuer-Halbleiterchips aufrechterhalten wird.
  • Außerdem ist bei der vorliegenden Erfindung die Öffnung in dem Montagebereich ausgebildet, an dem der Treiber-Halbleiterchip fest angebracht ist, und der Steuer-Halbleiterchip ist durch die Verwendung des isolierenden Klebefolienmaterials durch die Öffnung fest angebracht. Dies verhindert den Kurzschluss zwischen den beiden Halbleiterchips.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012008952 [0001]
    • JP 2006245618 [0004]

Claims (10)

  1. Halbleitervorrichtung, die umfasst: mindestens einen Montagebereich; Zuleitungen, die in der Nähe des Montagebereichs platziert sind; ein isolierendes Klebefolienmaterial, das auf eine Rückseite des Montagebereichs auf eine Weise geklebt ist, die eine in dem Montagebereich ausgebildete Öffnung verschließt; einen Halbleiterchip, der an einer Oberseite des Klebefolienmaterials innerhalb der Öffnung fest angebracht ist; und ein Harzdichtkörper, der den Montagebereich, die Zuleitungen und den Halbleiterchip bedeckt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Klebefolienmaterial aus einem Polyimid-Band und/oder einem Silikonband und/oder einem DAF-Material ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der Halbleiterchip an einen Abschnitt des Klebefolienmaterials platziert ist, wobei der Abschnitt von einem Endabschnitt der Öffnung entfernt ist.
  4. Halbleitervorrichtung nach Anspruch 1, die ferner einen zweiten Halbleiterchip umfasst, der an einer oberen Oberfläche des Montagebereichs fest angebracht ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der Halbleiterchip ausgestaltet ist, um den zweiten Halbleiterchip zu steuern.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der Halbleiterchip eine Temperaturabschaltschaltung enthält, die ausgestaltet ist, um eine Temperatur des zweiten Halbleiterchips zu detektieren und zu steuern.
  7. Halbleitervorrichtung nach Anspruch 1, wobei der Montagebereich durch einen Metallrahmen gebildet wird.
  8. Halbleitervorrichtung nach Anspruch 7, wobei der Halbleiterchip von dem Metallrahmen elektrisch isoliert ist.
  9. Halbleitervorrichtung nach Anspruch 7, wobei die Öffnung in dem Montagebereich von dem Metallrahmen umschlossen ist.
  10. Halbleitervorrichtung nach Anspruch 1, die ferner einen Chipkondensator umfasst, der an dem Montagebereich angebracht ist.
DE202013012738.4U 2012-01-19 2013-01-18 Halbleitervorrichtung Expired - Lifetime DE202013012738U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012008952A JP2013149779A (ja) 2012-01-19 2012-01-19 半導体装置
JP2012008952 2012-01-19

Publications (1)

Publication Number Publication Date
DE202013012738U1 true DE202013012738U1 (de) 2019-01-08

Family

ID=47749616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202013012738.4U Expired - Lifetime DE202013012738U1 (de) 2012-01-19 2013-01-18 Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US8759955B2 (de)
EP (1) EP2618371B1 (de)
JP (1) JP2013149779A (de)
CN (2) CN103219313B (de)
DE (1) DE202013012738U1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157394A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107275394B (zh) * 2016-04-08 2020-08-14 株洲中车时代电气股份有限公司 一种功率半导体模块及其自保护方法
JP6653235B2 (ja) * 2016-09-29 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP7131903B2 (ja) * 2017-12-08 2022-09-06 ローム株式会社 半導体パッケージ
CN110660786B (zh) * 2019-08-21 2024-02-27 深圳市晶导电子有限公司 Led驱动电源的集成电路及其制造方法及led驱动电源
CN112928091A (zh) * 2019-12-05 2021-06-08 深圳晶鼎科实业有限公司 一种驱动芯片封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245618A (ja) 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
JP2012008952A (ja) 2010-06-28 2012-01-12 Fuji Xerox Co Ltd 情報処理装置、情報処理システム及びプログラム

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6114731A (ja) * 1984-06-29 1986-01-22 Nec Kansai Ltd 半導体装置
EP0276450A1 (de) 1987-01-23 1988-08-03 Xmit Ag Datenschutzschaltung zur Sperrung der Uebertragung von Signalen über einen Bus
JPH02133986A (ja) * 1988-11-15 1990-05-23 Shinko Electric Ind Co Ltd 樹脂封止モジュールとその製造方法
JPH02148758A (ja) * 1988-11-29 1990-06-07 Matsushita Electron Corp 半導体装置用リードフレーム
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
EP0595021A1 (de) * 1992-10-28 1994-05-04 International Business Machines Corporation Verbesserte Leiterrahmenpackung für elektronische Schaltungen
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP2930079B1 (ja) * 1998-08-06 1999-08-03 サンケン電気株式会社 半導体装置
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US7138708B2 (en) * 1999-09-24 2006-11-21 Robert Bosch Gmbh Electronic system for fixing power and signal semiconductor chips
JP3491744B2 (ja) * 1999-10-22 2004-01-26 シャープ株式会社 半導体装置
JP4651153B2 (ja) * 1999-10-28 2011-03-16 ローム株式会社 半導体装置
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
US6716836B2 (en) * 2001-03-22 2004-04-06 Boehringer Ingelheim (Canada) Ltd. Non-nucleoside reverse transcriptase inhibitors
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
DE10254910B4 (de) * 2001-11-26 2008-12-24 AutoNetworks Technologies, Ltd., Nagoya Schaltkreisbildende Einheit und Verfahren zu deren Herstellung
JP4149438B2 (ja) * 2002-06-05 2008-09-10 株式会社ルネサステクノロジ 半導体装置
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4461476B2 (ja) * 2003-08-25 2010-05-12 Ｔｄｋラムダ株式会社 混成集積回路の製造方法
US20070004092A1 (en) * 2003-08-29 2007-01-04 Hiromichi Suzuki Semiconductor device manufacturing method
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
KR101037246B1 (ko) * 2004-10-18 2011-05-26 스태츠 칩팩, 엘티디. 멀티 칩 리드 프레임 패키지
CN104183591A (zh) * 2005-07-01 2014-12-03 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理***
WO2007102042A1 (en) * 2006-03-09 2007-09-13 Infineon Technologies Ag A multi-chip electronic package with reduced stress
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
JP5157247B2 (ja) * 2006-10-30 2013-03-06 三菱電機株式会社 電力半導体装置
JP2008140936A (ja) * 2006-11-30 2008-06-19 Toshiba Corp プリント基板
MY154596A (en) * 2007-07-25 2015-06-30 Carsem M Sdn Bhd Thin plastic leadless package with exposed metal die paddle
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP4947135B2 (ja) * 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
JP4985809B2 (ja) * 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245618A (ja) 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
JP2012008952A (ja) 2010-06-28 2012-01-12 Fuji Xerox Co Ltd 情報処理装置、情報処理システム及びプログラム

Also Published As

Publication number Publication date
US20140264807A1 (en) 2014-09-18
US20130187261A1 (en) 2013-07-25
EP2618371A3 (de) 2017-02-22
EP2618371A2 (de) 2013-07-24
CN103219313B (zh) 2016-01-06
EP2618371B1 (de) 2018-12-12
US8759955B2 (en) 2014-06-24
CN103219313A (zh) 2013-07-24
CN105529314A (zh) 2016-04-27
JP2013149779A (ja) 2013-08-01
CN105529314B (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
DE202013012738U1 (de) Halbleitervorrichtung
DE102014117723B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011077543A1 (de) Halbleitervorrichtung
DE112016002445B4 (de) Sensorvorrichtung
DE1639255C2 (de) Integrierte Halbleiterschaltung mit einem Isolierschicht-Feldeffekttransistor
DE102008002682A1 (de) Vorrichtung zur Erfassung des Drucks und der Temperatur in einem Saugrohr einer Brennkraftmaschine
DE102014213541A1 (de) Halbleitervorrichtung
DE102015210603A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010030170A1 (de) Steuergerät
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102007015295B4 (de) Leistungshalbleiterbauelement mit Temperatursensor und Verfahren zur Herstellung eines Leistungshalbleiterbauelements mit einem integrierten Temperatursensor
DE102014218389A1 (de) Halbleitermodul
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE112019003178T5 (de) Leiterplattenbaugruppe
DE102018220949C5 (de) Halbleitervorrichtung
DE102013220908B4 (de) Sensorelement
DE102018204921A1 (de) Halbleitervorrichtung
DE102014104013A1 (de) Leistungshalbleiterbauteil
EP0012846A1 (de) Thyristor
DE102014212455B4 (de) Diode mit einem plattenförmigen Halbleiterelement
EP1330148A2 (de) Elektrisches Gerät
EP1724561B1 (de) Temperatursensor für ein IGBT-Modul
DE112018003222T5 (de) Halbleitermodul
DE102019218478B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112017004895T5 (de) Zusammengebauter Verbindungsanschlusskörper und Nutzung von diesem gleichen montierten Verbindungsanschlusskörper durch Leiterplatte

Legal Events

Date Code Title Description
R151 Utility model maintained after payment of second maintenance fee after six years
R151 Utility model maintained after payment of second maintenance fee after six years
R150 Utility model maintained after payment of first maintenance fee after three years
R207 Utility model specification
R152 Utility model maintained after payment of third maintenance fee after eight years
R071 Expiry of right