JP2000049184A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000049184A
JP2000049184A JP11083868A JP8386899A JP2000049184A JP 2000049184 A JP2000049184 A JP 2000049184A JP 11083868 A JP11083868 A JP 11083868A JP 8386899 A JP8386899 A JP 8386899A JP 2000049184 A JP2000049184 A JP 2000049184A
Authority
JP
Japan
Prior art keywords
lead
electrode
semiconductor device
sealing body
electrode lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11083868A
Other languages
English (en)
Inventor
靖司 ▲高▼橋
Yasushi Takahashi
Toshinori Hirashima
利宣 平島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11083868A priority Critical patent/JP2000049184A/ja
Priority to US09/317,853 priority patent/US6307272B1/en
Publication of JP2000049184A publication Critical patent/JP2000049184A/ja
Priority to US09/812,592 priority patent/US6479327B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ドレイン電流増大による発熱に起因する絶縁
性封止樹脂の劣化防止。 【解決手段】 金属性のヘッダと、このヘッダ上に固定
されるパワーＭＯＳＦＥＴを構成する半導体チップと、
半導体チップやヘッダ等を被う絶縁性樹脂からなる封止
体とを有し、ヘッダに連なり封止体の一側面から突出す
る吊りリードと、封止体の一側面から並んで突出するソ
ースリードおよびゲートリードと、封止体内に位置し半
導体チップの上面の電極とソースリードおよびゲートリ
ードを接続するワイヤとを有する半導体装置であって、
ソースリードは並んだ複数本のリードで構成され、かつ
これらのリードの先端は封止体の内部において１本の連
結部に連結され、連結部と半導体チップの電極は太さ５
００μｍの４本のＡｌワイヤで接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造技
術に係わり、たとえばパワーＭＯＳＦＥＴ，ＩＧＢＴ
（Insulated Gate Bipolar Transistor ），バイポーラ
パワートランジスタ等電源用トランジスタを組み込んだ
半導体装置、すなわち携帯機器等の電源等に使用する低
電気抵抗化による低電圧駆動用パワートランジスタ、レ
ーザビームプリンタ等の高出力機器の電源等に使用する
低熱抵抗のパワートランジスタ、自動車電装機器等に使
用する大電流用パワートランジスタ等の製造に適用して
有効な技術に関する。
【０００２】
【従来の技術】携帯電話，ビデオカメラなどの充電器，
オフィスオートメーション（ＯＡ）機器等の電源回路に
組み込まれる電源用トランジスタとして、低オン低抵抗
による低電圧駆動用パワートランジスタが知られてい
る。たとえば、低電圧駆動用パワートランジスタについ
ては、株式会社日立製作所半導体事業部発行、「日立デ
ータブック：日立半導体パッケージ」1997年９月発行、
P329に記載されている。
【０００３】この低電圧駆動用パワートランジスタはパ
ワーＭＯＳＦＥＴで構成されている。この文献によるパ
ワーＭＯＳＦＥＴは、ヘッダと呼称される金属製の支持
基板に、パワーＭＯＳＦＥＴを組み込んだ半導体チップ
（チップ）を固定し、一端を前記ヘッダの斜め上方に臨
ませるゲートリードやソースリードの前記一端と、前記
チップの上面の電極（ゲート電極,ソース電極）を導電
性のワイヤで接続し、さらにヘッダの上面側を絶縁性の
樹脂（レジン）からなる封止体で被って前記チップ，ワ
イヤ，リード一端部分を被った構造になっている。
【０００４】このようなパワーＭＯＳＦＥＴでは、前記
ヘッダの下面は露出して放熱面を形成するとともに、前
記封止体の一側面からは３本のリードが露出することに
なる。２本のリードは前記ゲートリード及びソースリー
ドであり、他の１本のリードは前記ヘッダに連なるドレ
インリードである。また、ソース電極に接続されるワイ
ヤもコストの面でＡｌが使用され、電流量の増大から２
本のワイヤによる接続構造になっている。
【０００５】また、株式会社日立製作所半導体事業部発
行、「Ｇａｉｎ」1996年９月２日発行、Ｐ19及びＰ20に
は、「パワーマネジメント用パワーＭＯＳＦＥＴ」につ
いて記載されている。このパワーＭＯＳＦＥＴは、携帯
電話，ビデオカメラなどの充電器，ＯＡ機器，ノートパ
ソコン電源などＬｉイオン２次電池充放電パワーマネー
ジメントを主な用途としている旨記載されている。
【０００６】さらに、特開平9-307103号（特願平8-1202
11号）公報には、ドレインに印加された負電圧に起因す
る素子の破壊を防止するために負電圧保護回路を内蔵し
た複合型パワーＭＯＳＦＥＴの技術が開示されている。
【０００７】一方、パワートランジスタは、たとえば、
工業調査会発行「ハイブリッド実装技術」、昭和63年５
月15日発行、Ｐ25にも記載されているように、自動車各
部の機器を動作させるモータの駆動電源用に多用されて
いる。また、理工学社発行「自動車の電子システム」19
92年８月５日発行、P110〜P112には、電気モータで駆動
する油圧ポンプ式や電気モータそのもので駆動するパワ
ーステアリングについて記載されている。
【０００８】
【発明が解決しようとする課題】パワーＭＯＳＦＥＴ
は、例えば、ＯＡ機器の電源の整流回路に組み込まれて
使用される。従来、整流回路にはダイオードが使用され
てきたが、オン抵抗が低いことから近年パワーＭＯＳＦ
ＥＴが使用されている。
【０００９】オン抵抗の低減からパワーＭＯＳＦＥＴの
出力は暫時増大の傾向にある。一方、半導体装置製造に
おける微細加工技術の進展により、パワーＭＯＳＦＥＴ
の特性も向上し、例えば、オン抵抗が０．３４ｍΩ（半
導体チップの状態）前後のものも開発されている。
【００１０】今回、本出願人においては、出力が５００
Ｗ（５Ｖ，１００Ａ）にもなるパワーＭＯＳＦＥＴ構成
の半導体装置（樹脂封止型半導体装置）を開発すること
になり、封止体（パッケージ）構成をも含み従来の構造
を検討した結果、以下のような問題が派生するおそれが
あることを見いだした。
【００１１】従来の樹脂封止型の半導体装置では、大出
力化を図るため、直径が大きいワイヤが使用され、また
その使用本数も２本になっている。金線は抵抗が低く望
ましいが、価格が高いことからＡｌが使用されている。
Ａｌは超音波振動によるワイヤボンディング（ＵＳＷ
Ｂ）で電極やリードとの接続がなされるが、その太さも
５００μｍ直径が最大となる。この寸法は市場に出回っ
ているＡｌワイヤの最大のものであり、特注品になると
価格が高くなることからこれが使用される。
【００１２】また、５００μｍ直径程度以上の太さのＡ
ｌワイヤを使用した場合には、超音波振動によるワイヤ
ボンディング装置では、脆弱なシリコン等の半導体で形
成される半導体チップを破損させることになり、５００
μｍ直径程度のＡｌワイヤの使用が限界である。また、
Ａｌワイヤは５００μｍを越えてさらに太くしていく
と、スプールに巻き付ける際、クラックが入ったり切れ
たりすることから使用には適さなくなる。この弊害はＡ
ｌの純度が高い程顕著であり、純度の高いＡｌがワイヤ
ボンディングに使用されている。
【００１３】また、従来のパワーＭＯＳＦＥＴ構成の半
導体装置の出力は、最大でも２００〜３００Ｗ程度であ
り、今回の５００Ｗに比較して充分小さい。
【００１４】５００μｍ直径のＡｌワイヤの２本の使用
では、ワイヤ部分での発熱量が大きく、ガラス転移温度
（Ｔｇ）が１５５〜１７０℃程度の樹脂（エポキシ樹
脂）では、樹脂が劣化してしまうおそれがある。そこ
で、本発明者はワイヤの使用本数の増大を検討した。他
方、本発明者の検討によれば、従来のパワーＭＯＳＦＥ
Ｔの封止構造では、ソースリードからの放熱については
何ら配慮されていない。
【００１５】一方、自動車分野では、従来パワーステア
リング用コンプレッサをファンベルトで駆動していた
が、車体の軽量化，低燃費化のためにモータで駆動する
方式（油圧ポンプ式電動パワーステアリング）に変わり
つつある。また、さらに軽量化するためポンプを使わず
直接ステアリングを駆動する方式（直接駆動式電動パワ
ーステアリング）が小型車に使われ始めている。
【００１６】前記両方式とも大電流のトランジスタ（半
導体装置）が使用されている。たとえば、油圧ポンプ式
電動パワーステアリングでは１２０Ａ、直接駆動式電動
パワーステアリングでは７０Ａが必要となる。
【００１７】特に欧州では、電波妨害を防ぐための規制
があることから、モータはブラシレスである必要があ
り、直接駆動式電動パワーステアリングの駆動系に組み
込むトランジスタ、たとえばＭＯＳＦＥＴがどれだけ電
流を流せるかでパワーステアリングの最大トルクが決ま
り、ひいてはどれだけの排気量の車まで使えるかが決ま
る。現在のＴＯ２２０系パッケージのトランジスタでは
７５Ａ程度しか扱えないので排気量１５００ｃｃ程度の
車に適用するのが限度と思われる。
【００１８】また、トランジスタは高温度となる自動車
のエンジンルーム内に組み込まれ、過酷な温度環境で使
用される。これは本発明者等による実験で得た数値であ
るが、パッケージ外形がＴＯ２２０ＡＢで５００μｍ直
径のワイヤを２本使用してソース電極とソースリードを
接続し、１１０Ａの電流を印加した場合、ワイヤ周辺温
度は１５１．５℃になる（周囲温度８０℃）。
【００１９】このようなことから、トランジスタの放熱
性を高めるために、半導体チップが搭載されるヘッダを
直接ヒートシンク等に固定する半導体装置の実装も必要
になる。この場合、ヘッダを電極引出し端子として使用
できない場合もある。このような場合には、パッケージ
から電極端子としてドレイン，ソース，ゲートとなるリ
ードが必要になる。
【００２０】本発明の目的は、発熱による封止体の劣化
を起こすことのない高出力の半導体装置（低電圧駆動用
パワートランジスタ，大電流用パワートランジスタ等）
を提供することにある。本発明の前記ならびにそのほか
の目的と新規な特徴は、本明細書の記述および添付図面
からあきらかになるであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）絶縁性樹脂からなる封止体と、前記封止体によっ
て少なくとも一部が被われ下面が前記封止体から露出し
かつ第１電極になる金属製の支持基板と、前記支持基板
に連なり前記封止体の一側面から突出する吊りリード
と、前記封止体の前記一側面から並んで突出する第２電
極になる第２電極リードおよび制御電極になる制御電極
リードと、前記封止体に被われるとともに下面に第１電
極を有し上面に第２電極と制御電極を有し下面が導電性
の接合材を介して前記支持基板に固定される半導体チッ
プと、前記封止体内に位置し前記第２電極と前記第２電
極リードおよび前記制御電極と前記制御電極リードを電
気的に接続するワイヤとを有する半導体装置であって、
前記第２電極リードは並んだ複数本のリードで構成さ
れ、かつこれらのリードの先端は前記封止体の内部にお
いて１本の連結部に連結され、前記連結部と前記半導体
チップの第２電極は並んだ複数のワイヤで接続されてい
る。前記封止体の一側面から突出する制御電極リードお
よび第２電極リードは途中で屈曲して面実装構造になっ
ている。前記ワイヤはＡｌワイヤからなり、前記第２電
極リードと第２電極とを接続するワイヤの本数は３本以
上（４本）になっている。前記半導体チップには第１電
極（ドレイン電極），第２電極（ソース電極），制御電
極（ゲート電極）をそれぞれ電極とするパワーＭＯＳＦ
ＥＴ，パワーバイポーラトランジスタ，ＩＧＢＴのうち
のいずれかのトランジスタを有する。たとえば、パワー
ＭＯＳＦＥＴを有する。なお、前記封止体の一側面から
突出する制御電極リードおよび第２電極リードを真っ直
ぐ延在させて挿入実装構造にしてもよい。また、前記吊
りリードは前記封止体の近傍で切断されて使用されない
リードになっているが、面実装構造または挿入実装構造
として第１電極用のリードとして使用するようにしても
よい。
【００２２】このような半導体装置は以下の方法で製造
される。パターニングされかつ一部で１段屈曲させた一
枚の金属板からなり、第１電極を構成するとともに半導
体チップが固定される支持基板と、前記支持基板を先端
に支持する吊りリードと、前記吊りリードと並んで延在
する第２電極リードおよび制御電極リードを有するリー
ドフレームを用意する工程と、下面に第１電極を有し上
面に第２電極と制御電極を有する半導体チップを用意す
る工程と、前記半導体チップをその第１電極部分で導電
性の接合材を介して前記支持基板上に固定する工程と、
前記半導体チップの第２電極と前記第２電極リードおよ
び前記制御電極と前記制御電極リードを導電性のワイヤ
で接続する工程と、前記半導体チップ，前記接続手段，
第２電極リードおよび制御電極リードの一部を絶縁性樹
脂でモールドして封止体で被う工程と、前記リードフレ
ームの不要部分を切断除去するとともにリードを挿入実
装構造または面実装構造に形成する工程とを有する半導
体装置の製造方法であって、前記第２電極リードを制御
電極リードの幅よりも広い幅広構造または前記封止体内
部において連結部で連なる複数本のリードで構成してお
き、その後前記半導体チップを前記支持基板上に固定
し、その後前記半導体チップの第２電極と前記幅広構造
の第２電極リードの先端または前記第２電極と前記連結
部を複数本のワイヤで接続する。前記吊りリードは前記
封止体の近傍で切断、または第１電極用のリードとして
使用できる面実装構造または挿入実装構造に形成する。
前記第１電極，第２電極，制御電極をそれぞれ電極とす
るパワーＭＯＳＦＥＴを有する半導体チップを前記支持
基板上に固定するとともに、前記第２電極リードと第２
電極との接続は３本以上（たとえば４本）の導電性のワ
イヤで接続する。
【００２３】（２）前記手段（１）の構成において、前
記複数本のリードで構成される第２電極リードは前記封
止体から外れた部分で前記各リードは相互に連結片で連
結されて幅広構造になっている。また、連結片から外れ
るリード先端には突出する挿入実装用の挿入部が形成さ
れている。このような半導体装置は前記手段（１）の製
造方法において、前記第２電極リードを相互に平行に延
在する複数本のリードで形成するとともに、前記封止体
が設けられる領域から外れた部分でリード相互を連結片
で連結しておく。
【００２４】（３）絶縁性樹脂からなる封止体と、前記
封止体によって少なくとも一部が被われ下面が前記封止
体から露出しかつ第１電極になる金属製の支持基板と、
前記支持基板に連なり前記封止体の一側面から突出する
吊りリードと、前記封止体の前記一側面から並んで突出
する第２電極になる第２電極リードおよび制御電極にな
る制御電極リードと、前記封止体に被われるとともに下
面に第１電極を有し上面に第２電極と制御電極を有し下
面が導電性の接合材を介して前記支持基板に固定される
半導体チップと、前記封止体内に位置し前記第２電極と
前記第２電極リードおよび前記制御電極と前記制御電極
リードを電気的に接続するワイヤとを有し、少なくとも
前記第２電極リードのワイヤが接続されるワイヤ接続部
の幅が前記制御電極リードのワイヤ接続部の幅よりも広
くなっている。また、第２電極リードはワイヤ接続部を
除くリード部分の幅が制御電極リードと同じ幅または広
くなっている。第２電極リードが幅広構造のものでリー
ドが屈曲される構造では前記リードの屈曲成形の均等化
を図るように前記第２電極リードの屈曲部分には１乃至
複数の折曲均等用孔が設けられている。前記第２電極リ
ードの実装部分にはビス取り付け穴が設けられている。
リード先端には挿入実装用の突出する挿入部が形成され
挿入実装も可能な構造になっている。
【００２５】このような半導体装置は前記手段（１）の
製造方法において、リードフレームは少なくとも前記第
２電極リードのワイヤ接続部の幅が前記制御電極リード
のワイヤ接続部の幅よりも広いリードとなるように前記
第２電極リードを形成しておく。また、前記第２電極リ
ードを前記制御電極リードの幅よりも広く形成しておく
とともに、リード屈曲部分には１乃至複数の折曲均等用
孔を設けたものを使用する。
【００２６】（４）絶縁性樹脂からなる封止体と、前記
封止体によって少なくとも一部が被われ下面が前記封止
体から露出しかつ第１電極になる金属製の支持基板と、
前記封止体の前記一側面から並んで突出する第２電極に
なる第２電極リードおよび制御電極になる制御電極リー
ドと、前記封止体に被われるとともに下面に第１電極を
有し上面に第２電極と制御電極を有し下面が導電性の接
合材を介して前記支持基板に固定される半導体チップ
と、前記封止体内に位置し前記第２電極と前記第２電極
リードおよび前記制御電極と前記制御電極リードを電気
的に接続するワイヤとを有する半導体装置であって、前
記第２電極リードはワイヤが接続されるワイヤ接続部の
幅が前記制御電極リードのワイヤ接続部の幅よりも広く
なるとともにワイヤ接続部から複数のリードを平行に延
在させた構造になっている。他の部分は前記手段（１）
と同様な構成になっている。
【００２７】このような半導体装置は以下の方法で製造
される。パターニングされかつ一部で１段屈曲させた一
枚の金属板からなり、第１電極を構成するとともに半導
体チップが固定される支持基板と、前記支持基板の一端
面側に向かって並んで延在する第２電極リードおよび制
御電極リードと、前記支持基板の一端面と交差する両側
面部分で前記支持基板を先端に支持する吊りリードを有
するリードフレームを用意する工程と、下面に第１電極
を有し上面に第２電極と制御電極を有する半導体チップ
を用意する工程と、前記半導体チップをその第１電極部
分で導電性の接合材を介して前記支持基板上に固定する
工程と、前記半導体チップの第２電極と前記第２電極リ
ードおよび前記制御電極と前記制御電極リードを導電性
のワイヤで接続する工程と、前記半導体チップ，前記接
続手段，第２電極リードおよび制御電極リードの一部を
絶縁性樹脂でモールドして封止体で被う工程と、前記リ
ードフレームの不要部分を切断除去するとともにリード
を挿入実装構造または面実装構造に形成する工程とを有
する半導体装置の製造方法であって、前記第２電極リー
ドを制御電極リードの幅よりも広い幅広構造または前記
第２電極リードのワイヤ接続部の幅が前記制御電極リー
ドのワイヤ接続部の幅よりも広いリードもしくは前記ワ
イヤ接続部から延在する複数本のリードで構成してお
き、その後前記半導体チップを前記支持基板上に固定
し、その後前記半導体チップの第２電極と前記幅広構造
の第２電極リードの先端または前記第２電極と前記連結
部を複数本のワイヤで接続する。
【００２８】（５）前記手段（１）または前記手段
（４）の構成において、前記連結部または前記ワイヤ接
続部はそれぞれ分断されて電気的に独立した複数の導体
部で構成されているとともに、各導体部からは少なくと
も１本の前記リードが延在している。他の部分は前記手
段（１）と同様な構成になっている。このような半導体
装置は以下のリードフレームを使用する。前記ワイヤ接
続部をそれぞれ電気的に分断した複数の導体部で形成し
ておくとともに、前記各導体部をいずれかのリードに繋
がるように形成したものを使用する。
【００２９】（６）絶縁性樹脂からなる封止体と、前記
封止体によって少なくとも一部が被われ下面が前記封止
体から露出しかつ第１電極になる金属製の支持基板と、
前記封止体の前記一側面から並んで突出する第２電極に
なる第２電極リードおよび制御電極になる制御電極リー
ドと、前記封止体に被われるとともに下面に第１電極を
有し上面に第２電極と制御電極を有し下面が導電性の接
合材を介して前記支持基板に固定される半導体チップ
と、前記封止体内に位置し前記第２電極と前記第２電極
リードおよび前記制御電極と前記制御電極リードを電気
的に接続するワイヤとを有し、前記第２電極リードのワ
イヤが接続されるワイヤ接続部の幅が前記制御電極リー
ドのワイヤ接続部の幅よりも広くなっている。前記第２
電極リードの幅は前記制御電極リードの幅と同一かある
いは幅広になっている。他の部分は前記手段（１）と同
様な構成になっている。
【００３０】（７）前記手段（１）乃至（６）の構成に
おいて、前記第２電極リードおよび前記制御電極リード
の連結部またはワイヤ接続部の端が前記封止体の側面に
露出または突出している。この例では半導体装置の製造
時、前記第２電極リードおよび前記制御電極リードの連
結部またはワイヤ接続部の端を前記封止体の側面に露出
または突出するように形成する。
【００３１】（８）前記手段（１）乃至（７）の構成に
おいて、第２電極リード，制御電極リード等を含む前記
各リードの間隔が一定である。 （９）前記手段（１）乃至（７）の構成において、第２
電極リード，制御電極リード等を含む前記各リードの間
隔は少なくとも一部で異なっている。 （１０）前記手段（１）乃至（９）の構成において、前
記第２電極リードは中央または中央寄りに位置してい
る。
【００３２】（１１）前記手段（１）乃至（１０）の構
成において、前記リード全体は前記封止体の一側寄りに
偏って配置されている。 （１２）前記手段（１）乃至（１１）の構成において、
前記支持基板の前記封止体から突出した部分には取付用
孔が設けられている。
【００３３】（１３）前記手段（１）乃至（１１）の構
成において、前記支持基板の前記封止体から突出する部
分は数ｍｍ程度である。前記（１）の手段によれば、
（ａ）第２電極リードは並んだ２本のリードで構成され
ていることから、伝熱効果が高くなる。
【００３４】（ｂ）相互に離れたリードは内部で１本の
連結部に繋がっていることから、前記連結部の長さは長
く、３本以上のワイヤ、すなわち４本の接続も可能にな
る。この結果、１本当たりの電流量も従来の２本に比較
して小さくなり、ソース・ドレイン電流を大きくしても
発熱量を抑えることができ、封止体を構成する樹脂のガ
ラス転移温度よりも充分低くでき、樹脂の劣化を防止で
きる。４本のＡｌワイヤ（直径５００μｍ，長さ６．０
ｍｍ）でソース電極とソースリードを接続した場合、出
力５００Ｗ（５Ｖ，１００Ａ）の場合、損失電力は２．
３Ｗ程度となり、樹脂の劣化は起きなくなる。
【００３５】（ｃ）半導体チップの表面側の熱は前記４
本のワイヤを介して伝熱効果の高いソースリードから実
装基板に伝達されることになり、半導体装置の安定動作
が達成できる。
【００３６】（ｄ）制御電極リードおよび第２電極リー
ドは真っ直ぐ延在させて挿入実装構造にすることができ
る。また、前記吊りリードは前記封止体の近傍で切断さ
れて使用されないリードになっているが、面実装構造ま
たは挿入実装構造として第１電極用のリードとして使用
することもできる。
【００３７】前記（２）の手段によれば、前記手段
（１）による効果に加えて、（ａ）２本リードでも、封
止体から外れた部分は連結片によって連結された構造に
なり、リードは幅広構造となるため、伝熱効果が高くな
り、ソース電極側の放熱効果が高くなる。 （ｂ）連結片部分から外れるリード先端には挿入実装用
の挿入部が設けられていることから、この挿入部を用い
ることによって挿入実装が可能になり、面実装・挿入実
装兼用型になる。
【００３８】前記（３）の手段によれば、前記手段
（１）による効果に加えて、（ａ）前記第２電極リード
は一本でも幅広となることから、一層伝熱効果が高くな
り、パワーＭＯＳＦＥＴの安定動作に寄与することにな
る。
【００３９】（ｂ）半導体装置の製造において、リード
フレームの状態にあって、幅広構造の第２電極リードに
は屈曲成形の均等化を図るように折曲均等用孔が設けら
れ、各屈曲部分の幅が前記制御電極リードの幅以下とな
っていることからリード成形性が良好になり、歩留りが
向上する。
【００４０】（ｃ）第２電極リードの実装部分はビス取
り付け穴を利用してビスでリードを実装基板に固定でき
ることから、リード固定強度の向上が図れるとともに、
直接実装基板へ固定できることから伝熱効果も高くな
り、パワーＭＯＳＦＥＴの安定動作に寄与することにな
る。
【００４１】（ｄ）リード先端には挿入実装用の突出す
る挿入部が形成され挿入実装も可能になり、面実装・挿
入実装兼用型になる。
【００４２】前記（４）の手段によれば、支持基板を吊
りリードで支持しない構造でも前記手段（１）の構成と
同様に第２電極リードのワイヤ接続部には４本の太いワ
イヤ（直径５００μｍ）を接続できるためワイヤでの発
熱量を小さくでき封止体の熱に起因する損傷を抑止でき
る。また、第２電極リードは複数本のリードで構成され
ていることから封止体外へのリードを経由する放熱効果
を高めることができ、半導体装置の安定動作を確保でき
る。
【００４３】前記（５）の手段によれば、連結部または
ワイヤ接続部が分断された構造でも前記手段（１）と同
様に直径５００μｍワイヤ４本による封止体の熱損傷抑
止と、複数リードによる熱放散による半導体装置の安定
動作が達成できる。
【００４４】前記（６）の手段によれば、第２電極リー
ドのワイヤ接続部には直径５００μｍワイヤ４本を接続
できることから発熱が抑えられ封止体の熱損傷抑止が達
成できる。また、リードが幅広の場合にはリードを経由
する熱伝導が効果的に行われるため放熱特性が向上し半
導体装置の安定動作が達成できる。
【００４５】前記（７）の手段によれば、前記手段
（１）乃至（６）の構成による効果に加えて、第２電極
リードおよび前記制御電極リードの連結部またはワイヤ
接続部の端が前記封止体の側面に露出または突出する構
造となることから、第２電極リードの連結部またはワイ
ヤ接続部の幅を長くすることができ、ワイヤボンディン
グの余裕度が高くなり、または接続するワイヤの本数の
増大が図れる効果がある。
【００４６】前記（８）の手段によれば、前記手段
（１）乃至（７）の構成による効果に加えて、各リード
の間隔が一定であることから、規格対応の製品の提供も
可能になる。
【００４７】前記（９）の手段によれば、前記手段
（１）乃至（７）の構成による効果に加えて、各リード
の間隔は少なくとも一部で異なっている構成になってい
ることから、規格対応の製品の提供も可能になる。
【００４８】前記（１０）の手段によれば、前記手段
（１）乃至（９）の構成による効果に加えて、前記第２
電極リードは中央または中央寄りに位置していることか
ら、第２電極リードのワイヤ接続部に接続するワイヤの
長さを短くできるため抵抗低減から発熱をさらに抑える
ことができる効果がある。
【００４９】前記（１１）の手段によれば、前記手段
（１）乃至（１０）の構成による効果に加えて、前記リ
ード全体は前記封止体の一側寄りに偏って配置されてい
ることから、半導体装置を実装する際、封止***置を偏
らせて実装できる。
【００５０】前記（１２）の手段によれば、前記手段
（１）乃至（１１）の構成による効果に加えて、前記支
持基板に設けた取付用孔を利用し、ビス等によって支持
基板を所定箇所に密着させた状態で固定できる。この結
果、支持基板を介しての放熱も可能になる。支持基板に
放熱フィンを固定する構造では前記放熱フィンからの放
熱が効果的に行えることになる。
【００５１】前記（１３）の手段によれば、前記手段
（１）乃至（１１）の構成による効果に加えて、封止体
から支持基板が長く突出しないＴＯ−２６３ＡＡ，ＴＯ
−２６３ＡＢ等の規格製品の提供も可能になる。
【００５２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００５３】（実施形態１）図１乃至図１４は本発明の
一実施形態（実施形態１）である半導体装置（低電圧駆
動用パワートランジスタ）に係わる図である。図１乃至
図４は本実施形態１の半導体装置の構造に係わる図であ
り、図５および図６は電気特性を示すグラフ、図７乃至
図１４は半導体装置の製造方法に係わる図、図１５は本
実施形態１の半導体装置が組み込まれる整流回路図であ
る。
【００５４】本実施形態１の半導体装置１は、図１およ
び図２に示すように、絶縁性樹脂からなる封止体２と、
前記封止体２によって少なくとも一部が被われ下面が前
記封止体２から露出しかつ第１電極になる金属製の支持
基板３と、前記支持基板３に連なり前記封止体２の一側
面から突出しかつ途中で一段階段状に屈曲する吊りリー
ド４と、前記封止体２の前記一側面から並んで突出する
第２電極リード５および制御電極リード６を有してい
る。
【００５５】また、前記封止体（パッケージ）２内には
半導体チップ７が配置されている。この半導体チップ７
にはパワーＭＯＳＦＥＴが形成され、図３および図４に
示すように下面に第１電極（ドレイン電極）１０を有
し、上面に第２電極（ソース電極）１１と制御電極（ゲ
ート電極）１２を有した構造になっている。
【００５６】半導体チップ７は、下面のドレイン電極１
０が導電性の接合材１３を介して前記支持基板（ヘッ
ダ）３に固定されている。また、前記封止体２内に延在
する第２電極リード（ソースリード）５および制御電極
リード（ゲートリード）６の先端は、ワイヤ１４を介し
て半導体チップ７のソース電極１１およびゲート電極１
２にそれぞれ接続されている。
【００５７】前記吊りリード４は封止体２の近傍で切断
され、実装には使用しない形態となっている。また、ソ
ースリード５およびゲートリード６はガルウィング型に
成形され、面実装構造になっている。すなわち、ガルウ
ィング型のリードの先端実装部分の下面と、前記ヘッダ
３の下面は同一面上に位置している。
【００５８】前記吊りリード４およびゲートリード６は
それぞれ１本であるが、ソースリード（第２電極リー
ド）５は２本となっている。この２本のソースリード５
は並んで延在し、封止体２の内部において一本の連結部
２０の同一側の側面に連なるようになっている。そし
て、この連結部２０と、前記半導体チップ７の第２電極
（ソース電極）１１とは４本のワイヤ１４で接続されて
いる。前記連結部２０は、従来の２本のワイヤを並んで
接続するものよりも長くなり、４本のワイヤ１４を並ん
で接続できるようになっている。
【００５９】換言するならば、前記連結部２０は前述の
ようにワイヤ接続部を構成し、このワイヤ接続部から複
数のリード、たとえば２本のリードを延在させる構成に
なっている。そして、前記ワイヤ接続部から延在するリ
ードはソースリード（第２電極リード）５となってい
る。
【００６０】４本のワイヤ１４は直径が５００μｍのＡ
ｌワイヤであり、接続長さ（ワイヤ長さ）は６．０ｍｍ
以内となっている。また、ゲートリード６に接続される
ワイヤ１４は、直径１００μｍ程度のＡｌワイヤであ
る。
【００６１】封止体２から外れるヘッダ３の中央部分に
は、実装基板に取り付ける際利用される取付用孔２１が
設けられている。ここで、各部の寸法の一実施例につい
て記載する。ヘッダ３は、その最大部分の幅が１０．４
ｍｍ、長さが１２．６６ｍｍ、厚さが１．２６ｍｍであ
る。ソースリード５とゲートリード６の３本のリードは
３．４ｍｍピッチであり、ゲートリード６と隣のソース
リード５との中間に吊りリード４が位置している。各リ
ードの幅は０．９ｍｍ、厚さは０．６ｍｍで、相互に異
なる電極を形成するリード等の間の間隔は、ショートを
防止するために０．４５ｍｍ以上になっている。
【００６２】連結部２０の長さは５．４ｍｍで幅は１．
３５ｍｍである。また、ヘッダ３の下面から各リードの
下面との距離は２．５９ｍｍとなっている。封止体２は
その幅がヘッダ３の最大幅と一致する寸法で、厚さは
５．５ｍｍ程度である。
【００６３】半導体チップ７は、図３および図４に示す
ように、薄い長方形板構造からなり、たとえば長さ５．
０ｍｍ、幅４．３ｍｍ、厚さ２７０μｍ程度となり、ゲ
ート電極１２の大きさは矩形の一辺が０．３ｍｍで他辺
が０．６ｍｍ、ソース電極１１の大きさは矩形の一辺が
１．４ｍｍで他辺が４．２ｍｍである。
【００６４】半導体チップ７に形成されたパワーＭＯＳ
ＦＥＴは、図４に示すように、縦型ＭＯＳＦＥＴであっ
て、第１導電型のシリコンからなる半導体基板２５の表
面の第１導電型のエピタキシャル層２６にＭＯＳＦＥＴ
のセルが多数形成された構造になり、半導体基板２５の
下面に第１電極（ドレイン電極）１０が設けられてい
る。このドレイン電極１０は、たとえば、チタン，ニッ
ケル，金によって形成され、その厚さは、たとえば５．
０μｍである。
【００６５】パワーＭＯＳＦＥＴは、前記エピタキシャ
ル層２６の表層に整列形成された複数の第２導電型のウ
ェル２７と、このウェル２７の表層部分に形成される第
１導電型からなるソース領域２８と、隣接するウェル２
７間に亘って設けられたゲート絶縁膜２９と、このゲー
ト絶縁膜２９上に形成されたゲート電極３０と、前記ゲ
ート電極３０を被う層間絶縁膜３１と、前記エピタキシ
ャル層２６および前記層間絶縁膜３１上に位置し前記ソ
ース領域２８に電気的に接続される選択的に設けられた
ソース電極１１と、前記ソース電極１１や前記層間絶縁
膜３１等を選択的に被いワイヤボンディング領域として
のソース電極１１やゲート電極１２を部分的に露出させ
る保護膜３２等で構成されている。このパワーＭＯＳＦ
ＥＴは、図５および図６の「Ｄ６（デバイス６シリー
ズ）」として示す特性を有するものである。
【００６６】図５はドレイン−ソース間オン抵抗とドレ
イン電流特性を示すグラフ、図６はオン抵抗によるドレ
イン電流とドレイン−ソース間電圧の飽和関係を示すグ
ラフである。図５のグラフから分かるように、デバイス
４シリーズ（Ｄ４）では、ＶGSが１０ＶでＩDが１００
Ａのときの印加時のオン抵抗Ｒonは２０ｍΩとなり、デ
バイス５シリーズ（Ｄ５）では、ＶGSが１０ＶでＩDが
１００Ａのときの印加時のオン抵抗Ｒonは７．０ｍΩと
なり、デバイス６シリーズ（Ｄ６）では、ＶGSが１０Ｖ
でＩDが１００Ａのときの印加時のオン抵抗Ｒonは４．
０ｍΩとなる。
【００６７】したがって、ＩDが１００ＡのときのＶDS
の飽和電圧は、Ｄ４ではオン抵抗が２０ｍΩであること
から、ＶDS＝２０００ｍＶとなり、Ｄ５ではオン抵抗が
７．０ｍΩであることから、ＶDS＝７００ｍＶとなり、
Ｄ６ではオン抵抗が４．０ｍΩであることから、ＶDS＝
４００ｍＶとなる。
【００６８】電気特性向上に伴い、世代毎に低電圧によ
るデバイス駆動を可能とし、伝達速度（スイッチング速
度）が早く、電流（ＩD）損失の低減によりケース温度
（パッケージの発熱）が抑えられる。
【００６９】しかしながら、最も特性の良好なＤ６シリ
ーズのものを使用しても、ＩD が１００Ａの場合では、
パッケージの発熱は大きい。そこで、本実施形態１で
は、第第２電極リード（ソースリード）５を２本とし
て、ソースリード５を介しての伝熱効果を高めるととも
に、ソース電極とソースリード５を接続するワイヤも従
来の２本に比較して４本と多数な構造とし、ワイヤ部分
での発熱も抑える構造になっている。
【００７０】ここで、ドレイン電流（ＩD）印加時のワ
イヤ部分での損失電力について説明する。損失電力Ｐは
以下の式で与えられる。
【００７１】
【数１】Ｐ＝Ｉ2・Ｒwire ここで、Ｉは電流、Ｒwireはワイヤの抵抗。また、Ｒ
wireは以下の式で与えられる。
【００７２】
【数２】Ｒwire＝ρ・ｌ／Ａ ここで、ｌはワイヤの長さ、Ａはワイヤの直径、ρはワ
イヤの非抵抗である。ワイヤの抵抗Ｒwireは、数２よ
り、従来のワイヤ２本の場合は、
【００７３】
【数３】Ｒwire＝３．１×１０~8・６．０×１０~3／
（２５０×１０~6×２５０×１０~6×３．１４）×２＝
０．４７×１０~3 本実施形態１のワイヤ４本の場合は、
【００７４】
【数４】Ｒwire＝３．１×１０~8・６．０×１０~3／
（２５０×１０~6×２５０×１０~6×３．１４）×４＝
０．２４×１０~3 したがって、前記数１，数３，数３の式を用いて、従来
の５００μｍ直径のワイヤを２本使用した従来のパワー
ＭＯＳＦＥＴと４本のワイヤを使用した本実施形態１に
よるパワーＭＯＳＦＥＴの場合の印加時の損失電力を計
算すると下記のようになる。従来のワイヤ２本の場合、
【００７５】
【数５】 Ｐ＝（１００）2・０．４７×１０~3＝４．７〔Ｗ〕 本発明のワイヤ４本の場合、
【００７６】
【数６】 Ｐ＝（１００）2・０．２４×１０~3＝２．３〔Ｗ〕 このように電圧印加時の損失電力の低減から、ワイヤ部
分の発熱に起因する封止体を構成する樹脂の劣化は抑止
でき、パワーＭＯＳＦＥＴの安定動作が達成できること
になる。
【００７７】つぎに、本実施形態１の半導体装置の製造
方法について、図７乃至図１４を参照しながら説明す
る。ただし、図９乃至図１４は模式的な図である。
【００７８】半導体装置１は、図７のフローチャートで
示すように、リードフレーム用意（ステップ１０１），
チップボンディング（ステップ１０２），ワイヤボンデ
ィング（ステップ１０３），モールド（ステップ１０
４），リード切断（ステップ１０５），リード成形（ス
テップ１０６），半田メッキ（ステップ１０７）の各工
程を経て製造される。
【００７９】すなわち、半導体装置１の製造において
は、図９および図８に示すようにリードフレーム４０が
用意される（ステップ１０１）。このリードフレーム４
０は、図８に示すように、一側が所定の幅で厚くなる帯
状の銅合金等からなる金属板（異形材）を精密プレスで
打ち抜いてパターニングするとともに、薄い一部で屈曲
させて薄い部分を厚い部分よりも一段高くした構造（段
差は１．２６ｍｍ）になっている。厚い部分が前記ヘッ
ダ３であり１．２６ｍｍの厚さになり、薄い部分が吊り
リード４，ソースリード５，ゲートリード６の部分であ
り０．６ｍｍの厚さになっている。
【００８０】リードフレーム４０は短冊体となり、１枚
のリードフレーム４０で所定数（たとえば１０個）の半
導体装置１を製造することができるようになっている。
図８では３個分を示す。
【００８１】リードフレーム４０は、図８に示すよう
に、細い外枠４１と、この外枠４１の一側面から一定間
隔で平行に突出する複数の片持梁構造のリード４２を有
している。このリード４２は前記外枠４１に対して直交
している。このリード４２のピッチは３．４ｍｍになっ
ている。
【００８２】前記リード４２は３本で１組になり、左の
１本はゲートリード６を構成し、先端には幅広のワイヤ
パッド４３が設けられている。各リード４２の幅は０．
９ｍｍになり、前記ワイヤパッド４３の幅は２．０ｍ
ｍ、長さは１．３６ｍｍになっている。
【００８３】右側２本のリード４２はソースリード５を
構成している。この２本のソースリード５は前述のよう
に１本の連結部２０の一側面に連なっている。連結部２
０は前記外枠４１に平行に延在し、その延在方向の長さ
は５．４ｍｍになり、その直交方向の長さ、すなわち幅
は１．３６ｍｍになっている。また、前記リード４２は
前記外枠４１に平行に延在するタイバー４４によって連
結されている。
【００８４】一方、前記ゲートリード６と、隣接するソ
ースリード５との間のタイバー４４からは吊りリード４
が突出している。この吊りリード４は途中で下方に一段
階段状に屈曲し、その先端には前述の形状のヘッダ３が
連結されている。屈曲による段差は２．５９ｍｍになっ
ている。また、隣接するヘッダ３同士は細い連係部４５
で接続されている。また、ヘッダ３には前述のように取
付用孔２１が設けられている。
【００８５】前記連係部４５，外枠４１およびタイバー
４４によって単位リードフレームを多連のリードフレー
ム構成にすることができる。製造におけるモールド後
は、これら連係部４５，外枠４１およびタイバー４４は
切断除去される。
【００８６】つぎに、前記リードフレーム４０のヘッダ
３上には、図９および図８の二点鎖線で示すように図３
および図４に示される半導体チップ７が固定される（ス
テップ１０２）。半導体チップ７は、下面のドレイン電
極１０部分が半田等からなる接合材１３によってヘッダ
３に固定される（図１・図４参照）。
【００８７】つぎに、図１０に示すように、半導体チッ
プ７の上面の電極と、これに対応するリードをワイヤ１
４で接続する（ステップ１０３）。すなわち、ゲート電
極１２とゲートリード６のワイヤパッド４３がワイヤ１
４によって接続（超音波ワイヤボンディング）される。
このワイヤ１４は印加時の電流量が小さいので細くても
よく、たとえば、直径１００μｍ程度のＡｌワイヤであ
る。また、半導体チップ７のソース電極１１と前記連結
部２０は超音波ワイヤボンディングによるワイヤ１４で
接続される。このワイヤボンディングにおいては、直径
５００μｍのＡｌワイヤがパラレルボンディングまたは
ステッチボンディングによって並列に４本ボンディング
される。ボンディングによるワイヤの長さは５．２３乃
至５．６２ｍｍとなり、前述のワイヤ長さ６．０ｍｍ以
下を満足する。
【００８８】半導体チップ７のソース電極１１のワイヤ
ボンディング領域は、前述のように１．４ｍｍ×４．２
ｍｍの矩形領域になることから、領域の大きさを変えな
くてもそのまま４本のワイヤ１４を接続することができ
る。
【００８９】つぎに、図１１に示すように、トランスフ
ァモールド等によってモールドを行い（ステップ１０
４）、片持梁構造のリード４２の先端側からヘッダ３の
途中部分を絶縁性樹脂からなる封止体２で被う。封止体
２は、ヘッダ３の上面側のみを被うことから、ヘッダ３
の下面は封止体２から露出し、放熱のための伝熱面にな
る。
【００９０】つぎに、図１２に示すように、常用のリー
ド切断・成形装置により、リード切断と成形を行う（ス
テップ１０５・１０６）。リード切断時には、リード４
２を外枠４１から切り放すとともに、吊りリード４を封
止体２の近傍で切断し、タイバー４４を一定幅切断除去
し、さらにヘッダ３間の連係部４５をスリット状に打ち
抜いて隣接するヘッダ３を分離させる。また、リード成
形時には、ゲートリード６およびソースリード５の寸法
を決める切断を行うとともに、リードをガルウィング型
に成形する。
【００９１】つぎに、図１３に示すように、封止体２か
ら突出するリード表面に半田メッキ処理によって半田を
メッキする（ステップ１０７）。図１３においては、薄
く黒く示した部分がリードのメッキ部分である。これに
より、面実装構造の半導体装置１を製造することができ
る。
【００９２】本実施形態１では、リードは面実装構造で
あるが、前記リード成形を行わず、かつリード切断工程
でリード寸法を規定すれば、その後の半田メッキ処理に
よって、図１４に示す挿入実装構造の半導体装置１を製
造することができる。
【００９３】図１５は本実施形態１の半導体装置１が組
み込まれる整流回路である。この整流回路は、メイン回
路と位相補正（ＳＲ）回路からなり、メイン回路から接
続回路（Ｒ）へ出力（Ｖout）する場合と、ＡＣ−ＤＣ
変換時の位相補正回路から接続回路（Ｒ）へ出力（Ｖou
t）する場合がある。
【００９４】電源（ＤＣ）からの信号（＋，−）を入力
とする二つのパワーＭＯＳＦＥＴＱ１，Ｑ２はコントロ
ールＩＣ（CONTROL IC）によって制御される。コントロ
ールＩＣは、たとえばスイッチドレギュレータ等からな
る。
【００９５】また、パワーＭＯＳＦＥＴＱ１，Ｑ２は、
ＰチャンネルＭＯＳＦＥＴを組み込んだメインスイッチ
トランジスタＱ２と、ＮチャンネルＭＯＳＦＥＴを組み
込んだ位相補正（ＳＲ）トランジスタＱ１からなる。両
トランジスタの出力はツェナーダイオードＤ１で平滑化
される。また、コイルＬとコンデンサＣによってローパ
スフィルタが構成されている。
【００９６】プラス入力によりメインスイッチトランジ
スタＱ２が動作（位相補正トランジスタＱ１はオフ）し
てメイン回路が構成されて接続回路（Ｒ）に出力（Ｖou
t）され、マイナス入力により位相補正トランジスタＱ
１が動作（メインスイッチトランジスタＱ２はオフ）し
て位相補正回路が構成されて接続回路（Ｒ）に出力（Ｖ
out）される。
【００９７】したがって、本実施形態１の構成の半導体
装置１において、半導体チップ７としてＮチャンネルＭ
ＯＳＦＥＴを組み込んだものは、前記位相補正トランジ
スタＱ１として使用でき、半導体チップ７としてＰチャ
ンネルＭＯＳＦＥＴを組み込んだものは、前記メインス
イッチトランジスタＱ２として使用できる。
【００９８】本実施形態１の半導体装置１（低電圧駆動
用パワートランジスタ）は、たとえば、携帯電話，ビデ
オカメラなどの充電器，ＯＡ機器，ノートパソコン電源
などＬｉイオン２次電池充放電パワーマネージメント等
に組み込まれる。
【００９９】本実施形態１によれば、以下の効果を奏す
る。 （１）第２電極リード（ソースリード）５は２本となる
ことから、伝熱断面積の増大により、実装基板への伝熱
量を増大させることになり、伝熱効果が高くなり、パワ
ーＭＯＳＦＥＴの安定動作が達成できる。 （２）２本のソースリード５は封止体２の内部において
長い連結部２０で連なり、この連結部２０には４本の太
いＡｌのワイヤ１４（直径５００μｍ）が接続されてい
ることから、ドレイン電流が従来に比較して大幅に増大
しても、損失出力が小さくでき、発熱量を小さく抑える
ことができるため、封止体２を構成する樹脂の劣化の発
生を抑えることができ、パワーＭＯＳＦＥＴの長寿命化
が達成できる。
【０１００】（３）前記ワイヤ１４で発生した熱や半導
体チップ７で発生した熱は、４本の太いワイヤ１４を介
し、かつ伝熱効果が高くなる２本構成のソースリード５
を通って実装基板に伝達されるため、効果的な放熱が達
成できる。 （４）制御電極リード（ゲートリード）６および第２電
極リード５は真っ直ぐ延在させて挿入実装構造にするこ
ともできる。 （５）吊りリード４は封止体２の近傍で切断しないで、
面実装構造または挿入実装構造とすれば、第１電極（ド
レイン電極）用のリードとして使用することもできる。
【０１０１】なお、前記２本のソースリード５を封止体
２の外側で連結片を介して一体とした構造にしておいて
もよい。この構造ではリードは幅広構造となるため、伝
熱効果が高くなり、ソース電極側の放熱効果が高くな
る。また、連結片部分から外れるリード先端には挿入実
装用の挿入部が設けられる構造になることから、この挿
入部を用いることによって挿入実装が可能になり、面実
装・挿入実装兼用型になる。また、挿入実装で使用する
際、２本のソースリードは連結片で連結されていること
から、両者の間隔が常に一定になり、挿入実装が容易に
なる。
【０１０２】（実施形態２）図１６は本発明の他の実施
形態（実施形態２）である半導体装置を示す平面図であ
る。本実施形態２では、第２電極リード（ソースリー
ド）５を一本構成とし、前記制御電極リード（ゲートリ
ード）６の幅よりも広くした例である。ソースリード５
は最大で前記連結部２０の長さと略同程度の幅とするこ
とができる。この例では連結部２０の長さより僅かに狭
い寸法になっている。また、ソースリード５およびゲー
トリード６ともにガルウィング型に成形され、面実装構
造になっている。
【０１０３】本実施形態２の半導体装置１は、前記実施
形態１と同様な効果を有するに加えて、ソースリード５
が一本構成になり、伝熱断面積の増大から、一層伝熱効
果が高くなり、パワーＭＯＳＦＥＴの安定動作に寄与す
ることになる。
【０１０４】（実施形態３）図１７乃至図１９は本発明
の他の実施形態（実施形態３）である半導体装置に係わ
る図であり、図１７は半導体装置の模式的斜視図、図１
８は平面図、図１９は半導体装置製造に用いるリードフ
レームの平面図である。本実施形態３は、前記実施形態
２と同様にソースリード５をゲートリード６よりも幅広
とした１本構成のリードであるが、この例ではソースリ
ード５の先端を挿入実装も可能な構造としたものでる。
【０１０５】すなわち、幅広ソースリード５構造のリー
ド先端には突出する挿入実装用の挿入部５０が形成され
ている。この２本の挿入部５０とゲートリード６のピッ
チは同一となり、挿入実装構造となって、たとえばピッ
チは３．４ｍｍになっている。
【０１０６】本実施形態３の半導体装置１の製造におい
ては、図１９に示すようなリードフレーム４０が使用さ
れる。このリードフレーム４０は、前記実施形態１の半
導体装置１の製造で使用した図８に示すリードフレーム
４０において、タイバー４４のヘッダ３側においてもソ
ースリード５を１本となるように連結した構造である。
４本のワイヤ１４が接続されるソースリード５の先端
は、ソースリード５が１本リードとなることから、もは
や連結部２０を構成するものではないが、その部分の名
称として連結部２０と呼称することにする。
【０１０７】なお、本実施形態３の半導体装置１の製造
は前記実施形態１の場合と同様であることからその説明
は省略する。本実施形態３の半導体装置１も前記実施形
態２のものと同様にソースリード５が幅広の一本構成に
なり、伝熱断面積の増大から、一層伝熱効果が高くな
る。また、本実施形態３の半導体装置１では、幅広構造
のソースリード５の先端に挿入部５０が設けられ、ゲー
トリード６とによって挿入実装構造となっている。した
がって、半導体装置１は実装基板に実装する際、面実装
の状態で実装することもできるとともに、挿入実装の状
態で実装することができ、面実装・挿入実装兼用の汎用
型になる。
【０１０８】（実施形態４）図２０は本発明の他の実施
形態（実施形態４）である半導体装置を示す平面図であ
る。本実施形態４では、ソースリード５を幅広構造とし
た場合、ソースリード５を封止体２の近傍で折り曲げて
リード形態を面実装構造とする場合、ソースリード５が
ゲートリード６に比較して数倍も幅が広く、折り曲げに
大きな力を必要とし、封止体２を構成する樹脂にクラッ
ク等損傷を与えることを危惧した場合に適した構造であ
る。
【０１０９】すなわち、幅広構造のソースリード５の各
部の屈曲成形の均等化を図るように前記ソースリード５
の屈曲部分には１乃至複数の折曲均等用孔５１を設け
る。このようにすることによって、ソースリード５の折
り曲げ部分の各幅をゲートリード６の幅以下とすること
ができる。
【０１１０】本実施形態４では、折曲均等用孔５１は一
つとしてあるが、幅の狭い折曲均等用孔を複数配置する
構造にしてもよい。この場合、各折曲均等用孔５１の間
には連結部２０に繋がる分岐片が存在することになり、
この部分を通しての伝熱も可能になり、伝熱効果の向上
が高められることになる。
【０１１１】また、本実施形態４では、ソースリード５
の折り曲げ部分の幅寸法はゲートリード６と同一かまた
は狭くなるため、リード成形時、折り曲げ部分に大きな
力が加わることがなく、その結果封止体２を構成する樹
脂にクラック等が発生することもなく、リード成形性が
良好になり、歩留りが向上する。本実施形態４の構造に
おいても、前記ソースリード５の先端に挿入部を設けて
挿入実装も可能な構造にしてもよい。
【０１１２】（実施形態５）図２１は本発明の他の実施
形態（実施形態５）である半導体装置を示す模式的斜視
図である。本実施形態５は、幅広構造のソースリード５
の実装部分にはビス取り付け穴５２が設けられている。
本実施形態５の半導体装置１では、ソースリード５はビ
ス取り付け穴５２を利用してビスでリードを実装基板に
固定できることから、リード固定強度の向上が図れると
ともに、直接実装基板へ固定できることから伝熱効果も
高くなり、パワーＭＯＳＦＥＴの安定動作に寄与するこ
とになる。本実施形態５の半導体装置１においても、リ
ード先端に挿入実装用の突出する挿入部を形成し、挿入
実装が可能な構造、すなわち面実装・挿入実装兼用型に
してもよいことは勿論である。
【０１１３】（実施形態６）図２２は本発明の他の実施
形態（実施形態６）である半導体装置を示す模式的斜視
図である。本実施形態６の半導体装置１は、前記実施形
態１の半導体装置１において、封止体２から突出するヘ
ッダ３部分を封止体２の近傍で切断して、小型化したも
のである。本実施形態６の半導体装置１は、前記実施形
態１の半導体装置１と同様な効果を奏する。
【０１１４】（実施形態７）図２３〜図３６は本発明の
他の実施形態（実施形態７）である半導体装置に係わる
図である。本実施形態７の半導体装置１は、図２３に示
すように、封止体２の一側面から第２電極リード〔ソー
ス（Ｓ）リード〕５と制御電極リード〔ゲート（Ｇ）リ
ード〕６をそれぞれ１本突出させるとともに、支持基板
（ヘッダ）３を第１電極（ドレイン電極）として使用す
る構造となり、２端子構成となるものである。
【０１１５】本実施形態７では、図２５の平面図および
図２６の側面図で示すリードフレーム４０が使用され
る。このリードフレーム４０は、図８に示す実施形態１
のリードフレーム４０において、タイバー４４から支持
主片４６を隣接する支持基板３間に突出させるととも
に、その両側面側から支持片４７を突出させてその先端
で支持基板３を支持する構造になっている（図２８参
照）。
【０１１６】リードフレーム４０は薄い金属板をプレス
成形によって形成される。前記支持片４７は支持主片４
６の両側に２本ずつ設けられている。この支持基板（ヘ
ッダ）３の支持構造を側面支持構造と呼称する。なお、
実施形態１のように吊りリードで支持基板を支持する構
造を吊りリード支持構造と呼称する。
【０１１７】本実施形態７ではソースリード５は一本と
なり２端子構成となっている。封止体２の内部に位置す
るソースリード５の先端（内端）部分はワイヤ接続部５
５となるが、このワイヤ接続部５５の幅Ｗは広くなり、
前記実施形態１の場合と同様に直径５００μｍにも及ぶ
太いワイヤ１４が四本並んで接続できる長さになってい
る。たとえば、前記幅Ｗは６．０ｍｍになっている。ま
た、二本のリードの間隔（ピッチ）は、５．０８ｍｍに
なっている。このリード構造はＪＥＤＣ規格に適合す
る。
【０１１８】本実施形態７の半導体装置１は、その製造
方法は前記実施形態１と同じであり、図２９および図３
０に示すように、支持基板３の主面側に前記実施形態１
と同様にパワーＭＯＳＦＥＴが形成されている半導体チ
ップ７を固定した後、半導体チップ７の第２電極（ソー
ス電極）１１とソースリード５のワイヤ接続部５５を４
本の太いＡｌワイヤ１４で接続する。また、半導体チッ
プ７の制御電極（ゲート電極）１２とゲートリード６の
先端部分（ワイヤ接続部）を細いワイヤ１４で接続す
る。なお、本実施形態および以降の各実施形態で、太い
ワイヤはたとえば直径５００μｍ程度のワイヤであり、
細いワイヤは直径１００μｍ程度のワイヤを意味する。
【０１１９】つぎに、図３１に示すように、ヘッダ３の
取付用孔２１から外れる面部分をトランスファモールド
によってモールドして、封止体２で半導体チップ７，ワ
イヤ１４，ソースリード５およびゲートリード６の内端
部分（ワイヤ接続部５５）で封止する。
【０１２０】つぎに、切断，成形処理を行う。すなわ
ち、支持片４７をヘッダ３の付け根部分で切断するとと
もにタイバー４４を切断し、かつソースリード５および
ゲートリード６を外枠４１から切り離し、さらにソース
リード５およびゲートリード６をガルウィング型に成形
することによって図２３および図２４に示すような面実
装型の半導体装置１を製造する。
【０１２１】図３２および図３３はリードを真っ直ぐ延
在させて挿入実装型の半導体装置１としたものである。
このような半導体装置１は、図３４乃至図３６に示す形
態で実装される。これらの図は模式図であり、図３４お
よび図３５は面実装状態の平面図と側面図であり、図３
６は挿入実装状態の側面図である。
【０１２２】面実装では、実装基板５６の配線の接続部
分にあらかじめ設けた半田層を利用して、ヘッダ３の下
面およびソースリード５およびゲートリード６の折り曲
げられた先端の下面が固定される。図３４で示す点線で
囲まれる部分がヘッダやリードが実装基板５６に設けら
れた接続部分５７である。
【０１２３】また、ヘッダ３は取付用孔に挿入される取
付ビス５８によって実装基板５６に固定される。これに
より、半導体チップ７やワイヤ１４で発生した熱はソー
スリード５およびゲートリード６を介して実装基板５６
に放熱されるとともに、ヘッダ３を介して実装基板５６
に放熱される。したがって、効率的な放熱が可能にな
り、半導体装置１の安定動作が確保されることになる。
【０１２４】このような面実装型では、外部端子となる
リードが２端子となることから、実装基板５６の接続部
分５７のパターン、すなわちフットパターンが既存のも
のと同一になり、既存の実装基板５６が使用できる。
【０１２５】挿入実装では、図３６に示すように、ソー
スリード５やゲートリード６のリード部分を実装基板５
６に設けられた挿入穴（図示せず）に挿入させ、かつ半
田５９で固定する。この際、図３６に示すように、ヘッ
ダ３に放熱フィン６０を重ね、ヘッダ３の取付用孔に挿
入した取付ビス５８によってヘッダ３と放熱フィン６０
を螺合して固定する。この構造では、半導体チップ７や
ワイヤ１４で発生した熱はソースリード５およびゲート
リード６を介して実装基板５６に放熱されるとともに、
ヘッダ３，放熱フィン６０を介して大気中に放熱され
る。したがって、効率的な放熱が可能になり、半導体装
置１の安定動作が確保されることになる。
【０１２６】本実施形態７によれば、実施形態１と同様
に４本の太いワイヤ１４によって半導体チップ７で発生
した熱はソースリード５に効率的に伝達され、かつソー
スリード５から実装基板５６に伝達されることになる。
【０１２７】本実施形態７は実施形態１と同様な効果を
有するとともに、吊りリードを設けないことから、ソー
スリード５のワイヤ接続部５５の幅Ｗを長くすることが
でき、太いワイヤの接続が容易になるとともに、ワイヤ
の接続本数をさらに多くすることも可能になる。
【０１２８】（実施形態８）図３７乃至図４１は本発明
の他の実施形態（実施形態８）である半導体装置に係わ
る図である。本実施形態８の半導体装置１は、図３７お
よび図３８に示すように、封止体２の一側面から第２電
極リード（ソースリード）５と制御電極リード（ゲート
リード）６をそれぞれ１本突出させるとともに、支持基
板（ヘッダ）３を第１電極（ドレイン電極）として使用
する構造となり、２端子構成となるものである。
【０１２９】本実施形態８では、図３９の平面図で示す
ように前記実施形態１のリードフレーム４０と同様に吊
りリード支持構造のリードフレーム４０が使用される。
しかし、吊りリード４はモールド後封止体２から突出す
る部分で切断されている。
【０１３０】本実施形態８の半導体装置１は、封止体２
の一側面から突出するリード全体が封止体２の１側に片
寄って配置されている。したがって、半導体装置１を実
装基板に実装する場合、封止体２の位置を偏って実装で
きる効果がある。
【０１３１】本実施形態８の半導体装置の製造に用いる
リードフレーム４０は、実施形態１の場合のリードフレ
ーム４０（図８参照）において、ソースリード５を１本
とした構造である。すなわち、本実施形態８のリードフ
レーム４０は、ソースリード５の内端に連結部を有しな
いが、幅広のワイヤ接続部５５を有する形状になってい
る。また、前記ワイヤ接続部５５の幅Ｗを広くするため
に、吊りリード４は途中でゲートリード６側に一段屈曲
した形状になっている。
【０１３２】ゲートリード６，吊りリード４，ソースリ
ード５と並ぶ３本のリードのピッチは一定となってい
る。たとえば、リードピッチは２．５４ｍｍとなってい
る。このため、ワイヤ接続部５５の幅Ｗは４．５ｍｍに
することができる。ワイヤ接続部５５が大きいことか
ら、図３９に示すように、半導体チップ７のソース電極
１１とワイヤ接続部５５を４本の太いワイヤ１４で接続
できる。したがって、１本当たりに流れるソース電流量
は小さくなり、ソースワイヤでの発熱量を低減できると
ともに、ソースリード５への熱伝達も良好に行えるよう
になる。
【０１３３】半導体装置１の製造方法は前記実施形態１
と同じであり、図３９に示すように、支持基板３の主面
側に前記実施形態１と同様にパワーＭＯＳＦＥＴが形成
されている半導体チップ７を固定した後、半導体チップ
７の第２電極（ソース電極）１１とソースリード５のワ
イヤ接続部５５を４本の太いＡｌワイヤ１４で接続す
る。また、半導体チップ７の制御電極（ゲート電極）１
２とゲートリード６の先端部分（ワイヤ接続部）を細い
ワイヤ１４で接続する。
【０１３４】つぎに、図４０に示すように、ヘッダ３の
取付用孔２１から外れる面部分をトランスファモールド
によってモールドして、封止体２で半導体チップ７，ワ
イヤ１４，ソースリード５およびゲートリード６の内端
部分（ワイヤ接続部５５）で封止する。
【０１３５】つぎに、切断，成形処理を行う。すなわ
ち、連係部４５，タイバー４４を切断除去するとともに
３本のリードを切断し、さらにソースリード５およびゲ
ートリード６をガルウィング型に成形することによって
図３７および図３８に示すような面実装型の半導体装置
１を製造する。前記リード切断において吊りリード４は
封止体２の付け根部分で切断する。一方、３本のリード
を外枠４１の近傍で切断しただけの状態にすることによ
って、図４１に示すように、リードを真っ直ぐ延在させ
る挿入実装型の半導体装置１とすることかできる。この
場合、中央のリード、すなわち、吊りリード４はドレイ
ン（Ｄ）リードとなる。本実施形態８の場合も実施形態
１の場合と同様な効果を得ることができる。
【０１３６】（実施形態９）図４２乃至図４４は本発明
の他の実施形態（実施形態９）である半導体装置に係わ
る図である。本実施形態９の半導体装置１は、図４２に
示すように、封止体２の一側面から３本のソースリード
５と１本のゲートリード６を突出させた面実装型となっ
ている。本実施形態９の半導体装置１は実施形態７と同
様に、図４３に示すように、支持基板３両側を支持片４
７で支持する側面支持構造のリードフレーム４０を用い
て製造する。
【０１３７】図４３に示すように、このリードフレーム
４０はタイバー４４から支持基板３に向かって１本のゲ
ートリード６と、３本のソースリード５が延在するパタ
ーンになっている。また、ソースリード５の先端は連結
部２０によって連結された構造になっている。この連結
部２０はワイヤ接続部５５を構成し、換言するならば、
ワイヤ接続部５５から複数のリードを延在する形状にな
っている。前記ワイヤ接続部５５の幅は側面支持構造が
採用されていることから大きくでき、たとえば６．５ｍ
ｍと大きくとることができる。
【０１３８】ワイヤ接続部５５が大きいことから、図４
３に示すように、半導体チップ７のソース電極１１とワ
イヤ接続部５５を４本の太いワイヤ１４で接続できる。
したがって、１本当たりに流れるソース電流量は小さく
なり、ソースワイヤでの発熱量を低減できる。また、ソ
ースリード５も３本になることからソースリードを介し
ての熱伝導性能が高くなり、実装基板に実装された状態
では熱放散性が高くなり、半導体装置１の安定動作が確
保できる。
【０１３９】半導体装置１の製造方法は前記実施形態７
と同じであり、図４３に示すように、支持基板３の主面
側に半導体チップ７を固定し、その後、半導体チップ７
のソース電極１１とソースリード５のワイヤ接続部５５
を４本の太いＡｌワイヤ１４で接続するとともに、半導
体チップ７のゲート電極１２とゲートリード６の先端部
分を細いワイヤ１４で接続する。
【０１４０】その後、図示はしないがヘッダ３の取付用
孔２１から外れる面部分をトランスファモールドによっ
てモールドして、封止体２で半導体チップ７，ワイヤ１
４，ソースリード５およびゲートリード６のワイヤ接続
部５５等を封止し、ついでリードフレーム部分に対して
切断，成形処理を行って図４２に示すような半導体装置
１を製造する。一方、４本のリードを外枠４１の近傍で
切断しただけの状態にすることによって、図４４に示す
ように、リードを真っ直ぐ延在させる挿入実装型の半導
体装置１とすることかできる。本実施形態９の場合も実
施形態１の場合と同様な効果を得ることができる。
【０１４１】（実施形態１０）図４５乃至図４７は本発
明の他の実施形態（実施形態１０）である半導体装置に
係わる図である。本実施形態１０の半導体装置１は、図
４５に示すように、封止体２の一側面から３本のソース
リード５と１本のゲートリード６を突出させた面実装型
となっている。本実施形態１０では、図４６の平面図で
示すように前記実施形態１のリードフレーム４０と同様
に吊りリード支持構造のリードフレーム４０が使用され
る。しかし、吊りリード４は、図４５に示すようにモー
ルド後封止体２から突出する部分で切断されている。
【０１４２】本実施形態１０の半導体装置１に使用され
るリードフレーム４０は、図４６に示すように、タイバ
ー４４から支持基板３に向かって１本のゲートリード６
と、１本の吊りリード４と、３本のソースリード５が延
在するパターンになっている。なお、リードピッチは一
定でなく不等ピッチになっている。
【０１４３】また、ソースリード５の先端は連結部２０
によって連結された構造になっている。この連結部２０
はワイヤ接続部５５を構成し、換言するならば、ワイヤ
接続部５５から複数のリードを延在する形状になってい
る。前記ワイヤ接続部５５の幅は、たとえば５．８ｍｍ
と大きくとることができる。
【０１４４】半導体装置１の製造方法は前記実施形態８
と同じである。リード切断時、４本のリード（ソースリ
ード５およびゲートリード６）を外枠４１の近傍で切断
するだけでリード成形を行わないことによって、図４７
示すような挿入実装型の半導体装置１とすることかでき
る。本実施形態１０の場合も実施形態１の場合と同様な
効果を得ることができ、封止体の熱損傷を防止でき、か
つ半導体装置１の安定動作が確保される。
【０１４５】（実施形態１１）図４８乃至図５０は本発
明の他の実施形態（実施形態１１）である半導体装置に
係わる図である。本実施形態１１は実施形態１０におい
て、リードピッチが一定である点、吊りリード４をドレ
インリードとして使用してある点で異なる。すなわち、
図４８は面実装型の半導体装置１であり、図５０は挿入
実装型の半導体装置１である。面実装型の半導体装置１
において、吊りリード４を封止体２の付け根部分で切断
して使用することも可能である。
【０１４６】図４９は本実施形態１１で使用するリード
フレーム４０である。本実施形態では半導体チップ７の
固定，ワイヤ１４の接続およびモールドが終了した後、
吊りリード４は封止体２の近傍（付け根）部分で切断す
ることなくリードとして使用するようにする。本実施形
態１０の場合も実施形態１の場合と同様な効果を得るこ
とができ、封止体の熱損傷を防止でき、かつ半導体装置
１の安定動作が確保される。
【０１４７】（実施形態１２）図５１乃至図５３は本発
明の他の実施形態（実施形態１２）である半導体装置に
係わる図である。本実施形態１２の半導体装置１は、図
５１に示すように、封止体２の一側面から１本の幅広の
ソースリード５と１本のゲートリード６を突出させた面
実装型となっている。
【０１４８】本実施形態１２の半導体装置１は実施形態
７と同様に、図５２に示すように、支持基板３両側を支
持片４７で支持する側面支持構造のリードフレーム４０
を用いて製造する。
【０１４９】図５２に示すように、このリードフレーム
４０はタイバー４４から支持基板３に向かって１本のゲ
ートリード６と、１本の幅広のソースリード５が延在す
るパターンになっている。また、ソースリード５の先端
のワイヤ接続部５５はさらに幅広になっている。また、
ソースリード５の途中には実施形態４と同様に幅広のソ
ースリード５を曲げやすいようにするため折曲均等用孔
５１が設けられている。
【０１５０】このリードフレーム４０では、側面支持構
造となることからソースリード５のワイヤ接続部５５の
幅Ｗを一層長くすることができる。たとえば、幅Ｗを
７．０ｍｍと長くすることができる。半導体装置１の製
造方法は前記実施形態７と同じである。
【０１５１】一方、４本のリードを外枠４１の近傍で切
断しただけの状態にすることによって、図５３に示すよ
うな挿入実装型の半導体装置１とすることかできる。こ
の場合、幅広のソースリード５の先端を挿入実装用にす
る必要がある。この挿入実装部分はリードフレーム４０
のタイバー４４から外側に延在するアウターリード部分
をそのまま使用すればよい。すなわち、インナーリード
部分は幅広とし、アウターリード部分は従来のリードパ
ターンとしておけばよい。
【０１５２】本実施形態１２の場合も実施形態１の場合
と同様な効果を得ることができる。また、ソースリード
５のワイヤ接続部５５の幅Ｗを大きくすることができる
ことから、ワイヤボンディング時にリードフレームを押
さえるリードフレーム押さえの押さえ部分のリードとの
接触面積を大きくできるため、ワイヤ接続部５５の両端
部分を強く押さえることができ、超音波ボンディング性
能を高くでき、ワイヤのボンディング強度の向上を図る
ことができる。
【０１５３】つぎに、支持基板を封止体の近傍で切断し
た構造の半導体装置について実施形態１３〜実施形態１
９を用いて説明する。これらの実施形態はその多くは前
記各実施形態で説明した構造が取り入れられた構造であ
る。これら半導体装置の製造においては前記各実施形態
で使用されるリードフレームが使用され、その製造にお
いてモールド後、支持基板を封止体の近傍で切断するこ
とによって製造される。
【０１５４】支持基板を封止体の近傍で切断した構造
は、封止体から数ｍｍ程度以下支持基板が張り出すもの
であり、ＪＥＤＥＣ規格のＴＯ−２６２ＡＡ，ＴＯ−２
６３ＡＢ，ＴＯ−２６８ＡＡ等に対応できるものであ
る。また、リードフレームの図においては、支持基板部
分とこの支持基板に向かって延在するリードの先端部分
を簡略的に示すものである。また、ソースリードのワイ
ヤ接続部には図示はしないが、太いワイヤが４本並んで
接続されるものである。
【０１５５】（実施形態１３）本実施形態１３は図５４
に示すように、封止体２の一側面からゲートリード６と
ソースリード５を１本づつ突出させた面実装型の半導体
装置１である。本実施形態１３では吊りリード４とゲー
トリード６の間隔よりも吊りリード４とソースリード５
の間隔が広くなっている。この構造では３端子リードピ
ッチ規格（ＪＥＤＥＣ規格）が適用できる。本実施形態
１３でも４本ソースワイヤであることからソースワイヤ
部分での発熱による樹脂からなる封止体の劣化が起き難
くなるとともに、熱伝達性がよいことから半導体装置の
安定動作が確保できる。
【０１５６】（実施形態１４）図５６は本発明の他の実
施形態（実施形態１４）である半導体装置の平面図、図
５７は半導体装置の製造に用いるリードフレームの一部
を示す平面図である。本実施形態１４ではソースリード
５が２本となるものであるが、封止体２の内部において
各ソースリード５は幅広のワイヤ接続部５５を有する
が、これら二つのワイヤ接続部５５は途切れた構造にな
っている。ソースリードがさらに多い数であってもよ
い。この場合、各ソースリード５は単一のワイヤ接続部
５５に連なる構造であってもよく、また一つのワイヤ接
続部５５から複数のソースリード５が延在する構造でも
よい。本実施形態１４でも４本ソースワイヤであること
からソースワイヤ部分での発熱による樹脂からなる封止
体の劣化が起き難くなるとともに、熱伝達性がよいこと
から半導体装置の安定動作が確保できる。
【０１５７】（実施形態１５）図５８は本発明の他の実
施形態（実施形態１５）である半導体装置の平面図、図
５９は半導体装置の製造に用いるリードフレームの一部
を示す平面図である。本実施形態１５ではソースリード
５が幅広になっている。したがって、ソースリード５を
介しての熱伝導性能が格段に高くなる。本実施形態１５
でも４本ソースワイヤであることからソースワイヤ部分
での発熱による樹脂からなる封止体の劣化が起き難くな
るとともに、幅広ソースリードによるためさらに熱伝達
性がよくなり半導体装置の安定動作が確保できる。
【０１５８】（実施形態１６）図６０は本発明の他の実
施形態（実施形態１６）である半導体装置の平面図、図
６１は半導体装置の製造に用いるリードフレームの一部
を示す平面図である。本実施形態１６は実施形態８と同
様に、封止体２の一側面から突出するリード全体が封止
体２の１側に片寄って配置されている。したがって、半
導体装置１を実装基板に実装する場合、封止体２の位置
を偏って実装できる効果がある。
【０１５９】一方、図６２に示すように、半導体装置の
製造時、吊りリード４を切断除去せずにドレインリード
とする挿入型の半導体装置にすることもできる。また、
面実装型でも吊りリード４をガルウィング型に成形して
ドレインリードとしても使用できる。本実施形態１６で
も４本ソースワイヤであることからソースワイヤ部分で
の発熱による樹脂からなる封止体の劣化が起き難くなる
とともに、熱伝達性がよいことから半導体装置の安定動
作が確保できる。また、この構造では３端子リードピッ
チ規格（ＪＥＤＥＣ規格）が適用できる。
【０１６０】（実施形態１７）図６３は本発明の他の実
施形態（実施形態１７）である半導体装置の平面図、図
６４は半導体装置の製造におけるワイヤボンディング後
のリードフレームの平面図である。本実施形態１７で
は、ソースリード５を中央に配置してある。この結果、
図６４に示すように、ソースリード５のワイヤ接続部５
５と半導体チップ７のソース電極１１とを接続する太い
ワイヤ１４を短くすることができ、ソースワイヤの抵抗
低減が図れる。本実施形態１７でも４本ソースワイヤで
あることからソースワイヤ部分での発熱による樹脂から
なる封止体の劣化が起き難くなるとともに、熱伝達性が
よいことから半導体装置の安定動作が確保できる。
【０１６１】（実施形態１８）図６５は本発明の他の実
施形態（実施形態１８）である半導体装置の平面図、図
６６は半導体装置の製造に用いるリードフレームの一部
を示す平面図である。本実施形態１８では、ソースリー
ド５のワイヤ接続部およびゲートリード６のワイヤ接続
部５５の端を封止体２よりも０．５〜０．７ｍｍと僅か
に突出させるようにしてある。
【０１６２】図６６に示すように、ワイヤボンディング
時、ゲートリード６のワイヤ接続部の端およびソースリ
ード５のワイヤ接続部５５の端を、二点鎖線で示す形状
のリードフレーム押さえ７０で押さえて超音波を掛けな
がら行うワイヤボンディングにおいて、リードフレーム
押さえ７０のリードとの接触面積を大きくできるため、
ワイヤ接続部５５の両端部分を強く押さえることがで
き、超音波ボンディング性能を高くでき、ワイヤのボン
ディング強度の向上を図ることができる。これによりワ
イヤボンディングの強度の向上，歩留りの向上および信
頼性の向上が図れる。本実施形態１８でも４本ソースワ
イヤであることからソースワイヤ部分での発熱による樹
脂からなる封止体の劣化が起き難くなるとともに、熱伝
達性がよいことから半導体装置の安定動作が確保でき
る。
【０１６３】（実施形態１９）図６７は本発明の他の実
施形態（実施形態１９）である半導体装置の平面図、図
６８は半導体装置の製造に用いるリードフレームの一部
を示す平面図である。本実施形態１９は支持基板３に取
付用孔２１を有する実施形態９に対応するものであり、
ソースリード５が３本の半導体装置１である。本実施形
態１９でも４本ソースワイヤであることからソースワイ
ヤ部分での発熱による樹脂からなる封止体の劣化が起き
難くなるとともに、熱伝達性がよいことから半導体装置
の安定動作が確保できる。
【０１６４】（実施形態２０）図６９は本発明の他の実
施形態（実施形態２０）である半導体装置の平面図であ
る。本実施形態２０は実施形態７において、パワーバイ
ポーラトランジスタが組み込まれた半導体チップ７を支
持基板３に固定した半導体装置１であり、封止体２の一
側面から突出するリードはベース（Ｂ）リード７１と、
エミッタ（Ｅ）リード７２となる。支持基板３はコレク
タ（Ｃ）端子として使用される。本実施形態２０でも４
本エミッタワイヤであることからエミッタワイヤ部分で
の発熱による樹脂からなる封止体の劣化が起き難くなる
とともに、熱伝達性がよいことから半導体装置の安定動
作が確保できる。
【０１６５】（実施形態２１）図７０は本発明の他の実
施形態（実施形態２１）である半導体装置の平面図であ
る。本実施形態２１は実施形態７において、ＩＧＢＴが
組み込まれた半導体チップ７を支持基板３に固定した半
導体装置１であり、封止体２の一側面から突出するリー
ドはゲートリード６と、エミッタ（Ｅ）リード７２とな
る。支持基板３はコレクタ（Ｃ）端子として使用され
る。本実施形態２１でも４本エミッタワイヤであること
からエミッタワイヤ部分での発熱による樹脂からなる封
止体の劣化が起き難くなるとともに、熱伝達性がよいこ
とから半導体装置の安定動作が確保できる。
【０１６６】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【０１６７】本発明の半導体装置は面実装構造としてま
たは挿入実装構造で各種の電子装置に組み込むことがで
き、たとえば、低電圧動作が要求される携帯機器やノー
トパソコン等の電源等、低熱抵抗が要求されるレーザビ
ームプリンタ等の電源等、１００〜１２０Ａ等と大電流
が要求される自動車電装機器等の電源に使用できる。本
発明は少なくともＴＯ−２２０構造の半導体装置には適
用できる。
【０１６８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）第２電極リード（ソースリード）は２本となり、
伝熱断面積の増大により、実装基板への伝熱量を増大さ
せることができるため伝熱効果が高くなり、パワーＭＯ
ＳＦＥＴ，パワーバイポーラトランジスタ，ＩＧＢＴ等
トランジスタの安定動作が達成できる。 （２）２本のソースリードは封止体の内部において長い
連結部で連なり、この連結部には４本の太いＡｌのワイ
ヤ（直径５００μｍ）が接続されることから、ドレイン
電流が従来に比較して大幅に増大（１００Ａ）しても、
損失出力が小さくでき、発熱量を小さく抑えることがで
きるため、封止体を構成する樹脂の劣化の発生を抑える
ことができ、パワーＭＯＳＦＥＴの長寿命化が達成でき
る。 （３）前記ワイヤで発生した熱や半導体チップで発生し
た熱は、４本の太いワイヤを介し、かつ伝熱効果が高く
なる２本構成のソースリードを通って実装基板に伝達さ
れるため、効果的な放熱が達成できる。 （４）第２電極リードが幅広のものではさらに放熱性能
が高くなり、トランジスタの安定動作が確保できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体装置を示す模式的斜視図である。
【図２】本実施形態１の半導体装置の断面図である。
【図３】本実施形態１の半導体装置に組み込まれる半導
体チップの模式的平面図である。
【図４】前記半導体チップの模式的断面図である。
【図５】前記半導体チップに組み込まれたパワーＭＯＳ
ＦＥＴの特性を示すグラフである。
【図６】前記半導体チップに組み込まれたパワーＭＯＳ
ＦＥＴの特性を示すグラフである。
【図７】本実施形態１の半導体装置の製造方法を示すフ
ローチャートである。
【図８】本実施形態１の半導体装置の製造に使用するリ
ードフレームの平面図である。
【図９】本実施形態１の半導体装置の製造においてヘッ
ダにチップが固定された状態のリードフレームの一部の
模式的平面図である。
【図１０】本実施形態１の半導体装置の製造においてワ
イヤボンディングが終了したリードフレームの一部の模
式的平面図である。
【図１１】本実施形態１の半導体装置の製造においてモ
ールドが終了したリードフレームを示す模式的平面図で
ある。
【図１２】本実施形態１の半導体装置の製造においてリ
ード切断とリード成形が終了した半導体装置の模式的平
面図である。
【図１３】本実施形態１の半導体装置の製造においてリ
ード表面に半田がメッキされた完成状態の半導体装置の
模式的平面図である。
【図１４】本実施形態１の半導体装置の変形例である挿
入実装型の半導体装置の平面図である。
【図１５】本実施形態１の半導体装置が組み込まれる電
子装置の電源回路図である。
【図１６】本発明の他の実施形態（実施形態２）である
半導体装置を示す平面図である。
【図１７】本発明の他の実施形態（実施形態３）である
半導体装置を示す模式的斜視図である。
【図１８】本実施形態３の半導体装置の平面図である。
【図１９】本実施形態３の半導体装置の製造に用いるリ
ードフレームの平面図である。
【図２０】本発明の他の実施形態（実施形態４）である
半導体装置を示す平面図である。
【図２１】本発明の他の実施形態（実施形態５）である
半導体装置を示す模式的斜視図である。
【図２２】本発明の他の実施形態（実施形態６）である
半導体装置を示す模式的斜視図である。
【図２３】本発明の他の実施形態（実施形態７）である
半導体装置の平面図である。
【図２４】本実施形態７の半導体装置の側面図である。
【図２５】本実施形態７の半導体装置の製造に用いるリ
ードフレームの平面図である。
【図２６】本実施形態７の半導体装置の製造に用いるリ
ードフレームの側面図である。
【図２７】図２５のＡ−Ａ線に沿う断面図である。
【図２８】図２５のＢ−Ｂ線に沿う断面図である。
【図２９】本実施形態７の半導体装置の製造におけるワ
イヤボンディング後のリードフレームの平面図である。
【図３０】本実施形態７の半導体装置の製造におけるワ
イヤボンディング後のリードフレームの断面図である。
【図３１】本実施形態７の半導体装置の製造におけるモ
ールド後のリードフレームの平面図である。
【図３２】本実施形態７の変形例である挿入型の半導体
装置の平面図である。
【図３３】本実施形態７の変形例である挿入実装型の半
導体装置の側面図である。
【図３４】本実施形態７の面実装型半導体装置の実装状
態を示す模式的平面図である。
【図３５】本実施形態７の面実装型半導体装置の実装状
態を示す模式的側面図である。
【図３６】本実施形態７の面実装型半導体装置の実装状
態を示す模式的側面図である。
【図３７】本発明の他の実施形態（実施形態８）である
半導体装置の平面図である。
【図３８】本実施形態７の半導体装置の側面図である。
【図３９】本実施形態８の半導体装置の製造におけるワ
イヤボンディング後のリードフレームの断面図である。
【図４０】本実施形態８の半導体装置の製造におけるモ
ールド後のリードフレームの平面図である。
【図４１】本実施形態８の変形例である挿入型の半導体
装置の平面図である。
【図４２】本発明の他の実施形態（実施形態９）である
半導体装置の平面図である。
【図４３】本実施形態９の半導体装置の製造におけるワ
イヤボンディング後のリードフレームの平面図である。
【図４４】本実施形態９の変形例である挿入型の半導体
装置の平面図である。
【図４５】本発明の他の実施形態（実施形態１０）であ
る半導体装置の平面図である。
【図４６】本実施形態１０の半導体装置の製造における
ワイヤボンディング後のリードフレームの平面図であ
る。
【図４７】本実施形態１０の変形例である挿入型の半導
体装置の平面図である。
【図４８】本発明の他の実施形態（実施形態１１）であ
る半導体装置の平面図である。
【図４９】本実施形態１１の半導体装置の製造における
ワイヤボンディング後のリードフレームの平面図であ
る。
【図５０】本実施形態１１の変形例である挿入型の半導
体装置の平面図である。
【図５１】本発明の他の実施形態（実施形態１２）であ
る半導体装置の平面図である。
【図５２】本実施形態１２の半導体装置の製造における
ワイヤボンディング後のリードフレームの平面図であ
る。
【図５３】本実施形態１２の変形例である挿入型の半導
体装置の平面図である。
【図５４】本発明の他の実施形態（実施形態１３）であ
る半導体装置の平面図である。
【図５５】本実施形態１３の半導体装置の製造に用いる
リードフレームの一部を示す平面図である。
【図５６】本発明の他の実施形態（実施形態１４）であ
る半導体装置の平面図である。
【図５７】本実施形態１４の半導体装置の製造に用いる
リードフレームの一部を示す平面図である。
【図５８】本発明の他の実施形態（実施形態１５）であ
る半導体装置の平面図である。
【図５９】本実施形態１５の半導体装置の製造に用いる
リードフレームの一部を示す平面図である。
【図６０】本発明の他の実施形態（実施形態１６）であ
る半導体装置の平面図である。
【図６１】本実施形態１６の半導体装置の製造に用いる
リードフレームの一部を示す平面図である。
【図６２】本実施形態１６の変形例である挿入型の半導
体装置の平面図である。
【図６３】本発明の他の実施形態（実施形態１７）であ
る半導体装置の平面図である。
【図６４】本実施形態１７の半導体装置の製造における
ワイヤボンディング後のリードフレームの平面図であ
る。
【図６５】本発明の他の実施形態（実施形態１８）であ
る半導体装置の平面図である。
【図６６】本実施形態１８の半導体装置の製造に用いる
リードフレームの一部を示す平面図である。
【図６７】本発明の他の実施形態（実施形態１９）であ
る半導体装置の平面図である。
【図６８】本実施形態１９の半導体装置の製造に用いる
リードフレームの一部を示す平面図である。
【図６９】本発明の他の実施形態（実施形態２０）であ
る半導体装置の平面図である。
【図７０】本発明の他の実施形態（実施形態２１）であ
る半導体装置の平面図である。
【符号の説明】
１…半導体装置、２…封止体（パッケージ）、３…支持
基板（ヘッダ）、４…吊りリード、５…第２電極リード
（ソースリード）、６…制御電極リード（ゲートリー
ド）、７…半導体チップ、１０…第１電極（ドレイン電
極）、１１…第２電極（ソース電極）、１２…制御電極
（ゲート電極）、１３…接合材、１４…ワイヤ、２０…
連結部、２１…取付用孔、３０…ゲート電極、３１…層
間絶縁膜、３２…保護膜、４０…リードフレーム、４１
…外枠、４２…リード、４３…ワイヤパッド、４４…タ
イバー、４５…連係部、４６…支持主片、４７…支持
片、５０…挿入部、５１…折曲均等用孔、５２…ビス取
り付け穴、５５…ワイヤ接続部、５６…実装基板、５７
…接続部分、５８…取付ビス、５９…半田、６０…放熱
フィン、７０…リードフレーム押さえ、７１…ベース
（Ｂ）リード、７２…エミッタ（Ｅ）リード。

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性樹脂からなる封止体と、前記封止
    体によって少なくとも一部が被われ下面が前記封止体か
    ら露出しかつ第１電極になる金属製の支持基板と、前記
    支持基板に連なり前記封止体の一側面から突出する吊り
    リードと、前記封止体の前記一側面から並んで突出する
    第２電極になる第２電極リードおよび制御電極になる制
    御電極リードと、前記封止体に被われるとともに下面に
    第１電極を有し上面に第２電極と制御電極を有し下面が
    導電性の接合材を介して前記支持基板に固定される半導
    体チップと、前記封止体内に位置し前記第２電極と前記
    第２電極リードおよび前記制御電極と前記制御電極リー
    ドを電気的に接続するワイヤとを有する半導体装置であ
    って、前記第２電極リードは並んだ複数本のリードで構
    成され、かつこれらのリードの先端は前記封止体の内部
    において１本の連結部に連結され、前記連結部と前記半
    導体チップの第２電極は並んだ複数のワイヤで接続され
    ていることを特徴とする半導体装置。
  2. 【請求項２】 絶縁性樹脂からなる封止体と、前記封止
    体によって少なくとも一部が被われ下面が前記封止体か
    ら露出しかつ第１電極になる金属製の支持基板と、前記
    封止体の前記一側面から並んで突出する第２電極になる
    第２電極リードおよび制御電極になる制御電極リード
    と、前記封止体に被われるとともに下面に第１電極を有
    し上面に第２電極と制御電極を有し下面が導電性の接合
    材を介して前記支持基板に固定される半導体チップと、
    前記封止体内に位置し前記第２電極と前記第２電極リー
    ドおよび前記制御電極と前記制御電極リードを電気的に
    接続するワイヤとを有する半導体装置であって、前記第
    ２電極リードはワイヤが接続されるワイヤ接続部の幅が
    前記制御電極リードのワイヤ接続部の幅よりも広くなる
    とともにワイヤ接続部から複数のリードを平行に延在さ
    せた構造になっていることを特徴とする半導体装置。
  3. 【請求項３】 前記連結部または前記ワイヤ接続部はそ
    れぞれ分断されて電気的に独立した複数の導体部で構成
    されているとともに、各導体部からは少なくとも１本の
    前記リードが延在していることを特徴とする請求項１ま
    たは請求項２に記載の半導体装置。
  4. 【請求項４】 前記複数本のリードで構成される第２電
    極リードは前記封止体から外れた部分で前記各リードは
    相互に連結片で連結されて幅広構造になっていることを
    特徴とする請求項１乃至請求項３のいずれか１項に記載
    の半導体装置。
  5. 【請求項５】 絶縁性樹脂からなる封止体と、前記封止
    体によって少なくとも一部が被われ下面が前記封止体か
    ら露出しかつ第１電極になる金属製の支持基板と、前記
    支持基板に連なり前記封止体の一側面から突出する吊り
    リードと、前記封止体の前記一側面から並んで突出する
    第２電極になる第２電極リードおよび制御電極になる制
    御電極リードと、前記封止体に被われるとともに下面に
    第１電極を有し上面に第２電極と制御電極を有し下面が
    導電性の接合材を介して前記支持基板に固定される半導
    体チップと、前記封止体内に位置し前記第２電極と前記
    第２電極リードおよび前記制御電極と前記制御電極リー
    ドを電気的に接続するワイヤとを有し、少なくとも前記
    第２電極リードのワイヤが接続されるワイヤ接続部の幅
    が前記制御電極リードのワイヤ接続部の幅よりも広くな
    っていることを特徴とする半導体装置。
  6. 【請求項６】 絶縁性樹脂からなる封止体と、前記封止
    体によって少なくとも一部が被われ下面が前記封止体か
    ら露出しかつ第１電極になる金属製の支持基板と、前記
    封止体の前記一側面から並んで突出する第２電極になる
    第２電極リードおよび制御電極になる制御電極リード
    と、前記封止体に被われるとともに下面に第１電極を有
    し上面に第２電極と制御電極を有し下面が導電性の接合
    材を介して前記支持基板に固定される半導体チップと、
    前記封止体内に位置し前記第２電極と前記第２電極リー
    ドおよび前記制御電極と前記制御電極リードを電気的に
    接続するワイヤとを有し、前記第２電極リードのワイヤ
    が接続されるワイヤ接続部の幅が前記制御電極リードの
    ワイヤ接続部の幅よりも広くなっていることを特徴とす
    る半導体装置。
  7. 【請求項７】 前記第２電極リードの幅は前記制御電極
    リードの幅よりも幅広になっていることを特徴とする請
    求項５または請求項６に記載の半導体装置。
  8. 【請求項８】 前記吊りリードは前記封止体の近傍で切
    断されて使用されないリード、または第１電極用のリー
    ドとして使用できる面実装構造または挿入実装構造にな
    っていることを特徴とする請求項１，請求項３乃至請求
    項５，請求項７のいずれか１項に記載の半導体装置。
  9. 【請求項９】 前記第２電極リードおよび前記制御電極
    リードの連結部またはワイヤ接続部の端が前記封止体の
    側面に露出または突出していることを特徴とする請求項
    １乃至請求項８のいずれか１項に記載の半導体装置。
  10. 【請求項１０】 前記封止体の一側面から突出する制御
    電極リードおよび第２電極リードは真っ直ぐ延在して挿
    入実装構造になり、かつ前記第２電極リードが幅広構造
    のものではリード先端には突出する挿入実装用の挿入部
    が形成されていることを特徴とする請求項１乃至請求項
    ９のいずれか１項に記載の半導体装置。
  11. 【請求項１１】 前記封止体の一側面から突出する制御
    電極リードおよび第２電極リードは途中で屈曲して面実
    装構造になっていることを特徴とする請求項１乃至請求
    項１０のいずれか１項に記載の半導体装置。
  12. 【請求項１２】 前記第２電極リードが幅広構造のもの
    では、前記第２電極リードの実装部分にはビス取り付け
    穴が設けられていることを特徴とする請求項５乃至請求
    項９または請求項１１のいずれか１項に記載の半導体装
    置。
  13. 【請求項１３】 前記第２電極リードが幅広構造のもの
    では、リード先端には挿入実装用の突出する挿入部が形
    成され面実装または挿入実装で使用できる構造になって
    いることを特徴とする請求項５乃至９，請求項１１また
    は請求項１２のいずれか１項に記載の半導体装置。
  14. 【請求項１４】 前記第２電極リードが幅広構造のもの
    でリードが屈曲される構造では前記リードの屈曲成形の
    均等化を図るように前記第２電極リードの屈曲部分には
    １乃至複数の折曲均等用孔が設けられていることを特徴
    とする請求項１１乃至請求項１２のいずれか１項に記載
    の半導体装置。
  15. 【請求項１５】 前記各リードの間隔が一定であること
    を特徴とする請求項１乃至請求項１４のいずれか１項に
    記載の半導体装置。
  16. 【請求項１６】 前記各リードの間隔は少なくとも一部
    で異なっていることを特徴とする請求項１乃至請求項１
    ４のいずれか１項に記載の半導体装置。
  17. 【請求項１７】 前記第２電極リードは中央または中央
    寄りに位置していることを特徴とする請求項１乃至請求
    項１６のいずれか１項に記載の半導体装置。
  18. 【請求項１８】 前記リード全体は前記封止体の一側寄
    りに偏って配置されていることを特徴とする請求項１乃
    至請求項１７のいずれか１項に記載の半導体装置。
  19. 【請求項１９】 前記支持基板の前記封止体から突出し
    た部分には取付用孔が設けられていることを特徴とする
    請求項１乃至請求項１８のいずれか１項に記載の半導体
    装置。
  20. 【請求項２０】 前記支持基板の前記封止体から突出す
    る部分は数ｍｍ程度であることを特徴とする請求項１乃
    至請求項１９のいずれか１項に記載の半導体装置。
  21. 【請求項２１】 前記ワイヤはＡｌワイヤからなり、前
    記第２電極リードと第２電極とを接続するワイヤの本数
    は３本以上になっていることを特徴とする請求項１乃至
    請求項２０のいずれか１項に記載の半導体装置。
  22. 【請求項２２】 前記半導体チップには第１電極，第２
    電極，制御電極をそれぞれ電極とするパワーＭＯＳＦＥ
    Ｔ，パワーバイポーラトランジスタ，ＩＧＢＴのうちの
    いずれかのトランジスタを有することを特徴とする請求
    項１乃至請求項２１のいずれか１項に記載の半導体装
    置。
  23. 【請求項２３】 パターニングされかつ一部で１段屈曲
    させた一枚の金属板からなり、第１電極を構成するとと
    もに半導体チップが固定される支持基板と、前記支持基
    板を先端に支持する吊りリードと、前記吊りリードと並
    んで延在する第２電極リードおよび制御電極リードを有
    するリードフレームを用意する工程と、下面に第１電極
    を有し上面に第２電極と制御電極を有する半導体チップ
    を用意する工程と、前記半導体チップをその第１電極部
    分で導電性の接合材を介して前記支持基板上に固定する
    工程と、前記半導体チップの第２電極と前記第２電極リ
    ードのワイヤ接続部をおよび前記半導体チップの制御電
    極と前記制御電極リードのワイヤ接続部を導電性のワイ
    ヤで接続する工程と、前記半導体チップ，前記接続手
    段，第２電極リードおよび制御電極リードの一部を絶縁
    性樹脂でモールドして封止体で被う工程と、前記リード
    フレームの不要部分を切断除去するとともにリードを挿
    入実装構造または面実装構造に形成する工程とを有する
    半導体装置の製造方法であって、前記第２電極リードを
    制御電極リードの幅よりも広い幅広構造または前記封止
    体内部において連結部で連なる複数本のリードで構成し
    ておき、その後前記半導体チップを前記支持基板上に固
    定し、その後前記半導体チップの第２電極と前記幅広構
    造の第２電極リードの先端または前記第２電極と前記連
    結部を複数本のワイヤで接続することを特徴とする半導
    体装置の製造方法。
  24. 【請求項２４】 少なくとも前記第２電極リードのワイ
    ヤ接続部の幅が前記制御電極リードのワイヤ接続部の幅
    よりも広いリードとなるように前記第２電極リードを形
    成しておくことを特徴とする請求項２３に記載の半導体
    装置の製造方法。
  25. 【請求項２５】 パターニングされかつ一部で１段屈曲
    させた一枚の金属板からなり、第１電極を構成するとと
    もに半導体チップが固定される支持基板と、前記支持基
    板の一端面側に向かって並んで延在する第２電極リード
    および制御電極リードと、前記支持基板の一端面と交差
    する両側面部分で前記支持基板を先端に支持する吊りリ
    ードを有するリードフレームを用意する工程と、下面に
    第１電極を有し上面に第２電極と制御電極を有する半導
    体チップを用意する工程と、前記半導体チップをその第
    １電極部分で導電性の接合材を介して前記支持基板上に
    固定する工程と、前記半導体チップの第２電極と前記第
    ２電極リードおよび前記制御電極と前記制御電極リード
    を導電性のワイヤで接続する工程と、前記半導体チッ
    プ，前記接続手段，第２電極リードおよび制御電極リー
    ドの一部を絶縁性樹脂でモールドして封止体で被う工程
    と、前記リードフレームの不要部分を切断除去するとと
    もにリードを挿入実装構造または面実装構造に形成する
    工程とを有する半導体装置の製造方法であって、前記第
    ２電極リードを制御電極リードの幅よりも広い幅広構造
    または前記第２電極リードのワイヤ接続部の幅が前記制
    御電極リードのワイヤ接続部の幅よりも広いリードもし
    くは前記ワイヤ接続部から延在する複数本のリードで構
    成しておき、その後前記半導体チップを前記支持基板上
    に固定し、その後前記半導体チップの第２電極と前記幅
    広構造の第２電極リードの先端または前記第２電極と前
    記連結部を複数本のワイヤで接続することを特徴とする
    半導体装置の製造方法。
  26. 【請求項２６】 前記ワイヤ接続部をそれぞれ電気的に
    分断した複数の導体部で形成しておくとともに、前記各
    導体部をいずれかのリードに繋がるように形成すること
    を特徴とする請求項２３乃至請求項２５のいずれか１項
    に記載の半導体装置の製造方法。
  27. 【請求項２７】 前記第２電極リードおよび前記制御電
    極リードの連結部またはワイヤ接続部の端を前記封止体
    の側面に露出または突出するように形成することを特徴
    とする請求項２３乃至請求項２６のいずれか１項に記載
    の半導体装置の製造方法。
  28. 【請求項２８】 前記リードフレームは前記第２電極リ
    ードを相互に平行に延在する複数本のリードで形成して
    おくとともに、前記封止体から外れた部分でリード相互
    が連結片で連結されるように形成しておくことを特徴と
    する請求項２３乃至請求項２７のいずれか１項に記載の
    半導体装置の製造方法。
  29. 【請求項２９】 前記リードフレームは前記第２電極リ
    ードを前記制御電極リードの幅よりも広く形成しておく
    とともに、リード屈曲部分には１乃至複数の折曲均等用
    孔を設けておくことを特徴とする請求項２３乃至請求項
    ２８のいずれか１項に記載の半導体装置の製造方法。
  30. 【請求項３０】 前記吊りリードは前記封止体の近傍で
    切断、または第１電極用のリードとして使用できる面実
    装構造または挿入実装構造に形成することを特徴とする
    請求項２３乃至請求項２９のいずれか１項に記載の半導
    体装置の製造方法。
  31. 【請求項３１】 前記第１電極，第２電極，制御電極を
    それぞれ電極とするパワーＭＯＳＦＥＴ，パワーバイポ
    ーラトランジスタ，ＩＧＢＴのうちのいずれかを有する
    半導体チップを前記支持基板上に固定するとともに、前
    記第２電極リードと第２電極との接続は３本以上の導電
    性のワイヤで接続することを特徴とする請求項２３乃至
    請求項３０のいずれか１項に記載の半導体装置の製造方
    法。
JP11083868A 1998-05-27 1999-03-26 半導体装置およびその製造方法 Pending JP2000049184A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11083868A JP2000049184A (ja) 1998-05-27 1999-03-26 半導体装置およびその製造方法
US09/317,853 US6307272B1 (en) 1998-05-27 1999-05-25 Semiconductor device and method for manufacturing the same
US09/812,592 US6479327B2 (en) 1998-05-27 2001-03-21 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-145607 1998-05-27
JP14560798 1998-05-27
JP11083868A JP2000049184A (ja) 1998-05-27 1999-03-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000049184A true JP2000049184A (ja) 2000-02-18

Family

ID=26424914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11083868A Pending JP2000049184A (ja) 1998-05-27 1999-03-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6307272B1 (ja)
JP (1) JP2000049184A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478883B1 (ko) * 2001-10-19 2005-03-25 미쓰비시덴키 가부시키가이샤 반도체장치
JP2005243685A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
US7084491B2 (en) 2003-06-30 2006-08-01 Renesas Technology Corporation Semiconductor device
US7138673B2 (en) * 2002-08-19 2006-11-21 Nec Electronics Corporation Semiconductor package having encapsulated chip attached to a mounting plate
JP2007067342A (ja) * 2005-09-02 2007-03-15 Ultrasonic Engineering Co Ltd ワイヤボンディング方法およびワイヤボンディング装置
JP2008177588A (ja) * 2008-02-12 2008-07-31 Renesas Technology Corp 半導体装置
JP2008541435A (ja) * 2005-05-03 2008-11-20 インターナショナル レクティファイアー コーポレイション 細長い電極を有する半導体デバイス用のワイヤボンドデバイスパッケージ
US7462887B2 (en) 2005-08-16 2008-12-09 Renesas Technology Corp. Semiconductor connection component
JP2009278051A (ja) * 2008-05-19 2009-11-26 Nec Electronics Corp 半導体パッケージ
JP2014027293A (ja) * 2013-09-11 2014-02-06 Renesas Electronics Corp 半導体装置
WO2015076257A1 (ja) * 2013-11-20 2015-05-28 ローム株式会社 スイッチングデバイスおよび電子回路
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112802814A (zh) * 2019-11-13 2021-05-14 常州市润祥电子科技有限公司 一种集成电路封装使用的并行铝线及封装组件
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
JP4054137B2 (ja) * 1999-06-03 2008-02-27 株式会社東京アールアンドデー パワー半導体素子の給電及び放熱装置
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6452254B2 (en) * 2000-05-01 2002-09-17 Agere Systems Guardian Corp. Optical package with dual interconnect capability
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2003060157A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP4010792B2 (ja) * 2001-10-19 2007-11-21 株式会社ルネサステクノロジ 半導体装置
DE10161125C1 (de) * 2001-12-12 2003-07-31 Infineon Technologies Ag Halbleiterbauelement mit optimierter Stromdichte
US20040094828A1 (en) * 2002-01-16 2004-05-20 Delphi Technologies, Inc. Double-sided multi-chip circuit component
JP2003258178A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体装置
JP3875126B2 (ja) * 2002-03-22 2007-01-31 シャープ株式会社 半導体装置及びその製造方法
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US7775685B2 (en) 2003-05-27 2010-08-17 Cree, Inc. Power surface mount light emitting die package
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7264378B2 (en) * 2002-09-04 2007-09-04 Cree, Inc. Power surface mount light emitting die package
JP4283514B2 (ja) * 2002-09-24 2009-06-24 株式会社日立製作所 電子回路装置
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US7692206B2 (en) 2002-12-06 2010-04-06 Cree, Inc. Composite leadframe LED package and method of making the same
US6897486B2 (en) * 2002-12-06 2005-05-24 Ban P. Loh LED package die having a small footprint
DE10303933B4 (de) * 2003-01-31 2005-08-04 Infineon Technologies Ag Halbleiterbauelement mit verringerter anschlussbedingter parasitärer Induktivität und/oder Kapazität
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) * 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7219324B1 (en) 2003-06-02 2007-05-15 Virage Logic Corporation Various methods and apparatuses to route multiple power rails to a cell
US7069522B1 (en) 2003-06-02 2006-06-27 Virage Logic Corporation Various methods and apparatuses to preserve a logic state for a volatile latch circuit
US7034385B2 (en) * 2003-08-05 2006-04-25 International Rectifier Corporation Topless semiconductor package
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
US7456499B2 (en) * 2004-06-04 2008-11-25 Cree, Inc. Power light emitting die package with reflecting lens and the method of making the same
US7280288B2 (en) 2004-06-04 2007-10-09 Cree, Inc. Composite optical lens with an integrated reflector
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
WO2006019056A1 (ja) * 2004-08-19 2006-02-23 Kokusai Electric Semiconductor Service Inc. 供給電力調節装置、半導体製造装置、ヒータへの電力制御方法、及び半導体装置の製造方法
JP2006093238A (ja) * 2004-09-21 2006-04-06 Fuji Xerox Co Ltd 半導体集積回路、半導体集積回路配置装置及び方法
DE102004047306B4 (de) * 2004-09-29 2008-02-07 Infineon Technologies Ag Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
US7951651B2 (en) * 2005-01-05 2011-05-31 Alpha And Omega Semiconductor Incorporated Dual flat non-leaded semiconductor package
US20100140627A1 (en) * 2005-01-10 2010-06-10 Shelton Bryan S Package for Semiconductor Devices
US7777247B2 (en) * 2005-01-14 2010-08-17 Cree, Inc. Semiconductor light emitting device mounting substrates including a conductive lead extending therein
US7466516B2 (en) * 2005-01-28 2008-12-16 Hitachi Global Storage Technologies Netherlands B.V. Lead configuration for reduced capacitive interference in a magnetic read/write head
DE102005018941B4 (de) * 2005-04-22 2010-07-08 Infineon Technologies Ag Halbleiterbauteil in einem Standardgehäuse und Verfahren zur Herstellung desselben
US7980743B2 (en) 2005-06-14 2011-07-19 Cree, Inc. LED backlighting for displays
WO2007005263A2 (en) * 2005-06-30 2007-01-11 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
CN101283449B (zh) * 2005-07-01 2014-08-20 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理***
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
DE102005054872B4 (de) * 2005-11-15 2012-04-19 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7582958B2 (en) * 2005-12-08 2009-09-01 International Rectifier Corporation Semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7629676B2 (en) * 2006-09-07 2009-12-08 Infineon Technologies Ag Semiconductor component having a semiconductor die and a leadframe
US7989849B2 (en) * 2006-11-15 2011-08-02 Synopsys, Inc. Apparatuses and methods for efficient power rail structures for cell libraries
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
JP5192163B2 (ja) * 2007-03-23 2013-05-08 住友電工デバイス・イノベーション株式会社 半導体装置
EP2140489A1 (en) * 2007-04-17 2010-01-06 Nxp B.V. Method for manufacturing an element having electrically conductive members for application in a microelectronic package
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
KR101448850B1 (ko) * 2008-02-04 2014-10-14 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조방법들
US8253225B2 (en) 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
US7821112B2 (en) * 2008-03-09 2010-10-26 Powertech Technology Inc Semiconductor device with wire-bonding on multi-zigzag fingers
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP2009289969A (ja) * 2008-05-29 2009-12-10 Nec Electronics Corp リードフレーム
JP5543084B2 (ja) * 2008-06-24 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
CN101673722A (zh) * 2008-09-10 2010-03-17 日月光半导体制造股份有限公司 导线架
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP5467799B2 (ja) 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
US8664753B2 (en) * 2009-11-25 2014-03-04 Infineon Technologies Ag Semiconductor device with protruding component portion and method of packaging
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8324025B2 (en) 2010-04-22 2012-12-04 Team Pacific Corporation Power semiconductor device packaging
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8513798B2 (en) * 2010-09-09 2013-08-20 Infineon Technologies Ag Power semiconductor chip package
TWM400099U (en) * 2010-09-27 2011-03-11 Silitek Electronic Guangzhou Lead frame, package structure and lighting device thereof
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8847381B2 (en) * 2011-01-20 2014-09-30 Kyocera Corporation Semiconductor element housing package and semiconductor device equipped with the same
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
EP2674973B1 (en) * 2011-02-09 2019-12-11 Mitsubishi Electric Corporation Power semiconductor module
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
CN102254894A (zh) * 2011-07-25 2011-11-23 吴江恒源金属制品有限公司 改进型三极管引线框架
KR20130016682A (ko) * 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
US8941962B2 (en) * 2011-09-13 2015-01-27 Fsp Technology Inc. Snubber circuit and method of using bipolar junction transistor in snubber circuit
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
US8853835B2 (en) * 2012-10-05 2014-10-07 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement
US9035437B2 (en) * 2013-03-12 2015-05-19 Infineon Technologies Austria Ag Packaged device comprising non-integer lead pitches and method of manufacturing the same
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN103531570A (zh) * 2013-10-28 2014-01-22 沈健 一种大功率的分体引线框架
CN103681585B (zh) * 2013-12-31 2015-04-01 苏州日月新半导体有限公司 引线框架、qfn封装体、及形成qfn封装体的方法
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9271390B2 (en) * 2014-07-15 2016-02-23 Freescale Semiconductor, Inc. Semiconductor device with active shielding of leads
DE102015104996B4 (de) * 2015-03-31 2020-06-18 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102015106148A1 (de) * 2015-04-22 2016-10-27 Infineon Technologies Austria Ag Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
CN205336219U (zh) * 2015-12-08 2016-06-22 泰科电子(上海)有限公司 光伏接线盒和二极管
CN105914196A (zh) * 2016-05-05 2016-08-31 江西中能电气科技股份有限公司 一种单芯片双向igbt单管的封装结构
US9716057B1 (en) * 2016-08-24 2017-07-25 United Silicon Carbide, Inc. Offset leadframe cascode package
JP1593817S (ja) * 2017-03-28 2017-12-25
CN111316429A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置
CN109671696A (zh) * 2018-12-27 2019-04-23 天水华天科技股份有限公司 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
US11417538B2 (en) 2020-05-22 2022-08-16 Infineon Technologies Ag Semiconductor package including leads of different lengths

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT993429B (it) * 1973-09-26 1975-09-30 Sgs Ates Componenti Perfezionamento di una cassa per dispositivo a semiconduttori
IN148328B (ja) * 1977-04-18 1981-01-17 Rca Corp
US4320412A (en) * 1977-06-23 1982-03-16 Western Electric Co., Inc. Composite material for mounting electronic devices
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
JPS59135753A (ja) * 1983-01-25 1984-08-04 Toshiba Corp 半導体装置とその製造方法
JPH06132468A (ja) * 1992-10-20 1994-05-13 Hitachi Ltd 半導体装置
JPH06151699A (ja) * 1992-11-06 1994-05-31 Fuji Electric Co Ltd 半導体装置
US5545846A (en) * 1993-09-30 1996-08-13 Texas Instruments Incorporated Laser bond header
JPH07288309A (ja) * 1994-04-19 1995-10-31 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体モジュール
US5778402A (en) * 1995-06-07 1998-07-07 Microsoft Corporation Method and system for auto-formatting a document using an event-based rule engine to format a document as the user types
JPH09307103A (ja) 1996-05-15 1997-11-28 Hitachi Ltd 複合型半導体装置とその製造方法
US6073133A (en) * 1998-05-15 2000-06-06 Micron Electronics Inc. Electronic mail attachment verifier
US6671718B1 (en) * 1999-06-28 2003-12-30 Mark Meister Email client application incorporating an active transmit authorization request

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478883B1 (ko) * 2001-10-19 2005-03-25 미쓰비시덴키 가부시키가이샤 반도체장치
US7138673B2 (en) * 2002-08-19 2006-11-21 Nec Electronics Corporation Semiconductor package having encapsulated chip attached to a mounting plate
US7449370B2 (en) 2002-08-19 2008-11-11 Nec Electronics Corporation Production process for manufacturing such semiconductor package
US7800215B2 (en) 2003-06-30 2010-09-21 Renesas Electronics Corporation Semiconductor device
US7084491B2 (en) 2003-06-30 2006-08-01 Renesas Technology Corporation Semiconductor device
US9165901B2 (en) 2003-06-30 2015-10-20 Renesas Electronics Corporation Semiconductor device
US8796838B2 (en) 2003-06-30 2014-08-05 Renesas Electronics Corporation Semiconductor device
US8304890B2 (en) 2003-06-30 2012-11-06 Renesas Electronics Corporation Semiconductor device
US7541672B2 (en) 2003-06-30 2009-06-02 Renesas Technology Corp. Semiconductor device
JP2005243685A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
JP2008541435A (ja) * 2005-05-03 2008-11-20 インターナショナル レクティファイアー コーポレイション 細長い電極を有する半導体デバイス用のワイヤボンドデバイスパッケージ
US8298859B2 (en) 2005-08-16 2012-10-30 Renesas Electronics Corporation Semiconductor connection component
US7462887B2 (en) 2005-08-16 2008-12-09 Renesas Technology Corp. Semiconductor connection component
US7968370B2 (en) 2005-08-16 2011-06-28 Renesas Electronics Corporation Semiconductor connection component
JP2007067342A (ja) * 2005-09-02 2007-03-15 Ultrasonic Engineering Co Ltd ワイヤボンディング方法およびワイヤボンディング装置
JP4746061B2 (ja) * 2008-02-12 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP2008177588A (ja) * 2008-02-12 2008-07-31 Renesas Technology Corp 半導体装置
JP2009278051A (ja) * 2008-05-19 2009-11-26 Nec Electronics Corp 半導体パッケージ
JP2014027293A (ja) * 2013-09-11 2014-02-06 Renesas Electronics Corp 半導体装置
WO2015076257A1 (ja) * 2013-11-20 2015-05-28 ローム株式会社 スイッチングデバイスおよび電子回路
US11336275B2 (en) 2013-11-20 2022-05-17 Rohm Co., Ltd. Switching device and electronic circuit
JPWO2015076257A1 (ja) * 2013-11-20 2017-03-16 ローム株式会社 スイッチングデバイスおよび電子回路
US10263612B2 (en) 2013-11-20 2019-04-16 Rohm Co., Ltd. Switching device and electronic circuit
US10826481B2 (en) 2013-11-20 2020-11-03 Rohm Co., Ltd. Switching device and electronic circuit
US11936369B2 (en) 2013-11-20 2024-03-19 Rohm Co., Ltd. Switching device and electronic circuit
US11728801B2 (en) 2013-11-20 2023-08-15 Rohm Co., Ltd. Switching device and electronic circuit
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11177196B2 (en) 2018-11-16 2021-11-16 Fuji Electric Co., Ltd. Lead frame, semiconductor device, and method for manufacturing semiconductor device
CN112802814A (zh) * 2019-11-13 2021-05-14 常州市润祥电子科技有限公司 一种集成电路封装使用的并行铝线及封装组件

Also Published As

Publication number Publication date
US6479327B2 (en) 2002-11-12
US20010019856A1 (en) 2001-09-06
US6307272B1 (en) 2001-10-23

Similar Documents

Publication Publication Date Title
JP2000049184A (ja) 半導体装置およびその製造方法
US6166464A (en) Power module
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7777315B2 (en) Dual side cooling integrated power device module and methods of manufacture
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US7149088B2 (en) Half-bridge power module with insert molded heatsinks
CN106252320B (zh) 半导体装置
US7298027B2 (en) SMT three phase inverter package and lead frame
US7095099B2 (en) Low profile package having multiple die
EP2690658B1 (en) Power semiconductor module and power unit device
JP2005217072A (ja) 半導体装置
US20190221504A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2009545862A (ja) ２面冷却集積化トランジスタモジュール及びその製造方法
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2001068498A (ja) 半導体装置
CN216145614U (zh) 智能功率模块
JP3450803B2 (ja) 樹脂封止型半導体装置
JP4709349B2 (ja) 半導体ダイハウジング装置
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
US8198134B2 (en) Dual side cooling integrated power device module and methods of manufacture
US11515238B2 (en) Power die package
US20210125903A1 (en) Semiconductor power module
CN209963052U (zh) 一种低内阻mos封装结构
JP2005051109A (ja) パワー半導体モジュール
CN210778570U (zh) 功率半导体模块、电机总成以及电动车辆