KR101037246B1 - 멀티 칩 리드 프레임 패키지 - Google Patents

멀티 칩 리드 프레임 패키지 Download PDF

Info

Publication number
KR101037246B1
KR101037246B1 KR1020077007844A KR20077007844A KR101037246B1 KR 101037246 B1 KR101037246 B1 KR 101037246B1 KR 1020077007844 A KR1020077007844 A KR 1020077007844A KR 20077007844 A KR20077007844 A KR 20077007844A KR 101037246 B1 KR101037246 B1 KR 101037246B1
Authority
KR
South Korea
Prior art keywords
die
lead frame
paddle
cavity
face
Prior art date
Application number
KR1020077007844A
Other languages
English (en)
Other versions
KR20070095865A (ko
Inventor
종우 하
태복 정
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20070095865A publication Critical patent/KR20070095865A/ko
Application granted granted Critical
Publication of KR101037246B1 publication Critical patent/KR101037246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

멀티칩 패키지는 중앙에 위치한 다이 패들 주위에 배치된 주변 리드를 포함하는 리드 프레임을 포함한다. 제 1 ("상부") 다이는 리드 프레임 다이 패들의 제 1 (상부) 면에 부착되고, 이는 일반적으로 평평하다. 리드 프레임의 제 2("바닥") 면은 부분적으로 잘리며(부분 에칭에 의해), 이에 따라 다이 패들의 외부 부분이 더 얇고, 리드의 내부 부분이 더 얇다. 리드 프레임의 제 2("바닥") 면 내의 부분적으로 잘린 부분은 공동을 제공한다. 공동에서 제 2("하부") 다이가 활성 면 위쪽으로 부착된다. 하부 다이는 활성 면의 중심 가까이에 배치된 본드 패드를 가지며, 하부 다이의 전기적 연결부가 다이 패들과 리드 사이의 갭을 통해 뻗은 와이어 본드에 의해 형성된다. 또는, 하부 다이가 부착되며, 플립 칩 연결부에 의해 리드 프레임 내의 공동의 다이 부착 면에 전기적으로 연결된다. 또한, 멀티패키지 모듈은 하나 이상의 이러한 멀티 칩 리드 프레임 패키지를 포함한다.

Description

멀티 칩 리드 프레임 패키지{Multi Chip Leadframe Package}
본 발명은 반도체 칩 패키지에 관한 것으로, 구체적으로는, 리드 프레임에 부착된 둘 이상의 반도체 다이를 가지는 리드 프레임 패키지에 관한 것이다.
일반적인 리드 프레임은 평면 금속 조각으로 구성되며, 중앙에 설치된 다이 패들(paddle) 주위에 배치된 주변 리드를 가진다. 일반적인 리드 프레임 패키지에서, 접착제를 이용하여 다이(die)의 뒷면을 다이 패들에 붙임으로써 다이가 다이 패들에 부착된다. 그리고 다이 상의 와이어 본드 패드와 리드 상의 와이어 본드 사이트(wire bond site) 사이의 와이어 본딩 방법을 이용하여 다이를 리드(lead)에 전기적으로 연결한다. 리드 프레임에 부착되고 와이어 본딩 방법을 이용하여 연결되는 둘 이상의 반도체 다이를 가지는 리드 프레임 패키지를 구성하는 방법이 알려져 있다.
예를 들어, 미국 특허 제 6,265,763 호는 다양한 멀티 칩 패키지에 관해 설명하고 있다. 이러한 멀티 칩 패키지는 리드 프레임 다이 패들에 부착된 제 1 (하부) 다이와, 제 1 다이에 적층된 제 2 (상부) 다이를 가지며, 이 둘의 다이는 와이어 본딩에 의해 리드 플레임에 연결된다. 일부 구성에서, 제 1 다이는 주변 와이어 본드 패드를 가지고, 제 2 다이는 제 1 다이보다 큰 풋 프린트(footprint)를 가진 다. 따라서, 제 2 다이는 제 1 다이의 상부 측면(활성 면) 상에 직접 적층된다. 다른 배치 예에서, 제 1 다이는 주변 와이어 본드 패드를 가지며, 제 1 다이 상의 와이어 본드 패드에 지장을 주지 않고 제 1 다이의 활성 면 상에 배치되기에는, 제 2 다의 풋 프린트가 너무 크다. 이러한 배치 예에서, 적합하게 작은 풋 프린트를 가지는 스페이서가 제 1 다이의 활성 면 상에 위치하며, 제 2 다이는 제 1 다이의 상부에 고정된다.
미국 특허 제 6,285,763 호에서와 같이 그러한 방법으로 와이어 본딩 된 다이를 적층하는 것이 주변 와이어 본드 패드를 가지는 다이에 대해 효과적이나, 이는 다이의 중앙 라인 가까이에 위치한 본드 패드를 가지는 다이에 대해서는 적합지 않다는 것을 나타낸다. 미국 특허 제 6,285,763 호는 하나 이상의 주변 패드 다이와 하나 이상의 중앙 패드 다이를 가지는 멀티 칩 패키지를 제안하고 있다. 여기서, 리드 프레임은 중심 다이 패들 및 갭(gap)에 의해 다이 패들로부터 분리되는 리드를 포함한다. 주변 패드 다이는 리드 프레임의 일 측("최상부" 면)에 위치한 다이 패들 상에 일반적인 방법으로 부착된다. 그리고 다이의 활성 측면이 리드 프레임을 향하고 중심 패드가 갭에 걸린 다이의 일부에 배치된 채로, 중앙 패드 다이가 리드 프레임의 타 측("바닥" 면) 상에 위치한 다이 패들 및 리드에 각각 부분적으로 부착된다. 일반적으로 부착된 최상부 다이가, 최상부 다이 상의 주변 본드 패와 바닥 다이 상의 중앙 본드 사이를 가로지르는 와이어 본드에 의해 중앙 패드 바닥 다이에 직접 전기적으로 연결된다. 또한, 일반적으로 부착된 최상부 다이와 바닥 다이 모두는 리드에 와이어 본드 된다. 완전히 와이어 본드 된 어셈블리는 이후 에 다이와 와이어 본드 모두를 감싸 보호하도록 캡슐화된다(encapsulated).
와이어 본드 패키지가 얇게 만들어질 수 있는 정도는 인캡슐런트(encapsulant)가 다이 상부의 와이어 본드 루프를 완전히 덮어야 한다는 점에서 한계가 있다. 즉, 와이어 본드 루프의 높이가 두께(루프 높이와 루프 상부의 인캡슐런트 두께의 합)에 얹혀지고, 이에 더하여 리드 프레임의 두께와 다이의 두께가 더해진다. 더욱 얇은 패키지를 얻기 위해 와이어 본드 루프 높이를 감소시키려는 노력이 이루어지고 있다.
본 발명은 리드 프레임 패키지를 제공한다. 리드 프레임 패키지에는 둘 이상의 반도체 다이가 리드 프레임의 마주보는 면들에 부착된다. 리드 프레임은 중앙에 위치한 다이 패들 주위에 배치된 주변 리드를 포함하는 리드 프레임을 포함한다. 제 1 ("상부") 다이는 리드 프레임 다이 패들의 제 1 (상부) 면에 부착되고, 이는 일반적으로 평평하다. 리드 프레임의 제 2 ("바닥") 면은 부분적으로 잘리며(부분 에칭에 의해), 이에 따라 다이 패들의 외부 부분이 더 얇고, 리드의 내부 부분이 더 얇다. 리드 프레임의 제 2("바닥") 면 내의 부분적으로 잘린 부분은 공동을 제공한다. 공동에서 제 2("하부") 다이가 활성 면 위쪽으로 부착된다. 하부 다이는 활성 면의 중심 가까이에 배치된 본드 패드를 가지며, 하부 다이의 전기적 연결부가 다이 패들과 리드 사이의 갭을 통해 뻗은 와이어 본드에 의해 형성된다. 또는, 하부 다이가 부착되며, 플립 칩 연결부에 의해 리드 프레임 내 공동의 다이 부착 면에 전기적으로 연결된다. 또한, 멀티패키지 모듈은 하나 이상의 이러한 멀티 칩 리드 프레임 패키지를 포함한다.
본 발명의 일 측면에서, 리드 프레임은 제 1 ("상부") 면과 제 2 면("바닥")면을 가지며, 리드 프레임은 중앙에 배치되며 마진과 에지를 가지는 다이 패들을 포함하고, 주변에 배치되며 각각이 내부 본드 핑거 부분과 외부 랜드를 포함하는 리드를 포함한다. 이 경우에, 다이 패들의 최상부 면의 표면과 본드 핑거 부분의 내부 끝단 사이에 갭이 존재한다. 다이 패들의 최상부 면의 표면은 제 1 다이 부착 영역을 포함한다. 스텝이 다이 패들 마진의 적어도 일부의 바닥 면에 제공되며, 스텝이 하나 이상의 리드의 본드 핑거 부분의 적어도 일부의 바닥 면에 제공된다. 스텝은 함께 공동을 형성하고, 갭에 걸치며, 그리고 스텝은 리드 프레임의 바닥 면의 표면에 평행한 평면에 동일 평면상의 하부 다이 부착 표면을 가진다. 스텝의 제 2 다이 부착 영역에서 공동 내에 부착될 제 2 다이의 풋 프린트를 수용하도록 공동의 크기가 정해진다. 하부 다이 부착 표면의 평면과 리드 프레임 바닥 표면 사이의 거리는 공동 깊이를 구성하며, 이는 적어도 제 2 다이의 두께와 제 2 다이 부착 수단의 두께의 합만큼 크다.
리드 프레임은 둘 이상의 이러한 공동을 포함하며, 각각은 추가 다이의 풋 프린트를 수용하도록 크기가 결정된다. 또한, 각각이 제 2 다이의 두께와 추가 다이 부착 수단의 두께의 합과 같거나 이보다 큰 깊이를 가진다. 추가 다이들 각각은 제 2 다이와 동일한 풋 프린트와 두께를 가지거나 이와 다른 풋 프린트와 두께를 가질 수 있다.
일부 실시예에서, 다이 패들은 일반적으로 직사각형이며, 네 개의 곧은 에지 부분을 포함한다. 일부 실시예에서, 하나 이상의 곧은 에지 부분에 인접한 행(row) 내에 본드 핑거가 존재하도록 리드가 배치된다. 여기서 다이 패들의 곧은 에지 부분과 본드 핑거 부분의 내부 끝단 사이에 갭이 존재한다. 이러한 실시예에서, 다이 패들 스텝(step)이 곧은 에지 부분의 하나에 위치한 마진에 형성된다. 리드 스텝은 인접한 행 내의 본드 핑거에 형성되며, 이에 따라 공동이 갭에 놓인다. 일부 이러한 실시예는 하나 이상의 추가 공동을 더 포함하며, 각각의 공동은 다이 패들의 곧은 에지 부분의 다른 마진에 위치한 다이 패들 스텝과 인접한 열의 본드 핑거 내에 형성된 리드 스텝을 포함하며, 공동(cavity)은 갭(gap)에 놓인다. 다이 패들이 직사각형인 일부 실시예에서, 두 개의 공동이 마주보는 에지 부분의 마진 내에 형성되거나, 네 개의 공동이 네 개의 마진 각각에 하나 씩 형성될 수 있다.
본 발명의 다른 측면에서, 반도체 패키지는 상술한 바와 같은 리드 프레임을 가지며, 다이 패들의 최상부 면의 제 1 다이 부착 영역에 부착된 제 1 상부 다이를 포함하고, 공동 내에 하부 다이 부착 영역에 부착된 제 1 하부 다이를 포함한다. 일부 실시예에서, 두 개 이상(가령 네 개)의 공동이 존재하며, 각각의 공동은 공동 내의 다이 부착 영역에 부착된 하부 다이를 가진다. 일부 실시예에서, 하나 이상의 추가 상부 다이가 제 1 다이의 상부에 적층되고 이에 부착된다. 인캡슐런트는 다이와 개별적인 와이어 본드를 덮고 다이 부착 영역과 다른 리드 프레임의 표면 부분을 덮는다. 일부 실시예에서, 리드 프레임의 바닥 면의 하부 표면이 노출된 채 남는다. 그리고 일부 실시예에서, 리드의 랜드 부분 영역이 노출된 채 남는다.
일부 실시예에서, 다이 부착 에폭시나 필름 접착제를 이용하여, 제 1 상부 다이가 다이 패들의 최상부 면 상에 활성 면 위쪽으로 고정된다. 추가 상부 다이는 제 상부 다이 상에, 다이 부착 에폭시나 필름 접착제를 이용하여 고정될 수 있으며, 필요한 경우에 본드 루프를 수용하도록 적층된 다이 사이의 스페이서를 이용한다. 제 1 상부 다이는 와이어 본드에 의해 리드에 연결된다.
일부 실시예에서, 하부 다이가 활성 면의 중앙 라인 가까이에 배치된 본드 패드를 가진다. 갭의 하부에 본드 패드가 위치하도록 하부 다이가 배치된다. 다이 에폭시나 필름 접착제를 사용하여, 공동의 하부 다이 부착 표면 상에 하부 다이가 부착된다. 다이 사의 본드 패드와 리드 상의 본드 사이트 사이에, 그리고 다이 상의 본드 패드와 하부 다이 상의 본드 패드 사이에, 하부 다이가 갭을 통과하는 와이어 본드에 의해 전기적으로 연결된다.
일부 실시예에서, 하부 다이가 공동 내의 하부 다이 부착 표면에 부착되며, 플립 칩 연결부에 의해, 예를 들면, 공동 내 스텝 상의 연결 사이트와 다이 패드 사이에, 전기적으로 연결된다. 플립 칩 연결부는 솔더 볼이나 범프 또는 골드 범프를 포함한다.
본 발명의 다른 측면에서, 멀티 패키지 모듈은 상기한 바와 같이 구성된 하나 이상의 패키지를 포함하며, 패키지는 와이어 본드나 솔더 볼에 의해, 개별적인 리드 프레임 상의 제 2 레벨 연결 사이트 사이에 전기적으로 연결된다.
도 1A-1C는 일반적인 반도체 리드프레임 패키지를 나타내는 단면도이다.
도 1D는 제 1 다이 상부에 장착된 추가 다이를 가지는, 도 1A에서와 같은 일 반적인 리드 프레임을 나타낸다.
도 1E는 도 1D의 패키지에서와 같이 리드 프레임을 나타내는 평면도이다.
도 2A 및 2C는 본 발명의 실시예에 따라 리드 프레임을 나타내는 평면도로서, 도 2A는 리드 프레임의 제 1 면(상부면)으로부터의 모양을 나타내며, 도 2C는 리드 프레임의 제 2 면(바닥면)으로부터의 모양을 나타낸다.
도 2B는, 도 2A 및 2C에 예로써 도시된 바와 같이 리드 프레임을 가지는 본 발명의 실시예에 따른 멀티 칩 리드 프레임 패키지를, 2B-2B 라인 따라 나타내는 단면도이다.
도 2D는 도 2B의 리드 프레임 패키지 세그먼트를 나타내는 도면이다.
도 3A는 본 발명의 일 측면에 따라 멀티 칩 리드 프레임 패키지를 나타내는 단면도이다.
도 3B는 리드 프레임의 제 1 면(상부 면) 상에 적층된 다이를 가지는, 본 발명의 다른 측면에 따라 멀티 칩 리드 프레임 패키지를 나타내는 단면도이다.
도 3C는 본 발명의 다른 측면에 따라 멀티 칩 리드 프레임을 나타내는 단면도이다.
도 3D는 본 발명에 따라 적층된 멀티 칩 리드 프레임 패키지를 가지는 멀티칩 모듈을 나타내는 단면도이다.
도 3E는 플립 칩 하부 다이를 가지는, 본 발명의 다른 측면에 따라 멀티 칩 패키지를 나타내는 단면도이다.
도 4A 및 4C는 본 발명의 실시예에 따라 리드 프레임을 나타내는 평면도로 서, 4A는 리드 프레임의 일면(최상부 면)으로부터의 모양을 나타내고, 도 4C는 리드 프레임의 제 2 면(바닥 면)으로부터의 모양을 나타낸다.
도 4B는 도 4A 및 4C에 예시로써 도시된 바와 같이 리드 프레임을 가지는, 본 발명의 실시예에 따른 멀티 칩 리드 프레임 패키지를, 4B-4B 라인을 따라 나타내는 단면도이다.
본 발명의 선택적인 실시예들을 나타내는 도면을 참조하여, 본 발명을 이하에서 상세히 설명할 것이다. 도면은 본 발명의 특징을 나타내고 다른 특징 및 구조에 대한 관계를 나타내며 계측을 위한 것이 아니다. 도시의 명확성을 위해, 본 발명의 실시예들을 나타내는 도면에서, 모든 도면에서 동일할지라도, 다른 도면에 도시된 구성 요소에 대응하는 구성요소에 모두 구체적으로 도면부호를 다시 매기는 것은 아니다.
도 1A를 참조하면, 다이 패들(12)과 리드(11)를 포함하는 리드 프레임을 가지는 일반적인 리드 프레임 패키지가 도시된다. 다이 패들(12)과 리드(11)는 패들과 리드의 에지 사이에 갭(gap)이 존재하도록 배치된다. 제 1 다이(14)는 다이 패들(12)의 제 1 표면(최상부 표면) 상에 장착되고, 다이 부착 접착제(15)를 이용하여 부착된다. 다이(14)는, 리드(11) 상의 본드 사이트와 다이(14) 상의 본드 패드를 연결하는 와이어 본드(16)에 의해 리드 프레임과 전기적으로 연결된다. 다이 및 와이어 본드 그리고 리드 프레임의 최상부 표면 영역이 인캡슐런트(17, encapsulant)에 의해 보호된다. 이는 추가로 다이 패들 에지와 리드 사이의 갭을 채운다. 리드 프레임 에지와 리드 프레임의 제 2 면(바닥 면)에 위치한 인캡슐런트 사이의 맞물림(interlock) 기능을 향상시키기 위해, 도면 부호(13)에 도시된 바와 같이 리드와 다이 패들의 에지의 밑 부분이 도려진다. 특정 애플리케이션 내에서 패키지의 회로에 대한 전기적 연결은, 예를 들면, 솔더 볼(soler ball, 도시되지 않음)에 의해 리드의 바닥 면을 마더보드(도시되지 않음)와 같은 인쇄 회로 보드에 연결함으로써 이루어진다.
도 1B는 제 1 다이(14) 상부에 장착된 추가 다이(124)를 가지는, 도 1A에 도시된 바와 같은, 일반적인 리드 프레임을 나타낸다. 추가 다이(124)가 접착제(125)를 이용하여 제 1 다이(14)에 고정되며, 이는 다이(124) 상의 본드 패드를 리드(11) 상의 본드 사이트와 연결하는 와이어 본드(126)에 의해 리드 프레임에 전기적으로 연결된다. 도 1A의 구현 예에서와 같이, 일반적으로 패키지가 캡슐화된다(17). 이와 같이, 도 1A에 도시된 구조물과 유사한 풋 프린트(footprint)를 가지는 적층된 다이 구조에서는 추가 두께가 생기는 대가로 패키지 내 반도체 장치의 높은 밀도를 얻을 수 있다.
도 1B의 구현 예 내의 추가 다이(124)는 제 1 다이(14)보다 좁은 풋 프린트를 가지므로, 제 1 다이 상에 장착된 추가 다이가 제 1 다이 상의 본드 패드와 접촉하지 않는다. 제 1 다이 상부에 더 큰 추가 다이를 쌓기 위한 바람직한 공간이 도 1C에 예시로써 도시된 바처럼, 제 1 다이와 추가 다이 사이에 포함된다. 이 구현 예에서, 제 1 다이(14)는 리드 프레임 다이 패들(12) 상에 장착되고, 도 1A 및 1B에서와 같이 일반적으로 다이 부착 접착제(15)를 사용하여 부착된다. 예를 들어, 실리콘 "더미" 다이인 스페이서(18)가 제 1 다이 상에 장착되고, 접착제(135)를 사용하여 부착된다. 제 2 다이(134)는 스페이서(18) 상부에 장착되며 접착제(145)를 사용하여 부착된다. 제 2 다이(134)는 제 2 다이(134) 상의 본드 패드를 리드(11) 상의 본드 사이트와 연결하는 와이어 본드(126)에 의해 전기적으로 연결된다. 제 1 다이(14)는 제 1 다이(14) 상의 본드 패드를 리드(11) 상의 본드 사이트와 연결하는 와이어 본드(16)에 의해 전기적으로 연결된다. 제 2 다이(124)의 하부 면과 와이어 본드(16)의 와이어 루프 사이의 접촉을 방지하도록 제 1 및 제 2 다이 사이에 충분한 여유와 함께 접착제(135, 145)의 두께에 필요한 만큼 넉넉하게 스페이서(18)의 두께가 만들어진다. 도 1A의 실시예에 관하여 패키지가 캡슐화된다(17).
도 1D는 리드 프레임의 바닥 면과 최상부 면 상에 다이를 장착함으로써 큰 다이 밀도를 얻을 수 있는 멀티 칩 리드 패키지를 나타낸다. 리드 프레임은 다이 패들(112)과 리드(111)를 포함하며, 다이 패들과 리드의 에지 사에 갭이 있다. 제 1 (최상부) 다이(164)가 다이 패들(112)의 최상부 면 상에 장착되고 접착제(155)를 사용하여 접착된다. 제 1(바닥) 다이(154)가 "중심 패드" 칩이다. 즉, 본드 패드가 다이의 활성 면의 중심 라인을 향해 배치되는 다이이다. 각각의 제 2 다이(154)가 리드 프레임의 바닥면 상에 장착되고 다이 상의 본드 패드가 갭 내에 위치하도록 배치된다. 각각의 제 2 다이(154)가, 접착제(153)을 이용하여, 다이 패들의 바닥 면에 부분적으로 고정되고 리드의 바닥 면에 부분적으로 고정된다. 리드(111) 상의 본드 사이트와 최상부 다이(164) 상의 본드 패드를 연결하는 와이어 본드(156)에 의해 최상부 다이(164)가 전기적으로 연결된다. 선택적으로는, 바닥 다이(154)와 최상부 다이(164) 상의 본드 패드를 연결하는 와이어 본드(158)에 의해 연결된다. 패키지가 캡슐화되어(15) 다이와 와이어 루프를 감싼다. 이 경우에, 패키지가 사용되는 장치(도시되지 않음)에 연결되도록 리드(111)의 돌출부가 남겨 진다.
도 1E는 도 1D의 패키지에 관한 리드 프레임을 나타내는 평면도이다. 도1E의 리드 프레임에서, 리드(11)는 두 개의 행(row) 내에 배치되며, 인접한 두 행은 중앙에 위치한 다이 패들(112)의 직선형 에지를 마주보며, 다이 패들과 개별적인 리드의 행 사이에는 갭(gap)이 존재한다.
도 2A 및 2C는 본 발명의 일 실시예에 따라 멀티 칩 패키지를 도시한다. 도 2A 및 2C는 본 발명의 실시예에 따라 리드 프레임을 나타내는 평면도로서, 도 2A는 리드 프레임의 제 1 면(상부 면)으로부터의 모양을 나타내며, 도 2C는 리드 프레임의 제 2 면(바닥 면)으로부터의 모양을 나타낸다. 도 2B는, 이러한 본 발명의 실시예에 따라, 패키지 멀티칩 리드 프레임 패키지(202)를, 도 2A 및 2C의 2B-2B 라인을 따라 자른 단면도이다. 리드 프레임은 중심에 위치한 다이 패들(212)과 주변에 배치된 리드를 포함한다. 다이 패들(212)은 마진(232)을 포함하고, 리드는 내부 본드 핑거 부분(231) 및 랜드 부분(211)을 포함한다. 이러한 복수의 리드 프레임들은 일반적으로 금속(가령, 구리)으로 이루어진 시트(sheet) 상의 어레이에 형성된다. 패키지가 리드 프레임의 어레이 상에 형성되며, 이후에 완성된 개별적인 패키지가 자르기(sawing)나 펀칭(punching)에 의해 분리된다(sigulated). 도 2A 및 2C에 도시된 점선(241)은 도 2B의 도면 부호(241)와 마찬가지로, 완성된 패키지의 에지를 형성하는 싱귤레이션(singulation) 라인을 나타낸다. 제 1 (최상부) 다이(24)가 다 이 패들(212)의 최상부 면의 표면 내 다이 부착 영역 상에 올려지고 접착제(25)를 이용하여 부착된다. 최상부 다이 풋 프린트는 도 2A의 그물눈 음영(crosshatch) 영역(24)으로 표시된다. 최상부 다이는 리드 핑거(231) 상의 본드 사이트와 다이 상의 본드 패드를 연결하는 와이어 본드(26)에 의해 전기적으로 연결된다. 바닥 면에 위치한 리드 프레임 내의 공동(cavity)이 리드의 본드 핑거 부분(231) 내 및 다이 패들(212)의 마진(232) 내에 형성된 스텝(233, 234)에 의해 제공된다. 바닥 다이(224)가 공동 내에 장착되고, 접착제(225)에 의해, 다이 패들 마진과 리드의 본드 핑거 부분(232, 231) 내의 스텝(234, 233) 상의 다이 부착 영역에 각각 부착된다. 바닥 다이(244)는 중앙 패드 다이(die)이며, 즉, 본드 패드는 다이의 활성 면의 중간 라인을 향해 위치한다. 다이 패들(212)의 에지(236)와 본드 핑거(231)의 끝단(235) 사이에 갭(237)이 놓이도록 그리고 갭(237) 내의 다이 상에 본드 패드가 위치하도록 각각의 바닥 다이(224)가 배치된다. 바닥 다이의 풋 프린트가 도 2C 내의 그물눈 음영 영역(214)으로 표시된다. 바닥 다이(224)는 와이어 본드(266)에 의해 전기적으로 연결되며, 와이어 본드(266)는 다이 상의 본드 패드와 본드 핑거 상의 본드 사이트 사이의 갭(237)을 통과한다. 인캡슐런트(217)는 다이와 와이어 본드를 덮으며 동시에 보호하다. 이 실시예에서, 리드의 랜드 끝단(211)의 바닥 면 표면에 위치한 부분(251) 및 다이 패들(212)의 바닥 면 표면에 위치한 중간 부분(252)은 인캡슐런트에 의해 덮이지 않으며 노출된 채 남아있다. 도 2B에 도시된 인캡슐런트가 몰드(mold) 된다(도 3C과 비교). 패키지가 사용되는 장치(도 1 에 도시되지 않음)의 회로와 전기적으로 연결(제 2 레벨 연결)되는 패키지가 리드의 랜 드 끝단의 노출 부분(251)과의 접촉(contact)에 의해 형성되며, 예를 들어, 마더보드와 같은 인쇄 회로 보드와 솔더 볼의 전기적 연결에 의해 형성된다. 다이 패들의 노출 부분(252)은 다이로부터 그리고 패키지로부터의 열 전도 및 소모를 위한 것이다.
본 발명에 따른 리드 프레임이 마스킹 및 에칭에 의해 구리 시트와 같은 리드 프레임 물질로 이루어진 시트로 만들어질 수 있다. 예를 들면, 바닥 면으로부터 시트를 통해 어느 정도 마스킹 및 에칭을 하여 스텝(step)이 형성된다. 또한, 다이 패드과 리드의 평면도에서 모양은 시트를 통해 완전히 마스킹 및 에칭함으로 형성된다. 스텝의 깊이는 리드 프레임 기술 분야에 잘 알려진 절차에 따라 식각을 조절함으로써 제한할 수 있다. 도면들에 도시된 바와 같이, 스텝들을 형성하기 위한 부분 식각(다른 식각 프로세스와 마찬가지로)이 완전히 평평하고 평행하거나 수직인 표면을 형성할 것이라 예상되는 것이다. 본 발명에 따르면, 간극의 깊이(즉, 스텝이 형성되는 깊이)가 바닥 다이와 다이 부착 접착제의 두께를 수용하기에 충분해야 한다. 그리고 간극의 폭 및 길이가 바닥 다이의 풋 프린트를 수용하기 충분해야한다. 간극의 다이 부착 표면은 다이를 장착하고 다이 부착 접착제를 이용하여 다이를 부착하는 데 적합한 표면을 제공하기에 충분히 평평할 필요가 있다.
도 2D는 도 2B의 일부를 확대해 도시한 것이며 본 발명에 따른 리드 프레임의 두께 중 일부를 나타내기 위해 수정된 것이다. 구체적으로, 랜드 부분(211)의 세그먼트 및 리드의 본드 핑거 부분(231)이, 리드 내에 형성된 스텝(233) 상에 올려지며 접착제(225)를 이용하여 부착된 제 2 다이(224)의 세그먼트 및 인캡슐런 트(227)의 세그먼트와 함께 도시된다. 다이(224)의 두께는 TD이고, 접착제(225)의 두께는 TA이다. 스텝의 깊이는 적어도 다이 및 접착제의 두께의 합(TD +A)의 만큼은 커야하고, 바람직하게는 인캡슐런트(227)는 두께 TE를 가지는 인캡슐런트 막을 가지는 다이의 후면을 덮는다. 따라서, 스텝의 깊이는 바람직게는 TD +A 더하기 TE와 같은 깊이를 가진다. 본드 핑거의 스텝화 된 부분의 두께는 TF이고, 따라서 리드 프레임의 전체 두께(TO)는 TD +A 더하기 TF이어야 하며 바람직하게는, TD +A 더하기 TF 더하기 TE이다.
따라서, 본 발명에 따른 특정 실시예 내의 스텝에 필요한 깊이가 선택된 바닥 다이의 두께 및 바닥 다이 부착 접착제의 두께에 따라 결정된다. 서로 다른 다이의 두께는 매우 다르다. 즉, 본 발명에 적합한 바닥 다이는 비교적 얇으며, 반도체 웨이퍼가 백 그라인딩(backgrinding)에 의해 얇게 제작되고, 실제로 최소 다이 두께는 특정 다이 종류에 따라 어느 정도 달라진다. 약 100 마이크로미터보다 작은 두께로 백 그라인딩하는 공정이 일부 반도체 종류에 대한 루틴에 존재하며, 이전보다 더 얇은 다이의 제작으로 공정이 향상될 것이다. 또한, 서로 다른 다이 부착 접착제는 다이 부착 접착제에 유용한 서로 다른 두께를 가진다. 일반적으로, 얇은 필름 접착제가 더 얇아질 수 있으나, 스텝의 다이 부착 표면이 현저하게 평평하지 않은 경우에, 다이 부착 페이스트 에폭시와 같은 페이스트 접착제가 더 적합할 수 있다. 예를 들어, 전형적인 제어기 다이가 약 80 마이크로미터이거나 그보다 작은 두 께를 가질 수 있으며, 다이 부착 접착제가 약 20 마이크로미터 두께를 가질 수 있다. 이러한 실시예에서, 두께(TD +A)가 약 100마이크로미터이거나 이보다 작을 수 있다. 본 발명에 따른 본드 핑거 두께(TF)는 약 100 마이크로미터보다 작으며, 일반적으로 75 마이크로미터보다 작고, 바람직하게는 50마이크로미터 이하이다.
본 발명에 따른 리드 프레임의 전체 두께(T0)(즉, 리드 프레임에 대한 금속 시트 출발 물질(starting material)의 두께)가 더 얇은 일반적인 리드 프레임의 두께보다 클 수 있다. 예를 들어, 선택된 바닥 다이가 약 80마이크로미터의 두께를 가지며, 다이 부착 접착제가 약 20 마이크로미터의 두께를 가지는 경우에, 공동의 깊이는 약 100마이크로미터(4mil)이어야 한다. 그리고 본드 핑거 두께가 약 약 50마이크로미터(2mil)가 요구되는 경우에, 리드 프레임의 전체 두께는 약 150마이크로미터(6mil)이어야 한다. 본 발명에 따르면, 선택된 바닥 다이와 다이 부착 에폭시의 두께에 따라 본드 핑거의 특정 두께가, 그리고 바닥 다이의 후면이 노출될 것인지 아니면 인캡슐런트의 박막으로 덮일 것인지에 따라 리드 프레임의 두께가 약 300 마이크로미터(12mil) 만큼 클 것이다. 바닥 다이가 인캡슐런트의 박막으로 덮이는 경우에, 두께(TE)가, 캡슐화 중에, 몰드(mold)와 바닥 다이(die)의 표면 사이의 인캡슐런트의 흐름을 허용할 정도로 충분히 커야한다. 즉, 두께(TE)가 최소화될 수 있는 정도는 인캡슐런트 물질과 다이 표면 영역의 흐름 특성에 따라, 해당 기술 분야에 잘 알려진 다른 요소들 사이에서 결정된다. 반면에, 50마이크로미터 만큼 얇은 다이가 현재 만들어질 수 있다.
예로써, 본 발명에 따른 전력 증폭기 패키지에서, 상부 다이는 예를 들어 전력 증폭기일 수 있으며, 바닥 다이는 전력 제어기이거나 일부 다른 기능을 가질 수 있다(또는 다양한 바닥 다이가 서로 다른 형태로 구성될 수 있다). 제어기 다이는 여러 이유로 전력 증폭기 다이와 동일한 패키지 내 존재하는 게 바람직하다. 왜냐하면, 전력 증폭기와 제어기의 전기적 연결을 단락시킴으로써 더 빨리 기능 제어를 할 수 있기 때문이다. 전력 증폭기는 일반적으로 현저히 많은 양의 열을 발생하기 때문에, 본 발명에 따른 구성의 이점은 다이 패들의 바닥 면의 표면을 분위기(주변 대기)에 노출되며, 패키지로부터 떨어져 열 소모를 하도록 하는 효과적인 수단을 제공한다. 또는 열 싱크(heat sink, 예를 들면, 마더 보드와 같은 인쇄 회로 보드의 부착물에 의해)나 환기용 공기 흐름에 노출되도록 한다.
본 발명에 따른 멀티 칩 패키지는 다이 패들과 리드 및 바닥 면에 형성된 공동을 가지는 리드 프레임을 제공함으로써 만들어진다. 공동은 선택된 하부 다이의 두께 및 풋 프린트를 수용하도록 크기가 결정된다. 리드 프레임은 지지 구조물 상에 배치되며, 하부 다이는 개별적인 공동 내에 놓이며 접착제 필름이나 페이스트 에폭시와 같은 다이 부착 접착제를 이용하여 부착된다. 접착제가 큐어(cure)되거나 부분적으로 큐어되어 후속 공정 중에 공동 내의 하부 다이를 보호한다. 또는, 하부 다이가 플립 칩 연결(범프나 볼 방식)에 의해 장착된다. 이는 예를 들면 솔더나 골드 범프(bump)일 수 있다. 리드 프레임은 지지 구조물 상에 뒤집어져 배치되며, 제 1 상부 다이는 다이 패들의 최상부 표면상에 장착되고 접착제(가령, 접착제 필름이나 페이스트 에폭시)를 이용하여 부착된다. 접착제는 큐어되거나 부분적으로 큐어 될 수 있으며, 선택적으로, 제 2 상부 다이가 제 1 상부 다이 상에 장착되며 접착제를 이용하여 부착된다. 스페이서가 스택 내의 다이 사이에 필요한 경우에, 스페이서는 제 1 다이 상에 적층될 수 있으며, 제 2 다이가 스페이서 상에 적층될 수 있다. 스페이서 및 제 2 다이 모두는 접착제를 이용하여 부착된다. 적합한 순서로, 와이어 본드 도구를 이용하여 와이어 본드 연결이 이루어진다. 예를 들어, 바람직하게는 제 1 상부 다이의 부착에 이어 하부 다이로부터 와이어 본드를 형성하고, 이격된 제 2 상부 다이의 부착 전에 제 1 상부 다이로부터 와이어 본드를 형성하는 것이 바람직하다. 모든 와이어 본드가 형성되면, 인캡슐레이션 물질이나 몰드 합성물을 사용하여 다이와 와이어가 캡슐화된 후, 이어서 큐어된다. 인캡슐레이션이 몰드(mold)될 수 있으며, 이에 따라 리드의 랜드 끝단의 상부 마진 부분이 노출된 채 남겨지거나 몰드되지 않는다. 일반적인 경우와 같이, 패키지의 어레이가 만들어지면, 패키지가 잘리거나 펀칭에 의해 낱개로 분리된다. 인캡슐레이션이 몰드되지 않는 경우에, 인캡슐런트와 마찬가지로 리드 프레임을 자르거나 펀칭하여 낱개로 만든다. 공정에서 다른 단계들이 종래 기술에 따라 예상될 수 있다. 예를 들어, 세척 단계가 다양한 시점에 수행될 수 있다(구체적으로, 이전 와이어 본딩 절차 및 이전 인캡슐레이션을 예로 들 수 있다).
도 3A의 부분 도면의 예(301)로써 도시된 실시예는 도 2B와 유사하다. 도 3A의 실시예에서, 바닥 다이(214)의 전기 연결부는 와이어 본드(316)에 의해 최상부 다이(24)에 추가로 형성된다. 와이어 본드(316)는 다이 패들 에지와 본드 핑거 사이를 통과하며 본드 핑거는 최상부 다이와 바닥 다이 상에 각각 다이 패드들 연결 한다. 도 3A의 리드 프레임의 랜드 끝단(311)은 도 2B에서 보다 크게 도시된다. 즉, 랜드 끝단의 에지(341)(펀치나 절단 싱귤레이션에 의해 형성됨)는 인캡슐런트(217)로부터 수평으로 더 돌출된다. 도 3D에 도시된 바와 같이, 더 큰 랜드 끝단에 의해 하나의 패키지 및 그 상부에 적층된 제 2 패키지 사이의 전기적 연결이 제공되며, 이하에 기술된다.
도 3B의 부분 도면에 예시(302)로 도시된 실시예는 도 2B와 유사하며, 3B의 실시예에서, 추가 최상부 다이(324)가 제 1 최상부 다이(24) 상부에 적층된다. 그리고 접착제(325)에 의해 접착된다. 제 1 최상부 다이(24)와 추가 최상부 다이(324)의 전기적 연결이 와이어 본드(26)와 와이어 본드(236)에 의해 만들어진다.여기서, 와이어 본드(26)는 제 1 최상부 다이(24) 상의 본드 패드와 본드 핑거(231) 상의 본드 사이트와 연결하고, 와이어 본드(236)는 추가 최상부 다이(324) 상의 본드 패드와 본드 핑거(231) 상의 본드 사이트를 연결한다. 도 3A에 도시된 리드 프레임의 랜드 끝단(311)이 도 2B에 도시된 것보다 크다. 즉, 랜드 끝단의 에지(341)(펀치나 자르기 싱귤레이션에 의해 형성됨)가 인캡슐런트(217)로부터 수평으로 더 돌출된다. 더 큰 랜드 끝단은 하나의 패키지와 그 상부에 적층된 제 2 패키지 사이의 전기적 연결부를 제공한다. 이는 도 3D에 도시된 바와 같으며 이하에서 설명된다.
도 3C의 부분 도면에서 예시(303)로써 도시된 실시에는 도 2B와 유사하다. 도 3C의 실시예에서, 캡슐화된 패키지는 인캡슐런트(327)와 리드 프레임의 리드 끝단(361)을 통과하여 펀칭하거나 자름으로써 낱개로 분리된다. 또한, 이 실시예에 서, 와이어 본드 연결부(346)가 제공되며, 이는 갭을 통과하여, 본드 핑거(231) 상의 본드 사이트와 바닥 다이(24) 상의 본드 패드를 전선으로 연결한다.
위에 언급한 바와 같이, 본 발명에 따른 다양한 패키지 중 일부가 다른 패키지(본 발명에 따라 형성될 수도 아닐 수도 있음)와 적층되어 멀티 패키지 모듈을 형성한다. 예시로써, 도 3D는 본 발명에 따라 두 개의 패키지(306, 307)를 가지는 멀티 패키지 모듈(304)의 실시예를 나타낸다. 이는 하부 패키지(306)의 리드 프레임(346)의 랜드 끝단(387)의 최상부 표면(381)과 상부 패키지(307)의 리드 프레임(347)의 랜드 끝단(377)의 바닥 표면 사이에, 솔더 볼(316)을 이용하여 하나의 상부에 다른 하나가 연결된다. 본 발명에 따른 멀티 패키지 모듈은 둘 이상의 적층된 패키지를 가지며, 이중 적어도 하나는 본 발명에 따른 리드 프레임 패키지이다. 본 발명에 따른 멀티 패키지 모듈 내의 패키지들이 동일할 필요는 없으며, 위에 언급한 바와 같이, 이러한 멀티 패키지 내의 하나 이상의 패키지가 본 발명에 따른 리드 프레임 패키지이면 된다.
도 3E는 본 발명의 또 다른 실시예를 나타낸다. 도면 부호(305)에서, 바닥 패키지(314) 각각이 플립 칩 연결부(즉, 전도성 볼(conductive ball)이나 범프(325))에 의해 공동 내의 다이 부착 표면에 장착된다. 여기서, 상기 볼이나 범프는 골드 범프(gold bump)이거나 솔더 범프(solder bump)일 수 있다. 볼이나 범프(325)가 공동의 다이 부착 표면상에 바닥 플립 칩 다이(314)를 부착하는 역할을 하며, 다이 및 다이 패들 마진 사이에 그리고 다이와 다양한 리드의 다이와 본드 핑거(231) 사이에 전기 연결부를 제공하는 역할을 한다. 바닥 다이(314)의 결합은 인캡슐런트(357)에 의해 강화된다. 도 2B의 실시예에서와 같이, 예를 들어, 리드 프레임의 에지(371)는 자르기 또는 펀치 싱귤레이션(singulation)에 의해 정해지나, 제 2 레벨 연결부(interconnection)가 패키지가 사용되는 장치(도시되지 않음)에 노출된 채 남는다.
도 3B를 참조하여 위에 설명한 바와 같이, 본 발명에 따라, 추가 다이가 리드 프레임의 최상부 면 상부의 제 1 다이 상부에 적층된다. 또한 본 발명에 따라, 추가 다이가 리드 프레임의 바닥 면 내의 공동에 놓인다. 이러한 선택사항들은 도 4A-4C에 도시되며, 이는 본 발명의 다른 실시예에 따른 멀티 칩 패키지를 나타낸다. 도 4A 및 4C는 이 실시예에 따른 리드 프레임을 평면도를 나타내며, 도 4A는 "최상부" 면을 도 4C는 "바닥" 면을 나타낸다. 도 4B는 도면 부호(402)에 이러한 실시예에 따른 패키지를 도 4A 또는 4C의 4B-4B 라인을 따라 자른 단면도에 나타낸다. 여기서, 도 2A-2C의 실시예에서와 마찬가지로, 리드 프레임은 중앙에 배치된 다이 패들(212)과 주변에 배치된 리드를 포함한다. 다이 패들(212)은 마진(232)을 포함하고, 리드는 내부 본드 핑거 부분(231)과 랜드 부분(211)을 포함한다. 이러한 복수의 리드 프레임이 구리와 같은 금속 시트 상에 위치한 어레이 내에 형성된다. 패키지는 리드 프레임의 어레이 상에 형성되고, 이후에 자르기나 펀칭에 의해 완성된 개별 패키지로 분리된다(싱귤레이션). 도 4A와 4C의 점선(241)은 도 4B 내의 도면 부호(241)에 도시된 바와 같이 완성된 패키지의 에지를 형성하는 싱귤레이션 라인을 나타낸다. 제 1 "상부" 다이(24)는 다이 패들(212)의 상부 면의 표면의 다이 부착 영역 상에 장착하고, 접착제(25)를 이용하여 고정한다. 제 1 상부 다이 풋 프 린트는 도 2A에 도시된 그물눈 음영영역(24)에 의해 표시된다. 제 2 상부 다이(424)는 제 1 최상부 다이(24)에 장착되고 접착제(425)에 의해 고정된다. 제 1 상부 다이(24)는 다이 상의 본드 패드와 리드 핑거(231) 상의 본드 사이를 연결하는 와이어 본드(26)에 의해 전기적으로 연결되며, 제 2 상부 다이(424)는 다이 상의 본드 패드와 리드 핑거(231) 상의 본드 사이드를 연결하는 와이어 본드(26)에 의해 전기적으로 연결된다.
또한 이때, 도 2A-2C의 실시예에서, 바닥 면에서 리드 프레임 내의 공동이 리드의 본드 핑거 부분(231) 내에 및 다이 패들(212)의 마진(232) 내 형성된 스텝(233, 234)에 의해 제공된다. 바닥 다이(214)와 추가 바닥 다이(424)가 공동 내에 놓이며, 접착제(225)를 사용하여, 다이 패들 마진 및 리드 각각의 본드 핑거 부분(232, 231) 내의 스텝(234, 233) 상에 위치한 다이 부착 영역에 부착된다. 바닥 다이(213, 424)는 중앙 패드 다이이다. 즉, 본드 패드가 다이의 활성 측면의 미드라인을 향해 배치된다. 각 바닥 다이(214, 424)가 다이 패들(212)의 에지(236)와 본드 핑거(231)의 끝단(235) 사이에 갭(237)을 형성하도록 배치된다. 그리고, 다이 상의 본드 패드가 갭(237) 내에 위치하도록 배치된다. 바닥 다이의 풋 프린트는 도 4C 내의 그물눈 음영영역(214, 414)에 의해 표시된다. 바닥 다이(214, 424)가 와이어 본드(226)에 의해 전기적으로 연결된다. 와이어 본드(226)는 다이 상의 본드 패드와 본드 핑거 상의 본드 사이트 사이를 관통한다. 인캡슐런트(427)는 다이와 와이어 본드를 덮어 보호한다. 이 실시예에서, 리드의 랜드 끝단(211)의 바닥 사이의 표면 일 부분(251)과 다이 패들(212)의 바닥 면의 표면 중간 부분(252)은 인캡슐런 트에 의해 덮이지 않으며 노출된 채 남는다. 도 4B에 도시된 인캡슐레이션이 몰드된다(도 3C와 비교). 패키지가 사용되는 장치(도시되지 않음)의 회로를 가지는 패키지의 전기적 연결(제 2 레벨 연결)이 리드의 랜드 끝단의 노출된 부분(251)과 연결하여 이루어진다. 예를 들면, 전기적 연결은 솔더 볼 연결부에 의해 마더보드와 같은 인쇄 회로 보드를 연결하여 이루어진다. 다이 패들의 노출 부분(252)은 다이로부터 떨어져 그리고 패키지 밖으로의 열 전도 및 소모를 위한 것이다.
도 2A, 2C 및 도 4A, 4C의 실시예에서, 공동들이 인접하고, 각 실시예 내에서, 개별적인 바닥 다이가 동일한 연속되는 다이 공동의 서로 다른 영역 내에 놓일 수 있다. 즉, 다이 패들 내의 스텝은 다이 패들의 마진 주변을 둘러 연속적으로 확장한다. 그리고 마주보는 스텝(갭을 가로지르는)은 모든 리드 핑거 내에 형성된다. 다른 변형 예가 가능하며, 각 공동은 그 내부에 장착될 선택된 다이의 풋 프린트(길이 및 폭)을 수용하기에 충분할 만큼 넓어야 한다. 도 2A 및 2C에 도시된 바와 같은 실시예에서, 예를 들면, 패들의 마주보는 에지를 따라 갭 상부에 배치된 두 개의 바닥 다이를 가지므로, 패들 마진 내 및 리드 내의 스텝들은 다른 두 개의 에지로 확장하거나 리드 프레임의 코너 내로 확장할 필요가 없다.
이 명세서에 참조한 모든 특허 및 특허 공보는 참조문헌으로 포함된다.
다른 실시예가 본 발명의 범위 내에 포함될 수 있다.

Claims (22)

  1. 제 1 면 및 제 2 면과;
    다이 패들 및 복수의 리드로서, 각 리드는 외부 랜드 부분과 내부 본드 핑거 부분을 포함하고, 상기 다이 패들은 마진과 에지를 포함하며, 상기 다이 패들의 에지와 상기 리드의 본드 핑거 부분의 내부 끝단 사이에 갭이 존재하고, 상기 제 1 다이 패들의 제 1 면 표면은 제 1 면 다이 부착 영역을 포함하는 상기 다이 패들 및 복수의 리드와; 그리고
    상기 리드 프레임의 제 2 면 내의 하나 이상의 공동으로서, 각각의 공동은 깊이와 상기 갭에 놓인 하나 이상의 다이 장착 표면을 가지고, 상기 다이 장착 표면은 선택된 제 2 면 다이의 풋 프린트를 수용하도록 크기가 결정되며, 그리고 상기 깊이는 상기 선택된 제 2 면 다이의 두께와 선택된 제 2 면 다이 장착 수단의 두께의 합만큼 깊게 결정되는 상기 공동
    을 포함하는 것을 특징으로 하는 리드 프레임
  2. 제 1 항에 있어서,
    상기 리드 프레임의 상기 제 2 면 내에 상기 공동을 둘 이상 포함하는 것을 특징으로 하는 리드 프레임.
  3. 제 1 항에 있어서,
    상기 리드 프레임의 상기 제 2 면에 상기 공동을 네 개 포함하는 것을 특징으로 하는 리드 프레임.
  4. 제 1 항에 있어서,
    상기 갭에 놓인 상기 다이 장착 표면을 둘 이상 포함하는 것을 특징으로 하는 리드 프레임.
  5. 제 1 항에 있어서,
    상기 갭에 놓인 상기 다이 장착 표면을 네 개 포함하는 것을 특징으로 하는 리드 프레임.
  6. 제 1 면 및 제 2 면을 포함하는 리드 프레임에 있어서, 상기 리드 프레임은:
    다이 패들 및 복수의 리드로서, 각 리드는 외부 랜드 부분과 내부 본드 핑거 부분을 포함하고, 상기 다이 패들은 마진 및 에지를 포함하며, 상기 다이 패들 에지 및 상기 리드의 상기 본드 핑거 부분의 내부 끝단 사이에 갭이 존재하고, 상기 다이 패들의 제 1 면의 표면은 제 1 면 다이 부착 영역을 포함하는 상기 다이 패들과 상기 복수의 리드와; 그리고
    상기 리드 프레임의 상기 제 2 면 내에 하나 이상의 공동으로서, 각각의 공동은 갭에 놓이며, 각각의 공동은 상기 다이 패들 마진의 제 2 면의 일 부분 내에 위치한 스텝 및 하나 이상의 리드의 본드 핑거 부분의 제 2 면의 일 부분 내에 위치한 스텝을 포함하고, 상기 스텝은 선택된 제 2 면 다이의 풋 프린트를 수용하도록 크기가 결정된 다이 부착 표면을 포함하는 공동의 다이 장착 표면을 포함하며, 그리고 상기 공동의 깊이는 상기 선택된 제 2 면 다이의 두께와 선택된 제 2 면 다이 장착 수단의 두께의 합만큼 깊게 결정되는 상기 공동
    을 포함하는 것을 특징으로 하는 리드 프레임.
  7. 제 1 면 및 제 2 면을 가지는 리드 프레임으로서, 상기 리드 프레임은:
    다이 패들 및 복수의 리드로서, 각각의 리드는 외부 랜드 부분과 내부 본드 핑거 부분을 포함하고, 상기 다이 패들은 마진 및 에지를 가지며, 상기 다이 패들 에지와 상기 리드의 본드 핑거 부분의 내부 끝단 사이에 갭이 존재하며, 상기 다이 패들의 제 1 면의 표면은 제 1 면 다이 부착 영역을 포함하는 상기 다이 패들 및 복수의 리드와;
    상기 다이 패들 마진의 상기 제 2 면의 일 부분에 존재하는 스텝과; 그리고
    하나 이상의 리드의 본드 핑거 부분의 상기 제 2 면의 일 부분에 존재하는 스텝을 포함하되,
    상기 다이 패들 마진의 일 부분의 상기 제 2 면 내에 존재하는 상기 스텝은, 하나 이상의 리드의 본드 핑거 부분의 일 부분의 제 2 면 내에 존재하는 스텝과 함께, 상기 갭에 놓인 공동을 형성하고, 상기 스텝은 리드 프레임의 상기 제 2 면의 표면에 평행한 평면 내에 위치한 동일 평면상의 제 2 다이 부착 표면을 포함하며, 상기 공동은 제 2 다이의 풋 프린트를 수용하도록 크기가 정해지며, 상기 공동은 상기 제 2 다이의 두께와 제 2 다이 부착 수단의 두께의 합만큼 깊은 깊이를 가지는 것을 특징으로 하는 리드 프레임.
  8. 제 1 항에 따른 리드 프레임을 포함하는 멀티칩 리드 프레임 반도체 패키지에 있어서, 상기 멀티칩 리드 프레임 반도체 패키지는:
    상기 제 1 면 다이 부착 영역에 부착된 제 1 다이와; 그리고
    상기 공동의 다이 장착 표면에 부착된 제 2 다이
    를 포함하는 멀티 칩 리드 프레임 반도체 패키지.
  9. 제 8 항에 있어서,
    제 1 다이의 활성 표면이 제 1 면 다이 부착 영역의 맞은 편을 향하도록 상기 제 1 다이가 배치되는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 제 1 다이가 와이어 본드에 의해 상기 리드 프레임에 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  11. 제 8 항에 있어서,
    상기 제 2 다이의 활성 표면이 상기 공동의 다이 부착 표면을 향하도록 상기 제 2 다이가 배치되는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  12. 제 11 항에 있어서,
    상기 제 2 다이가 와이어 본드에 의해 상기 리드 프레임에 전기적으로 연결되도록 하는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  13. 제 11 항에 있어서,
    상기 다이 패드가 상기 갭의 하부에 놓이도록 상기 제 2 다이가 배치되며, 와이어 본드가 상기 갭을 통과하는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  14. 제 11 항에 있어서,
    상기 제 2 다이가 플립 칩 연결에 의해 리드 프레임에 전기적으로 연결되는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  15. 제 8 항에 있어서,
    상기 제 1 다이 상부에 적층된 추가 다이를 더 포함하는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  16. 제 8 항에 있어서,
    상기 제 1 다이 및 연결을 덮는 인캡슐런트를 더 포함하는 것을 특징으로 하 는 멀티 칩 리드 프레임 반도체 패키지.
  17. 제 16 항에 있어서,
    상기 리드 프레임의 제 2 면의 표면이 상기 인캡슐런트에 의해 덮이지 않고 남는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  18. 제 16 항에 있어서,
    상기 다이 패들의 제 2 면 상에 위치한 랜드 표면이 상기 인캡슐런트에 의해 덮이지 않고 남는 것을 특징으로 하는 멀티 칩 리드 프레임 반도체 패키지.
  19. 제 8 항에 따른 하나 이상의 제 1 멀티 칩 리드 프레임 반도체 패키지를 포함하되,
    상기 제 1 멀티 칩 리드 프레임 반도체 패키지에 하나 이상의 제 2 패키지가 적층되고, 제 1 멀티 칩 리드 프레임 반도체 패키지 상의 제 2 레벨 연결 사이트와 상기 제 2 패키지 상의 제 2 레벨 연결 사이트 사이에 전기적 연결부가 존재하는 것을 특징으로 하는 멀티 패키지 모듈.
  20. 제 19 항에 있어서,
    상기 전기적 연결부는 와이어 본드를 포함하는 것을 특징으로 하는 멀티 패키지 모듈.
  21. 제 19 항에 있어서,
    상기 전기적 연결부는 솔더 볼을 포함하는 것을 특징으로 하는 멀티 패키지 모듈.
  22. 제 8 항에 따른 하나 이상의 제 1 멀티 칩 리드 프레임 반도체 패키지와 제 8 항에 따른 하나 이상의 제 2 멀티 칩 리드 프레임 반도체 패키지를 포함하되,
    상기 제 1 멀티 칩 리드 프레임 반도체 패키지 상의 제 2 레벨 연결 사이트와 상기 제 2 멀티 칩 리드 프레임 반도체 패키지 상의 제 2 레벨 연결 사이트 사이에 전기적 연결부가 존재하는 것을 특징으로 하는 멀티 패키지 모듈.
KR1020077007844A 2004-10-18 2005-10-17 멀티 칩 리드 프레임 패키지 KR101037246B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US61984704P 2004-10-18 2004-10-18
US60/619,847 2004-10-18

Publications (2)

Publication Number Publication Date
KR20070095865A KR20070095865A (ko) 2007-10-01
KR101037246B1 true KR101037246B1 (ko) 2011-05-26

Family

ID=36203633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007844A KR101037246B1 (ko) 2004-10-18 2005-10-17 멀티 칩 리드 프레임 패키지

Country Status (5)

Country Link
US (2) US7208821B2 (ko)
JP (1) JP5011115B2 (ko)
KR (1) KR101037246B1 (ko)
TW (1) TWI404184B (ko)
WO (1) WO2006044804A2 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745918B1 (en) 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
US20070108635A1 (en) * 2005-04-28 2007-05-17 Stats Chippac Ltd. Integrated circuit package system
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US8803299B2 (en) * 2006-02-27 2014-08-12 Stats Chippac Ltd. Stacked integrated circuit package system
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US20080054429A1 (en) * 2006-08-25 2008-03-06 Bolken Todd O Spacers for separating components of semiconductor device assemblies, semiconductor device assemblies and systems including spacers and methods of making spacers
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US7271485B1 (en) 2006-09-11 2007-09-18 Agere Systems Inc. Systems and methods for distributing I/O in a semiconductor device
US20080079149A1 (en) * 2006-09-28 2008-04-03 Harry Hedler Circuit board arrangement and method for producing a circuit board arrangement
JP4860442B2 (ja) * 2006-11-20 2012-01-25 ローム株式会社 半導体装置
US20080157307A1 (en) * 2006-12-28 2008-07-03 Semiconductor Manufacturing International (Shanghai) Corporation Lead frame
US20080179722A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
US20080180921A1 (en) * 2007-01-31 2008-07-31 Cyntec Co., Ltd. Electronic package structure
TW200921885A (en) * 2007-11-06 2009-05-16 Powertech Technology Inc Package on package structure
US8643157B2 (en) * 2007-06-21 2014-02-04 Stats Chippac Ltd. Integrated circuit package system having perimeter paddle
US7919848B2 (en) * 2007-08-03 2011-04-05 Stats Chippac Ltd. Integrated circuit package system with multiple devices
CN100530636C (zh) * 2007-11-09 2009-08-19 中国科学院上海微***与信息技术研究所 三维多芯片封装模块和制作方法
US7692311B2 (en) * 2007-11-21 2010-04-06 Powertech Technology Inc. POP (package-on-package) device encapsulating soldered joints between external leads
US8618653B2 (en) * 2008-01-30 2013-12-31 Stats Chippac Ltd. Integrated circuit package system with wafer scale heat slug
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
US20100252918A1 (en) * 2009-04-06 2010-10-07 Jiang Hunt H Multi-die package with improved heat dissipation
US7994615B2 (en) * 2009-08-28 2011-08-09 International Rectifier Corporation Direct contact leadless package for high current devices
US8093695B2 (en) * 2009-09-04 2012-01-10 International Rectifier Corporation Direct contact leadless flip chip package for high current devices
KR101119473B1 (ko) * 2009-10-07 2012-03-16 이성규 반도체 패키지 및 그 제조방법
US8435837B2 (en) 2009-12-15 2013-05-07 Silicon Storage Technology, Inc. Panel based lead frame packaging method and device
US8207015B2 (en) * 2010-04-30 2012-06-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US20120193772A1 (en) * 2011-01-28 2012-08-02 Hunt Hang Jiang Stacked die packages with flip-chip and wire bonding dies
US9524957B2 (en) * 2011-08-17 2016-12-20 Intersil Americas LLC Back-to-back stacked dies
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
JP5620437B2 (ja) * 2012-05-18 2014-11-05 ラピスセミコンダクタ株式会社 半導体装置
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWI550823B (zh) * 2014-04-10 2016-09-21 南茂科技股份有限公司 晶片封裝結構
JP2017147272A (ja) * 2016-02-15 2017-08-24 ローム株式会社 半導体装置およびその製造方法、ならびに、半導体装置の製造に使用されるリードフレーム中間体
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
EP3261115A1 (en) 2016-06-23 2017-12-27 Nxp B.V. Chip scale semiconductor package and method of manufacturing the same
US9929110B1 (en) 2016-12-30 2018-03-27 Texas Instruments Incorporated Integrated circuit wave device and method
US10411150B2 (en) 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
US10600769B2 (en) * 2017-09-01 2020-03-24 Airoha Technology Group Electronic component
US20190287881A1 (en) 2018-03-19 2019-09-19 Stmicroelectronics S.R.L. Semiconductor package with die stacked on surface mounted devices
US10593612B2 (en) * 2018-03-19 2020-03-17 Stmicroelectronics S.R.L. SMDs integration on QFN by 3D stacked solution
US11177301B2 (en) * 2018-11-19 2021-11-16 UTAC Headquarters Pte. Ltd. Reliable semiconductor packages
US11817423B2 (en) * 2019-07-29 2023-11-14 Intel Corporation Double-sided substrate with cavities for direct die-to-die interconnect
TWI781863B (zh) * 2021-12-30 2022-10-21 宏齊科技股份有限公司 平面式多晶片裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150765A (ja) 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2002208664A (ja) 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2002231871A (ja) 2001-02-06 2002-08-16 Toppan Printing Co Ltd リードフレームの製造方法及びリードフレーム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3531886A1 (de) * 1985-09-06 1987-03-19 Stankiewicz Alois Dr Gmbh Hohlkammern
JP2902918B2 (ja) * 1993-11-25 1999-06-07 三洋電機株式会社 表面実装型半導体装置
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP3670853B2 (ja) * 1998-07-30 2005-07-13 三洋電機株式会社 半導体装置
US6261865B1 (en) * 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
JP3730469B2 (ja) * 2000-01-21 2006-01-05 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP3442721B2 (ja) * 2000-05-24 2003-09-02 沖電気工業株式会社 半導体装置
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
DE10142117A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
JP3550391B2 (ja) * 2002-05-15 2004-08-04 沖電気工業株式会社 半導体装置及びその製造方法
TW548810B (en) * 2002-05-31 2003-08-21 Gigno Technology Co Ltd Multi-chip package
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150765A (ja) 1998-10-21 2000-05-30 Amkor Technology Inc 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法
JP2002208664A (ja) 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP2002231871A (ja) 2001-02-06 2002-08-16 Toppan Printing Co Ltd リードフレームの製造方法及びリードフレーム

Also Published As

Publication number Publication date
US7208821B2 (en) 2007-04-24
TW200629516A (en) 2006-08-16
US20060081967A1 (en) 2006-04-20
US7436048B2 (en) 2008-10-14
WO2006044804A3 (en) 2007-04-19
JP5011115B2 (ja) 2012-08-29
WO2006044804A2 (en) 2006-04-27
JP2008517482A (ja) 2008-05-22
KR20070095865A (ko) 2007-10-01
TWI404184B (zh) 2013-08-01
US20070152308A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
KR101037246B1 (ko) 멀티 칩 리드 프레임 패키지
US6936929B1 (en) Multichip packages with exposed dice
US8373277B2 (en) Stacked die in die BGA package
JP3420153B2 (ja) 半導体装置及びその製造方法
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
US6723585B1 (en) Leadless package
KR101076598B1 (ko) 속이 빈 기판을 포함하는 적층 반도체 패키지 어셈블리
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP3420057B2 (ja) 樹脂封止型半導体装置
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
KR101166575B1 (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US20020039811A1 (en) A method of manufacturing a semiconductor device
US7759783B2 (en) Integrated circuit package system employing thin profile techniques
CN212182312U (zh) 半导体封装件
US7023096B2 (en) Multi-chip package having spacer that is inserted between chips and manufacturing method thereof
US7161232B1 (en) Apparatus and method for miniature semiconductor packages
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR100256304B1 (ko) 적층형 패키지
KR100747996B1 (ko) 반도체 패키지
KR20060068971A (ko) 적층 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20060017165A (ko) 듀얼 게이지 리드프레임
KR20030018207A (ko) 반도체 칩 실장 밀도를 향상시킨 멀티 칩 패키지 및씨오비 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150508

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 9