JP2008078445A - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP2008078445A
JP2008078445A JP2006256971A JP2006256971A JP2008078445A JP 2008078445 A JP2008078445 A JP 2008078445A JP 2006256971 A JP2006256971 A JP 2006256971A JP 2006256971 A JP2006256971 A JP 2006256971A JP 2008078445 A JP2008078445 A JP 2008078445A
Authority
JP
Japan
Prior art keywords
stage
lead frame
support
unit
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006256971A
Other languages
English (en)
Inventor
Shinya Okawa
真也 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006256971A priority Critical patent/JP2008078445A/ja
Priority to US11/859,500 priority patent/US7701043B2/en
Priority to CN2007101618181A priority patent/CN101150109B/zh
Publication of JP2008078445A publication Critical patent/JP2008078445A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】大型化を招くことなく、二つ以上のステージ部間の絶縁が図られるとともに、二つ以上のステージ部が安定して支持されるリードフレームを提供する。
【解決手段】ステージ部21とステージ部22との間には、絶縁体からなる連結テープ41が貼り付けられている。これにより、ステージ部21およびステージ部22は、一体のステージ部を形成する。そのため、ステージ部21およびステージ部22は、端部211、221が連結テープ41で拘束され、自由な移動が制限される。これにより、一体化されたステージ部21およびステージ部22は、サポート部31、32およびサポート部33、34によって安定して支持される。その結果、サポート部の本数が低減され、ステージ部21、22を支持するために消費されるインナーリード12は低減される。
【選択図】図1

Description

本発明は、半導体チップが搭載されるリードフレームに関する。
例えばフォトリソグラフィ工程で形成された半導体チップは、リードフレームに搭載された後、ボンディングを経てパッケージングされる。近年では、単一のリードフレームに二つ以上の複数の半導体チップを搭載するマルチチップパッケージが広く採用されている。マルチチップパッケージでは、半導体チップの数に応じてこの半導体チップが搭載されるステージ部を複数有している(特許文献1参照)。各ステージ部は、サポート用のサポート部によって外周側のフレーム部に支持されている。
ところで複数のステージ部を備える場合、パッケージング工程などの後続する工程において各ステージ部が変形するおそれがある。例えば、パッケージング工程で樹脂を注入する際に、各ステージ部が樹脂の流れによってあおられることがある。各ステージ部があおられると、例えばボンディングワイヤの切断などの電気的な損傷を招くおそれがある。そこで、マルチチップパッケージでは、二つのステージ部をそれぞれサポート部によって支持しすることが考えられている。また、二つのステージ部を一体の接続部で接続し、ステージ部の変形を低減することが考えられている(特許文献2参照)。
しかしながら、各ステージ部をサポート部によって支持する場合、ステージ部を安定して支持するためには少なくともステージ部の各角部からフレーム部へ伸びるサポート部を設ける必要がある。一方、フレーム部には、ステージ部に搭載された半導体チップと結線される複数のインナーリードが設けられている。そのため、インナーリードの一部はサポート部として利用され、半導体チップとの結線に利用可能なインナーリードが低減する。その結果、所定の本数のインナーリードを確保するためには、フレーム部の大型化を招くという問題がある。
また、マルチチップパッケージでは、例えば信号を処理するために数V程度の低電圧で作動する信号系のLSI(Large Scale Integrated circuit)と、この信号系のLSIによって数十Vから数百V以上の高電圧の電源系統を制御するための制御系のスイッチング素子などとが同一のリードフレームに搭載される。この場合、信号系のLSIが搭載されるステージ部と、制御系のスイッチング素子が搭載されるステージ部との間では電位差が大きくなる。そのため、二つのステージ部の間は、絶縁する必要がある。その結果、特許文献2に開示されているように二つのステージ部を、ステージ部と一体すなわち同一の材料で接続すると、二つのステージ部間の絶縁を図ることができないという問題がある。
特開平1−308058号公報 特開2005−64076公報
そこで、本発明の目的は、大型化を招くことなく、二つ以上のステージ部間の絶縁が図られるとともに、二つ以上のステージ部が安定して支持されるリードフレームを提供することにある。
(1)請求項1記載の発明は、互いに分離して形成され、それぞれ同一の平面上または平行な平面上に配置されている二つ以上のステージ部と、前記ステージ部の周囲に設けられているフレーム部と、前記ステージ部と前記フレーム部とを接続し、前記ステージ部を前記フレーム部に支持するサポート部と、絶縁体で形成され、前記ステージ部の間において前記ステージ部を連結する連結部材と、を備える。
二つ以上のステージ部は、連結部材によって互いに連結される。そのため、連結されたステージ部は、一体となるため、変形が低減される。これにより、サポート部が各ステージ部の一部を支持する場合、すなわちサポート部の本数を低減する場合でも、各ステージ部の自由な変形は低減される。したがって、体格の大型化を招くことなく、各ステージ部を安定して支持することができる。また、連結部材は、絶縁体で形成されている。そのため、連結部材で連結された各ステージ部の間は、絶縁されている。したがって、ステージ部の間の絶縁を確実に図ることができる。
(2)請求項2記載の発明では、前記連結部材は、粘着部を有し、前記ステージ部に貼り付けられている。
これにより、二つ以上のステージ部は、連結部材の貼り付けという簡単な工程で連結される。そのため、工程の複雑化を招くことなく、ステージ部の安定性を高めることができる。
(3)請求項3記載の発明では、前記連結部材は、対向する各ステージ部の角部を含んで貼り付けられている。
連結部材は、ステージ部のうち変形にともなう動きが大きな一部のみを拘束する。これにより、ステージ部間の全体に連結部材を貼り付けなくても、一部に貼り付けるだけでステージ部の変形を低減する。その結果、例えばパッケージング工程において樹脂を注入する際、連結部材は注入される樹脂の流れを妨げにくくなる。したがって、加工性を向上することができる。
(4)請求項4記載の発明では、前記連結部材は、前記ステージ部の前記サポート部とは対角線上の反対側の端部に貼り付けられている。
各ステージ部の角部は、サポート部とは対角線上の反対側が自由端になるため、変形にともなう動きが大きくなる。そこで、この角部を連結部材で連結することによって、複数のステージ部は一体化され、変形が低減される。したがって、複数のサポート部を安定して支持することができる。また、各ステージ部の角部に連結部材と取り付けることにより、連結部材への応力が緩和される。したがって、連結部材の剥がれを低減することができる。
(5)請求項5記載の発明では、前記連結部材は、前記ステージ部に係止されている。
これにより、二つ以上のステージ部は、連結部材の取り付けという簡単な工程で連結される。これにより、工程の複雑化を招くことなく、ステージ部の安定性を高めることができる。
以下、本発明の複数の実施形態を図面に基づいて説明する。なお、複数の実施形態において実質的に同一の構成部位には同一の符号を付し、説明を省略する。
(第1実施形態)
本発明の第1実施形態によるリードフレームの概略を図1に示す。図1に示す第1実施形態のリードフレーム10は、二つのステージ部21、22、フレーム部11、サポート部31、32、33、34、インナーリード12、および連結部材として連結テープ41を備えている。リードフレーム10は、例えば銅、真鍮あるいはアルミニウムなどの導電性の金属によって形成されている。リードフレーム10は、帯状の金属薄片として形成されている。リードフレーム10を形成する帯状の金属薄片は、長手方向に複数のリードフレーム10を形成している。
ステージ部21、22は、リードフレーム10の中央部に設けられている。ステージ部21、22の外周側には、フレーム部11が設けられている。ステージ部21は、フレーム部11から内側へ伸びるサポート部31、32によってフレーム部11に支持されている。また、ステージ部22は、フレーム部11から内側へ伸びるサポート部33、34によってフレーム部11に支持されている。フレーム部11は、ステージ部21、22側へ突出する複数のインナーリード12を有している。ステージ部21、22、フレーム部11、サポート部31、32、33、34およびインナーリード12は、同一の金属薄片から一体に形成されている。リードフレーム10を構成するステージ部21、22、フレーム部11、サポート部31、32、33、34およびインナーリード12は、材料となる金属薄片をプレスによる打ち抜いたり、エッチングすることによって形成されている。
二つのステージ部21、22には、それぞれ半導体チップ51、52が搭載される。半導体チップ51が搭載されるステージ部21と、半導体チップ52が搭載されるステージ部22との間には、隙間23が形成されている。これにより、ステージ部21とステージ部22との間は、電気的に絶縁されている。電気製品の多くは、例えばコンピュータプログラムにしたがって信号を処理するためのLSIを含む半導体チップと、電力系統を制御するスイッチング素子を含む半導体チップとを備えている。LSIを含む信号処理系の半導体チップは、数ミリVから数V程度の比較的低電圧で作動する。これに対し、スイッチング素子を含む制御系の半導体チップは、電源から供給される数十Vから数百Vの高電圧を制御する。そのため、信号系の半導体チップと、制御系の半導体チップとの間には、大きな電位差が形成される。そこで、これら信号系の半導体チップと制御系の半導体チップとを絶縁するために、二つのステージ部21とステージ部22との間には隙間23が形成されている。これにより、作動電圧あるいは制御対象の電圧の異なる複数の半導体チップを同一のリードフレーム10に搭載することができる。また、ステージ部21とステージ部22との間に隙間23を形成することにより、作動周波数または制御周波数の異なる半導体チップ51、52間における高周波ノイズの影響も低減される。なお、ステージ部21とステージ部22との間の電位差が大きな場合に限らず、ステージ部21とステージ部22との間には隙間を形成してよい。
第1実施形態の場合、二つのステージ部21、22は、概ね同一の平面上に位置している。そのため、ステージ部21に搭載される半導体チップ51とステージ部22に搭載される半導体チップ52とは、概ね同一の平面上に搭載される。ステージ部21およびステージ部22に搭載された半導体チップ51および半導体チップ52は、後続するボンディング工程においてインナーリード12と電気的に結線される。
ステージ部21とステージ部22との間には、連結テープ41が取り付けられている。連結テープ41は、例えば樹脂からなるベースと、ベースの少なくとも一方の面に塗布された粘着部とを有している。連結テープ41のベースは、絶縁性で耐熱性の高い樹脂で形成されている。連結テープ41のベースを耐熱性の高い樹脂で形成することにより、パッケージング工程においても連結テープ41はステージ部21とステージ部22との間を確実に連結する。連結テープ41の素材としては、例えばポリイミドなどを適用することができる。
連結テープ41の粘着部は、ステージ部21およびステージ部22に粘着する。これにより、連結テープ41は、簡単にステージ部21およびステージ部22に貼り付けられる。連結テープ41は、上述のようにベースと粘着部とから構成されるものに限らない。連結テープ41は、例えばベースとなる部材自身が粘着力を有していてもよい。これにより、ベース自身がステージ部21とステージ部22とを連結する。
第1実施形態の場合、連結テープ41は、ステージ部21およびステージ部22のうち半導体チップ51および半導体チップ52の搭載面とは反対の面に貼り付けられている。連結テープ41を貼り付けることにより、ステージ部21とステージ部22とは連結される。ステージ部21はサポート部31、32に支持され、ステージ部22はサポート部33、34に支持されている。そのため、隙間23を形成して対向しているステージ部21の端部211およびステージ部22の端部221は、いずれも自由端となる。その結果、ステージ部21およびステージ部22は、端部211および端部221側において変形量が増大する。
ステージ部21を挟んでサポート部31、32の反対側と、ステージ部22を挟んでサポート部33、34とは反対側とを連結テープ41で連結することにより、ステージ部21およびステージ部22は端部211および端部221の板厚方向への自由な移動が拘束される。そのため、ステージ部21およびステージ部22は、連結テープ41で連結することにより、一体のステージ部を形成する。例えば後続するパッケージング工程では、パッケージングのための樹脂は、ステージ部21とステージ部22との間の隙間23を通して流れる。そのため、隙間23を形成するために対向しているステージ部21の端部211およびステージ部22の端部221は、樹脂の流れによって変形しやすくなる。一方、本実施形態では、連結テープ41を貼り付けることにより、上述のようにステージ部21およびステージ部22は一体のステージ部を形成する。その結果、隙間23を樹脂が流れても、ステージ部21およびステージ部22は連結テープ41によって移動が拘束され、変形が低減される。
以上説明したように、第1実施形態では、ステージ部21とステージ部22との間に連結テープ41を貼り付けることにより、ステージ部21およびステージ部22は一体のステージ部を形成する。そのため、ステージ部21およびステージ部22はサポート部31、32およびサポート部33、34とは反対の端部211、221が拘束され、自由な移動が制限される。これにより、一体化されたステージ部21およびステージ部22は、サポート部31、32およびサポート部33、34によって支持される。その結果、サポート部の本数は低減される。サポート部の本数を低減することにより、ステージ部21、22を支持するために消費されるインナーリード12は低減される。したがって、インナーリード12の増加にともなう体格の大型化を招くことがなく、ステージ部21およびステージ部22を安定して支持することができる。
また、第1実施形態では、絶縁性の連結テープ41でステージ部21とステージ部22とを連結している。そのため、ステージ部21とステージ部22とは電気的に絶縁されている。これにより、ステージ部21およびステージ部22にそれぞれ作動電圧または制御電圧の異なる半導体チップ51、52を搭載しても、互いに及ぼす影響を低減することができる。
(第2、第3実施形態)
本発明の第2、第3実施形態によるリードフレームをそれぞれ図2または図3に示す。
図2に示す第2実施形態の場合、リードフレーム10は三つのステージ部21、ステージ部22およびステージ部24を備えている。ステージ部21はサポート部31、32によってフレーム部11に支持され、ステージ部22はサポート部33、34によってフレーム部11に支持されている。また、ステージ部24は、サポート部35によってフレーム部11に支持されている。ステージ部21、ステージ部22およびステージ部24には、それぞれ半導体チップ51、半導体チップ52および半導体チップ53が搭載されている。
ステージ部21とステージ部24との間は連結テープ42によって連結され、ステージ部24とステージ部22との間は連結テープ43によって連結されている。これにより、ステージ部21、ステージ部22およびステージ部24は、一体に連結される。
第2実施形態では、三つのステージ部21、ステージ部22およびステージ部24を備えるリードフレーム10であっても、ステージ部21、ステージ部22およびステージ部24の変形を低減することができる。
図3に示す第3実施形態の場合、リードフレーム10は、二つのステージ部21およびステージ部22を備えている。ステージ部21とステージ部22との間は、連結テープ44によって連結されている。第3実施形態の場合、連結テープ44は、ステージ部21の半導体チップ51の搭載面およびステージ部22の半導体チップ52の搭載面と同一の側に貼り付けられている。そして、連結テープ44のステージ部21およびステージ部22とは反対側には、さらに半導体チップ54が搭載されている。すなわち、連結テープ44は、両面に粘着性を有している。
第3実施形態では、二つのステージ部21、22を備えるリードフレームに、三つの半導体チップ51、52、54を搭載することができるとともに、各ステージ部21、22の変形を低減することができる。
(第4実施形態)
本発明の第4実施形態によるリードフレームを図4に示す。
図4に示す第4実施形態の場合、リードフレーム10は、四つのステージ部61、ステージ部62、ステージ部63およびステージ部64を備えている。ステージ部61、ステージ部62、ステージ部63およびステージ部64は、それぞれサポート部71、サポート部72、サポート部73およびサポート部74によってフレーム部11に支持されている。連結部材としての連結シール45は、円形状に形成され、図4(B)に示すようにステージ部61の角部611、ステージ部62の角部621、ステージ部63の角部631およびステージ部64の角部641を含むように貼り付けられている。これにより、連結シール45は、ステージ部61、ステージ部62、ステージ部63およびステージ部64のうちそれぞれ対向する先端部に貼り付けられている。
ステージ部61の角部611は、ステージ部61を挟んでサポート部71とは対角線上の反対側の端部に位置している。同様に、ステージ部62の角部621、ステージ部63の角部631およびステージ部64の角部641は、それぞれステージ部62、ステージ部63またはステージ部64を挟んでサポート部72、サポート部73またはサポート部74の反対側の端部に位置している。角部611、角部621、角部631および角部641を覆うように連結シール45を貼り付けることにより、ステージ部61、ステージ部62、ステージ部63およびステージ部64は一体に形成され、それぞれ変形が低減される。また、角部611、角部621、角部631および角部641を覆うことにより、連結シール45に加わる応力が低減される。したがって、連結シール45の剥がれを低減することができる。
また、ステージ部61、62、63、64の角部611、621、631、641に連結シール45を貼り付けることにより、各ステージ部の間には隙間が残存する。そのため、後続するパッケージング工程において注入される樹脂は、連結シール45が貼り付けられていない隙間を通して流れる。これにより、連結シール45は、樹脂の流れを妨げにくくなる。したがって、加工性を高めることができる。
なお、連結シール45は、図4に示すように角部611、角部621、角部631および角部641を覆うように貼り付ければよい。そのため、図4に示す円形状に限らず、図5(A)または図5(B)に示すような形状であってもよい。
(その他の実施形態)
以上で説明した複数の実施形態に加え、本発明では以下の通り変形してもよい。
上記の複数の実施形態では、複数のステージ部21、22を概ね同一の平面上に配置する例について説明した。しかし、図6(A)に示すようにステージ部21とステージ部22とは異なる平面に配置してもよい。この場合、二つのステージ部21とステージ部22とは、互いに平行な平面上に配置されている。
また、図6(B)に示すようにステージ部21とステージ部22とを連結する連結テープ46、47は、ステージ部21およびステージ部22の一方の面だけでなく両方の面に貼り付けてもよい。
また、図6(C)に示すように、ステージ部21とステージ部22との間は、連結テープで連結するだけでなく、粘着部材48を充填して連結してもよい。この場合、粘着部材48は、充填した後に硬化する接着剤などでもよく、充填した後に半固形状を維持するシーリング剤であってもよい。
さらに、図6(D)に示すように、ステージ部21とステージ部22との間は、連結部材49を係止してもよい。連結部材49は、ステージ部21およびステージ部22に形成されている凹部に嵌合することにより、ステージ部21およびステージ部22に係止される。そして、連結部材49をステージ部21およびステージ部22に係止することにより、ステージ部21とステージ部22との相対的な移動は制限される。
他にも、図7(A)に示すように、ステージ部21およびステージ部22とフレーム部11とがほぼ同一の平面上に位置するフラットステージ型のリードフレーム10であってもよく、図7(B)に示すように、ステージ部21およびステージ部22がフレーム部11よりも上方に位置するアップセット型のリードフレーム10であってもよい。また、図7(C)に示すようにフラットステージ型のリードフレーム10のステージ部21とステージ部22との間に連結材81を挿入する構成としてもよい。さらに、図7(D)に示すように、フラットステージ型のリードフレーム10を採用するとともに、ステージ部21およびステージ部22の上下両面に半導体チップ51、52、55、56を貼り付けてもよい。このように、ステージ部21およびステージ部22の上下両面に半導体チップ51、52、53、54を貼り付けることにより、パッケージングした半導体装置の大型化を招くことなく、多数の半導体チップを搭載することができる。
以上のように、ステージ部の位置関係および連結部材の形状などについては任意に変形することができる。また、各実施形態を個別に適用する例について説明したが、複数の実施形態を組み合わせて適用してもよい。
本発明の第1実施形態によるリードフレームを示す概略図であり、(A)は平面図、(B)は(A)のB−B線における断面図。 本発明の第2実施形態によるリードフレームを示す概略図であり、(A)は平面図、(B)は(A)のB−B線における断面図。 本発明の第3実施形態によるリードフレームを示す概略図であり、(A)は平面図、(B)は(A)のB−B線における断面図。 本発明の第4実施形態によるリードフレームを示す概略図であり、(A)は平面図、(B)は要部の拡大図。 本発明の第4実施形態によるリードフレームの変形例の要部を示す概略図。 本発明のその他の実施形態によるリードフレームの断面を示す概略図。 本発明のその他の実施形態によるリードフレームの断面を示す概略図。
符号の説明
10:リードフレーム、11:フレーム部、21、22、24、61、62、63、64:ステージ部、31、32、33、34、35、71、72、73、74:サポート部、41、42、43、44、46、47:連結テープ(連結部材)、45:連結シール(連結部材)、48:粘着部材(連結部材)、49:連結部材(連結部材)、81:連結材(連結部材)、611、621、631、641:角部

Claims (5)

  1. 互いに分離して形成され、それぞれ同一の平面上または平行な平面上に配置されている二つ以上のステージ部と、
    前記ステージ部の周囲に設けられているフレーム部と、
    前記ステージ部と前記フレーム部とを接続し、前記ステージ部を前記フレーム部に支持するサポート部と、
    絶縁体で形成され、前記ステージ部の間において前記ステージ部を連結する連結部材と、
    を備えるリードフレーム。
  2. 前記連結部材は、粘着部を有し、前記ステージ部に貼り付けられている請求項1記載のリードフレーム。
  3. 前記連結部材は、対向する各ステージ部の角部を含んで貼り付けられている請求項2記載のリードフレーム。
  4. 前記連結部材は、前記ステージ部の前記サポート部とは対角線上の反対側の端部に貼り付けられている請求項3記載のリードフレーム。
  5. 前記連結部材は、前記ステージ部に係止されている請求項1記載のリードフレーム。
JP2006256971A 2006-09-22 2006-09-22 リードフレーム Pending JP2008078445A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006256971A JP2008078445A (ja) 2006-09-22 2006-09-22 リードフレーム
US11/859,500 US7701043B2 (en) 2006-09-22 2007-09-21 Lead frame
CN2007101618181A CN101150109B (zh) 2006-09-22 2007-09-24 引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006256971A JP2008078445A (ja) 2006-09-22 2006-09-22 リードフレーム

Publications (1)

Publication Number Publication Date
JP2008078445A true JP2008078445A (ja) 2008-04-03

Family

ID=39250542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006256971A Pending JP2008078445A (ja) 2006-09-22 2006-09-22 リードフレーム

Country Status (3)

Country Link
US (1) US7701043B2 (ja)
JP (1) JP2008078445A (ja)
CN (1) CN101150109B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076441A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2523211B1 (en) * 2011-05-10 2019-10-23 Nexperia B.V. Leadframe and method for packaging semiconductor die
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US20150268261A1 (en) * 2014-03-18 2015-09-24 Trw Automotive U.S. Llc Circuit mounting apparatus and method using a segmented lead-frame

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870059A (ja) * 1994-08-16 1996-03-12 Samsung Electron Co Ltd 分離されたダイパッドを有する半導体パッケージ
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JPH11233683A (ja) * 1998-02-10 1999-08-27 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JPH11354710A (ja) * 1998-06-11 1999-12-24 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308058A (ja) 1988-06-06 1989-12-12 Hitachi Ltd 電子装置
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
JP4471600B2 (ja) 2003-08-20 2010-06-02 三洋電機株式会社 回路装置
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870059A (ja) * 1994-08-16 1996-03-12 Samsung Electron Co Ltd 分離されたダイパッドを有する半導体パッケージ
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JPH11233683A (ja) * 1998-02-10 1999-08-27 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JPH11354710A (ja) * 1998-06-11 1999-12-24 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076441A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
CN101150109A (zh) 2008-03-26
US7701043B2 (en) 2010-04-20
CN101150109B (zh) 2010-08-11
US20080135996A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US9196577B2 (en) Semiconductor packaging arrangement
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
US9231118B2 (en) Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same
JP5930980B2 (ja) 半導体装置およびその製造方法
JP3309686B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2008078445A (ja) リードフレーム
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
US11094615B2 (en) Semiconductor apparatus including leads and bonding wires
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP5088059B2 (ja) アイソレータおよびアイソレータの製造方法
US20090108438A1 (en) Semiconductor device and method of manufacturing the same
JP2008131017A (ja) 半導体装置
JP2015097237A (ja) 半導体装置
US10211118B2 (en) Semiconductor module
JP2008177424A (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
KR20070082410A (ko) 휨을 개선하기 위한 리드 프레임 및 그를 이용한 반도체패키지
JP5048627B2 (ja) リードフレーム及び半導体装置
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器
JP2005175512A (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH11340455A (ja) 絶縁ゲート形電界効果トランジスタ素子
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120928