DE19842419B4 - Verfahren zum Bilden eines Halbleiterelements - Google Patents

Verfahren zum Bilden eines Halbleiterelements Download PDF

Info

Publication number
DE19842419B4
DE19842419B4 DE19842419A DE19842419A DE19842419B4 DE 19842419 B4 DE19842419 B4 DE 19842419B4 DE 19842419 A DE19842419 A DE 19842419A DE 19842419 A DE19842419 A DE 19842419A DE 19842419 B4 DE19842419 B4 DE 19842419B4
Authority
DE
Germany
Prior art keywords
forming
film structure
layer
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19842419A
Other languages
English (en)
Other versions
DE19842419A1 (de
Inventor
Toshiyuki Kokubunji Sameshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo University of Agriculture and Technology NUC
University of Tokyo NUC
Original Assignee
Tokyo University of Agriculture and Technology NUC
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo University of Agriculture and Technology NUC, University of Tokyo NUC filed Critical Tokyo University of Agriculture and Technology NUC
Publication of DE19842419A1 publication Critical patent/DE19842419A1/de
Application granted granted Critical
Publication of DE19842419B4 publication Critical patent/DE19842419B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Bilden eines Halbleiterelements, mit den Schritten:
Bilden einer Trennschicht (20) auf einem Trägersubstrat (10);
Bilden einer Filmstruktur (30), die aus einer einzelnen Schicht oder mehreren Schichten besteht, oberhalb der Trennschicht; und
Trennen der Filmstruktur (30) vom Trägersubstrat (10) durch Entfernen der Trennschicht (20);
dadurch gekennzeichnet, dass der Schritt des Bildens der Trennschicht den Schritt des Bildens von Luftlücken (635) in mindestens einem Teil der Trennschicht (600) umfaßt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zum Bilden eines Halbleiterelements gemäß dem Oberbegriff des Anspruchs 1. Ein derartiges Verfahren ist bekannt aus US 5 665 607 .
  • Bipolartransistoren und MOS-Transistoren, die auf einkristallinen Siliziumoberflächen ausgebildet sind, zeigen sehr gute elektrische Eigenschaften und werden somit zum Bilden verschiedener Arten von elektronischen Einrichtungen verwendet. Ferner ist jüngst eine SOI-Technik zum Ausbilden eines Transistors auf einem dünnen Siliziumfilm entwickelt worden, wobei der Film auf einem Siliziumsubstrat mit einem dazwischen angeordneten isolierenden Film ausgebildet ist, um z. B. einem Verlangen zur Reduzierung der Elementgröße Rechnung zu tragen. Bei dieser Technik werden thermische Oxidation, thermische Diffusion usw. verwendet, um Halbleiterelemente auszubilden. Diese Wärmebehandlungen werden gewöhnlicherweise bei ungefähr 1000°C durchgeführt.
  • Andererseits sind bereits Halbleiterschichten bei einer relativ niedrigen Temperatur durch Plasma-CVD, Laserkristallisation usw. ausgebildet worden, wobei auf den Schichten polykristalline Silizium-Dünnfilmtransistoren oder amorphe Silizium-Dünnfilmtransistoren ausgebildet sind.
  • Gegenwärtig gibt es eine Nachfrage für Anwendungen der Dünnfilmtransistoren für eine Ansteuerschaltung, die in einer direkten Sichtanzeige mit breitem Bildschirm enthalten ist. Um dieser Nachfrage gerecht zu werden, ist es notwendig, eine großtechnische Substratbehandlungstechnik zu schaffen.
  • Die zuvor erwähnte Prozeßtechnik zum Ausbilden von Siliziumtransistoren basiert auf einer Wärmebehandlungstechnik, die eine hohe Temperatur von ungefähr 1000°C verwendet. Somit kann beispielsweise ein Transistor mit sehr guten elektrischen Eigenschaften nicht auf einem Halbleiterdünnfilm ausgebildet werden, der auf einem Substrat mit geringer Wärmebeständigkeit vorgesehen ist.
  • Obwohl eine Reduzierung der Prozeßtemperatur durch neue Techniken, wie beispielsweise Plasma-CVD, Laserkristallisation usw. realisiert worden ist, ist es weiterhin nötig, sogar beim Verwenden der neuen Techniken, die Prozeßtemperatur auf 300°C oder mehr einzustellen, um ein Element mit sehr guten elektrischen Eigenschaften auszubilden. Somit ist es schwierig, eine Transistorschaltung auf einem nicht-wärmebeständigen Substrat, das beispielsweise aus Plastik geformt ist, auszubilden. Zusätzlich, ist beim direkten Ausbilden von Transistorschaltungen auf einem Substrat mit großen Abmessungen eine große Prozeßvorrichtung notwendig, die Genauigkeit der Prozeßvorrichtung kann dadurch abnehmen und produzierte Transistorschaltungen werden teuer sein.
  • Bei dem aus US 5 665 607 bekannten Verfahren wird eine Trennschicht auf einem Substrat gebildet, und auf der Trennschicht wird eine Filmstruktur gebildet. Dann wird die Filmstruktur vom Trägersubstrat durch Entfernen der Trennschicht getrennt. Um die Trennschicht zu entfernen, werden Löcher in der darauf aufgebrachten Filmstruktur gebildet, oder die Trennschicht wird auf einem Substrat gebildet, welches bereits vor der Bildung der Trennschicht Löcher aufweist.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Bilden eines Halbleiterelementes der eingangs genannten Art so auszubilden, dass die Trennschicht einfacher entfernt werden kann.
  • Diese Aufgabe wird erfindungsgemäß gelöst wie im Patentanspruch 1 gekennzeichnet.
  • Die vorliegende Erfindung erlaubt es, eine Einrichtung mit großen Abmessungen zu realisieren.
  • Falls nötig wird die Filmstruktur an ein anderes Substrat mit geringer Wärmebeständigkeit angebracht. Hierzu verwendet die Erfindung die Trennschicht, die zwischen der Filmstruktur und dem sie tragenden Substrat angeordnet ist.
  • In dem erfindungsgemäßen Verfahren wird zuvor eine Trennschicht zwischen dem Substrat und der Filmstruktur angeordnet. Nachdem z. B. eine Transistorschaltung in der Filmstruktur bei einer Hochtemperaturbehandlung ausgebildet ist, wird die Trennschicht durch Ätzen entfernt, um die Filmstruktur von dem Trägersubstrat zu trennen. Dabei wird das Entfernen der Trennschicht dadurch erleichtert, dass Luftlücken in mindestens einem Bereich der Schicht gebildet werden.
  • Zusätzlich kann in der Erfindung der Schritt des Trennens der Filmstruktur von dem Trägersubstrat durch Entfernen der Trennschicht während oder nach der Ausbildung einer gewünschten Halbleitereinrichtung in der Filmstruktur durchgeführt werden.
  • Die durch das erfindungsgemäße Verfahren erzeugte Halbleitereinrichtungs-Schaltung ist z. B. eine Schaltung, welche aus einem oder mehreren Dünnfilmtransistoren besteht, einem oder mehreren MOSFETs, oder einem oder mehreren Bipolartransistoren, einer Schaltung, die eine Solarbatterie verwendet, oder einer integrierte Schaltung, die aus einer Vielzahl solcher aktiven Elemente besteht. Jedoch ist die Schaltung einer Halbleitereinrichtung nicht auf die obigen begrenzt.
  • Zusätzliche Aufgaben und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt und werden teilweise aus der Beschreibung hervorgehen oder können durch eine Verwendung der Erfindung erhalten werden.
  • 1A1C zeigen ein Verfahren zum Trennen einer Filmstruktur, die aus einer einzelnen oder mehreren Schichten besteht, von einem Substrat
  • 2A2C zeigen ein Verfahren bei dem eine Filmstruktur, die aus einer einzelnen oder mehreren Schichten besteht, von einem Substrat getrennt wird und ein weiteres Substrat zum Tragen der Filmstruktur verwendet wird,
  • 3A3C zeigen ein Verfahren bei dem ein Metalloxidhalbleiter (MOS)-Feldeffekttransistor (FET) auf ein weiteres Substrat übertragen wird;
  • 4A4C sind Ansichten zur Erläuterung von Prozeßschritten bei der Ausbildung einer Gateelektrode, eines isolierenden Films, eines Siliziumfilms, einer dotierten Schicht und eines Zwischenschicht-Isolierfilms, und dann zum Durchführen einer Übertragung, und zum Ausbilden von Metallisierungsebenen, um eine Halbleitereinrichtungs-Schaltung zu schaffen;
  • 5A5C zeigt ein Verfahren zur Ausbildung einer amorphen Silizium-TFT-Schaltung und des Übertragens der Schaltung;
  • 6A6C zeigt ein Verfahren zur Ausbildung eines Solarbatterieelements und einer Übertragung des Elements;
  • 7 ist eine Ansicht, welche die Ausbildung einer Verdrahtung zwischen TFTs nach dem Übertragen zeigt;
  • 8 zeigt den Übertrag einer Transistorschaltung, die auf einem kleinen Substrat ausgebildet ist, auf ein großes Substrat;
  • 9 zeigt den Übertrag einer Transistorschaltung, die auf einem großen Substrat ausgebildet ist, auf ein kleineres Substrat;
  • 10A10F zeigt ein Verfahren zur Ausbildung einer Trennschicht mit darin definierten Lücken;
  • 11 zeigt das Entfernen eines organischen Materials unter Verwendung eines Lösungsmittels;
  • 12 stellt das Einführen einer Probe in einen Vakuumbehälter dar, wobei Luftlücken in der Probe unter Verwendung des Vakuums entleert werden, und die resultierende Probe durch ein Ätzlösungsmittel geätzt wird; und
  • 13 zeigt das Entfernen eines Teils einer Filmstruktur, die auf einer Trennschicht mit Luftlücken vorgesehen ist, darstellt.
  • Die Ausführungsformen der Erfindung werden unter Bezugnahme auf die begleitenden Abbildungen beschrieben.
  • Wie in 1A1C gezeigt, ist eine Trennschicht 20 auf einem Substrat 10 ausgebildet, das aus einem Material, wie beispielsweise Silizium, Siliziumnitrid, Quarz oder Keramik, oder aus wärmebeständigem isolierendem Material besteht. Dann wird eine Filmstruktur 30 auf der Trennschicht 20 ausgebildet. Diese Filmstruktur 30 besteht aus einer einzelnen oder mehreren Schichten, welche eine Halbleiterschicht umfaßt, die zum Ausbilden einer vorbestimmten Schaltung nötig ist, und aus Silizium oder aus einer Halbleiterverbindung der II-VI-Gruppe oder III-V-Gruppe hergestellt ist.
  • Vorzugsweise besteht die Trennschicht aus einem Material, welches bei einer Wärmebehandlungstemperatur zum Bilden eines Halbleiterelements in der Halbleiterschicht stabil ist, vorzugsweise bei 1000–1100°C, und welches nicht umgekehrt die Halbleiterschicht oder das Halbleiterelement, das darin ausgebildet ist, selbst bei dieser Temperatur beeinflußt. Insbesondere besteht die Trennschicht aus einem metallischen Material, wie beispielsweise Chrom, Nickel, Tantal, Wolfram usw. oder aus einem isolierendem Material, wie beispielsweise Aluminiumoxid, Siliziumnitrid, Siliziumdioxid usw. oder aus InZnO besteht.
  • Es ist notwendig, die Dicke der Trennschicht auf mindestens 200 nm oder mehr einzustellen, hinsichtlich eines Ätzens der Trennschicht. Im Hinblick auf die Notwendigkeit, die thermische Belastung zwischen dem Substratmaterial 10 und dem Filmstrukturmaterial 30 zu reduzieren, oder im Hinblick auf die Zeit, die zum Ausbilden der Trennschicht nötig ist, wird die Dicke der Trennschicht vorzugsweise auf 20000 nm oder weniger eingestellt, und vorzugsweise auf ungefähr 1000–10000 nm.
  • Die Trennschicht wird durch Vakuumdeposition, die in einem gewöhnlichen Halbleiterherstellungsverfahren verwendet wird, Dampfphasenepitaxie, Sputtering usw. ausgebildet.
  • Danach wird ein Halbleiterelement, wie beispielsweise eine Solarbatterie, eine Diode, ein Transistor usw. in der Halbleiterschicht der Filmstruktur 30 in bekannter Weise ausgebildet, Halbleiterelements können mehrere Halbleiterelemente, die miteinander durch Metallverdrahtungen verbunden sind, als integrierte Schaltung ausgebildet werden.
  • Danach wird die Trennschicht z. B. durch Ätzen, wie in 1B gezeigt, entfernt, um dadurch die Filmstruktur 30, die aus einer einzelnen oder mehreren Schichten besteht, von dem Substrat 10 zu trennen. Die Trennschicht wird unter Verwendung einer Ätzlösung, die Phosphorsäure als Hauptkomponente enthält, geätzt, wenn die Trennschicht aus Aluminiumoxid (Al2O3), Siliziumnitrid usw. besteht, unter Verwendung einer Ätzlösung, die Fluorsäure enthält, wenn sie aus Siliziumdioxid besteht, und unter Verwendung von Salzsäure, wenn sie aus InZnO besteht.
  • Wenn die Filmstruktur 30, die aus einer einzelnen oder mehreren Schichten besteht, eine ausreichende mechanische Festigkeit hat und keine weitere körperliche Unterstützung braucht, kann sie nach einer Trennung als separates Halbleiterelement oder Schalteinrichtung mit Halbleiterelementen verwendet werden.
  • Des weiteren kann das Substrat 10, das nach der Trennung der Filmstruktur 30 erhalten wird, wieder als ein Trägersubstrat verwendet werden, durch Ausbilden darauf einer einzelnen oder mehreren Schichten, die zum Ausbilden eines Halbleiterelements oder einer Schaltung nötig sind, wie in 1C gezeigt.
  • 2A2C zeigen eine weitere Ausführungsform, wobei ein Trägersubstrat 40 verwendet wird, welches sich von dem Substrat 10 unterscheidet. Wie in 2A gezeigt, wird die Trennschicht 20 zuerst auf dem Substrat 10 ausgebildet, und dann wird eine Filmstruktur 30, die aus einer einzelnen oder mehreren Schichten besteht, die zum Bilden einer vorbestimmten Halbleiterschaltung nötig sind, auf der Trennschicht 20 ausgebildet.
  • Nach dem Ausbilden der vorbestimmten Halbleiterschaltung wird ein weiteres Substrat 40 an der Filmstruktur 30 angebracht, durch ein geeignetes Klebemittel. Anders als das Substrat 10, benötigt das Substrat 40 keine Festigkeit bei einer hohen Temperatur. Dementsprechend kann das Substrat 40 aus einem billigem organischen Material, wie beispielsweise Plastik, hergestellt werden.
  • Bezugnehmend auf 2C wird die Trennschicht 20 z. B. durch Ätzen entfernt, um dadurch die Filmstruktur 30, die aus einer einzelnen oder mehreren Schichten besteht, von dem Substrat 10 zu trennen. Somit ist der Schritt eines Übertragens der Filmstruktur auf das Substrat 40 vollständig.
  • 3A3C sind Ansichten, die zum Erklären eines speziellen Beispiels eines Übertragens nützlich sind, bei dem ein Transistorelement und eine integrierte Schaltung, die das Transistorelement verwendet, übertragen werden. Insbesondere zeigen diese Abbildungen ein Übertragebeispiel, mit dem ein Metalloxidhalbleiter (MOS)-Feldeffekttransistor (FET) übertragen wird.
  • Zuerst wird eine Trennschicht 20 auf einem Substrat 10 ausgebildet. In dem nächsten (MOSFET)-Ausbildeschritt wird ein kristalliner Siliziumfilm 50 ausgebildet. Ein gateisolierender Film 60 wird auf dem Film 50 ausgebildet. Danach wird eine Maske mit einer bestimmten Struktur bzw. Muster ausgebildet, wodurch Source- und Drainregionen 70 und 72 ausgebildet werden.
  • Dann werden Zwischenschicht-Isolierfilme 90 und 92 ausgebildet, und Kontaktlöcher werden darin ausgebildet, wodurch Source, Gate und Drainelektroden 80, 82 und 84 ausgebildet werden. Des weiteren ist ein Oxidfilm 94 für Passivierungswecke vorgesehen. Vorzugsweise weist der kristalline Siliziumfilm 50 eine Dicke von 1000–5000 nm auf. Das Elektrodenmetall hat eine Dicke von 10–2000 nm, vorzugsweise 100–1000 nm.
  • Wenn nötig, können Metallisierungslagen 100 und 102 vorgesehen werden, welche die Transistoren verbinden, die in der integrierten Schaltung enthalten sind, oder die die integrierte Schaltung mit einer externen Schaltung verbinden. 3A zeigt schematisch den Querschnitt des Substrats, der nachdem die Trennschicht 20 und der kristalline Siliziumfilm 50 auf dem Substrat 10 ausgebildet sind erhalten wird.
  • Hochtemperaturbehandlungen von 1000°C werden verwendet, um den kristallinen Siliziumfilm 50 zum Bilden eines MOSFETs auszubilden, um einen gateisolierenden Film auszubilden, und um eine Dotierung zum Ausbilden einer dotierten Siliziumregion zu aktivieren. Diese Hochtemperaturbehandlungen können durchgeführt werden, durch Ausbilden des Substrates 10 aus einem Material, wie beispielsweise Quarz, das 1000°C oder mehr aushalten kann.
  • Des weiteren kann in dem oben beschriebenen MOSFET-Herstellungsverfahren die Eigenschaft der kristallinen Silziumschicht 50 verbessert werden, unter Verwendung einer Laserkristallisation, einer Laseraktivierung usw., und die Zeit, die für die Herstellung des MOSFETs benötigt wird, kann reduziert werden, im Vergleich zu der Hochtemperaturbehandlung, unter Verwendung einer Technik zur Durchführung einer Behandlung bei einer relativ niedrigen Temperatur, wie beispielsweise Plasma-CVD.
  • Dann, wie in 3B gezeigt, wird das Substrat 40 an dem Substrat, in welchem die Transistorschaltung ausgebildet. ist, angebracht. Danach wird die Trennschicht 20 entfernt und die Transistorschaltung ist an das Substrat 40 übertragen, wie in 3C gezeigt.
  • Das Substrat 40 wird nur zum Tragen der Transistorschaltung verwendet, die in dem obigen Schritt ausgebildet wird, und somit ist es nicht nötig, den Einfluß auf sie durch die Hochtemperaturbehandlung, die während der Herstellung der Transistorschaltung durchgeführt wird, zu berücksichtigen. Dementsprechend, obwohl ein Verfahren mit hoher Temperaturbelastung zur Herstellung des Transistors verwendet wird kann das Substrat 40 aus einem billigem Material mit niedriger Wärmebeständigkeit ausgebildet sein, z. B. ein Plastikmaterial wie beispielsweise Epoxyharz, Polimid, Polykarbonat, usw.
  • Das erfindungsgemäße Verfahren ermöglicht die Ausbildung eines Halbleiterelements mit sehr guten Eigenschaften und seiner Schaltung auf einem Substrat, das aus einem billigem Material mit einer relativ niedrigen Wärmebeständigkeit ausgebildet ist. Das Element und seine Schaltung werden durch einen Hochtemperaturprozeß erzeugt.
  • 4A4C zeigen eine weitere Ausführungsform. Nachdem eine Trennschicht 20 und eine Siliziumschicht 50 auf einem Substrat 10 ausgebildet sind, werden ein Gateisolierfilm 60, dotierte Schichten 70 und 72, eine Gateelektrode 82 und ein isolierender Film ausgebildet, wie in 4A gezeigt. Anschließend wird ein weiteres Substrat 40 an der Filmstruktur angebracht, wie in 4B gezeigt, wodurch eine Übertragung durchgeführt wird. Danach kann ein Isolierfilm und Metallisierungslagen 80, 84, 100 und 102 ausgebildet werden, wie in 4C. In diesem Fall sind die Seitenwände der Kontaktlöcher zur Verbindung mit den Elektroden isoliert, wenn dies notwendig ist. Auch in dem Fall eines Verwendens eines von dem MOSFET verschiedenen Elements, kann das erfindungsgemäße Übertrageverfahren verwendet werden.
  • 5A5C zeigen eine Ausführungsform, in welcher eine amorphe Silizium-TFT-Schaltung erzeugt und übertragen wird. Eine Metallschicht ist z. B. durch Sputtering auf einer Trennschicht 210, die auf einem Substrat 200 vorgesehen ist, ausgebildet, und ist in eine Gatelelektrode 220 strukturiert, z. B. durch Ätzen. Die Metallelektrode weist eine Dicke von 10–2000 nm auf, insbesondere 100–1000 nm. Anschließend werden ein Siliziumnitridfilm 230 und ein amorpher Siliziumfilm 240, welche als Gateisolierfilm dienen, z. B. durch Plasma-CVD ausgebildet. Der Siliziumnitridfilm weist eine Dicke von 50–2000 nm auf, insbesondere 100–1000 nm. Der amorphe Siliziumfilm weist eine Dicke von 10–1000 nm auf, insbesondere 20–5000 nm. Nach der Ausbildung des amorphen Siliziumfilms 240 wird ein dotierter amorpher Siliziumfilm 250 mit einer Dicke von 50–200 nm z. B. durch Plasma-CVD ausgebildet. Danach wird der Bereich der dotierten Schicht, welcher einem Kanal entspricht, durch Ätzen entfernt, um dadurch Source- und Drainregionen zu bilden.
  • Danach werden Source- und Drainelektroden 260 und 270 bereitgestellt, Zwischenschichtisolierfilme 280 und 290, ein Passivierungsfilm 291 und Metallisierungslagen 292 und 293 zum Verbinden der Transistoren untereinander oder zum Verbinden der Transistoren mit einer externen Schaltung. 5A zeigt einen Zustand, bei dem alle oben beschriebenen Stufen beendet sind, und die amorphe Silizium-TFT-Schaltung auf dem Substrat 200 vollständig ist.
  • Wie in 5B und 5C gezeigt, werden die amorphen TFTs und ihre Schaltung auf ein neues Substrat 294 durch Entfernen der Trennschicht übertragen. Das Trägersubstrat 200, das zum Erzeugen einer Filmstruktur, welche das zu trennende Halbleiterelement umfaßt, verwendet wird, kann wieder als nächstes Substrat verwendet werden.
  • 6A6C zeigen eine weitere Ausführungsform, in welcher ein Solarbatterielelement auf einer Trennschicht 310, die auf einem Substrat 300 vorgesehen ist, ausgebildet ist. Hierzu wird eine untere Elektrode 320 z. B. durch Sputtering ausgebildet, wobei eine geeignete Elektrodenschutzschicht 315 auf der Trennschicht 310 vorgesehen ist, und dann werden eine hochdotierte Halbleiter-P-Typ-Schicht 330, eine nicht dotierte Halbleiterschicht 340 und eine Halbleiter-N-Typ-Schicht 350 in dieser Reihenfolge z. B. durch Plasma-CVD ausgebildet. Bevorzugt weisen die hochdotierte P-Typ-Schicht, die nicht dotierte Halbleiterschicht und die N-Typ-Schicht-Dicken von 10 bis 1000 nm, 100–5000 nm bzw. 10–100 nm auf.
  • Danach wird eine obere Elektrode 360 ausgebildet und ein photosensitiver Bereich wird durch Entfernen, beispielsweise durch Ätzen, eines äußeren Bereichs der Halbleiterschicht des Solarbatterieelements definiert. Des weiteren werden eine Passivierungsschicht 370 und Metallisierungslagen 380, die mit einer externen Schaltung oder anderen Schaltelementen (nicht dargestellt) zu verbinden sind, ausgebildet, um dadurch eine Schaltung zu bilden. Somit wird ein amorphes Siliziumsolarbatterieelement bereitgestellt. Andererseits, wenn eine kristalline Siliziumsolarbatterie durch das erfindungsgemäße Verfahren ausgebildet ist, ist eine Dreischichtstruktur-Solarbatterie vorgesehen, die z. B. eine hochdotierte P-Typ-Schicht, eine P-Typ-Schicht und eine N-Typ-Schicht an Stelle der amorphen Schichten 330, 340 und 350 verwendet. Jeder Halbleiterfilm ist z. B. durch Plasma-CVD ausgebildet, und wird dann einer notwendigen Kristallisationsbehandlung unterworfen. Die hochdotierte P-Typ-Schicht wird durch Feststoff-Phasenkristallisation oder Schmelzhärtung eines Halbleiterfilms ausgebildet. Die N-Typ Schicht wird durch Ionenimplantation in einen Halbleiterfilm oder durch thermisches Diffundieren von Dotierstoffen in den Film ausgebildet. Bevorzugt weisen die hochkonzentrierte P-Typ-Schicht, die P-Typ-Schicht, und die N-Typ Schicht Dicken von 10–100 nm, 1000–50000 nm bzw. 10–100 nm auf.
  • Die Solarbatterie und ihre Schaltung werden wie in 6B und 6C gezeigt, durch Entfernen der Trennschicht, auf ein neues Substrat 390 übertragen.
  • Da die Struktur des Elements und ihre auf ein neues Substrat übertragene Schaltung bezogen auf das Original umgekehrt ist, muß das Original unter Berücksichtigung des Umgekehrten entworfen werden. Wenn z. B. in dem Fall eines Übertragens der in 3A3C gezeigten MOSFETs ein oberes Gate-TFT zuerst ausgebildet ist, wird es zu einer unteren Gate-TFT nach der Übertragung. In dieser Hinsicht, wenn eine obere Gate-TFT nach dem Übertragen benötigt wird, wird eine untere Gate-TFT, wie in 5A5C gezeigt, zuerst hergestellt und dann übertragen.
  • Um TFTs nach der Übertragung zu verbinden, ist ein Kontaktbereich 400 zur Verdrahtung vorgesehen, wie in 7 gezeigt, wodurch zuerst ein Kontaktloch ausgebildet wird, und dann die Verdrahtung.
  • Eine weitere Ausführungsform ist in 8 dargestellt. Eine Filmstruktur 510, welche eine Halbleiterschicht umfaßt, die mit einer Transistorschaltung versehen ist, wird zuvor auf einem Substrat 505 ausgebildet, wobei eine Trennschicht 504 dazwischen angeordnet ist. Die Filmstruktur 510 wird auf eine größeres Substrat 520 übertragen. Dieser Prozeß ermöglicht ein Eliminieren der herkömmlichen Schwierigkeit beim sehr feinen Strukturieren auf einem großen Substrat. Folglich kann ein feines Halbleiterelement mit sehr guten Eigenschaften und seine Schaltung auf einem sehr großen Substrat 520 ausgebildet werden.
  • Ferner, wie in 9 gezeigt, ermöglicht die Erfindung ein simultanes Ausbilden von feinen Halbleiterelementen oder Schaltungen mit sehr guten Eigenschaften auf mehreren feinen Substraten 540 durch Übertragen von Schichten 530 einschl. Transistorschaltungen die auf einem Substrat 531 mit einer Trennschicht 532, die dazwischen gebildet sind, auf die feinen Substrate 540.
  • Das erfindungsgemäße Verfahren zum Bilden von Halbleiterelementen ist nicht auf die in 1A9 dargestellten Ausführungsformen begrenzt, kann aber ohne vom technischen Umfang der Erfindung abzuweichen modifiziert werden.
  • Obwohl in der in 3A3C gezeigten Ausführungsform das Halbleiterelement und seine Schaltung z. B. insbesondere ein MOSFET und seine Schaltung sind, kann der Halbleiter eine in 5A5C gezeigte amorphe Silizium-TFT sein, ein in 6A6C gezeigtes Solarbatterieelement, ein Bipolarelement, ein amorpher Bildsensor usw.
  • Obwohl bei den in 3A7 dargestellten Ausführungsformen ein Übertragen nach der Vollendung mindestens des Transistorelements durchgeführt wird, kann es sogar während der Herstellung des Elements durchgeführt werden.
  • 1 stellt ein Verfahren zum Entfernen der Trennschicht mittels Ätzen dar. In diesem Fall wird eine Filmstruktur 30, die aus einer einzelnen Schicht oder aus mehreren Schichten besteht, von einem Substrat 10 getrennt, durch Zersetzen der Trennschicht unter Verwendung einer Lösung oder eines Gases zum Auflösen der Trennschicht.
  • 10A10F illustrieren ein Verfahren zum Bilden einer Trennschicht mit Luftlücken 635, unter Verwendung einer Lithographietechnik. Wie in 10A gezeigt, wird zuerst ein Film 600, der die Trennschicht bildet, auf einem Substrat 610 ausgebildet. Der Film 600 ist in dieser Ausführungsform aus Chrom ausgebildet, ist aber darauf nicht beschränkt. Er kann aus einem anderem Material hergestellt werden, das zum Durchführen der Erfindung geeignet ist, d. h. einem metallischen Material wie beispielsweise Nickel, Tantal, Wolfram usw., aus einem isolierendem Material wie beispielsweise Aluminiumoxid, Siliziumnitrid, Siliziumdioxid usw. oder aus InZnO. Die Trennschicht 600 kann durch CVD, Sputtern oder andere geeignete Verfahren ausgebildet werden.
  • Als nächstes werden Bereiche des Films 600 durch Lithographie oder Ätzen entfernt, wie in 10B gezeigt.
  • Dann wird die verbleibende Struktur mit einem Material 620 bedeckt, welches in einer organischen Lösung gut löslich ist, wie beispielsweise ein Hochpolymermaterial, wie in 10C und 10D gezeigt.
  • Danach, wie in 10E gezeigt, wird ein Film 630 zum Schützen der geglätteten Oberfläche ausgebildet, durch eine Behandlung mit einer niedrigen Temperatur, wie beispielsweise ECR-Plasma-CVD, Sputtering usw. Der Film 630 ist in dieser Ausführungsform aus Siliziumoxid ausgebildet, ist aber nicht darauf beschränkt. Er kann aus einem anderen geeigneten Material hergestellt werden.
  • Nach der Ausbildung des Films 630 wird das Material 620 unter Verwendung eines Lösungsmittels entfernt, wodurch eine Trennschichtstruktur 640 mit Luftlücken 635 ausgebildet wird, wie in 10F gezeigt. 11 zeigt eine Weise des Entfernens. Um das Material 620 unter Verwendung des Lösungsmittels zu entfernen, ist ein Eintauchen der Probe in eine Lösungsmittelslösung 650 ein einfaches Verfahren. Das Material 620 kann effektiver durch Erwärmen der Lösungsmittellösung, um ihre Lösungsfähigkeit zu erhöhen, oder durch Verdampfen des Lösungsmittels in einem hochreaktivem Dampf entfernt werden.
  • Um die Trennschicht 600 zu entfernen, kann ein Ätzlösungsmittel, das die Schicht 600 auflöst aber nicht den Film 630, verwendet werden. Da die Trennschicht 600 die Luftlücken aufweist, kann das Ätzlösungsmittel einfach in die Schicht 600 eindringen um sie zu entfernen.
  • Um zu bewirken, daß die Lösung effektiv in die Trennschicht eindringt, um so eine Filmstruktur 690 zu trennen, wird die Probe in einen Vakuumbehälter 660 eingeschlossen. Dann wird die Luft in den Luftlücken der Trennschicht durch die Vakuumsaugung 670 evakuiert, und ein Ätzlösungsmittel 680 wird in den Behälter 650 eingeführt, wie in 12 dargestellt. Da der Druck in den Luftlücken reduziert ist, tritt das Ätzlösungsmittel schnell in die Luftlücken, löst die Trennschicht 600 auf und trennt die Filmstruktur, die aus einer einzelnen Schicht oder mehreren Schichten besteht, vom Substrat 610.
  • Um die Trennschicht effektiver zu entfernen, kann die Filmstruktur 690 mit Luftlücken auf der Trennschicht teilweise entfernt werden, so daß kein Halbleiterelement oder Schaltung durch das Entfernen beeinflußt wird, wodurch die Funktion des Ätzlösungsmittels zum Entfernen der Trennschicht beschleunigt wird.
  • Eine Technik zum Ausbilden eines Filmes mit Luftlücken mittels Sputtering ist z. B. aus J. Electrochem. Soc., 131(1984), Seiten 2105–2109, von T. Serikawa und T. Yachi bekannt. Gemäß dieser Veröffentlichung kann ein SiO2-Film mit Luftlücken durch Sputtering in einer Ar-Gas-Atmosphäre ausgebildet werden. Da dieser Film bei einer sehr hohen Geschwindigkeit geätzt werden kann, kann er als Trennschicht, die in dieser Erfindung verwendet wird, verwendet werden.
  • Des weiteren, ermöglicht eine plasmachemische Phasenreaktion oder ein Aufdampfen die Ausbildung eines Filmes mit Luftlücken 635 durch Anlegen eines hohen Gasdruckes an mindestens einen Abschnitt eines Films während seiner Ausbildung, um eine chemische Phasenreaktion zu verstärken, und enthält kleine Teilchen in dem Film. Der verbleibende Film kann bei einer sehr hohen Geschwindigkeit geätzt werden, und kann somit als erfindungsgemäße Trennschicht verwendet werden.
  • Das Verfahren des Bildens eines Halbleiterelements gemäß der Erfindung kann auf einfache Weise eine Einrichtung mit großer Fläche erzeugen, welche Halbleiterelemente mit sehr guten Eigenschaften und ihre Schaltungen enthält. Zusätzlich ermöglicht das Verfahren das Bilden eines Halbleiterelements mit sehr guten Eigenschaften und seiner Schaltung auf einem Substrat, das aus einem Material mit niedriger Wärmebeständigkeit hergestellt ist, wie beispielsweise Glas, Plastik usw.

Claims (11)

  1. Verfahren zum Bilden eines Halbleiterelements, mit den Schritten: Bilden einer Trennschicht (20) auf einem Trägersubstrat (10); Bilden einer Filmstruktur (30), die aus einer einzelnen Schicht oder mehreren Schichten besteht, oberhalb der Trennschicht; und Trennen der Filmstruktur (30) vom Trägersubstrat (10) durch Entfernen der Trennschicht (20); dadurch gekennzeichnet, dass der Schritt des Bildens der Trennschicht den Schritt des Bildens von Luftlücken (635) in mindestens einem Teil der Trennschicht (600) umfaßt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Trennens der Filmstruktur (30) von dem Trägersubstrat (10) den Schritt des Entfernens der Trennschicht (20) durch Ätzen enthält.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der Filmstruktur (30) den Schritt des Bildens eines Transistors (60, 70, 72, 80, 82, 84) in einem Bereich der Filmstruktur umfaßt, die aus der einzelnen Schicht oder den mehreren Schichten besteht.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der Filmstruktur (30) den Schritt des Bildens einer integrierten Schaltung, welche mehrere Transistoren und interne Verdrahtungen umfasst, in der Filmstruktur umfasst.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der Filmstruktur den Schritt des Bildens einer Solarbatterie (320, 330, 340, 350, 360) in einem Bereich der Filmstruktur umfaßt, die aus der einzelnen Schicht oder den mehreren Schichten besteht.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Luftlücken (635) durch Lithographie und Ätzen gebildet werden.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der Trennschicht (600) ein Sputteringverfahren verwendet.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der Trennschicht (600) eine plasmachemische Phasenreaktion verwendet.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Bildens der Trennschicht (600) ein Aufdampfverfahren verwendet.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nachdem die Filmstruktur (30), die aus der einzelnen Schicht oder den mehreren Schichten besteht, von dem Trägersubstrat (10) getrennt ist, das Trägersubstrat (10) wiederverwendet wird, um eine andere Filmstruktur, die aus einer einzelnen Schicht oder mehreren Schichten besteht, zu tragen.
  11. Verfahren nach einem der vorangegangenen Ansprüche, gekennzeichnet, durch Anbringen eines zweiten Substrats (40) an der Filmstruktur (30).
DE19842419A 1997-09-16 1998-09-16 Verfahren zum Bilden eines Halbleiterelements Expired - Fee Related DE19842419B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09250952A JP3116085B2 (ja) 1997-09-16 1997-09-16 半導体素子形成法
JP9-250952 1997-09-16

Publications (2)

Publication Number Publication Date
DE19842419A1 DE19842419A1 (de) 1999-06-10
DE19842419B4 true DE19842419B4 (de) 2005-03-03

Family

ID=17215460

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19842419A Expired - Fee Related DE19842419B4 (de) 1997-09-16 1998-09-16 Verfahren zum Bilden eines Halbleiterelements

Country Status (5)

Country Link
US (1) US6339010B2 (de)
JP (1) JP3116085B2 (de)
KR (1) KR100380512B1 (de)
DE (1) DE19842419B4 (de)
TW (1) TW473810B (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 3次元デバイスの製造方法
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
TW531897B (en) * 2002-04-18 2003-05-11 Ind Tech Res Inst Method of forming thin film transistor on plastic substrate
EP1363319B1 (de) * 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
AU2003275614A1 (en) * 2002-10-30 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
US6864161B1 (en) 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Method of forming a gate structure using a dual step polysilicon deposition procedure
TWI222545B (en) * 2003-02-27 2004-10-21 Toppoly Optoelectronics Corp Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display
US7105448B2 (en) 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
CN1321347C (zh) * 2003-04-07 2007-06-13 统宝光电股份有限公司 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
TWI221010B (en) * 2003-08-07 2004-09-11 Ind Tech Res Inst A method for transferably pasting an element
JP2005136214A (ja) 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
US7927971B2 (en) * 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2006018787A2 (en) * 2004-08-20 2006-02-23 Philips Intellectual Property & Standards Gmbh Method of detaching a thin semiconductor circuit from its base
DE102004044709A1 (de) * 2004-09-15 2006-03-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur gleichzeitigen Rekristalisierung und Dotierung von Halbleiterschichten und nach diesem Verfahren hergestellte Halbleiterschichtsysteme
JP2006216891A (ja) * 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP5007492B2 (ja) * 2005-05-09 2012-08-22 大日本印刷株式会社 中間転写媒体の製造方法、酸化物半導体電極の製造方法、および色素増感型太陽電池の製造方法
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101529596B (zh) * 2006-11-29 2011-12-14 株式会社半导体能源研究所 装置及其制造方法
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
DE102007061261A1 (de) * 2007-12-19 2009-07-02 Bayer Materialscience Ag Leuchtkörper mit LED-DIEs und deren Herstellung
JP5521286B2 (ja) * 2008-05-28 2014-06-11 カシオ計算機株式会社 薄膜素子の製造方法
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(sdb)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ledアレイ、ledプリンタヘッド、及びledプリンタ
US7967936B2 (en) * 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
US8460979B2 (en) * 2009-04-27 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a backside illuminated image sensor
KR101149677B1 (ko) * 2010-01-20 2012-07-11 주식회사 엘지실트론 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자, 태양전지, led
TWI398022B (zh) * 2010-03-17 2013-06-01 Univ Nat Chunghsing Separation method of epitaxial substrate of photovoltaic element
TWI480926B (zh) * 2010-09-28 2015-04-11 Nat Univ Chung Hsing Preparation method of epitaxial element
US8853057B2 (en) 2010-09-28 2014-10-07 National Chung-Hsing University Method for fabricating semiconductor devices
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
CN116130563A (zh) * 2023-04-14 2023-05-16 江西兆驰半导体有限公司 一种衬底剥离方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0510368A1 (de) * 1991-03-28 1992-10-28 Honeywell Inc. Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
WO1996036072A2 (en) * 1995-05-10 1996-11-14 Philips Electronics N.V. Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization
US5665607A (en) * 1993-06-11 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Method for producing thin film solar cell

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127860A (ja) * 1983-01-13 1984-07-23 Nec Corp 半導体装置の製造法
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
JPH05315255A (ja) * 1991-04-26 1993-11-26 Tonen Corp 多結晶シリコン薄膜の形成方法
US5336558A (en) 1991-06-24 1994-08-09 Minnesota Mining And Manufacturing Company Composite article comprising oriented microstructures
JP3055264B2 (ja) * 1991-11-14 2000-06-26 日本電気株式会社 半導体素子の製造方法
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
JP2962918B2 (ja) * 1992-01-31 1999-10-12 キヤノン株式会社 シリコン薄膜の形成方法及び太陽電池の製造方法
ATE173839T1 (de) * 1992-09-11 1998-12-15 Kopin Corp Farbfiltersystem fuer anzeigetafeln
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JPH07221113A (ja) 1994-01-31 1995-08-18 Toshiba Corp 半導体装置の製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0510368A1 (de) * 1991-03-28 1992-10-28 Honeywell Inc. Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
US5665607A (en) * 1993-06-11 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Method for producing thin film solar cell
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
WO1996036072A2 (en) * 1995-05-10 1996-11-14 Philips Electronics N.V. Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization

Also Published As

Publication number Publication date
TW473810B (en) 2002-01-21
US6339010B2 (en) 2002-01-15
JPH1197357A (ja) 1999-04-09
JP3116085B2 (ja) 2000-12-11
KR100380512B1 (ko) 2003-08-19
KR19990029854A (ko) 1999-04-26
US20010012677A1 (en) 2001-08-09
DE19842419A1 (de) 1999-06-10

Similar Documents

Publication Publication Date Title
DE19842419B4 (de) Verfahren zum Bilden eines Halbleiterelements
DE69508816T2 (de) Substrat für integrierte Bauelemente mit einer Dünnschicht und Herstellungsverfahren
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE69309583T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69209126T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE68923311T2 (de) Verfahren zur Herstellung eines Feld-Effekt-Transistors.
DE60127402T2 (de) Verfahren zur herstellung von substraten und dadurch hergestellte substrate
DE3011982C2 (de)
DE69317800T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69223009T2 (de) Flüssigkristall-Anzeigeeinheit
DE2661098C2 (de)
DE69622607T2 (de) Flüssigkristall-Anzeige und Verfahren zu ihrer Herstellung
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE4119920C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE4433833A1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE69115118T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors.
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE69229314T2 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee