DE69522370T2 - SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung - Google Patents

SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung

Info

Publication number
DE69522370T2
DE69522370T2 DE69522370T DE69522370T DE69522370T2 DE 69522370 T2 DE69522370 T2 DE 69522370T2 DE 69522370 T DE69522370 T DE 69522370T DE 69522370 T DE69522370 T DE 69522370T DE 69522370 T2 DE69522370 T2 DE 69522370T2
Authority
DE
Germany
Prior art keywords
film
semiconductor layer
thermal oxide
oxide film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69522370T
Other languages
English (en)
Other versions
DE69522370D1 (de
Inventor
Hiroshi Tsutsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69522370D1 publication Critical patent/DE69522370D1/de
Application granted granted Critical
Publication of DE69522370T2 publication Critical patent/DE69522370T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf eine Dünnfilm-Halbleiteranordnung und ein Verfahren zur Herstellung einer solchen Dünnfilm-Halbleiteranordnung. Insbesondere betrifft die vorliegende Erfindung eine Dünnfilm-Halbleiteranordnung, die für eine Flüssigkristall-Anzeigevorrichtung (im Folgenden auch als "LCD" für "Liquid Crystal Display" bezeichnet) zum Treiben des Flüssigkristalls, einen Sensor zum Ablesen von Abbildungen, eine Last für einen RAM (Random Access Memory für Speicher mit wahlfreiem Zugriff) und ähnliche Komponenten verwendet wird, sowie ein Verfahren zur Herstellung einer solchen Dünnfilm-Halbleiteranordnung.
    • 2. Beschreibung des verwandten Standes der Technik:
  • Eine Dünnfilm-Halbleiteranordnung enthält eine Dünnfilm-Halbleiterschicht, die auf einem Substrat mit einer isolierenden Oberfläche, wie beispielsweise einem Quarz- Substrat oder einem Glas-Substrat ausgebildet ist. Ein Dünnfilm-Transistor (TFT für Thin Film Transistor) wird auf verschiedenen Gebieten eingesetzt. Im Folgenden wird ein herkömmliches Beispiel für einen Dünnfilm-Transistor auf der Basis von polykristallinem Silizium, der für die Verwendung in einer Flüssigkristall- Anzeigevorrichtung (LCD) entwickelt worden ist, beschrieben werden.
  • In der letzten Zeit hat auf dem Gebiet der Flüssigkristall-Anzeigen, die Dünnfilm- Transistoren verwenden, ein Dünnfilm-Transistor aus polykristallinem Silizium (im Folgenden als "Niedrigtemperatur-Poly-Si TFT" bezeichnet) große Aufmerksamkeit gefunden, der bei relativ niedrigen Temperaturen (ungefähr 600ºC oder weniger) hergestellt werden kann, bei denen statt der kostspieligen Quarz-Substrate die preisgünstigen Glas-Substrate verwendet werden können. Eines der wesentlichen Probleme, die für solche Niedrigtemperatur-Poly-Si TFT gelöst werden müssen, stellt jedoch die Verbesserung in der Qualität des Gate-isolierenden Films dar. Deshalb sind verschiedene Gate-isolierende Filme untersucht worden.
  • Ein Niedrigtemperatur-Poly-Si TFT, wie er in der Veröffentlichung "Society of Information Display International Symposium Digest of Technical Papers; Band, XXIV (1993) Seiten 387-390" beschrieben worden ist, wird im Folgenden kurz unter Bezugnahme auf die Fig. 4A bis 4D als herkömmliches Beispiel erläutert werden.
  • Ein solcher Niedrigtemperatur Poly-Si TFT wird auf folgende Weise hergestellt.
  • Zunächst wird ein Film aus amorphem Silizium auf einer oberen Oberfläche eines Substrates 12 abgelagert, und dann erfolgt eine Bestrahlung mit Laser-Licht, um auf diese Weise den Film aus amorphem Silizium lokal zu erwärmen und aufzuschmelzen. Als Ergebnis hiervon wird der Film aus amorphem Silizium kristallisiert, wodurch ein Film 13 aus polykristallinem Silizium erhalten wird. Anschließend wird der Film 13 aus polykristallinem Silizium durch Fotolitographie und Ätzen (Fig. 4A) auf eine Insel-Form gebracht.
  • Nachdem ein aus einer SiO&sub2;-Schicht bestehender Gate-isolierender Film 14 unter Verwendung eines ECR-CVD Verfahrens (Fig. 4B) auf dem Film 13 aus polykristallinem Silizium ausgebildet wurde, wird als Nächstes eine Gate-Elektrode 15, die aus Tantal (Ta) hergestellt ist, auf dem Gate-isolierenden Film 14 erzeugt. Anschließend werden unter Verwendung der Gate-Elektrode 15 als Maske Verunreinigungen, die als Donatoren oder Akzeptoren dienen, durch Ionen- Dotierung, bei der keine Massen-Trennung durchgeführt wird, in den Film 13 aus polykristallinem Silizium eingeführt, wodurch ein Quellen- bzw. Source-Bereich 16 und ein Drain- bzw. Senken-Bereich 17 (siehe Fig. 4C) ausgebildet werden. Nach der Ausbildung eines isolierenden Zwischenpegel-Films 18 werden auf dem isolierenden Film 18 eine Source-Elektrode 19 und eine Drain-Elektrode 20 ausgebildet. Als Ergebnis hiervon wird der in Fig. 4D dargestellte Niedrigtemperatur-Poly-Si TFT hergestellt.
  • Bei dem in den Fig. 4A bis 4D gezeigten herkömmlichen Niedrigtemperatur-Poly- Si TFT wird der Gate-isolierende Film 14, der aus einem SiO&sub2; Film besteht, durch ein ECR-CVD (Electron Cyclotron Resonance Chemical Vapor Deposition für chemische Ablagerung aus der Dampfphase durch Elektronen-Zyklotron-Resonanz) Verfahren abgelagert. Es ist deshalb berichtet worden, dass der Niedrigtemperatur-Poly-Si TFT gute Eigenschaften bzw. Kennlinien im Vergleich mit SIO&sub2; hat, das durch ein AP- CVD (Atmospheric Pressure Chemical Vapor Deposition für chemische Ablagerung aus der Dampfphase bei atmosphärischem Druck) Verfahren oder LTO (Low Temperatur Oxide für Niedrigtemperatur-Oxid) abgelagert worden ist. Selbst in dem Fall, dass das ECR-CVD Verfahren verwendet wird, wird jedoch die wichtigste Zwischenfläche zwischen Halbleiter/isolierendem Film, die die Eigenschaften bzw. Kennlinien der Anordnung beeinflusst, bemerkenswert instabil. Der Grund hierfür liegt darin, dass die SiO&sub2;-Schicht, die als Gate-isolierender Film 14 dient, abgelagert wird, nachdem die Schicht 13 aus polykristallinem Silizium ausgebildet wurde, und das Substrat solchen Verfahrensschritten wie einem Reinigungsverfahren unterworfen wird. Der Zustand der Zwischen- bzw. Grenzfläche zwischen dem isolierenden Film, der durch ein CVD Verfahren abgelagert wird, und dem Halbleiter kann sich stark aufgrund von verschiedenen Bedingungen ändern, wie beispielsweise der Reinigungs-Bedingung vor der Ablagerung des isolierenden Films, der Wartezeit nach der Reinigung bis zur Ablagerung, und der Atmosphäre unmittelbar vor der Ablagerung. Als Ergebnis hiervon können die Zwischenflächen- Zustände an der Grenzfläche Halbleiter-/isolierender Film merklich verschlechtert werden. Deshalb besteht die Gefahr, dass sich die Kennlinien eines solchen Dünnfilm-Halbleiters verschlechtern können. Darüber hinaus ist es notwendig, die Herstellungs-Bedingungen sehr strikt, also in engen Grenzen, zu steuern, um die Dichte der Zwischenflächen-Zustände perfekt einzustellen. Deshalb ist dieses Verfahren für die Massenproduktion nicht geeignet. Weiterhin hat das Verfahren ein weiteres Problem in dem Sinne, dass die Herstellungs-Ausbeute aufgrund von Pin- bzw. Stift-Löchern in dem isolierenden Film und ähnlichen Einflüssen niedrig ist, da der Gate-isolierende Film durch ein CVD-Verfahren erhalten wird.
  • Auf dem Gebiet der LSI (Large Scale Integration für Großintegration) wird ein Film aus thermischem Oxid, der aus Silizium hergestellt wird, üblicherweise als Gate- isolierender Film verwendet, damit die Dichte der Zwischenflächen- bzw. Schnittstellen-Zustände auf einen vorherbestimmten Wert oder einen niedrigeren Wert gesteuert bzw. eingestellt wird. Das Aufwachsen eines solchen Films aus thermischem Oxid erfordert jedoch ein Verfahren bei hohen Temperaturen. Deshalb ist es notwendig, ein kostspieliges Quarz-Substrat einzusetzen, das sogar bei einem Hochtemperatur-Verfahren keine Spannungen induziert, wodurch sich jedoch eine Erhöhung der Herstellungskosten ergibt.
  • Das Dokument Patent Abstracts of Japan, Band 13, Nr. 564 & JP-A-01235276 beschreibt weiterhin eine Dünnfilm-Halbleiteranordnung (TFT) gemäß dem Oberbegriff des vorliegenden Anspruchs 1 mit einem Silizium-Substrat mit einem SiO&sub2; Schutz-Film. In Bezug auf die Ausbildung des Gate-isolierenden Films wird erläutert, dass der Dünn-Film aus Silizium, in den Germanium implantiert wird, oxidiert wird. Die Ge-Konzentration in dem Dünn-Film aus Silizium beträgt jedoch 0,5 bis 2,0 Atom-%. EP-A-0 587 520 zeigt ebenfalls eine Anordnung gemäß dem Oberbegriff des Anspruchs 1. Das Gate-Oxid weist jedoch nicht Ge auf.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft damit eine Dünnfilm-Halbleiteranordnung, wie sie in Anspruch 1 definiert wird, sowie ein entsprechendes Verfahren zur Herstellung, wie es in Anspruch 4 definiert wird.
  • Die hier erläuterte Erfindung ermöglicht also die folgenden Vorteile:
  • (1) Vorsehen eines Dünnfilm-Transistors mit exzellenter Leistung bzw. exzellenten Eigenschaften und hoher Zuverlässigkeit, der als Substrat ein kostengünstiges Glas-Substrat verwenden kann und eine reine Grenz- bzw. Schnittfläche Halbleiter/isolierender Film hat,
  • (2) Schaffen eines Verfahrens zur Herstellung eines solchen Dünnfilm-Transistors, und
  • (3) eine entsprechende Halbleiteranordnung.
  • Diese und andere Vorteile der vorliegenden Erfindung werden dem Fachmann auf diesem Gebiet aus dem Lesen und dem Verständnis der folgenden, detaillierten Beschreibung unter Bezugnahme auf die beiliegenden Zeichnungen ersichtlich.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1A bis 1D sind schematische Querschnitts-Ansichten, die jeweils einen Haupt-Schritt des Herstellungs-Verfahrens für einen Dünnfilm- Transistor gemäß der vorliegenden Erfindung zeigen.
  • Fig. 2A ist eine schematische Querschnitts-Ansicht, die einen weiteren Dünnfilm-Transistor gemäß der vorliegenden Erfindung darstellt.
  • Fig. 2B ist eine schematische Querschnitts-Ansicht, die einen weiteren Dünnfilm-Transistor gemäß der vorliegenden Erfindung zeigt.
  • Fig. 3A bis 3D sind schematische Querschnitts-Ansichten, die einen weiteren Dünnfilm-Transistor gemäß der vorliegenden Erfindung zeigen.
  • Fig. 4A bis 4D sind schematische Querschnitts-Ansichten, die jeweils einen Haupt-Schritt eines Herstellungs-Verfahrens für einen herkömmlichen Dünnfilm-Transistor darstellen.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Im Folgenden wird die vorliegende Erfindung anhand von illustrativen Beispielen unter Bezugnahme auf die Zeichnungen erläutert werden:
    • Beispiel 1
  • Unter Bezugnahme auf die Fig. 1A bis 1D wird ein erstes Beispiel einer Dünnfilm- Halbleiteranordnung gemäß der vorliegenden Erfindung beschrieben werden. Bei diesem Beispiel wird ein Glas-Substrat (Glas #1737, hergestellt von Corning Inc.) 1 verwendet, auf dem ein als Puffer-Schicht wirkender SiO&sub2; Film (nicht dargestellt) abgelagert wird, um die Diffusion von Verunreinigungen aus dem Glas-Substrat zu verhindern. Das Glas-Substrat 1 hat eine untere Entspannungstemperatur (strain point) von 667ºC. Unter dem Gesichtspunkt der Kosten-Reduzierung wird bevorzugt, als Glas-Substrat ein kostengünstiges Glas mit einer unteren Entspannungstemperatur zu verwenden, die so niedrig wie möglich ist. Berücksichtigt man die Expansion oder das Verwerfen des Glas-Substrats 1 aufgrund von Wärme, so wird bevorzugt, dass die untere Entspannungstemperatur des Glassubstrats 1 ungefähr +50ºC oder mehr der maximalen Prozess-Temperatur beträgt.
  • Zunächst wird ein amorpher Film aus Silizium/Germanium, der Germanium mit einer Konzentration von 25% enthält (im Folgenden als ein "a-Si0,75Ge0,25" Film bezeichnet), auf dem Glas-Substrat 1 bis zu einer Dicke von 100 nm aufgezogen. Der a-Si0,75Ge0,25 Film wird durch ein CVD Verfahren (Chemical Vapor Deposition für chemische Ablagerung aus der Dampfphase) ausgebildet, das beispielsweise Disilan (Si&sub2;H&sub6;) und Germane (GeH&sub4;) als materielle Gase verwendet. Typischerweise liegt die Strömungsgeschwindigkeit des Disilans im Bereich von 20 bis 50 sccm und die Strömungsgeschwindigkeit des Germanes im Bereich von 10 bis 30 sccm.
  • Selbstverständlich ändert sich die Strömungsgeschwindigkeit des Gases in Abhängigkeit von der Kammergröße und ähnlichen Eigenschaften. Es wird bevorzugt, dass die Temperatur des Glas-Substrats 1 während des Aufwachsens des Films auf einen Wert im Bereich von 450ºC bis 600ºC eingestellt wird.
  • Als Nächstes wird der a-Si0,75Ge0,25 Film bemustert, um einen Insel-Bereich mit einer Größe entsprechend der Größe des auszubildenden Transistors herzustellen. Die Größe eines Insel-Bereiches beträgt beispielsweise 10 um · 50 um. In Fig. 1A ist nur ein Insel-Bereich dargestellt. In der Praxis können jedoch mehrere Insel-Bereiche gleichzeitig ausgebildet werden. Die Bemusterung bzw. Formgebung des a- Si0,75Ge0,25 Films kann unter Verwendung normaler Fotolitografie- und Ätz-Techniken durchgeführt werden. Beispielsweise kann als Ätzmittel eine Mischung aus Fluorwasserstoffsäure (Flusssäure) und Salpetersäure bzw. salpetrige Säure und ähnliche Substanzen verwendet werden. In dem Fall, dass Trocken-Ätzen durchgeführt wird, wird CF&sub4; oder SF&sub6; verwendet, zu dem O&sub2; hinzugefügt wird.
  • Anschließend wird das Licht eines Exzimer-Lasers mit einer Wellenlänge von 308 nm auf den a-Si0,75Ge0,25 Film gestrahlt, um den a-Si0,75Ge0,25 Film zu schmelzen/verfestigen bzw. erstarren (kristallisieren). Auf diese Weise wird eine Halbleiter-Schicht 2 erhalten, die aus polykristallinem Silizium/Germanium hergestellt ist (im Folgenden als "Poly-Si0,75Ge0,25" bezeichnet). Obwohl gemäß Beispiel 1 der a- Si0,75Ge0,25 Film nach der Bemusterung kristallisiert wird, kann der a-Si0,75Ge0,25 Film auch vor der Bemusterung kristallisiert werden.
  • Als Nächstes wird das Glas-Substrat 1 in einen Ofen bei einer Temperatur von 600ºC eingeführt. Reines Wasser, das bei 95ºC gehalten wird, wird einer Blasen- Bildung mit Stickstoff oder gasförmigem Sauerstoff unterzogen. Durch Verwendung des Dampfes, der durch die Blasenbildung erhalten wird, wird die Oberfläche der Halbleiter-Schicht 2 thermisch 2 h lang in dem Ofen oxidiert. Durch die thermische Oxidierung wird ein thermischer Oxid-Film mit einer Dicke von ungefähr 100 nm ausgebildet, wie in Fig. 1B gezeigt ist. Der so erhaltene thermische Oxidfilm, der aus Si0,75Ge0,25O&sub2; hergestellt wird, wird als Gate-isolierender Film 3 verwendet. Die Dicke des thermischen Oxid-Films ändert sich in Abhängigkeit von den Bedingungen, wie beispielsweise der Konzentration des Germaniums in dem Silizium-Germanium, der Temperatur des Substrates, der Temperatur des heißen Wassers, das als Dampf-Quelle dient, der Strömungsgeschwindigkeit des Bläschenbildungs-Gases und der Zeitspanne für die Oxidation. In dem Fall, dass der thermische Oxid-Film als isolierender Gate-Film bzw. Gate-isolierender Film des Dünnfilm-Transistors verwendet wird, liegt die bevorzugte Dicke des thermischen Oxid-Films im Bereich von 50 nm bis 200 nm. Als Verfahren für die thermische Oxidation der Oberfläche der Halbleiter-Schicht 2 kann statt der Dampf-Oxidation auch die pyrogene (pyrogenic oxidation als Oxidierung durch Erwärmung) oder die trockene Oxidation verwendet werden. Ein Oxidations-Verfahren unter Verwendung des Dampfs, der durch Blasenbildung erhalten wird, ist jedoch zur Erzielung eines thermischen Oxid- Films mit guter Qualität bei relativ niedrigen Temperaturen geeignet, beispielsweise bei Temperaturen von ungefähr 600ºC oder weniger.
  • Wenn Silizium-Germanium thermisch bei Temperaturen von ungefähr 700ºC oder höher oxidiert wird, wird Silizium selektiv eher statt Germanium oxidiert. Als Ergebnis hiervon wird Germanium an der Grenzfläche zwischen dem Halbleiter/isolierenden Film ausgefällt, oder ein Teil, der eine große Menge an Silizium enthält, und ein Teil, der eine große Menge an Germanium enthält, werden in dem Oxid-Film in einer Schichten-Struktur ausgebildet. Deshalb ist es notwendig, die Oxidations-Temperatur mit Sorgfalt festzulegen. Die Oxidations-Temperatur beträgt bevorzugt 700ºC oder weniger, insbesondere 600ºC oder weniger.
  • Nachdem ein Chrom (Cr) Film mit einer Dicke von ungefähr 200 nm auf dem Gate- isolierenden Film 3, beispielsweise durch Sputtering bzw. Zerstäuben, abgelagert wurde, wird als nächstes der Cr-Film durch Fotolithografie und Ätzen gemustert, wodurch eine Gate-Elektrode 4 ausgebildet wird, wie in Fig. 1C dargestellt ist. Als Nächstes werden unter Verwendung der Gate-Elektrode 4 als Implantations-Maske Verunreinigungs-Ionen 5, die als Donatoren oder Akzeptoren wirken, in die Halbleiter-Schicht 2 implantiert. Die Verunreinigungs-Implantation wird durch Ionen- Dotierung durchgeführt, wobei jedoch keine Massen-Trennung erfolgt (als Alternative hierzu kann dies auch durch ein Ionen-Dotierungs-Verfahren vom Eimer (bucket) Typ geschehen, wie es beispielsweise beschrieben ist in "Extended Abstracts" der 22. (1990) International Conference on Solid State Devices and Materials, S. 971 oder S. 1197). Statt der Ionendotierung kann auch Plasma-Dotierung verwendet werden. Anschließend wird eine Wärme-Behandlung (Anlassen bzw. Glühen) bei einer Temperatur im Bereich von ungefähr 300ºC bis 600ºC durchgeführt, um so die in die Halbleiter-Schicht 2 implantierten Verunreinigungen zu aktivieren, wodurch ein Quellen- bzw. Source-Bereich 6 und ein Senken- bzw. Drain-Bereich 6 gebildet werden, wie in Fig. 1C gezeigt ist.
  • Als Nächstes werden nach der Ausbildung eines isolierenden Zwischenpegel-Films 8, der aus einem SiO&sub2; Film besteht, durch ein CVD (Chemical Vapor Deposition = chemische Ablagerung aus der Dampfphase) Verfahren bei Atmosphärendruck Kontakt-Löcher in dem isolierenden Zwischenpegel-Film 8 ausgebildet. Als Nächstes wird ein leitender Film, wie beispielsweise ein Aluminium (Al) Film, durch Sputtering bzw. Zerstäuben auf dem isolierenden Zwischenpegel-Film 8 ausgebildet. Der leitende Film wird durch Fotolithografie und Ätzen gemustert, um so eine Quellen- bzw. Source-Elektrode 9 und eine Senken- bzw. Drainelektrode 10 zu bilden, wodurch ein Dünnfilm-Transistor entsteht, wie in Fig. 1D gezeigt ist.
  • Bei dem Dünnfilm-Transistor nach der vorliegenden Erfindung wird die Halbleiter- Schicht 2 aus einer Silizium-Germanium-Legierung hergestellt, und der Gate- isolierende Film 3 wird aus einem thermischen Oxid-Film gemacht, der durch thermisches Oxidieren der Oberfläche der Halbleiter-Schicht 2 erhalten wird. Bei diesem Verfahren wird eine gereinigte Zwischen- bzw. Grenzfläche zwischen Halbleiter/isolierendem Film ausgebildet. Deshalb kann ein Dünnfilm-Transistor mit exzellenter Leistung und hoher Zuverlässigkeit gefertigt werden. Da der Dünnfilm- Transistor bei einer relativ geringen Temperatur, d.h. 600ºC oder weniger, hergestellt werden kann, kann weiterhin nicht nur ein preisgünstiges Glas-Substrat eingesetzt werden, sondern die Produktions-Ausbeute kann auch verbessert werden.
  • Wenn freiliegende bzw. lose Bindungen, die an den Korn-Grenzflächen eines polykristallinen Films vorhanden sind, durch Wasserstoff abgesättigt werden, lassen sich die Transistor-Kennlinien weiter verbessern. Deshalb ist es erstrebenswert, eine Hydrierung bzw. Wasserstoff-Anlagerung durchzuführen. Das Hydrierungs-Verfahren wird durchgeführt, indem das Substrat einem Wasserstoff-Plasma oder Wasserstoff- Atomen bei einer Substrat-Temperatur von ungefähr 300ºC ausgesetzt wird, und zwar auf irgendeiner Stufe von dem Bildungs-Schritt des Source-Bereichs 6 und des Drain-Bereichs 7 bis zur Fertigstellung des Dünnfilm-Transistors.
  • Obwohl bei dem Beispiel 1 ein Silizium-Germanium-Film mit einer Germanium- Konzentration von 25% als Halbleiter-Schicht 2 verwendet wird, ist jedoch darüber hinaus die Halbleiter-Schicht nach der vorliegenden Erfindung nicht auf diese Konzentration beschränkt. Im Allgemeinen nimmt in dem Fall, dass die Oxidations- Temperatur ungefähr 600ºC beträgt, die Oxidations-Geschwindigkeit mit der Erhöhung der Germanium-Konzentration zu. Als Ergebnis hiervon wird die Zeitspanne für die Oxidation verkürzt. Deshalb wird bevorzugt, dass die Halbleiter- Schicht 2 aus SixGe1-x (0 < x < 0,8) hergestellt wird. Da die Feldeffekt-Mobilität zunimmt, wenn die Germanium-Konzentration erhöht wird, ist weiterhin erstrebenswert, dass die Germanium-Konzentration hoch ist. Gemäß der vorliegenden Erfindung kann ein Dünnfilm-Transistor mit einer Elektronen-Mobilität von 50 cm²/V·s oder mehr und einer Loch-Mobilität von 30 cm²/V·s oder mehr erhalten werden.
  • Im Beispiel 1 wird eine polykristalline Silizium-Germanium-Schicht, die einem Kristallisations-Verfahren unter Verwendung von Laser-Schicht unterworfen wurde, als Halbleiter-Schicht 2 verwendet. Eine einkristalline Silizium-Germanium-Schicht, die durch ein Epitaxie-Verfahren auf einem einkristallinen Halbleiter-Substrat aufgezogen wird, oder eine einkristalline Silizium-Germanium-Schicht mit einer SOI (Semiconductor On Insulator für Halbleiter auf Isolator) Struktur kann auch verwendet werden.
  • Obwohl Cr als Material für die Gate-Elektrode 4 und Al als Material für die Source- Elektrode 9 und die Drain-Elektrode 10 gemäß Beispiel 1 eingesetzt wird, können als Elektroden-Materialien auch Metalle, wie zum Beispiel Aluminium (Al), Tantal (Ta), Molybdän (Mo), Chrom (Cr) und Titan (Ti) sowie ihre Legierungen verwendet werden. Als Alternative können auch stark dotiertes polykristallines Silizium, eine polykristalline Silizium-Germaniumlegierung oder transparente leitende Schichten wie beispielsweise ITO eingesetzt werden.
  • Außerdem ist es möglich, eine LDD (Lightly Doped Drain für leicht dotierte Senke bzw. Drain) Struktur einzusetzen, um die OFF-Kennlinien des Transistors zu verbessern. Es ist auch möglich, selektiv einen P-Kanal-Typ-Transistor und einen N- Kanal-Typ-Transistor auszubilden, indem selektiv als Verunreinigungen Bor, Arsen und ähnliche Substanzen, die als Akzeptoren dienen, und Phosphor, Aluminium und ähnliche Substanzen verwendet werden, die als Donatoren wirken. Als Ergebnis hiervon wird eine CMOS Schaltung auf dem Substrat integriert.
    • Beispiel 2
  • Unter Bezugnahme auf Fig. 2A wird nun ein zweites Beispiel einer Dünnfilm- Halbleiteranordnung gemäß der vorliegenden Erfindung beschrieben werden.
  • Bei diesem Beispiel wird ein Glas-Substrat (beispielsweise Glas #1733, hergestellt von Corning Inc.) 1, verwendet, auf dem ein als Puffer-Schicht dienender SiO&sub2; Film (nicht dargestellt) abgelagert wird, um die Diffusion der Verunreinigungen aus dem Glas-Substrat zu verhindern.
  • Als Erstes wird ein amorpher Silizium-Germanium-Film, der Germanium mit einer Konzentration von 50% enthält (im Folgenden auch als ein "a-Si0,50Ge0,50" Film bezeichnet) auf dem Glas-Substrat 1 mit einer Dicke von 100 nm ausgebildet. Der a- Sio0,50Ge0,50 Film wird durch ein CVD Verfahren hergestellt, wobei beispielsweise Disilane (Si&sub2;H&sub6;) und Germane (GeH&sub4;) als Material-Gase verwendet werden.
  • Typischerweise liegt die Strömungsgeschwindigkeit des Disilans im Bereich von 20 bis 50 sccm, während die Strömungsgeschwindigkeit des Germanes 20 bis 50 sccm beträgt. Selbstverständlich ändert sich die Strömungsgeschwindigkeit des Gases in Abhängigkeit von der Größe der Kammer und andere Parameter. Es wird bevorzugt, dass die Temperatur des Glas-Substrats 1 während des Aufziehens des Films auf einen Bereich von 450ºC bis 600ºC eingestellt wird.
  • Als Nächstes wird der a-Sio0,50Ge0,50 Film gemustert, um einen Insel-Bereich mit einer Größe entsprechend der Größe des auszubildenden Transistors gemustert. In Fig. 2A ist nur ein Insel-Bereich dargestellt. In der Praxis kann jedoch eine Vielzahl von Insel-Bereichen gleichzeitig ausgebildet werden. Der a-Sio0,50Ge0,50 Film kann unter Verwendung der gleichen Fotolithografie- und Ätz-Techniken ausgeführt werden, wie beim Beispiel 1.
  • Als Nächstes wird eine Wärmebehandlung bei beispielsweise 550ºC durchgeführt, wodurch eine Halbleiter-Schicht 2a erhalten wird, die aus polykristallinem Silizium- Germanium (im Folgenden als "Poly-Sio0,50Ge0,50" bezeichnet) hergestellt ist. Diese Wärme-Behandlung kann unter Verwendung eines herkömmlichen Elektroofens in einer Unterdruck- bzw. Vakuumatmosphäre oder in einer Inertgasatmosphäre durchgeführt werden.
  • Als Nächstes wird das Glas-Substrat 1 in einen Ofen mit einer Temperatur von 550ºC eingeführt. Reines Wasser, das auf 95ºC gehalten wird, wird einer Bläschenbildung durch Stickstoff oder gasförmigem Sauerstoff unterworfen. Durch Verwendung des Dampfes, der durch die Bläschenbildung erhalten wird, wird die Oberfläche der Halbleiter-Schicht 2a zwei Stunden lang in dem Ofen thermisch oxidiert. Durch die thermische Oxidation wird ein thermischer Oxid-Film mit einer Dicke von ungefähr 100 mn ausgebildet. Der so erhaltene thermische Oxid-Film, der aus Sio0,50Ge0,50O&sub2; hergestellt wird, wird als isolierender Gate-Film bzw. Gateisolierender Film 3 verwendet.
  • Als Nächstes werden eine Gate-Elektrode 4, ein Source-Bereich 6a, ein Drain- Bereich 7a, ein isolierender Film 8, eine Source-Elektrode 9 und eine Drain-Elektrode 10 auf die gleiche Weise wie beim Beispiel 1 ausgebildet, wodurch der in Fig. 2A gezeigte Dünnfilm-Transistors erhalten wird.
  • Obwohl als Halbleiter-Schicht 2a die polykristalline Silizium-Germanium-Schicht verwendet wird, die durch Wärme-Behandlung kristallisiert wird, kann auch eine einkristalline Silizium-Germanium-Schicht verwendet werden. Darüber hinaus kann auch eine polykristalline Silizium-Germanium-Schicht eingesetzt werden, die durch Laser-Bestrahlung kristallisiert wird.
  • Der Gate-isolierende Film 3 wird bei Beispiel 1 erhalten, indem die Germanium mit einer Konzentration von 25% enthaltende Halbleiter-Schicht 2 bei 600ºC zwei Stunden lang thermisch oxidiert wird, und wird bei Beispiel 2 erhalten, indem die Germanium bei einer Konzentration von 50% enthaltende Halbleiter-Schicht 2a bei 550ºC zwei Stunden lang oxidiert wird. Die Oxidations-Temperatur gemäß Beispiel 2 ist niedriger als die gemäß Beispiel 1. Wenn die Oxidations-Temperatur gering ist, nimmt auch die Oxidations-Geschwindigkeit ab. Die Verringerung der Oxidations- Geschwindigkeit wird jedoch durch Verstärkung bzw. Erhöhung der Germanium- Konzentration kompensiert, wodurch die gleiche Zeitspanne für die Oxidation gehalten wird.
    • Beispiel 3
  • Unter Bezugnahme auf Fig. 2B wird nun ein drittes Beispiel einer Dünnfilm- Halbleiteranordnung gemäß der vorliegenden Erfindung beschrieben werden.
  • Bei diesem Beispiel wird ein Glas-Substrat (beispielsweise das Glas #1733, das von Corning Inc. hergestellt wird) 1 verwendet, auf dem ein als Puffer-Schicht wirkender SiO&sub2; Film (nicht dargestellt) abgelagert wird, um die Diffusion einer Verunreinigung aus dem Glas-Substrat zu verhindern.
  • Der Dünnfilm-Transistor nach Beispiel 3 unterscheidet sich von den in den vorhergehenden Beispielen beschriebenen Transistoren dadurch, dass der Dünnfilm- Transistor nach Beispiel 3 einen isolierenden Gate-Film bzw. einen Gateisolierenden Film mit einer doppelschichtigen Struktur hat. Im Detail wird ein zweiter Gate-isolierender Film 11, der aus einer Silizium-Nitrid (SiNx) Schicht besteht, auf einem ersten Gate-isolierenden Film 3a (Sio0,50Ge0,50O&sub2;) ausgebildet, der als thermischer Oxid-Film dient.
  • Zunächst wird ein amorpher Silizium-Germanium-Film, der Germanium mit einer Konzentration von 50% enthält (im Folgenden als "a-Sio0,50Ge0,50" Film bezeichnet), auf dem Glas-Substrat 1 mit einer Dicke von 100 nm ausgebildet. Der a-Sio0,50Ge0,50" Film wird durch ein CVD (Chemical Vapor Deposition) Verfahren hergestellt, wobei zum Beispiel Disilane (Si&sub2;H&sub6;) und Germane (GeH&sub4;) als Material-Gase bzw. wesentliche Gase verwendet werden. Typischerweise legt die Strömungsgeschwindigkeit des Disilans im Bereich von 20 bis 50 sccm, und die Strömungsgeschwindigkeit des Germane beträgt 20 bis 50 sccm. Selbstverständlich ändert sich die Strömungsgeschwindigkeit des Gases in Abhängigkeit von der Größe der Kammer und ähnlicher Parameter. Es wird bevorzugt, dass die Temperatur des Glas-Substrates 1 während des Aufwachsens des Films auf einen Wert im Bereich von 450ºC bis 600ºC eingestellt wird.
  • Als Nächstes wird der a-Sio0,50Ge0,50" Film gemustert, um einen Insel-Bereich mit einer Größe entsprechend der Größe des auszubildenden Transistor-Elementes zu bilden. In Fig. 2B ist nur ein Insel-Bereich dargestellt. In der Praxis kann jedoch eine Vielzahl von Insel-Bereichen gleichzeitig ausgebildet werden. Der a-Sio0,50Ge0,50 Dünnfilm kann unter Verwendung derselben Fotolithografie- und Ätz-Techniken wie bei den vorherigen Beispielen ausgeführt werden.
  • Als Nächstes wird eine Wärme-Behandlung bei beispielsweise 550ºC durchgeführt, wodurch eine Halbleiter-Schicht 2 erhalten wird, die aus einem polykristallinen Silizium-Germanium (im Folgenden als "Poly-Sio0,50Ge0,50" bezeichnet) hergestellt ist.
  • Dann wird das Glas-Substrat 1 in einen Ofen bei 550ºC eingeführt. Reines Wasser, das auf 95ºC gehalten wird, wird einer Blasen- bzw. Bläschenbildung mit Stickstoff oder gasförmigem Sauerstoff unterworfen. Unter Verwendung des Dampfes, der durch die Bläschenbildung erhalten wird, wird die Oberfläche der Halbleiter-Schicht 2 thermisch zwei Stunden lang in dem Ofen oxidiert. Durch die thermische Oxidierung wird ein thermischer Oxidfilm mit einer Dicke von ungefähr 100 nm ausgebildet. Der so erhaltene thermische Oxid-Film, der aus Sio0,50Ge0,50O&sub2; hergestellt ist, wird als der erste Gate-isolierende Film 3a benutzt. Die Dicke des thermischen Oxid-Films ändert sich in Abhängigkeit von den Bedingungen, wie beispielsweise der Konzentration des Germaniums in Silizium-Germanium, der Substrat-Temperatur, der Temperatur des reinen, als Dampf-Quelle dienenden Wassers, der Strömungsgeschwindigkeit des bläschenbildenden Gases und der Zeitspanne für die Oxidation. Als Nächstes wird eine Siliziumnitrid (SiNx) Schicht mit einer Dicke von 100 nm durch ein CDV (Chemical Vapor Deposition) Verfahren ausgebildet, wodurch ein zweiter isolierender Film 11 erhalten wird. Nach dem Schritt der Ausbildung der Gate-Elektrode 4 werden die gleichen Schritte wie bei den Beispielen 1 und 2 ausgeführt, wodurch der in Fig. 2B gezeigte Dünnfilm-Transistor gebildet wird.
  • Die folgenden vorteilhaften Effekte können aufgrund der doppelschichtigen Struktur des Gate-isolierenden Films erhalten werden.
  • Die Isolierungs-Eigenschaften der Gate-isolierenden Filme werden verbessert, und deshalb wird die Produktions-Ausbeute weiter verbessert. Darüber hinaus kann der thermische Oxidfilm (der erste Gate-isolierende Film) aufgrund des zweiten Gateisolierenden Films 11 verdünnt werden. Damit lässt sich die Zeitspanne, die für die thermische Oxidierung benötigt wird, reduzieren. Obwohl beim Beispiel 3 die Oxidation bei 550ºC zwei Stunden lang ausgeführt wird, kann die Zeitspanne für die thermische Oxidation auf ungefähr eine Stunde verkürzt werden. Wenn die Oxidations-Zeit verkürzt wird, lässt sich der Verarbeitungs-Durchsatz bzw. die Durchsatzleistung verbessern.
  • Obwohl bei dem Beispiel 3 ein Siliziumnitrid-Film als der zweite Gate-isolierende Film 11 verwendet wird, können auch andere isolierende Filme wie beispielsweise ein SiO&sub2; Film oder ein TaOx Film eingesetzt werden.
  • Obwohl das Aufwachsen in der festen Phase durch Wärme-Behandlung als Verfahren zur Herstellung der polykristallinen Silizium-Germanium-Schicht als der Halbleiter-Schicht 2a verwendet wird, kann die Halbleiter-Schicht 2a auch durch Kristallisation durch Laser-Bestrahlung erhalten werden. Darüber hinaus kann auch eine einkristalline Silizium-Germanium-Schicht als die Halbleiter-Schicht 2a eingesetzt werden.
  • In Bezug auf das Verhältnis von Silizium und Germanium, die als die Halbleiterschicht 2 oder 2a dienen, ist die Germanium-Konzentration nach einer bevorzugten Ausführungsform 20% oder höher in Bezug auf die Mobilität. Der Grund hierfür liegt darin, dass Träger (Elektronen oder Löcher) bei der Germanium- Konzentration von 20% oder weniger gestreut werden, was zu einer verringerten Mobilität führt. Andererseits wird in Bezug auf die Oxidation angestrebt, dass die Germanium-Konzentration hoch ist.
  • In dem Fall, dass die Halbleiter-Schicht 2 oder 2a durch Laser-Bestrahlung ausgebildet wird, kann zwar die Kristallisation zweckmäßigerweise bei Raum- Temperatur durchgeführt werden, die Kristallkörner können jedoch nicht so groß ausgebildet werden. Andererseits ist in dem Fall, dass die Halbleiter-Schicht 2 oder 2a durch Wärmebehandlung ausgebildet wird, zwar eine relativ hohe Temperatur (ungefähr 550ºC) erforderlich, die Kristallkörner haben jedoch eine große Größe, d.h., ungefähr 1 bis mehrere 10 um. Wenn die Größe der Kristallkörner hoch wird, wird die Mobilität bzw. Beweglichkeit weiter verbessert.
  • Obwohl bei den obigen Beispielen ein Glas-Substrat verwendet wird, so kann auch jedes andere Substrat eingesetzt werden, solange es eine isolierende Oberfläche hat. Beispielsweise kann auch ein normales Einkristall-Silizium-Substrat verwendet werden, dessen obere Oberfläche mit einem isolierenden Film bedeckt ist. In einem solchen Fall wird eine Anordnung vorgesehen, bei der ein Transistor, der auf dem einkristallinen Silizium-Substrat ausgebildet ist, und die Dünnfilm- Halbleiteranordnung gemäß der vorliegenden Erfindung auf dem gleichen Substrat integriert sind.
  • Bei den obigen Beispielen wird der Fall beschrieben, bei dem die SixGen1-x-Schicht als aktive Schicht des Dünnfilm-Transistors und der SixGe1-xO&sub2; thermische Oxid-Film als Gate-isolierender Film verwendet werden. Es ist jedoch auch möglich, die SixGe1-x- Schicht als leitenden Teil der Gate-Elektrode oder der Verdrahtung bzw. der Anschlüsse in der Halbleiteranordnung und den SixGe1-xO&sub2; thermischen Oxidfilm als isolierenden, abdeckenden Teil des leitenden Teils zu verwenden. In einem solchen Fall werden geeignete Verunreinigungen in die Halbleiter-Schicht dotiert.
    • Beispiel 4
  • Unter Bezugnahme auf die Fig. 3A bis 3D wird nun ein viertes Beispiel einer Dünnfilm-Halbleiteranordnung gemäß der vorliegenden Erfindung beschrieben werden.
  • Ein Feldoxid-Film 33 mit einer n&spplus;-Kanal-Sperre 34 wird auf einem n&supmin;-Typ Silizium- Substrat 32 durch ein LOCOS (Local Oxidation Of Silicon für lokale Oxidation des Siliziums) Verfahren ausgebildet, um einen aktiven Bereich zu umgeben, auf dem ein MOS Transistor ausgebildet werden soll. Als Nächstes wird ein Gate-Oxid-Film 35 durch thermische Oxidation mit einer Dicke von 10 bis 30 nm ausgebildet. Ein polykristalliner Silizium-Germanium-Film wird in einer Dicke von 300 nm unter Verwendung beispielsweise von Silan (SiH&sub4;) und Germane (GeH&sub4;) als wesentliche bzw. Material-Gase abgelagert. Typischerweise liegt die Strömungsgeschwindigkeit des Disilans bei 20 bis 50 sccm, während die Strömungsgeschwindigkeit des Germane im Bereich von 20 bis 50 sccm liegt. Selbstverständlich ändert sich die Strömungsgeschwindigkeit des Gases in Abhängigkeit von der Größe der Kammer und anderer Parameter. Es ist auch bevorzugt, dass die Temperatur des Silizium- Substrats 32 während des Aufziehens bzw. Aufwachsen des Films auf einen Wert im Bereich von 600ºC bis 650ºC eingestellt wird.
  • Als Nächstes werden freiliegende Bereiche des Gate-Oxid-Films 35 selektiv durch Ätzen unter Verwendung einer Gate-Elektrode als Maske entfernt. Nach der Ablagerung eines SiO&sub2; Films auf dem Substrat 32 durch ein CVD Verfahren werden Seitenwand-Abstandsstücke 37 durch Zurückätzen des SiO&sub2; Films (siehe Fig. 3A) ausgebildet. Als Nächstes werden beispielsweise Bor-(B)Ionen 38 in das Substrat 32 implantiert, um unter Verwendung der Gate-Elektrode und der Abstandsstücke als Masken (siehe Fig. 3B) einen p&spplus;-Bereich (Source/Drain-Bereich) 39 auszubilden. Die Dotierung der Ionen wird unter den Abstandsstücken bzw. -elementen 37 reduziert, um p&supmin;Bereiche 40 auszubilden. Als Ergebnis hiervon wird eine LDD (Lightly Doped Drain für leicht dotierte Senke) Struktur ausgebildet, um das elektrische Feld am Ende des Drain-Bereiches zu verringern.
  • Dann wird das Silizium-Substrat 32 in einen Ofen eingeführt, der sich auf 600ºC befindet. Reines Wasser, das bei 95ºC gehalten wird, wird einer Bläschenbildung mit Stickstoff oder gasförmigem Sauerstoff unterworfen. Durch Verwendung des Dampfes, der durch die Bläschenbildung erhalten wird, wird die Oberfläche der polykristallinen Silizium-Germanium-Film-Schicht thermisch zwei Stunden lang in dem Ofen oxidiert. Durch die thermische Oxidation wird ein Silizium-Germanium- Oxid-Film 41 ausgebildet (siehe Fig. 3C). Silizium wird bei der Oxidations- Temperatur kaum oxidiert. Nur das polykristalline Silizium-Germanium, das als die Gate-Elektrode dient, wird selektiv oxidiert. Als Ergebnis hiervon wird die Gate- Elektrode elektrisch isoliert, ohne eine isolierende Zwischenpegel-Schicht zu bilden. Darüber hinaus wird die seitliche bzw. laterale Diffusion der implantierten. Bor-Ionen eingeschränkt, um parasitäre Kapazitäten und ähnliche Einflüsse zu reduzieren, da die Oxidation bei 600ºC durchgeführt wird. Als Ergebnis hiervon werden die Kennlinien der Anordnung verbessert. Nach Ausbildung eines durchgehenden Loches 42 wird eine Metallisierung mit Aluminium durchgeführt, um so eine Quellen- bzw. Source-Elektrode 43, eine Senken- bzw. Drain-Elektrode 44 und eine Gate- Elektrode 45 auszubilden, wodurch ein p-Typ MOS Transistor vervollständigt wird (siehe Fig. 3D).
  • Obwohl das durchgehende Loch 42 ausgebildet und die Metallisierung zur Ausbildung der Source/Drain-Bereiche unmittelbar nach der Oxidation des polykristallinen Silizium-Germanium-Films durchgeführt wird, lässt sich auch das folgende Verfahren einsetzen. Nach der Oxidation des polykristallinen Silizium- Germanium-Films wird eine isolierende Schicht, die aus SiO&sub2; und Si&sub3;N&sub4; hergestellt ist, durch ein CVD Verfahren abgelagert. Anschließend wird ein durchgehendes Loch ausgebildet. Auf diese Weise wird die Produktions-Ausbeute weiter verbessert.
  • Das Verfahren zur Ausbildung des p-Kanal MOS Transistors allein ist in Beispiel 4 beschrieben. Es kann jedoch auch ein n-Kanal MOS Transistor oder eine CMOS- Struktur durch das gleiche Verfahren hergestellt werden. Außerdem lässt sich das Verfahren auch bei anderen Halbleiteranordnungen als einem MOS Transistor einsetzen.
  • Gemäß der vorliegenden Erfindung wird eine Schicht, die Silizium und Germanium enthält, als Halbleiter-Schicht verwendet, und ein thermischer Oxidfilm, der durch thermische Oxidation der Oberfläche der Halbleiter-Schicht erhalten wird, dient als Gate-isolierender Film. Als Ergebnis hiervon kann eine gereinigte Grenzfläche von Halbleiter/isolierendem Film durch ein Verfahren mit einer relativ niedrigen Temperatur (600ºC oder weniger) ausgebildet werden. Deshalb kann eine Dünnfilm- Halbleiteranordnung mit guter Produktions-Ausbeute unter Verwendung eines relativ kostengünstigen Glas-Substrats mit einem niedrigen Spannungs- bzw. Dehnungspunkt gefertigt werden. Da die Grenzfläche von Halbleiter-isolierendem Film in einem reinen Zustand gehalten werden kann, ist es darüber hinaus möglich, eine Dünnfilm-Halbleiteranordnung zu realisieren, die ein exzellentes Leistungsvermögen und eine exzellente Zuverlässigkeit hat.
  • In dem Fall, dass eine Schicht, die Silizium und Germanium enthält, als Gate- Elektrode oder als Anschluss bzw. eine Verdrahtung verwendet wird, kann eine Elektrode oder ein Anschluss bzw. eine Verdrahtung, die kaum kurzgeschlossen wird, erhalten werden, da die Oberfläche der Elektrode oder der Verdrahtung mit einem thermischen Oxid-Film von hoher Qualität bedeckt ist.
  • Verschiedene andere Modifikationen sind dem Fachmann auf diesem Gebiet ersichtlich und können von ihm leicht realisiert werden, ohne vom Umfang dieser Erfindung abzuweichen. Dementsprechend ist nicht beabsichtigt, dass die Erfindung auf die obige Beschreibung beschränkt wird, sondern die Erfindung sollte stattdessen nur durch den Umfang der folgenden Ansprüche begrenzt werden.

Claims (9)

1. Dünnfilm-Halbleiteranordnung mit
einem Substrat (1) mit einer isolierenden Oberfläche;
einer Halbleiter-Schicht (2, 2a) mit SixGe1-x, die auf dem Substrat ausgebildet ist;
einem Tor- bzw. Gate-isolierenden Film (3, 3a), der auf der Halbleiter- Schicht ausgebildet ist; und
einer Gate- bzw. Steuer-Elektrode (4), die auf dem Gate- isolierenden Film ausgebildet ist, dadurch gekennzeichnet, dass
der Gate-isolierende Film (3, 3a) einen thermischen Oxid-Film mit SixGe1-xO&sub2; mit 0 < x < 0,8 enthält, der durch thermisches Oxidieren einer Oberfläche der Halbleiter-Schicht (2, 2a) ausgebildet ist; und
dass die Halbleiter-Schicht SixGe1-x mit o < x < 0,8 aufweist.
2. Dünnfilm-Halbleiteranordnung nach Anspruch 1, wobei der Gate-isolierende Film (3a) einen weiteren isolierenden Film (11) enthält, der auf dem thermischen Oxid-Film abgelagert ist.
3. Dünnfilm-Halbleiteranordnung nach Anspruch 2, wobei der weitere isolierende Film (11) aus Siliziumnitrid, Tantaloxid oder Siliziumdioxid hergestellt ist.
4. Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten:
Ausbilden einer Halbleiter-Schicht (2, 2a) mit SixGe1-x mit 0 < x < 0,8 auf einem Substrat (1) mit einer isolierenden Oberfläche;
Ausbilden eines thermischen Oxid-Film auf einer Oberfläche der Halbleiter- Schicht, wobei der thermische Oxid-Film SixGe1-xO&sub2; mit 0 < x < 0,8 aufweist;
Ausbilden einer Tor- bzw. Gate-Elektrode (4) auf dem thermischen Oxid-Film; und
Ausbilden eines Quellen- bzw. Source-Bereichs (6, 6a) und eines Drain- Bereichs (7, 7a) in der Halbleiter-Schicht (2, 2a) durch Dotieren von Verunreinigungen, die in ausgewählten Bereichen der Halbleiter-Schicht als Donatoren oder Akzeptoren wirken.
5. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 4, wobei die Halbleiter-Schicht (2, 2a) nach der Ausbildung der Halbleiter-Schicht und vor der Ausbildung des thermischen Oxid-Films mit einem Energie-Strahl wärmebehandelt bzw. geglüht wird, wodurch die Halbleiter-Schicht geschmolzen/erstarrt wird.
6. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 4, wobei die Halbleiter-Schicht (2, 2a) in einem amorphen Zustand ausgebildet wird, und wobei die Halbleiter-Schicht nach der Ausbildung der Halbleiter-Schicht und vor der Ausbildung des thermischen Oxid-Films geglüht bzw. wärmebehandelt wird, wodurch die Halbleiter-Schicht polykristallin oder einkristallin wird.
7. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 4, wobei der thermische Oxid-Film bei 700ºC oder weniger aufgezogen wird.
8. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 5, wobei der thermische Oxid-Film bei 700ºC oder weniger aufgezogen wird.
9. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 6, wobei der thermische Oxid-Film bei 700ºC oder weniger aufgezogen wird.
DE69522370T 1994-05-24 1995-05-23 SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung Expired - Fee Related DE69522370T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6109233A JPH07321323A (ja) 1994-05-24 1994-05-24 薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
DE69522370D1 DE69522370D1 (de) 2001-10-04
DE69522370T2 true DE69522370T2 (de) 2002-04-25

Family

ID=14504996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69522370T Expired - Fee Related DE69522370T2 (de) 1994-05-24 1995-05-23 SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung

Country Status (6)

Country Link
US (2) US6118151A (de)
EP (2) EP0684650B1 (de)
JP (1) JPH07321323A (de)
KR (1) KR100191091B1 (de)
DE (1) DE69522370T2 (de)
TW (1) TW288196B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5879996A (en) * 1996-09-18 1999-03-09 Micron Technology, Inc. Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
JP3975676B2 (ja) * 1998-11-26 2007-09-12 信越半導体株式会社 ＳｉＧｅ多結晶
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
TW441112B (en) * 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4447128B2 (ja) * 2000-07-12 2010-04-07 富士通マイクロエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP4358998B2 (ja) 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
TW523931B (en) 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
US6482705B1 (en) * 2001-04-03 2002-11-19 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a MOSFET with an amorphous SiGe gate electrode and an elevated crystalline SiGe source/drain structure and a device thereby formed
TW480735B (en) * 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4136939B2 (ja) * 2002-01-09 2008-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
KR20040020272A (ko) * 2002-08-30 2004-03-09 노성훈 건강 모자
WO2005093807A1 (en) * 2004-03-01 2005-10-06 S.O.I.Tec Silicon On Insulator Technologies Oxidation process of a sige layer and applications thereof
US7737051B2 (en) 2004-03-10 2010-06-15 Tokyo Electron Limited Silicon germanium surface layer for high-k dielectric integration
KR100635567B1 (ko) * 2004-06-29 2006-10-17 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
CN101069222A (zh) 2004-12-06 2007-11-07 株式会社半导体能源研究所 显示装置
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR100810639B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100810638B1 (ko) 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101015847B1 (ko) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
FR2946457B1 (fr) * 2009-06-05 2012-03-09 St Microelectronics Sa Procede de formation d'un niveau d'un circuit integre par integration tridimensionnelle sequentielle.
KR101147414B1 (ko) 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8940610B2 (en) 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
US8598020B2 (en) * 2010-06-25 2013-12-03 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of crystalline germanium
FR2994770A1 (fr) * 2012-08-21 2014-02-28 Commissariat Energie Atomique Electrode composite si-ge et son procede de fabrication
TWI476935B (zh) * 2012-10-03 2015-03-11 Nat Applied Res Laboratories 薄膜電晶體製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442449A (en) * 1981-03-16 1984-04-10 Fairchild Camera And Instrument Corp. Binary germanium-silicon interconnect and electrode structure for integrated circuits
US5108940A (en) * 1987-12-22 1992-04-28 Siliconix, Inc. MOS transistor with a charge induced drain extension
JPH01235276A (ja) * 1988-03-15 1989-09-20 Sony Corp 薄膜半導体装置
JPH0395969A (ja) * 1989-09-07 1991-04-22 Canon Inc 半導体装置
JP2806999B2 (ja) * 1989-11-22 1998-09-30 ティーディーケイ株式会社 多結晶シリコン薄膜トランジスタ及びその製造方法
JPH03280437A (ja) * 1990-03-29 1991-12-11 Toshiba Corp 半導体装置およびその製造方法
US5602403A (en) * 1991-03-01 1997-02-11 The United States Of America As Represented By The Secretary Of The Navy Ion Implantation buried gate insulator field effect transistor
US5250818A (en) * 1991-03-01 1993-10-05 Board Of Trustees Of Leland Stanford University Low temperature germanium-silicon on insulator thin-film transistor
US5468987A (en) * 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3144032B2 (ja) * 1992-03-30 2001-03-07 ソニー株式会社 薄膜トランジスタ及びその製造方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method

Also Published As

Publication number Publication date
US6118151A (en) 2000-09-12
EP0684650A3 (de) 1997-09-10
JPH07321323A (ja) 1995-12-08
EP0684650A2 (de) 1995-11-29
EP0935292A2 (de) 1999-08-11
DE69522370D1 (de) 2001-10-04
KR100191091B1 (ko) 1999-07-01
US6228692B1 (en) 2001-05-08
EP0684650B1 (de) 2001-08-29
TW288196B (de) 1996-10-11
EP0935292A3 (de) 1999-08-18

Similar Documents

Publication Publication Date Title
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE69131570T2 (de) Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
DE69032773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69209126T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren und daraus hergestellten Dünnfilmtransistor
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE69114418T2 (de) Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.
DE69127395T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
DE69521579T2 (de) Herstellungsverfahren für MOS-Halbleiterbauelement
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
DE69317800T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3936677C2 (de)
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE68912482T2 (de) Dünnfilm-Transistoren, ihre Verfahren zur Herstellung und Anzeigeeinrichtung, die mit solchen Transistoren hergestellt sind.
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE69006434T2 (de) Herstellungsverfahren einer Halbleiteranordnung.
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
DE69120574T2 (de) Ohmscher Kontakt-Dünnschichttransistor
DE19632834C2 (de) Verfahren zur Herstellung feiner Strukturen und dessen Verwendung zur Herstellung einer Maske und eines MOS-Transistors
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE69525558T2 (de) Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
DE69229314T2 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE69114906T2 (de) Dünnfilmtransistor mit einer Drainversatzzone.
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee