TW473810B - Semiconductor element forming process having a step of separating film structure from substrate - Google Patents

Semiconductor element forming process having a step of separating film structure from substrate Download PDF

Info

Publication number
TW473810B
TW473810B TW087115207A TW87115207A TW473810B TW 473810 B TW473810 B TW 473810B TW 087115207 A TW087115207 A TW 087115207A TW 87115207 A TW87115207 A TW 87115207A TW 473810 B TW473810 B TW 473810B
Authority
TW
Taiwan
Prior art keywords
film structure
forming
layer
substrate
aforementioned
Prior art date
Application number
TW087115207A
Other languages
English (en)
Inventor
Toshiyuki Sameshima
Original Assignee
Univ Tokyo Agriculture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tokyo Agriculture filed Critical Univ Tokyo Agriculture
Application granted granted Critical
Publication of TW473810B publication Critical patent/TW473810B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Description

473810 A7 B7 五、發明説明彳) 〔發明領域〕 本發明係爲關於半導體裝置之製造方法；特別是關於 以轉印法，形成半導體元件或是半導體電路之方法。 〔相關技術〕 被形成在單結晶矽表面之雙極性及Μ 0 S型電晶體具 有導電性良好的特性，被用作爲構成多種電子裝置之元件 。進而，在現在，爲了對應於元件尺寸的微細化，而在矽 表面介隔絕緣膜所被製作的薄膜矽上製作電晶體之S〇I 技術已被開發。形成這些半導體元件，採用熱氧化法、熱 擴散法，通常是使用約1 0 0 0 °c的高溫熱處理之處理技 術。 關於處理溫的降下，最近，使用電漿C V D、雷射結 晶化等，以較低溫形成半導體層，使其在此半導體層可以 製作多結晶矽薄膜電晶體或是非晶質矽薄膜電晶體。 另則，對大畫面直視型顯示器的驅動電路也期待能應 用薄膜電晶體。因而，必須確定大型基板處理技術。 上述的矽電晶體製作的處理技術，以約1 〇 〇 〇/C高 溫的熱處理技術爲基本。因而，對於被形成在耐熱性較低 的基板之半導體薄膜，會有無法製作具有良好導電特性的 電晶體等之問題點。 進而，以電漿C V D或是雷射結晶化等的新型技術， 達到處理溫度的低溫化。但是用這些處理的情況，爲了形 成導電性高特性的元件，必須是3 0 0 °C以上的處理過程 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-4 - 丨_,) 4S (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 473810 A7 B7 五、發明説明$ ) 。因此’電晶體電路等直接製作到塑膠等的非耐熱基板上 的處理會有困難。進而，在大面積基板上直接製作電晶體 電路時，由於基板尺寸的大型化，會有作製處理裝置的巨 大化’低精度，且元件成本增高的問題點。 〔發明開示〕 本發明的目的係爲解決上述問題，提供能將良好特性 的電晶體電路形成在耐熱性較低的基板上，且實現大面積 裝置之方法。 上述目的係爲因含有將在電晶體的製作所必要的以含 有半導體層的單層或是複數層所形成的膜構造，從基體剝 離的過程而可以達成。然且，必要時，因將該膜構造接者 在不須特別的高溫耐熱性之其他基體而可以達成。本發明 ，爲了實現此目的，而在該膜構造與支持此膜構造的基體 之間設置剝離層。 針對本發明的電晶體電路的製作所必要的以單層或是 複數層所形成的膜構造造形成方法，預先在基體與該膜構 造之間設置剝離層。然且在膜構造經高溫處理作成電晶體 電路等後，例如以蝕刻除去該剝離層，而將以單層或是複 數層所形成之膜構造，從支持該膜構造的基體剝離。 該情況，至少在一部分形成具有空隙的剝離層’可以 更容易地除去剝離層。 進而，針對本發明，在被形成在以單層或是複數層所 形成的膜構成內之所望半導體裝置電路的形成處理途中 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇><297公釐）-5 - L —--)-----#-l· — (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 473810 A7 B7 五、發明説明4 ) (請先閱讀背面之注意事項再填寫本頁) 進行因剝離層的除去而將以單層或是複數層所形成的膜構 造’從支撑該膜構造的基體剝離之過程；或是在形成後進 行也是可能。 作爲本發明所適用的半導體裝置電路，以下並不是有 特定的限定，例如可以例示以單獨或是複數個採用薄膜電 晶體、Μ〇S型F E T、雙極性電晶體等之電路、或是用 太陽電池之電路、含有複數個能動元件之積體電路。 〔圖面之簡單說明〕 第1Α〜1C圖係爲表示將以單層或是複數層所形成 之S吴構造從基體剝離之本發明的基本槪念。 第2 A〜2 C圖係爲表示將以單層或是複數層所形成 之膜構造從基體剝離時’採用支撑該膜構造的新的其他基 體之情況。 桌3 A〜3 C圖係爲表不將金屬氧化物半導體（ Μ〇S )型場效電晶體（F E T )轉印到其他基體之例。 經濟部智慧財產局員工消費合作社印製 第4 Α〜4 C圖係爲表不在閘極電極、絕緣膜、5夕膜 、摻雜層、層間絕緣膜等形成後，進行本發明的轉印；並 且在之後，進行金屬配線；形成半導體裝置電路之處理。 第5 A〜5 C圖係爲表示非晶質矽τ F T電路的製作 及其轉印之例。 第6 A〜6 C圖係爲表示太陽電池元件的製作及其轉 印。 第7圖係表示在轉印後進行T F T間的配線之例。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-6 - 473810 A7 __B7 五、發明説明4 ) 第8圖係爲表示在將製作在較小基體上之電晶體電路 ，轉印到更大的基體上之方法。 第9圖係爲表示將製作在較大基體上之電晶體電路， 轉印到更小的基體上之方法。 第1 Ο A〜1 〇 F圖係爲表示用微縮影技術之在一部 分具有空隙之剝離層的形成方法。 第1 1圖係爲表示以溶劑除去有機材料之方法。 第1 2圖係爲將試料放入真空容器，以真空排氣除去 空隙內的空氣後，將蝕刻溶劑放入容器內後蝕刻之方法。 第1 3圖係爲表示一部分除去具有空隙之層上的膜構 造後，進行剝離層的除去之方法。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 主要元件對照 10 基 體 20 剝 離 層 30 膜 構 造 40 支 撑 基 體 50 結 晶 矽 膜 60 閘 極 絕 緣膜 70 摻 雜 層 80 源 極 電 極 82 閘 極 電 極 84 汲 極 電 極 90 絕 緣 膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-7 - 473810 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明 k ) 100 金 屬 •配 線 102 金 屬 配 線 200 基 體 210 剝 離 層 2 20 閘 極 電 極 230 硝 化 矽 240 非 晶 質 矽 膜 250 摻 雜 非 晶 質 矽 膜 260 源 極 • 汲 極 領 域 270 源 極 • 汲 極 領 域 280 層 間 絕 緣 膜 290 層 間 絕 緣 膜 291 鈍 化 膜 292 金 屬 配 線 293 金 屬 配 線 294 基 板 300 基 體 310 剝 離 層 3 15 電 極 保 護 層 320 下 部 電 極 330 半 導 體 P 型 局 濃 度 不純物層 340 半 導 體 層 350 半 導 體 η 型 不 純 物 層 360 上 部 電 極 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-8 - 473810 A7 B7 五、發明説明< ) 370 鈍化層 3 8 0 金屬配線 (請先閲讀背面之注意事項再填寫本頁) 390 基體 400 配線用接觸部分 5 04 剝離層 505 基體 510 膜構造 520 基體 530 層 540 基體 600 剝離層 610 基體 620 物質 630 膜 635 空隙 640 層構造 650 溶劑液 660 真空容器 經濟部智慧財產局員工消費合作社印製 670 真空排氣 680 鈾刻溶劑 690 膜構造 〔實施形態〕 以下，參照圖面說明本發明的實施形態。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-9 - 473810 A7 B7 五、發明説明t ) (請先閱讀背面之注意事項再填寫本頁) 在第1 A〜1 B圖表示本發明的基本槪念圖。例如， 在以矽、氮化矽、石英、或是陶瓷等的半導體材料；或是 耐熱性絕緣材料所形成之基體1 〇上，形成剝離層2 0 ; 進而在其上面，含有所定的電路的形成所必要的例如以矽 或是II-VI族、III-V族化合物半導體等的半導體層，形成 以單層或是複數層所形成之膜構造3 0。 作爲剝離層，特別是爲了在上述半導體層形成半導體 元件之熱處理溫度，即是期望在於1 〇 〇 〜1 1〇〇 °c爲安定’且或是在於所加諸的溫度，選擇對於半導體層 或是被形成在該處之半導體元件不致造成不良影響之材料 。因而，作爲剝離層，例如採用鉻、鎳、，鉅（tantalum )、鎢等的金屬材料；或是氧化銘、氮化砂、二氧化砂等 的絕緣材料；I η Ζ η〇等。 經濟部智慧財產局員工消費合作社印製 剝離層的厚度，爲了之後的剝離層蝕刻，至少必須是 2 0 0 n m以上。另外，.考慮到必須減低在與基體材料 1 0或膜構造材料3 0之間的熱變形、或剝離層自身的形 成時間等，則期望是2 0 0 0 0 n m以下，但期望是1 〇 0 0〜1 0 0 0 0 n m程度較爲適切。上述剝離層，以例 如在通常的半導體製造過程所使用之真空蒸著、氣相成長 、或是濺射處理等而可以形成。 然且，在膜構造3 0的半導體層，使用通常的擴散過 程或離子注入過程等所定的半導體處理過程，例如形成太 陽電池、二極體、或是電晶體等的半導體元件。進而，這 些元件形成複數個以配線金屬而相互配線的積體電路.而被 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 10 - 473810 A7 B7 五、發明説明纟) 形成亦可。形成上述半導體元件之過程不須要完全終了， 若至少完成高溫處理過程，則就是在中途過程亦可。 (請先閱讀背面之注意事項再填寫本頁) 其後，如第1 B圖所示，例如以蝕刻除去該剝離層， 而將以單層或是複數層所形成之膜構造3 0，從支撐該膜 構造的基體1 〇剝離。剝離層的蝕刻，例如氧化鋁、氮化 矽等以磷酸爲主成分之溶液，二氧化矽以含有氟酸之蝕刻 液，I η Ζ η 0以鹽酸而進行蝕刻。 以單層或是複數層所形成的膜構造3 0具有充分的機 械性強度；該自身不須要物理性支撑時，剝離處理之後原 樣可以作爲單體的半導體元件、或是含有這些元件的電路 裝置使用。 另則，在過程途中剝離膜構造3 0時，對於剝離後的 膜構造3 0，繼續進行進而形成半導體元件或是用該元件 之電路裝置、或是配線金屬等的處理過程。 經濟部智慧財產局員工消費合作社印製 另外，剝離膜構造3 0後的基體1 0，如第1 C圖所 示’再度以半導體元件或電路的形成所必要所望的單層或 是複數層所形成之膜構造3 0形成在其上，能再度利用作 爲支撑基體。 在第2Α〜2 C圖，表示使用與基體1 〇不同新的支 撑基體4 0之其他實施形態。如第2 Α圖所示，首先在基 體1 0上形成剝離層，進而在其上面，形成以所定半導體 電路的形成所必要的單層或是複數層所形成膜構造3 0。 形成所定的半導體電路後，如第2 B圖所示，在膜構 造3 0之上以適當的接著劑接著其他的基體4 0。基體 本紙張尺度適财關家縣（CNS ) A4規格（21GX297公釐)~-11 - ' " 473810 A7 B7 五、發明説明_ ) 4 0係爲與基體1 0相異，不一定要求如基體1 0所要求 的高溫之安定性。因此，在基體4 0可以使用塑膠等低價 的有機材料。 在之後，如第2 C圖所示，例如以蝕刻除去剝離層 2 0，而可以將以單層或是複數層所形成之膜構造3 0， 從支持撑該膜構造的基體1 0剝離，使其完成轉印到新的 基體4 0上之過程。 在第3 A〜3 C圖表示轉印電晶體元件及用該元件的 積體電路之實施形態，作爲具體的轉印例。第3 A〜3 C 圖係爲轉印金屬氧化物半導體（Μ〇S )型場效電晶體（ F Ε Τ )之例。 首先，在基體1 0形成剝離層2 0。繼而形成結晶性 矽膜5 0，作爲Μ〇S F Ε Τ的製作過程。然後在其表面 形成閘極絕緣膜6 0。其後，形成具有所定圖案的遮罩， 例如以離子注入或是擴散處理，形成以摻雜矽層所形成的 源極及源極領域7 0，7 2形成層間絕緣膜9 0、9 2， 在該層間絕緣膜形成接觸孔後形成源極、閘極、及汲極電 極8 0、8 2、8 4。進而，形成爲了鈍化的氧化膜9 4 。理想的結晶性矽膜5 0厚度爲1 Ο Ο Ο n m〜5 0 0 〇 n m。電極金屬的厚度爲1 Onm〜2000nm ;期望 的是1 0 0 nm〜1 0 0 0 nm。進而在必要時，可以形 成爲了連接電晶體或是與外部電路之間之金屬配線1 0 0 、1 0 2。第3 A圖係爲模式地表示在基體1 〇形成剝離 層2 0及結晶性矽膜5 0後，終了形成Μ〇S F Ε T及內 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）~- 12 - L ———* #II (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 473810 A7 B7 五、發明説明彳o ) 部配線等之上述過程，完成Μ 0 S F E T後的基板之斷面 〇 形成爲了 Μ〇S F Ε Τ形成之結晶性矽膜5 0、形成 閘極絕緣膜及爲了摻雜矽領域形成之不純物活性化處理等 ，採用約1 0 0 0 °C的高溫加熱處理過程。由於採用如石 英具有1 0 0 0 °C以上的耐熱性的材料，作爲基體1〇， 而可以採用這些高溫的熱處理。 進而’在於上述Μ〇S F Ε T的製作過程，由於結晶 性矽層5 0的雷射結晶化、雷射活性化所形成層特性的改 善、另外爲了膜形成之電漿C V D等，用以較低溫度就能 處理之技術，因而能以高溫處理過程達到時間短縮。 其次，如第3 Β圖所示，將其也基體4 〇使其接著在 形成電晶體電路之層上。在其後，如第3 c圖所示，除去 剝離層後將電晶體電路使其轉印到基體4 〇上。 此時’基體4 0其目的只是支撑以上述過程所形成的 電晶體電路。因而，與電晶體製作中的高溫處理沒有特別 的關係。因此，在於上述電晶體的製作，就是採用必須高 處理溫度之技術時，關於基體4 0也可以採用耐熱性較小 、低價的材料，例如環氧樹脂、聚醯亞胺或是聚碳酸酯等 的塑膠材料。 由於使用本發明，因而高溫處理的製造處理持有優越 特性的半導體元件及其電路，能形成在種種低價但並不一 定具有高溫的耐熱性之材料的基體上。 在第4 A〜4 C圖表示其他實施形態。如第4 A圖所 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-13 - (請先閱讀背面之注意事項再填寫本頁) 、^τ 經濟部智慧財產局員工消費合作社印製 473810 A7 _____B7 五、發明説明彳1 ) (請先閱讀背面之注意事項再填寫本頁) 示’在基體1 0形成剝離層2 0及矽層5 0後，形成閘極 絕緣膜6 0 ;摻雜層7 0、7 2 ;閘極電極8 2 ;絕緣膜 9〇等。其後，如第4 B圖所示，在膜構造體的表面接著 其他基體4 0，進行本發明的轉印。在其後，如第4 C圖 所示，形成必要的絕緣膜，進行金屬配線8 0、84、 10 0、1 〇 2亦可。此情況，若爲必要，電極導出的接 觸孔側壁適切地被絕緣。然而，用Μ〇S F E T以外的元 件時，也同樣地可以用本發明的轉印法。 經濟部智慧財產局員工消費合作社印製 在第5Α〜5 C圖表示進行非晶質矽TFF電路的製 作及其轉印之實施形態。在形成在基體2 0 0上之剝離層 2 1 0上’用濺射法等的手段形成金屬層；以蝕刻等的方 法形成閘極電極2 2 0。此電極金屬的膜厚爲1 〇 n m〜 2〇〇〇nm;期望的是l〇〇nm〜i〇〇〇nm。繼 而以電漿C V D等形成作爲閘極絕緣膜之硝化矽2 3 0及 非晶質砂膜2 4 0。膜厚則是硝化砂膜爲5 0 n m〜2 0 OOnm，非晶質砂膜爲l〇nm〜l〇〇〇nm ;期望 的是硝化矽膜爲1 0 0 n m〜1 〇 〇 〇 n m，非晶質矽膜 爲2 0 n m〜5 0 n m。形成非晶質矽膜2 4 0後，以電 漿C V D法等形成摻雜不純物的非晶質矽膜2 5 0。膜厚 爲5 0 n m〜2 0 0 n m。在其後，以蝕刻除去通道部分 的不純物摻雜層，形成源極及汲極領域。 進而，進行源極·汲極電極領域2 6 0、2 7 0的形 成，進而進行層間絕緣膜2 8 0、2 9 0及鈍化膜2 9 1 的形成、及電晶體間或是與外部電路的金屬配線2 9 2、 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-14 - 473810 A7 B7 五、發明説明彳2 ) 2 9 3的形成。第4 A圖係爲表示終了這些全部的過程， 在基體2 0 0之上完成非晶質矽τ F T電路之情況。 (請先閱讀背面之注意事項再填寫本頁) 將此非晶質矽T F T或是其電路，如第4 B及4 C圖 所示，除去剝離層而轉印到新的基板2 9 4。然而，爲了 製作含有所剝離的半導體元件之膜構造所使用之支撑基體 200，作爲次個基體可以再度使用。 在第6 A〜6 C圖表示形成太陽電池元件的情況，作 爲本發明的其他實施形態。在形成在基體3 〇 〇上之剝離 層3 1 0上形成太陽電池元件。形成非晶質矽型太陽電池 之情況，如第6 A圖所示，在剝離層3 1 〇上介隔適切的 電極保護層以濺射法等製作下部電極3 2 0後，以電漿 C V D等依順形成半導體p型高濃度不純物層3 3 0、未 添加不純物的半導體層3 4 0、半導體η型不純物層 350。ρ型高濃度不純物層爲ι〇ηηι〜l〇〇nm、 未添加不純物的半導體層爲][〇〇 nm〜5 0 0 nm、η 型不純物層爲1 〇 n m〜1 〇 〇 n m則是較理想的範圍， 作爲各別半導體層的厚度。 經濟部智慧財產局員工消費合作社印製 其後’形成上部電極3 6 0，以触刻等除去太陽電池 元件的外側領域半導體層後確定受光領域。進而形成鈍化 層3 7 0 ’進行與外部電路或是其他電路兀件（未圖示） 的金屬配線3 8 0之形成而進行電路之形成；形成非晶質 矽型太陽電池元件。 他則’作爲以本發明形成結晶矽型太陽電池時之例， 取代上述非晶質層3 3 0、3 4 0、3 5 0，例如可以用 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-15 - 473810 A7 B7 五、發明説明彳3 ) (請先閱讀背面之注意事項再填寫本頁) P型高濃度不純物層、P型半導體層及η型不純物層所形 成的3層構造太陽電池。各半導體膜例如以電漿C VD等 而膜形成後，進行必要的結晶化處理。此處，Ρ型高濃度 不純物層係爲以摻雜過的半導體膜之固相結晶化法或是溶 融固化法而形成。或者是爲了高濃度化所以可以也使用不 純物熱擴散法。Ρ型半導體層係爲以半導體膜的固相結晶 化法或溶融固化法而形成。η型不純物層係爲離子注入或 是不純物熱擴散到半導體膜而可以形成。各層的厚度，Ρ 型高濃度不純物層爲1 Onm〜1 OOnm，ρ型半導體 層爲lOOOnm〜5000nm，η型不純物層爲1〇 n m〜1 〇 〇 n m則是各別更理想的範圍。 然且將所使用的太陽電池及其電路，如第6 B圖所示 ，接著在其他新的基體3 9 0後，如第6 C圖所示，除去 剝離層而轉印到新的基板3 9 0。 經濟部智慧財產局員工消費合作社印製 以本發明轉印到新的基板之元件及其電路爲上下反轉 。因此，元件及其電路的製若兼用作轉印後的使用而適當 地最適化即可。例如第3A〜3 C圖所示之M〇S FET 的轉印時，最初製作上閘型的T F T，則轉印後成爲底閘 型T F T。轉印後使用上閘型T F T時，如第5 A〜5 C 圖所示，最初製作底閘型T F T，若能進行轉印即可。 另外轉印後進行T F T間的配線時，如第7圖所示設 置配線用接觸部分4 0 0，穿開接觸孔後若能配線形成即 可 〇 進而，第8圖表示本發明的其他實施形態。預先在基 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-16 - 473810 A7 B7 五、發明説明彳4 ) (請先閱讀背面之注意事項再填寫本頁) 體5 0 5上介隔剝離層而形成含有形成電晶體電路的半導 體層之膜構造5 1 0。將此膜構造5 1 0，轉印到更大的 基體5 2 0上。以此方法，可以解除過去大面積基體上的 高精細圖案處理的困難性，形成能將持有優越特性的微細 半導體元件及其電路形成在大面積基體5 2 0上。 進而，使用本發明，如第9圖所示，在基體5 3 1上 將含有介隔剝離層5 3 2所製作的電晶體電路之層5 3 0 ，轉印到較小的基板5 4 0上，可以將持有優越特性的微 小半導體元件及電路形成在大面積基體5 2 0上。 進而，使用本發明，如第9圖所示，在基體5 3 1上 將含有介隔剝離層5 3 2所製作的電晶體電路之層5 3 0 ，轉印到較小的基板5 4 0上，可以將持有優越特性的微 小半導體元件或是電路一次地實現在多數個微小基體 5 4〇上。 然而，本發明的半導體元件形成方法，並不受限於第 1〜9圖所示實施形態之形成方法，在本發明的技術領域 內可以適當地變更。 經濟部智慧財產局員工消費合作社印製 例如在於第3 A〜3 C圖所示之實施形態，表示半導 體元件及電路、與MOSFET及其電路，但本發明可以 用於Μ〇S F Ε Τ的形成，例如第5 Α〜5 C圖的非晶質 矽丁 F T的形成，第6 A〜6 C圖的太陽電池元件，其他 雙極性元件、非晶質圖像感應器等的形成。 進而，在第3〜7圖所示之實施形態，表示至少完成 電晶體元件後的轉印，但本發明的方法也可以適用於元件 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-17 - 473810 kl B7 五、發明説明彳5 ) ~ 製作的途中。 (請先閱讀背面之注意事項再填寫本頁} 在於第1圖，例示鈾刻所形成的除去方法。此情況， 用溶解剝離層的溶液或是氣體，分解除去剝離層，而將以 單層或是複數層所形成之膜構造3 〇，從基體1 〇剝離。 在第1 OA〜1〇 F圖表示用微縮影技術，而在其一 部分形成具有空隙6 3 5的剝離層之方法。如第1 〇 a圖 所示’首先形成在基體6 1 0上構成剝離層之膜6 0 〇。 例如可以以鉻作爲膜原料。但是本方法並不受限於鉻材料 ’例如鎳、鉅、鎢等的金屬材料；氧化鋁、氮化矽、二氧 化矽等的絕緣材料；I η Ζ η〇等，可以選擇實施本發明 時的最適材料。例如可以列舉C V D法、濺射法等，作爲 彔!1離層6 0 0的形成法，剝離層6 〇 〇的形成法，當然可 以選擇最適當的形成方法。 經濟部智慧財產局員工消費合作社印製 其次’利用微縮影及蝕刻技術，例如如第1 〇 Β圖所 不’除去膜6 0 〇的一部分。其次如第1 〇 c及1 〇D圖 所不’在高分子材料等的有機溶劑塗敷可溶性較強的物質 6 2 0。進而，以乾式蝕刻或是硏磨處理，從表面除去物 質6 2 0，以膜6 0 0露出到表面的形態而進行平坦化。 其後，如第10Ε圖所示，ECR電漿CVD、擺射 法等以低溫用能膜形成的手法形成膜6 3 0，作爲此平面 的保護層。例如可以例示氧化矽，作爲膜6 3 0的材料。 但是本方法不限於此材料，可以選擇實施本發明時最適當 的材料。 膜6 3 0形成後，以溶劑除去物質6 2 0，而在第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-18 · 473810 A7 ______B7_ 五、發明説明彳6 ) — J —— ；----Φ — (請先閲讀背面之注意事項再填寫本頁) 1 0 F圖所示的一部分形成爲了剝離具有空隙6 3 5的層 構造6 4 0。以溶劑除去物質6 2 0，如第1 1圖所示將 試料浸漬在溶劑6 5 0中之簡便的方法。進而爲了更有效 除去物質6 2 0 ’可以使用加熱溶劑液而提高溶解反應， 或是使其氣化溶劑而以反應性較高的蒸氣所形成的溶解法 〇 該剝離層6 0 0的除去，使用溶解剝離層6 0 0但不 溶解膜6 3 0的蝕刻溶劑。由於剝離層具有空隙，所以蝕 刻液可以容易地侵入到剝離層內部，除去剝離層。 爲了膜構造6 9 0的剝離，爲了更有效將蝕刻液侵入 到剝離層內部’如第1 2圖所示，將試料放入真空容器 6 6 0內，以真空排氣6 7 0除去空隙內的空氣後，將蝕 刻溶劑6 8 0導入到容器6 5 0。爲了減壓空隙內，蝕刻 溶劑迅速地進入剝離層的空隙內，溶解剝離層6 0 0，可 以實現從以單體或是複數層所形成的膜構造6 9 0的基體 剝離。 經濟部智慧財產局員工消費合作社印製 進而爲了更有效除去剝離層，如第1 3圖所示，在半 導體元件及其電路配線無障礙的範圍，部分地除去具有空 隙的剝離層上的膜構造6 9 0自體，可以增進蝕刻溶劑所 造成剝離層的除去。 其他，如 T.Serikawa and Y.Yahchi;J.EIectrochem. Soc.，1 31 (1 984)pp21 05-21 09所記載，已知有具有用濺射 法的空隙之成膜技術。在氬氣氣相中濺射處理S i 0 2則形 成具有空隙之S i〇2。此樣的膜蝕刻速度極大，可以用作 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）~-19- ' " 473810 A7 B7 五、發明説明彳7 ) 爲本發明的剝離層。 進而，以電漿化學氣相反應法或是蒸發反應法，在於 成膜時的至少一部之間，由於增大設定氣體壓力而提高氣 相反應；由於形成含有微粒子之膜而能形成具有空隙6 3 5之膜。此樣的膜蝕刻速度極大，可以用作爲本發明的剝 離層。 依據本發明半導體元件的形成法，可以以簡單的過程 而大面積地製作良好特性的半導體元件及其電路。進而， 可以在玻璃、塑膠等耐壓性較低的基體上，形成良好特性 的半導體元件及其電路。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-20 -

Claims (1)

  1. 473810 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1 · 一種半導體元件之形成方法，其特徵爲含有： 在支撑基體上形成剝離層之步驟、及 藉微縮影及蝕刻技術除去上述剝離層之一部分俾於上 述剝離層之至少一部分形成空隙的步驟，及 在前述剝離層及上述空隙之上部形成以單層或是複數 層所形成的膜構造之步驟、及 除去前述剝離層而將前述膜構造從前述基體剝離之步 驟。 2 ·如申請專利範圍第1項的半導體元件之形成方法 ，其中將前述膜構造從前述支撑基體剝離之步驟，含有以 飩刻除去前述剝離層。 3 ·如申請專利範圍第1項的半導體元件之形成方法 ，其中形成前述膜構造之步驟，含有在以前述單層或是複 數層所形成的膜構造一部分形成電晶體之步驟。 4 ·如申請專利範圍第1項的半導體元件之形成方法 ，其中形成前述膜構造之步驟，含有在以前述單層或是複 數層所形成之膜構造一部分形成太陽電池之步驟。 經濟部智慧財產局員工消費合作社印製 5 ·如申請專利範圍第1項的半導體元件之形成方法 ，其中形成前述剝離層之步驟係使用濺射法。 6 ·如申請專利範圍第1項的半導體元件之形成方法 ’其中形成前述剝離層之步驟係使用電漿化學氣相反應法 〇 7 ·如申請專利範圍第1項的半導體元件之形成方法 ’其中形成前述剝離層之步驟係使用蒸發法。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）· 21 - 473810 A8 B8 C8 D8 六、申請專利範圍 8 ·如申請專利範圍第1項的半導體元件之形成方法 ，其中將以單層或是複數層所形成之前述膜構造，從支撑 該膜構造的支體剝離後，再度利用該基體作爲支撑以單層 或是複數層所形成的膜構造之基體。 9 · 一種膜構造之轉印方法，其膜構造係爲以單層或 是複數層所形成；其特徵爲含有： 在第1基體面形成剝離層之步驟、及 藉微縮影及蝕刻技術除去剝離層之一部分俾於上述剝 離層之至少一部分形成空隙的步驟，及 在前述剝離層及前述空隙之上部形成以單層或是複數 層所形成的膜構造之步驟、及 將第2基體接著在前述膜構造表面之步驟、及 將第1基體從前述膜構造剝離之步驟。 1〇.如申請專利範圍第9項的膜構造之轉印方法， 其中將前述第1基體從前述膜構造剝離之步驟。 1 1 .如申請專利範圍第9項的膜構造之轉印方法， 其中以前述單層或是複數層所形成之膜構造，含有半導體 層。 1 2 ·如申請專利範圍第9項的膜構造之轉印方法， 其中形成前述膜構造之步驟，含有在前述膜構造形成電晶 體之步驟。 1 3 ·如申請專利範圍第9項的膜構造之轉印方法， 其中形成前述膜構造之步驟，含有在前述膜構造形成太陽 電池之步驟。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-22 - (請先閱讀背面之注意事項再填寫本頁) 訂 #π. 經濟部智慧財產局員工消費合作社印製 473810 A8 B8 C8 D8 六、申請專利範圍 1 4 ·如申請專利範圍第9項的膜構造之轉印方法， 其中形成前述膜構造之步驟，含有在前述膜構造形成含胃 複數個電晶體及內部配線的積體電路之步驟。 1 5 ·如申請專利範圍第9項的膜構造之轉印方法， 其中形成前述剝離層之步驟係使用濺射法。 1 6 .如申請專利範圍第9項的膜構造之轉印方法， 其中，形成前述剝離層之步驟係使用電漿化學氣相反應法 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-23 -
TW087115207A 1997-09-16 1998-09-11 Semiconductor element forming process having a step of separating film structure from substrate TW473810B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09250952A JP3116085B2 (ja) 1997-09-16 1997-09-16 半導体素子形成法

Publications (1)

Publication Number Publication Date
TW473810B true TW473810B (en) 2002-01-21

Family

ID=17215460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115207A TW473810B (en) 1997-09-16 1998-09-11 Semiconductor element forming process having a step of separating film structure from substrate

Country Status (5)

Country Link
US (1) US6339010B2 (zh)
JP (1) JP3116085B2 (zh)
KR (1) KR100380512B1 (zh)
DE (1) DE19842419B4 (zh)
TW (1) TW473810B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945331B2 (en) 2002-05-17 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of transferring a laminate and method of manufacturing a semiconductor device
TWI476698B (zh) * 2002-12-27 2015-03-11 Semiconductor Energy Lab 形成半導體裝置的方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
GB0006958D0 (en) * 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv Method of manufacturing a transistor
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
DE10156465C1 (de) * 2001-11-16 2003-07-10 Infineon Technologies Ag Waferanordnung und Verfahren zur Herstellung einer Bondverbindung
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
TW531897B (en) * 2002-04-18 2003-05-11 Ind Tech Res Inst Method of forming thin film transistor on plastic substrate
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP2004047691A (ja) * 2002-07-11 2004-02-12 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、及び電子機器
AU2003275614A1 (en) * 2002-10-30 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
US6864161B1 (en) 2003-02-20 2005-03-08 Taiwan Semiconductor Manufacturing Company Method of forming a gate structure using a dual step polysilicon deposition procedure
TWI222545B (en) * 2003-02-27 2004-10-21 Toppoly Optoelectronics Corp Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display
US7105448B2 (en) 2003-02-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for peeling off semiconductor element and method for manufacturing semiconductor device
CN1321347C (zh) * 2003-04-07 2007-06-13 统宝光电股份有限公司 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
TWI221010B (en) * 2003-08-07 2004-09-11 Ind Tech Res Inst A method for transferably pasting an element
JP2005136214A (ja) 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
US7927971B2 (en) * 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2006018787A2 (en) * 2004-08-20 2006-02-23 Philips Intellectual Property & Standards Gmbh Method of detaching a thin semiconductor circuit from its base
DE102004044709A1 (de) * 2004-09-15 2006-03-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur gleichzeitigen Rekristalisierung und Dotierung von Halbleiterschichten und nach diesem Verfahren hergestellte Halbleiterschichtsysteme
JP2006216891A (ja) * 2005-02-07 2006-08-17 Tokyo Univ Of Agriculture & Technology 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP5007492B2 (ja) * 2005-05-09 2012-08-22 大日本印刷株式会社 中間転写媒体の製造方法、酸化物半導体電極の製造方法、および色素増感型太陽電池の製造方法
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101529596B (zh) * 2006-11-29 2011-12-14 株式会社半导体能源研究所 装置及其制造方法
US20090139558A1 (en) * 2007-11-29 2009-06-04 Shunpei Yamazaki Photoelectric conversion device and manufacturing method thereof
DE102007061261A1 (de) * 2007-12-19 2009-07-02 Bayer Materialscience Ag Leuchtkörper mit LED-DIEs und deren Herstellung
JP5521286B2 (ja) * 2008-05-28 2014-06-11 カシオ計算機株式会社 薄膜素子の製造方法
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure
KR101548173B1 (ko) * 2008-09-18 2015-08-31 삼성전자주식회사 실리콘 다이렉트 본딩(ｓｄｂ)을 이용한 임시 웨이퍼 임시 본딩 방법, 및 그 본딩 방법을 이용한 반도체 소자 및 반도체 소자 제조 방법
JP2010114106A (ja) * 2008-11-04 2010-05-20 Canon Inc 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US7967936B2 (en) * 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
US8460979B2 (en) * 2009-04-27 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a backside illuminated image sensor
KR101149677B1 (ko) * 2010-01-20 2012-07-11 주식회사 엘지실트론 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자, 태양전지, ｌｅｄ
TWI398022B (zh) * 2010-03-17 2013-06-01 Univ Nat Chunghsing Separation method of epitaxial substrate of photovoltaic element
TWI480926B (zh) * 2010-09-28 2015-04-11 Nat Univ Chung Hsing Preparation method of epitaxial element
US8853057B2 (en) 2010-09-28 2014-10-07 National Chung-Hsing University Method for fabricating semiconductor devices
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
CN116130563A (zh) * 2023-04-14 2023-05-16 江西兆驰半导体有限公司 一种衬底剥离方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127860A (ja) * 1983-01-13 1984-07-23 Nec Corp 半導体装置の製造法
US5071792A (en) * 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
CA2061796C (en) * 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
JPH05315255A (ja) * 1991-04-26 1993-11-26 Tonen Corp 多結晶シリコン薄膜の形成方法
US5336558A (en) 1991-06-24 1994-08-09 Minnesota Mining And Manufacturing Company Composite article comprising oriented microstructures
JP3055264B2 (ja) * 1991-11-14 2000-06-26 日本電気株式会社 半導体素子の製造方法
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
JP2962918B2 (ja) * 1992-01-31 1999-10-12 キヤノン株式会社 シリコン薄膜の形成方法及び太陽電池の製造方法
ATE173839T1 (de) * 1992-09-11 1998-12-15 Kopin Corp Farbfiltersystem fuer anzeigetafeln
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
JP3360919B2 (ja) * 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
JPH07221113A (ja) 1994-01-31 1995-08-18 Toshiba Corp 半導体装置の製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4060882B2 (ja) * 1995-05-10 2008-03-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945331B2 (en) 2002-05-17 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of transferring a laminate and method of manufacturing a semiconductor device
TWI476698B (zh) * 2002-12-27 2015-03-11 Semiconductor Energy Lab 形成半導體裝置的方法
TWI552086B (zh) * 2002-12-27 2016-10-01 半導體能源研究所股份有限公司 形成半導體裝置的方法

Also Published As

Publication number Publication date
US6339010B2 (en) 2002-01-15
JPH1197357A (ja) 1999-04-09
JP3116085B2 (ja) 2000-12-11
KR100380512B1 (ko) 2003-08-19
DE19842419B4 (de) 2005-03-03
KR19990029854A (ko) 1999-04-26
US20010012677A1 (en) 2001-08-09
DE19842419A1 (de) 1999-06-10

Similar Documents

Publication Publication Date Title
TW473810B (en) Semiconductor element forming process having a step of separating film structure from substrate
TWI260746B (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
TW492067B (en) Thin film device and method of manufacturing the same
US6744116B1 (en) Thin film using non-thermal techniques
JP3112126B2 (ja) 半導体物品の製造方法
WO2007094824A2 (en) Method for double-sided processing of thin film transistors
US7601614B2 (en) Manufacturing method of silicon on insulator wafer
JPS6281764A (ja) 炭化シリコン電界効果トランジスタの製造方法
JP2011124581A (ja) 薄いｓｏｉデバイスの製造
JPH08505010A (ja) 石英基板上の単結晶シリコン・アイランド作製方法
US7695564B1 (en) Thermal management substrate
US7361574B1 (en) Single-crystal silicon-on-glass from film transfer
JP2006216891A (ja) 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体
US7592239B2 (en) Flexible single-crystal film and method of manufacturing the same
TWI285429B (en) Semiconductor device production method
JP2006012914A (ja) 集積回路チップの製造方法及び半導体装置
US7531240B2 (en) Substrate with locally integrated single crystalline silicon layer and method of fabricating the same
JP2003249631A (ja) 半導体基板の製造方法および半導体基板ならびに半導体装置
JP2005268662A (ja) ３次元デバイスの製造方法
TWI775241B (zh) 具有結晶矽與富阱多晶矽層的晶圓
JPH11102907A (ja) 半導体装置の製造方法および絶縁膜形成装置
JP2001250775A (ja) 半導体基板及び半導体装置及び半導体基板の製造方法及び半導体基板の製造治具及び半導体装置の製造治具
KR100583429B1 (ko) 가요성 단결정 필름 및 그 제조 방법
TWI786782B (zh) 製造絕緣體上矽晶片的方法
JPH03104209A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees