JP2005136214A - 薄膜デバイス基板の製造方法 - Google Patents

薄膜デバイス基板の製造方法 Download PDF

Info

Publication number
JP2005136214A
JP2005136214A JP2003370912A JP2003370912A JP2005136214A JP 2005136214 A JP2005136214 A JP 2005136214A JP 2003370912 A JP2003370912 A JP 2003370912A JP 2003370912 A JP2003370912 A JP 2003370912A JP 2005136214 A JP2005136214 A JP 2005136214A
Authority
JP
Japan
Prior art keywords
film
substrate
release film
manufacturing
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003370912A
Other languages
English (en)
Inventor
Mitsuru Nakada
充 中田
Kazue Takechi
和重 竹知
Hiroshi Kano
博司 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003370912A priority Critical patent/JP2005136214A/ja
Priority to US10/974,932 priority patent/US7122444B2/en
Publication of JP2005136214A publication Critical patent/JP2005136214A/ja
Priority to US11/503,286 priority patent/US7579222B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 基板表面への溝加工が不要で、光を通さない材料からなる基板も使用でき、かつ短時間で基板を剥離できる、薄膜デバイス基板の製造方法を提供する。
【解決手段】 まず、ガラス基板１０１上に、剥離膜１０２、酸化シリコン膜１０３及び非晶質シリコン膜１０４を順次形成し、非晶質シリコン膜１０４の上方からエキシマレーザのレーザ光１０５を照射して多結晶シリコン膜１０４’を得る。続いて、多結晶シリコン膜１０４’を活性層に用いてＴＦＴ１０６を形成し、ＴＦＴ１０６上にプラスチック基板を貼り合わせ、最後に剥離膜１０２を介してガラス基板１０１を剥離することによって、ＴＦＴ１０６の転写が完成する。剥離膜１０２は、空隙を有するので、エッチングレートが大きい。したがって、ガラス基板１０１表面に、エッチャント導入用の溝を形成する必要がない。
【選択図】 図１

Description

本発明は、基板上に形成した薄膜デバイスを他の基板上に転写する工程を備えた、薄膜デバイス基板の製造方法に関する。
液晶表示装置の画素部スイッチング素子として、ガラス基板上に形成された薄膜トランジスタ（以下「ＴＦＴ」という。）が利用されている。近年、高精細の液晶表示装置の実現に加え、システム・オン・グラス（以下「ＳＯＧ」という。）の実現のために、ＴＦＴの動作速度の要求が高まっていて、高品質な多結晶シリコンＴＦＴ形成技術が注目を浴びている。なお、ＳＯＧとは、液晶駆動用のＴＦＴとともに、駆動回路、メモリ、ＣＰＵなどの周辺回路のＴＦＴをガラス基板上に同時に組み込む技術のことである。
例えばＴＦＴを利用した液晶表示装置を製造する場合、一般的にガラス基板が用いられる。しかし、必ずしもガラス基板が最も優良な材料とは限らない。ガラス基板は、重い、割れやすい、曲げることができないといった欠点がある。一方、ガラス基板よりも軽く、割れにくく、フレキシブルな基板として、プラスチック基板が挙げられる。しかし、プラスチック基板上に形成したＴＦＴは、プロセス温度が１５０℃程度に制限されることから、ガラス基板上に形成したＴＦＴよりも性能が劣るという欠点がある。そこで、ガラス基板上に形成したＴＦＴにプラスチック基板を貼り付け、その後にガラス基板を剥離することによってＴＦＴをプラスチック基板に転写する方法がいくつか提案されている。以下にそれらを示す。
特許文献１に記載された技術では、ガラス基板に多数の溝を形成し、そのガラス基板上にスピンコートで酸化シリコン膜を形成することによって溝に隙間を形成し、ＴＦＴ形成後にこの隙間内にエッチング溶液を浸潤させることでガラス基板を剥離する。特許文献２に記載された技術では、レーザ光が透過可能なガラス基板上に非晶質シリコン等の分離層を設けておき、その上にＴＦＴを形成し、このＴＦＴの上に他基板を接着させた後、裏面からレーザ光を照射することにより、分離層の結合力を弱めてガラス基板を分離する。特許文献３に記載された技術では、ガラス基板を化学研磨によって除去することが特徴となっている。
特開平８−２８８５２２号公報（図２、図３、図６等） 特開平１１−２６７３３号公報（図４、図４等） 特開平１１−２１２１１６号公報（図１〜図３等）
しかしながら、従来技術では、次のような問題があった。特許文献１の方法では溝をガラス基板に形成する工程があり、ガラス基板表面が粗くなるため、ガラス基板上に形成する薄膜デバイスのパターン精度が落ちる。特許文献２の方法では、レーザで剥離を行うため、レーザ光の透過率が低いガラスやレーザ光が全く透過しないシリコン等を基板に用いることができない。特許文献３の方法では、研磨法を用いるため、工程時間が長くなる。
そこで、本発明の目的は、基板表面への溝加工が不要で、光を通さない材料からなる基板も使用でき、かつ短時間で基板を剥離できる、薄膜デバイス基板の製造方法を提供することにある。
請求項１記載の薄膜デバイス基板の製造方法（以下単に「製造方法」という。）は、空隙を有する膜からなる剥離膜を第一の基板上に形成する工程と、前記剥離膜上に半導体膜を形成する工程と、前記半導体膜に薄膜デバイスを形成する工程と、前記薄膜デバイス上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記剥離膜を剥離する工程と、を備えたものである。
「薄膜デバイス基板」とは、薄膜デバイスが形成された基板をいう。第一の基板と剥離膜との間、剥離膜と半導体膜との間、半導体膜と第二の基板との間には、それぞれ一層以上の他の膜を介挿させてもよい。
第一の基板上に剥離膜を形成し、剥離膜上に半導体膜を形成し、半導体膜に薄膜デバイスを形成し、薄膜デバイス上に第二の基板を接合し、これらの積層体から第一の基板及び剥離膜を剥離する。空隙を有する膜は、空隙の無い膜に比べて、空隙にエッチャントが浸透しやすいのでエッチングレートが大きい、脆いので破断しやすい、という性質を有する。そのため、エッチングや破断によって容易に基板を剥離できる。したがって、基板の剥離にレーザ光を用いないので、レーザ光の透過率が低いガラスやレーザ光が全く透過しないシリコン等でも基板として使用できる。また、基板の剥離に研磨を用いないので、基板剥離に要する時間が短縮される。更に、空隙を介してエッチャントが浸透するので、エッチャントを浸透させるため溝を第一の基板の表面に形成する必要もない。したがって、第一の基板表面への溝加工が不要であるので、第一の基板上の薄膜デバイスのパターン精度が良好である。
請求項２記載の製造方法は、空隙を有する膜からなる剥離膜を第一の基板上に形成する工程と、前記剥離膜上に半導体膜を形成する工程と、前記半導体膜上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記剥離膜を剥離する工程と、前記第一の基板及び前記剥離膜が剥離された後の前記半導体膜に薄膜デバイスを形成する工程と、を備えたものである。請求項１では半導体膜形成後に直ちに薄膜デバイスを形成するのに対して、本請求項では基板剥離後に薄膜デバイスを形成する。本請求項の作用は請求項1と同じである。
請求項３記載の製造方法は、請求項１又は２記載の製造方法において、前記空隙を有する膜が多孔質膜である、というものである。多孔質膜も、微細な多数の空隙を有しているので、請求項１又は２と同様の作用を奏する。
請求項４記載の製造方法は、請求項１又は２記載の製造方法において、前記空隙がエッチングによって形成されたものである、というものである。エッチングによれば、比較的大きな空隙が容易に得られる。
請求項５記載の製造方法は、請求項４記載の製造方法において、前記剥離膜を第一の基板上に形成する工程は、後工程で前記空隙が形成される一次膜を前記第一の基板上に設ける工程と、前記一次膜上に形成された膜に当該一次膜に達する多数の貫通孔を形成する工程と、これらの貫通孔からエッチャントを導入して前記一次膜に前記空隙を形成する工程とを有する、というものである。ここでいう「エッチャント」とは、エッチング液、エッチングガス等の総称である。第一の基板上に一次膜を形成し、一次膜上に例えば半導体膜を形成する。続いて、半導体膜に一次膜に達する多数の貫通孔を形成し、この貫通孔からエッチャントを導入すると、一次膜が等方的にエッチングされて半導体膜の下にも空隙が形成される。これにより、一次膜は剥離膜となる。
請求項６記載の製造方法は、請求項５記載の製造方法において、前記第一の基板及び前記剥離膜を剥離する工程は、前記空隙に前記エッチャントを導入して前記剥離膜を除去する工程を有する、というものである。薄膜デバイス上に第二の基板を接合した後に剥離膜を除去する。このとき、前工程で形成した空隙にエッチャントを導入することにより、剥離膜を除去する。この剥離膜には既に多数の空隙が形成されているので、エッチャントに接する剥離膜の表面積が極めて大きくなっており、これにより剥離膜の除去が容易になる。
請求項７記載の製造方法は、請求項１〜６記載の製造方法において、前記第一の基板及び前記剥離膜を剥離する工程は、前記剥離膜を機械的に破断する工程を有する、というものである。破断方法としては、剥離膜に楔のようなものを打ち込んで積層体から第一の基板及び剥離膜を引き剥がしたり、剥離膜を回転面として第一の基板と第二の基板とを互いに逆に回転させたりする方法がある。また、剥離膜を途中までエッチングした後に、このエッチングで残った剥離膜を破断するようにしてもよい。その逆に、剥離膜を途中まで破断した後に、この破断で残った剥離膜をエッチングするようにしてもよい。
請求項８記載の製造方法は、請求項１〜７記載の製造方法において、前記剥離膜が酸化シリコンからなる、というものである。酸化シリコンは、スピンコート法や陽極化成法によって多孔質化が容易である。しかも、酸化シリコンは、耐熱性に優れているので、レーザアニールにも十分に耐え得る。
請求項９記載の製造方法は、請求項１〜８記載の製造方法において、前記剥離膜を第一の剥離膜としたとき、この第一の剥離膜上に後工程で剥離される第二の剥離膜を形成する工程を更に備え、前記第一の基板及び前記第一の剥離膜を剥離する工程は、前記第二の剥離膜を除去する工程を有する、というものである。第一の剥離膜と第二の剥離膜との間には、一層以上の他の膜を介挿させてもよい。予め第一の剥離膜上に第二の剥離膜を形成しておき、薄膜デバイス上に第二の基板を接合した後に、この第二の剥離膜を除去する。すると、第二の剥離膜とともに第一の基板及び第一の剥離膜も除去される。
請求項１０記載の製造方法は、請求項１〜８記載の製造方法において、前記剥離膜を第一の剥離膜としたとき、この第一の剥離膜下に後工程で剥離される第二の剥離膜を形成する工程を更に備え、前記第一の基板及び前記第一の剥離膜を剥離する工程は、前記第二の剥離膜を除去する工程と前記第一の剥離膜を除去する工程とを有する、というものである。第二の剥離膜と第一の剥離膜との間には、一層以上の他の膜を介挿させてもよい。予め第一の剥離膜下に第二の剥離膜を形成しておき、薄膜デバイス上に第二の基板を接合した後に、この第二の剥離膜を除去する。すると、第二の剥離膜とともに第一の基板も除去される。残った第一の剥離膜は別途除去する。また、第二の剥離膜を除去する工程と第一の剥離膜を除去する工程とを同一工程として、第一及び第二の剥離膜を同時に除去するようにしてもよい。
請求項１１記載の製造方法は、請求項９又は１０記載の製造方法において、前記第二の剥離膜を除去する工程は、前記第一の剥離膜の前記空隙を介してエッチャントを浸透させて当該第二の剥離膜をエッチングする工程からなる、というものである。エッチャントは、第一の剥離膜の空隙を介して速やかに浸透し、第一の剥離膜の上又は下の第二の剥離膜を除去する。そのため、第一の基板の剥離に要する時間が短くなる。
請求項１２記載の製造方法は、請求項１１記載の製造方法において、前記第二の剥離膜がクロムからなり、前記第一の剥離膜が多孔質酸化シリコンからなる、というものである。クロム及び酸化シリコンは、耐熱性に優れているので、レーザアニールにも十分に耐え得る。しかも、クロムのエッチャントは、多孔質酸化シリコンの微細な空隙を介して速やかに浸透し、多孔質酸化シリコン膜の上又は下のクロム膜を除去する。そのため、第一の基板の剥離に要する時間が短い。
請求項１３記載の製造方法は、請求項９〜１２記載の製造方法において、前記第一の基板及び前記第一の剥離膜を剥離する工程は、前記第一の剥離膜及び前記第二の剥離膜の少なくとも一方を機械的に破断する工程を有する、というものである。具体的な破断方法は、前述した方法に準ずる。
請求項１４記載の製造方法は、請求項１〜１３記載の製造方法において、前記第一の基板及び前記第一の剥離膜を剥離する工程は、当該剥離前に前記積層体を複数に分割する工程を有する、というものである。エッチング等により化学的に剥離する場合、剥離に要する時間は、上から見て積層体の周囲から中心付近にまでエッチャントが浸透する時間に依存する。また、破断等により機械的に剥離する場合、剥離に要する時間は、上から見て積層体の周囲から中心付近にまでクラックが進行する時間に依存する。したがって、積層体を複数に分割すると、積層体一個当たりの周辺から中心までの距離が短くなるので、剥離に要する時間が短縮される。なお、破断には、例えば隙間に楔を打ち込むなどの方法がある。また、途中までエッチングにより剥離し、最後に破断により完全に剥離するというように、これらの剥離方法を組み合わせてもよい。
請求項１５記載の製造方法は、請求項１〜１４記載の製造方法において、前記半導体膜がシリコンからなる、というものである。シリコンは、ＴＦＴ、光センサ、太陽電池等の薄膜デバイスに好適な半導体である。
請求項１６記載の製造方法は、請求項１〜１５記載の製造方法において、前記薄膜デバイスがＴＦＴである、というものである。半導体膜はレーザアニールによって大粒径の多結晶になる。このとき、キャリア移動度が大きくなるので、ＴＦＴは高速で動作するようになる。
換言すると、本発明は、空隙を有する構造例えば多孔質酸化シリコン膜を基板上に形成し、当該基板上にＴＦＴを形成し、当該基板上に他の基板を接合した後、エッチング液を浸透させることによって、又は機械的に破断することによって、空隙を有する構造又は当該空隙を有する構造の上層若しくは下層を剥離するものである。この構成によって、前述した従来の問題点が解決される。
本発明に係る製造方法によれば、空隙を有する剥離膜を第一の基板上に形成し、剥離膜上に半導体膜を形成し、半導体膜に必要に応じ薄膜デバイスを形成し、半導体膜上に第二の基板を接合した後に、これらの積層体から第一の基板及び剥離膜を剥離することにより、エッチングや破断によって容易に基板を剥離できる。なぜなら、空隙を有する膜は、エッチングレートが大きい、破断しやすい、という性質を有するからである。したがって、基板の剥離にレーザ光を用いなくてもよいので、レーザ光の透過率が低いガラスやレーザ光が全く透過しないシリコン等でも基板として使用できる。また、基板の剥離に研磨を用いなくてもよいので、基板の剥離に要する時間を短縮できる。更に、空隙を介してエッチャントが浸透することにより、第一の基板表面への溝加工が不要であるので、第一の基板上の薄膜デバイスのパターン精度を向上できる。
また、基板上に一次膜を形成し、一次膜上に例えば半導体膜を形成し、半導体膜に一次膜に達する多数の貫通孔を形成し、この貫通孔からエッチャントを導入することにより、多数の貫通孔を起点にエッチングが同時に進行するので、極めて大きな多数の空隙を短時間で形成できる。この場合、第一の基板を剥離する工程において空隙にエッチャントを導入して剥離膜を除去するときは、エッチャントに接する剥離膜の表面積が極めて大きいので、第一の基板及び剥離膜を極めて容易に剥離できる。
また、第一の剥離膜の上又は下に第二の剥離膜を形成し、この第二の剥離膜を除去することにより第一の基板を剥離する場合は、第一の剥離膜の空隙を介してエッチャントが速やかに浸透することにより、第二の剥離膜の除去に要する時間を短縮できる。
また、第一の基板を剥離する前に、第一の基板から第二の基板までの積層体を複数に分割することにより、上から見て積層体一個当たりの周辺から中心までの距離が短くなるので、剥離に要する時間を短縮できる。
図１乃至図３は、本発明の一実施形態を示す概略断面図である。図１［１］→図１［２］→図１［３］→図３［１］→図３［２］の順に工程が進行する。以下、この図面に基づき説明する。なお、特許請求の範囲における「第一の基板」、「半導体膜」、「薄膜デバイス」及び「第二の基板」は、それぞれ「ガラス基板」、「非晶質シリコン膜」、「ＴＦＴ」及び「プラスチック基板」と具体化して置き換える。
まず、図１［１］に示すように、平坦な表面を有するガラス基板１０１上に、剥離膜１０２、酸化シリコン膜１０３及び非晶質シリコン膜１０４を順次形成する。剥離膜１０２は、空隙を有する膜である。空隙を有する膜は、例えばスピンコート法によって形成した多孔質酸化シリコン膜でもよいし、選択エッチングによって空隙を形成したシリコン膜でもよい。
続いて、図１［２］に示すように、非晶質シリコン膜１０４の上方からエキシマレーザのレーザ光１０５を照射する。すると、非晶質シリコン膜１０４は溶融した後に再結晶化して多結晶シリコン膜１０４’となる。このとき、溶融した非晶質シリコン膜１０４からガラス基板１０１への熱拡散を剥離膜１０２の空隙が妨げるので、剥離膜１０２の無い場合と比較して、非晶質シリコン膜１０４の溶融時間が長くなる。この結果、多結晶シリコン膜１０４’の結晶粒径が拡大する。なお、このレーザアニール工程は省略してもよい。
続いて、図１［３］に示すように、得られた大粒径の多結晶シリコン膜１０４’を活性層に用いてＴＦＴ１０６を形成する。このとき、図２に詳細に示すように、まず大粒径の多結晶シリコン膜上にゲート絶縁膜１１１を形成し、チャネル領域１０９にチャネルドープをした後、ゲート絶縁膜１１１上にゲート電極１１３を形成する。続いて、ソース領域１０８及びドレイン領域１１０に不純物をドーピングした後、ゲート電極１１３とゲート絶縁膜１１１を覆うように第１層間絶縁膜１１４を形成し、第１層間絶縁膜１１４及びゲート絶縁膜１１１を貫通するコンタクトホール１０７ｓ，１０７ｄを形成する。続いて、コンタクトホール１０７ｓ，１０７ｄを介してソース領域１０８及びドレイン領域１１０に接続するソース電極１１２及びドレイン電極１１５を、第１層間絶縁膜１１４の上にそれぞれ形成する。続いて、ソース電極１１２上及びドレイン電極１１５上を覆うように第２層間絶縁膜１１６を形成することにより、ＴＦＴ１０６が完成する。
続いて、図３［１］に示すように、ＴＦＴ１０６上に接着層１１７を介してプラスチック基板１１８を貼り合わせる。最後に、図３［２］に示すように、剥離膜１０２を除去してガラス基板１０１を剥離することによって、ＴＦＴ１０６の転写が完成する。
なお、最後に剥離される基板（以下「剥離基板」という。）は必ずしもガラス基板１０１を用いる必要はなく、プラスチック基板、金属基板、石英基板又はこれら２層以上の積層基板であってもよい。使用するレーザはエキシマレーザである必要はなく、ＹＡＧレーザ、ＹＬＦレーザなどの固体レーザや炭酸ガスレーザ、アルゴンガスレーザなどのガスレーザであってもよい。ＴＦＴ１０６が転写される基板（以下「転写基板」という。）は、プラスチック基板１１８である必要はなく、ガラス基板、金属基板、又はこれら２層以上の積層基板であってもよい。転写基板の熱伝導率は、ＴＦＴ１０６の動作を考慮して、酸化シリコンの熱伝導率と同程度又はそれ以上であることが望ましい。空隙を有する膜によって剥離膜１０２が実現されているので、エッチャントを空隙に浸潤させてプラスチック基板１１８を剥離する、又は機械的な破断によってプラスチック基板１１８を剥離するという方法が可能となる。浸潤させるエッチャントは、空隙を有する膜自身をエッチングしてもよいし、空隙を有する膜に接する他の膜をエッチングしてもよい。空隙を有する膜は、必ずしも、ＴＦＴ１０６の作製前に形成する必要はなく、ＴＦＴ１０６の作製途中又は作製後に形成してもよい。また、必ずしもＴＦＴ１０６の形成後に転写する必要はなく、レーザアニール直後に多結晶シリコン膜１０４’を転写し、その後にＴＦＴ１０６を形成してもよい。
以上のように、本実施形態では、ガラス基板１０１上に剥離膜１０２を形成し、剥離膜上１０２に酸化シリコン膜１０３を介して非晶質シリコン膜１０４を形成し、非晶質シリコン膜１０４を多結晶シリコン膜１０４’に変えてＴＦＴ１０６を形成し、ＴＦＴ１０６上に接着層１１７を介してプラスチック基板１１８を接合し、これらの積層体からガラス基板１０１及び剥離膜１０２を剥離する。剥離膜１０２は、空隙を有する膜からなることにより、空隙の無い膜に比べて、空隙にエッチャントが浸透しやすいのでエッチングレートが大きい、脆いので破断しやすい、という性質を有する。そのため、エッチングや破断によって容易にガラス基板１０１を剥離できる。したがって、ガラス基板１０１の剥離にレーザ光を用いないので、レーザ光の透過率が低いガラスやレーザ光が全く透過しないシリコン等でも基板として使用できる。また、ガラス基板１０１の剥離に研磨を用いないので、剥離に要する時間が短縮される。更に、空隙を介してエッチャントが浸透するので、エッチャントを浸透させるため溝をガラス基板１０１の表面に形成する必要もない。したがって、ガラス基板１０１表面への溝加工が不要であるので、ガラス基板１０１上に形成されるＴＦＴ１０６のパターン精度が良好である。
また、本実施形態は、ＴＦＴ１０６の製造方法に限られるものではなく、太陽電池等の他の薄膜デバイスにも応用できる。
次に、本実施形態を更に具体化した実施例について説明する。
図４及び図５は、本発明の実施例１を示す概略断面図である。図４［１］→図４［２］→図４［３］→図４［４］→図５［１］→図５［２］→図５［３］の順に工程が進行する。以下、この図面に基づき説明する。
まず、図４［１］に示すように、ガラス基板３０１上にスピンコート法により剥離膜としての多孔質酸化シリコン膜３０２を形成し、多孔質酸化シリコン膜３０２上に酸化シリコン膜３０３を形成し、更に非晶質シリコン膜３０４をＬＰＣＶＤ法により形成する。このスピンコート法で使用する液体は、例えばシラノール系のモノマー又はオリゴマー等をアルコール、ケトン等の有機溶媒に溶解させたものや、酸化シリコンの微粉末を有機溶媒に分散させたものである。この液体をガラス基板３０１上に滴下し、更にスピンナーで均一に塗布し、例えば２００℃〜３００℃に加熱することにより、多孔質酸化シリコン膜３０２を形成できる。
続いて、図４［２］に示すように、非晶質シリコン膜３０４の上方からエキシマレーザのレーザ光３０５を照射することにより、大粒径の多結晶シリコン膜３０４’を得る。このレーザアニール工程は省略してもよい。続いて、図４［３］に示すように、多結晶シリコン膜３０４’を活性層としてＴＦＴ３０６を形成する。ＴＦＴ３０６の形成方法は、従来のガラス基板上で形成する低温プロセスを用いればよい。ＴＦＴ３０６の構造は、図２のものと同じである。続いて、図４［４］に示すように、ＴＦＴ３０６の上方に接着層３０７を介してプラスチック基板３０８を貼り合わせる。
続いて、図５［１］に示すように、ガラス基板３０１からプラスチック基板３０８までの積層体を、フッ酸３０９に浸す。そして、上から見てガラス基板３０１の中心上の多孔質酸化シリコン膜３０２にまでフッ酸３０９が浸潤すると、エッチングレートは多孔質酸化シリコンの方が酸化シリコンよりも大きいという理由から、選択的に多孔質酸化シリコン膜３０２をエッチングすることができる。この結果、図５［２］に示すように、ガラス基板３０１が剥離される。以上で、図５［３］に示すように、ＴＦＴ３０６の転写が終了する。
なお、転写基板は、プラスチック基板３０８である必要はなく、ガラス基板、金属基板、又はこれら２層以上の積層基板であってもよい。転写基板の熱伝導率は酸化シリコンの熱伝導率以上であることが望ましい。
図６及び図７は、本発明の実施例２を示す概略断面図である。図６［１］→図６［２］→図６［３］→図６［４］→図７［１］→図７［２］→図７［３］の順に工程が進行する。以下、この図面に基づき説明する。
まず、図６［１］に示すように、ガラス基板４０１上に例えばスパッタ法により第二の剥離膜としてのクロム膜４０１’を形成し、クロム膜４０１’上にスピンコート法により第一の剥離膜としての多孔質酸化シリコン膜４０２を形成し、多孔質酸化シリコン膜４０２上にプラズマＣＶＤ法により酸化シリコン膜４０３を形成し、更に非晶質シリコン膜４０４を熱ＣＶＤ法により形成する。続いて、図６［２］に示すように、非晶質シリコン膜４０４の上方からエキシマレーザのレーザ光４０５を照射することにより、多結晶シリコン膜４０４’を得る。このとき、レーザアニールによって温度上昇する非晶質シリコン膜４０４の熱伝導が多孔質酸化シリコン膜４０２によって妨げられるため、多孔質酸化シリコン膜４０２の無い従来技術に比べて、再結晶化時間が長くなり、これにより大粒径のシリコン結晶を得ることができる。なお、このレーザアニール工程は省略してもよい。
続いて、図６［３］に示すように、この大粒径の多結晶シリコン膜４０４’を活性層としてＴＦＴ４０６を形成する。ＴＦＴ４０６の形成方法は、従来のガラス基板上で形成する低温プロセスを用いればよい。ＴＦＴ４０６の構造は、図２のものと同じである。続いて、図６［４］に示すように、ＴＦＴ４０６の上に接着層４０７を介してプラスチック基板４０８を貼り合わせる。
続いて、図７［１］に示すように、ガラス基板４０１からプラスチック基板４０８までの積層体を、クロムエッチャント４０９に浸す。ここで、上から見てガラス基板４０１の中心上の多孔質酸化シリコン膜４０２にまでクロムエッチャント４０９が浸潤すると、多孔質酸化シリコン膜４０２とクロム膜４０１’との界面全体にクロムエッチャント４０９が浸潤することになる。この結果、図７［２］に示すように、クロム膜４０１’を介してガラス基板４０１が剥離される。最後に、多孔質酸化シリコン膜４０２をエッチング等により除去すると、図７［３］に示すように、ＴＦＴ４０６の転写が終了する。
ここで、クロム膜４０１’のような第二の剥離膜となり得る材料は、他の金属、半導体、絶縁体で代用することが可能であるが、大粒径の多結晶シリコン膜を得るために、低熱伝導率のものを用いるほうが望ましい。また、クロム膜４０１’は、多孔質酸化シリコン膜４０２の上でも下でもどちらに形成してもよい。
図８乃至図１７は、本発明の実施例３を示す概略平面図及び概略断面図である。図８→図９→図１０→図１１→図１２→図１３→図１４→図１５→図１６→図１７の順に工程が進行する。以下、これらの図面に基づき説明する。
まず、図８に示すように、ガラス基板５０１上に、酸化シリコン膜５０２、窒化シリコン膜５０３及び非晶質シリコン膜５０４をこの順に形成する。ここで、窒化シリコン膜５０３はＰＥＣＶＤで形成する。このとき、ＣＶＤチャンバ内に水素を原料として流すことにより、水素を多く含む窒化シリコンを形成する。これにより、窒化シリコンのフッ酸によるエッチングレートを、酸化シリコンと比較して極端に小さくすることが可能である。
続いて、図９に示すように、多数の長孔からなるパターンを有するフォトレジスト膜（図示せず）をフォトリソグラフィによって形成し、酸化シリコン膜５０２、窒化シリコン膜５０３及び非晶質シリコン膜５０４をドライエッチングによってガラス基板５０１に到達するまでエッチングすることにより、多数のエッチャント導入孔５２０を形成する。
続いて、図１０に示すように、エッチャント導入孔５２０が形成されたガラス基板５０１を、フッ酸５０５に浸す。すると、窒化シリコン膜５０３のエッチングレートが酸化シリコン膜５０２及びガラス基板５０１よりも小さいため、酸化シリコン膜５０２のエッチング領域がエッチャント導入孔５２０を中心にして楕円状に広がって空隙５０６が形成される。この結果、柱状に残った酸化シリコン膜５０２上に、平坦な窒化シリコン膜５０３及び非晶質シリコン膜５０４が形成された構造となる。
続いて、図１１に示すように、非晶質シリコン膜５０４の上方からエキシマレーザのレーザ光５０７を照射することにより、非晶質シリコン膜５０４を溶融する。空隙５０６の上方に位置する非晶質シリコン膜５０４では、柱状の酸化シリコン膜５０２の上方に位置する非晶質シリコン膜５０４と比較して、縦方向（板厚方向）の熱拡散速度が小さい。このため、溶融状態の非晶質シリコン膜５０４において熱勾配が生じる結果、柱状の酸化シリコン膜５０２の輪郭上に位置する非晶質シリコン膜５０４に結晶核が発生し、この結晶核を種にして横方向（板面方向）に結晶が成長することにより、図１２に示すようにグレイン５０８が選択的に形成される。グレイン５０８以外の非晶質シリコンは微結晶５０９となる。なお、このレーザアニール工程は省略してもよい。
続いて、図１３に示すように、グレイン５０８を活性層にしてＴＦＴ５１１を形成する。ＴＦＴ５１１の構造は図２のものと同じである。続いて、図１４に示すように、ＴＦＴ５１１の上方に接着層５１２を介してプラスチック基板５１３を接着する。
続いて、図１５に示すように、ガラス基板５０１からプラスチック基板５１３までの積層体を、フッ酸５１４に浸す。すると、ガラス基板５０１の横方向から空隙５０６を通ってフッ酸５１４が浸潤することにより、柱状に残っている酸化シリコン膜５０２の全体にフッ酸５１４が拡がる。これにより、フッ酸５１４が柱状の酸化シリコン膜５０２をエッチングするので、図１６に示すようにガラス基板５０１を剥離することができる。以上で、図１７に示すように、ＴＦＴ５１１の転写が終了する。
なお、酸化シリコン膜５０２の代用として、他の絶縁体、半導体、金属等が可能であるが、大粒径の多結晶シリコン膜を得るために、低熱伝達率の材料が望ましい。
図１８乃至図２５は、本発明の実施例４を示す概略平面図及び概略断面図である。図１８→図１９→図２０→図２１→図２２→図２３→図２４→図２５の順に工程が進行する。以下、これらの図面に基づき説明する。
まず、図１８に示すように、ガラス基板６０１上に酸化シリコン膜６０２及び窒化シリコン膜６０３を順次形成し、通常のＴＦＴ（図示せず）を形成するとともに層間絶縁膜６０４に被覆された配線６０５を形成する。酸化シリコン膜６０２は剥離膜（空隙を有する膜）となる。窒化シリコン膜６０３はプラズマＣＶＤで形成する。このとき、ＣＶＤチャンバに水素を原料として流すことにより、水素を多く含む窒化シリコン膜６０３を形成する。これにより、窒化シリコン膜６０３のフッ酸におけるエッチングレートは、酸化シリコン膜６０２と比較して、小さくすることが可能である。
続いて、図１９に示すように、多数の長孔からなるパターンを有するフォトレジスト膜（図示せず）をフォトリソグラフィによって形成し、窒化シリコン膜６０３及び層間絶縁膜６０４をドライエッチングによって酸化シリコン膜６０２に到達するまでエッチングすることにより、多数のエッチャント導入孔６２０を形成する。
続いて、図２０に示すように、エッチャント導入孔６２０が形成されたガラス基板６０１を、フッ酸６０６に浸す。すると、窒化シリコン膜６０３のエッチングレートが酸化シリコン膜６０２よりも小さいため、酸化シリコン膜６０２のエッチング領域がエッチャント導入孔６２０を中心にして楕円状に広がって空隙６０８が形成される。この結果、柱状に残った酸化シリコン膜６０２上に、平坦な窒化シリコン膜６０３等が形成された構造となる。このときのエッチングは等方性のウェットエッチングであるから、空隙６０８はＴＦＴ及び配線６０５の下にも拡がっている。
続いて、図２１に示すように、層間絶縁膜６０４上及び空隙６０８上に、窒化シリコン膜６０７を形成する。続いて、図２２に示すように、窒化シリコン膜６０７上に接着層６０９を介してプラスチック基板６１０を貼り合わせる。
続いて、図２３に示すように、ガラス基板６０１からプラスチック基板６１０までの積層体を、フッ酸６１１に浸す。このとき、配線６０５が存在する領域でも空隙６０８は酸化シリコン膜６０２全体に繋がっているので、フッ酸６１１は空隙６０８を通って酸化シリコン膜６０２全体に拡がる。したがって、図２４に示すように、酸化シリコン膜６０３を介してガラス基板６０１を剥離することができる。以上で、図２５に示すように、ＴＦＴ及び配線６０５の転写は終了する。
実施例１〜４におけるＴＦＴ基板の端子接続方法（端子出し）について説明する。まず、図２６［１］に示すように、実施例１〜４で述べた方法によって、ＴＦＴ７０１上に接着層７０２を介して１次転写基板７０３を貼り付ける。このとき、接着層７０２は水溶性の材料を用いる。続いて、図２６［２］に示すように、ＴＦＴ７０１下に、非水溶性の接着層７０５を介して２次転写基板７０４としてプラスチック基板を貼り付ける。続いて、図２６［３］に示すように、接着層７０２を水で溶かすことにより、１次転写基板７０３を剥離する。その後、図２６［４］に示す状態で、フォトリソグラフィ工程、エッチング工程等によって端子出しが可能となる。
ここで、１次転写基板７０３の接着層７０２と２次転写基板７０４の接着層７０５とに溶融温度に違いがある材料を用いて、熱処理を行うことにより、１次転写基板７０３のみを剥離する方法を用いてもよい。なお、１次転写基板７０３及び２次転写基板７０４は、プラスチック基板である必要はなく、ガラス基板、金属基板、又はこれら２層以上の積層基板であってもよい。転写基板の熱伝導率は、酸化シリコンの熱伝導率と同程度又はそれ以上であることが望ましい
実施例１〜４において、図２７［１］に示すように、ガラス基板からプラスチック基板までの積層体８０１が大面積になるほど、空隙を有する構造の奥にまでエッチング液８０２が浸潤する時間は長くなる。そこで、プラスチック基板を貼り合わせた後、図２７［２］に示すように、積層体８０１を所望の大きさに切断して、多数の小さな積層体８０３とする。これにより、基板剥離工程において、エッチング液８０２の浸潤する距離が短くなるので、より短時間で工程を終了することができる。
本発明の一実施形態を示す概略断面図（その１）であり、図１［１］〜図１［３］の順に工程が進行する。 図１［３］におけるＴＦＴを拡大して示す概略断面図である。 本発明の一実施形態を示す概略断面図（その２）であり、図３［１］〜図３［２］の順に工程が進行する。 本発明の実施例１を示す概略断面図（その１）であり、図４［１］〜図４［４］の順に工程が進行する。 本発明の実施例１を示す概略断面図（その２）であり、図５［１］〜図５［３］の順に工程が進行する。 本発明の実施例２を示す概略断面図（その１）であり、図６［１］〜図６［４］の順に工程が進行する。 本発明の実施例２を示す概略断面図（その２）であり、図７［１］〜図７［３］の順に工程が進行する。 本発明の実施例３（その１）を示し、図８［１］は概略平面図、図８［２］は図８［１］におけるＡ−Ａ線縦断面図の一部である。 本発明の実施例３（その２）を示し、図９［１］は概略平面図、図９［２］は図９［１］におけるＡ−Ａ線縦断面図の一部である。 本発明の実施例３（その３）を示し、図１０［１］は概略平面図、図１０［２］（Ａ）は図１０［１］におけるＡ−Ａ線縦断面図の一部、図１０［２］（Ｂ）は図１０［１］におけるＢ−Ｂ線縦断面図の一部である。 本発明の実施例３（その４）を示し、図１１［１］は概略平面図、図１１［２］（Ａ）は図１１［１］におけるＡ−Ａ線縦断面図の一部、図１１［２］（Ｂ）は図１１［１］におけるＢ−Ｂ線縦断面図の一部である。 本発明の実施例３（その５）を示し、図１２［１］は概略平面図、図１２［２］（Ａ）は図１２［１］におけるＡ−Ａ線縦断面図の一部、図１２［２］（Ｂ）は図１２［１］におけるＢ−Ｂ線縦断面図の一部、図１２［２］（Ｃ）は図１２［１］におけるＣ−Ｃ線縦断面図である。 本発明の実施例３（その６）を示し、図１３［１］は概略平面図、図１３［２］は図１３［１］におけるＣ−Ｃ線縦断面図である。 本発明の実施例３（その７）を示し、図１４［１］は概略平面図、図１４［２］は図１４［１］におけるＣ−Ｃ線縦断面図である。 本発明の実施例３（その８）を示し、図１５［１］は概略平面図、図１５［２］は図１５［１］におけるＣ−Ｃ線縦断面図である。 本発明の実施例３（その９）を示し、図１６［１］は概略平面図、図１６［２］は図１６［１］におけるＣ−Ｃ線縦断面図である。 本発明の実施例３（その１０）を示し、図１７［１］は概略平面図、図１７［２］は図１７［１］におけるＣ−Ｃ線縦断面図である。 本発明の実施例４（その１）を示し、図１８［１］は概略平面図、図１８［２］は図１８［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その２）を示し、図１９［１］は概略平面図、図１９［２］は図１９［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その３）を示し、図２０［１］は概略平面図、図２０［２］は図２０［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その４）を示し、図２１［１］は概略平面図、図２１［２］は図２１［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その５）を示し、図２２［１］は概略平面図、図２２［２］は図２２［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その６）を示し、図２３［１］は概略平面図、図２３［２］は図２３［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その７）を示し、図２４［１］は概略平面図、図２４［２］は図２４［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例４（その８）を示し、図２５［１］は概略平面図、図２５［２］は図２５［１］におけるＡ−Ａ線縦断面図である。 本発明の実施例５を示す概略断面図であり、図２６［１］〜図２６［４］の順に工程が進行する。 本発明の実施例６を示す概略平面図であり、図２７［１］〜図２７［２］の順に工程が進行する。
符号の説明
１０１，３０１，４０１，５０１，６０１ ガラス基板（第一の基板）
１０２ 剥離膜
１０３，３０３，４０３ 酸化シリコン膜
１０４，３０４，４０４，５０４ 非晶質シリコン膜（半導体膜）
１０４’，３０４’，４０４’，５０４’ 多結晶シリコン膜
１０５，３０５，４０５，５０７ レーザ光
１０６，３０６，４０６，５１１，７０１ ＴＦＴ（薄膜デバイス）
１０７ｓ，１０７ｄ コンタクトホール
１０８ ソース領域
１０９ チャネル領域
１１０ ドレイン領域
１１１ ゲート絶縁膜
１１２ ソース電極
１１３ ゲート電極
１１４ 第１層間絶縁膜
１１５ ドレイン電極
１１６ 第２層間絶縁膜
１１７，２０５，３０７，４０７，５１２，６０９，７０２，７０５ 接着層
１１８，２０６，３０８，４０８，５１３，６１０ プラッスチック基板（第二の基板）
３０２ 多孔質酸化シリコン膜（剥離膜）
３０９，５０５，５１４，６０６，６１１ フッ酸（エッチャント）
４０１’ クロム膜（第二の剥離膜）
４０２ 多孔質酸化シリコン膜（第一の剥離膜）
４０９ クロムエッチャント
５０２，６０２ 酸化シリコン膜（剥離膜）
５０３，６０３，６０７ 窒化シリコン膜
５０６，６０８ 空隙
５０８ グレイン
５０９ 微結晶
５２０，６２０ エッチャント導入孔（貫通孔）
６０４ 層間絶縁膜
６０５ 配線
７０３ １次転写基板
７０５ ２次転写基板
８０２ エッチング液
８０１，８０３ 積層体

Claims (16)

  1. 空隙を有する膜からなる剥離膜を第一の基板上に形成する工程と、前記剥離膜上に半導体膜を形成する工程と、前記半導体膜に薄膜デバイスを形成する工程と、前記薄膜デバイス上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記剥離膜を剥離する工程と、
    を備えた薄膜デバイス基板の製造方法。
  2. 空隙を有する膜からなる剥離膜を第一の基板上に形成する工程と、前記剥離膜上に半導体膜を形成する工程と、前記半導体膜上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記剥離膜を剥離する工程と、前記第一の基板及び前記剥離膜が剥離された後の前記半導体膜に薄膜デバイスを形成する工程と、
    を備えた薄膜デバイス基板の製造方法。
  3. 前記空隙を有する膜が多孔質膜である、
    請求項１又は２記載の薄膜デバイス基板の製造方法。
  4. 前記空隙がエッチングによって形成されたものである、
    請求項１又は２記載の薄膜デバイス基板の製造方法。
  5. 前記剥離膜を第一の基板上に形成する工程は、
    後工程で前記空隙が形成される一次膜を前記第一の基板上に形成する工程と、前記一次膜上に形成された膜に当該一次膜に達する多数の貫通孔を形成する工程と、これらの貫通孔からエッチャントを導入して前記一次膜に前記空隙を形成する工程とを有する、
    請求項４記載の薄膜デバイス基板の製造方法。
  6. 前記第一の基板及び前記剥離膜を剥離する工程は、前記空隙に前記エッチャントを導入して前記剥離膜を除去する工程を有する、
    請求項５記載の薄膜デバイス基板の製造方法。
  7. 前記第一の基板及び前記剥離膜を剥離する工程は、前記剥離膜を機械的に破断する工程を有する、
    請求項１乃至６のいずれかに記載の薄膜デバイス基板の製造方法。
  8. 前記剥離膜が酸化シリコンからなる、
    請求項１乃至７のいずれかに記載の薄膜デバイス基板の製造方法。
  9. 前記剥離膜を第一の剥離膜としたとき、
    この第一の剥離膜上に後工程で剥離される第二の剥離膜を形成する工程を更に備え、
    前記第一の基板及び前記第一の剥離膜を剥離する工程は、前記第二の剥離膜を除去する工程を有する、
    請求項１乃至８のいずれかに記載の薄膜デバイス基板の製造方法。
  10. 前記剥離膜を第一の剥離膜としたとき、
    この第一の剥離膜下に後工程で剥離される第二の剥離膜を形成する工程を更に備え、
    前記第一の基板及び前記第一の剥離膜を剥離する工程は、前記第二の剥離膜を除去する工程と前記第一の剥離膜を除去する工程とを有する、
    請求項１乃至８のいずれかに記載の薄膜デバイス基板の製造方法。
  11. 前記第二の剥離膜を除去する工程は、前記第一の剥離膜の前記空隙を介してエッチャントを浸透させて当該第二の剥離膜をエッチングする工程からなる、
    請求項９又は１０記載の薄膜デバイス基板の製造方法。
  12. 前記第二の剥離膜がクロムからなり、前記第一の剥離膜が多孔質酸化シリコンからなる
    請求項１１記載の薄膜デバイス基板の製造方法。
  13. 前記第一の基板及び前記第一の剥離膜を剥離する工程は、前記第一の剥離膜及び前記第二の剥離膜の少なくとも一方を機械的に破断する工程を有する、
    請求項９乃至１２のいずれかに記載の薄膜デバイス基板の製造方法。
  14. 前記第一の基板及び前記第一の剥離膜を剥離する工程は、当該剥離前に前記積層体を複数に分割する工程を有する。
    請求項１乃至１３のいずれかに記載の薄膜デバイス基板の製造方法。
  15. 前記半導体膜がシリコンからなる、
    請求項１乃至１４のいずれかに記載の薄膜デバイス基板の製造方法。
  16. 前記薄膜デバイスが薄膜トランジスタである、
    請求項１乃至１５のいずれかに記載の薄膜デバイス基板の製造方法。
JP2003370912A 2003-10-30 2003-10-30 薄膜デバイス基板の製造方法 Pending JP2005136214A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003370912A JP2005136214A (ja) 2003-10-30 2003-10-30 薄膜デバイス基板の製造方法
US10/974,932 US7122444B2 (en) 2003-10-30 2004-10-28 Manufacturing method of thin film device substrate
US11/503,286 US7579222B2 (en) 2003-10-30 2006-08-14 Manufacturing method of thin film device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370912A JP2005136214A (ja) 2003-10-30 2003-10-30 薄膜デバイス基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005136214A true JP2005136214A (ja) 2005-05-26

Family

ID=34543909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370912A Pending JP2005136214A (ja) 2003-10-30 2003-10-30 薄膜デバイス基板の製造方法

Country Status (2)

Country Link
US (2) US7122444B2 (ja)
JP (1) JP2005136214A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034206B2 (en) 2008-04-29 2011-10-11 Samsung Electronics Co., Ltd. Method of fabricating flexible display device
US8182633B2 (en) 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
WO2013141052A1 (ja) * 2012-03-22 2013-09-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
JP2018182295A (ja) * 2017-04-17 2018-11-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 剥離膜、表示装置の製造方法及びデバイス

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
WO2005076358A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
WO2006033451A1 (en) * 2004-09-24 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
FR2910705B1 (fr) * 2006-12-20 2009-02-27 E2V Semiconductors Soc Par Act Structure de plots de connexion pour capteur d'image sur substrat aminci
US20090227095A1 (en) * 2008-03-05 2009-09-10 Nicholas Bateman Counterdoping for solar cells
US7897428B2 (en) * 2008-06-03 2011-03-01 International Business Machines Corporation Three-dimensional integrated circuits and techniques for fabrication thereof
US7955887B2 (en) * 2008-06-03 2011-06-07 International Business Machines Corporation Techniques for three-dimensional circuit integration
US8987032B2 (en) * 2009-03-03 2015-03-24 Akrion Systems, Llc Method for selective under-etching of porous silicon
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP5792958B2 (ja) * 2011-01-13 2015-10-14 キヤノン株式会社 放射線撮像装置、放射線撮像システム及び放射線撮像装置の製造方法
JP2012186315A (ja) * 2011-03-04 2012-09-27 Nitto Denko Corp 薄膜基板の製造方法
CN103337500B (zh) * 2013-05-24 2015-12-23 友达光电股份有限公司 主动元件阵列基板及其制造方法
KR102097486B1 (ko) * 2013-08-02 2020-04-07 삼성디스플레이 주식회사 표시 장치의 제조 방법
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
US9583187B2 (en) * 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
CN106847673A (zh) * 2017-03-12 2017-06-13 苏州南尔材料科技有限公司 一种硅基底氧化锌薄膜的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197357A (ja) * 1997-09-16 1999-04-09 Tokyo University Of Agriculture And Technology 半導体素子形成法
JP2001119003A (ja) * 1999-10-22 2001-04-27 Toyota Central Res & Dev Lab Inc 多結晶半導体膜の製造方法
JP2002231909A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法
JP2003258210A (ja) * 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328549A (en) * 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US5217564A (en) * 1980-04-10 1993-06-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3482856B2 (ja) 1998-01-26 2004-01-06 株式会社日立製作所 液晶表示装置およびその製造方法
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6593211B2 (en) * 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
JP2000091604A (ja) 1998-09-10 2000-03-31 Showa Denko Kk 多結晶半導体膜、光電変換素子及びこれらの製造法
FR2785217B1 (fr) * 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4365920B2 (ja) * 1999-02-02 2009-11-18 キヤノン株式会社 分離方法及び半導体基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
TW508690B (en) * 1999-12-08 2002-11-01 Canon Kk Composite member separating method, thin film manufacturing method, and composite member separating apparatus
TW494447B (en) * 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002075915A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
JP3974749B2 (ja) 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
WO2002074532A1 (fr) * 2001-03-15 2002-09-26 Mitsui Chemicals Inc. Corps lamine et dispositif d'affichage utilisant ce corps lamine
US7288484B1 (en) * 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197357A (ja) * 1997-09-16 1999-04-09 Tokyo University Of Agriculture And Technology 半導体素子形成法
JP2001119003A (ja) * 1999-10-22 2001-04-27 Toyota Central Res & Dev Lab Inc 多結晶半導体膜の製造方法
JP2002231909A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法
JP2003258210A (ja) * 2001-12-27 2003-09-12 Canon Inc 表示装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034206B2 (en) 2008-04-29 2011-10-11 Samsung Electronics Co., Ltd. Method of fabricating flexible display device
US8182633B2 (en) 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
WO2013141052A1 (ja) * 2012-03-22 2013-09-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
JP2018182295A (ja) * 2017-04-17 2018-11-15 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 剥離膜、表示装置の製造方法及びデバイス
JP7079606B2 (ja) 2017-04-17 2022-06-02 天馬微電子有限公司 剥離膜、表示装置の製造方法及びデバイス

Also Published As

Publication number Publication date
US20060276007A1 (en) 2006-12-07
US7579222B2 (en) 2009-08-25
US20050095810A1 (en) 2005-05-05
US7122444B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
JP4507560B2 (ja) 薄膜デバイス基板の製造方法
US7579222B2 (en) Manufacturing method of thin film device substrate
JP3116085B2 (ja) 半導体素子形成法
US8642405B2 (en) Process for production of SOI substrate and process for production of semiconductor device
US8759951B2 (en) Method for manufacturing semiconductor device, and semiconductor device
JP4540359B2 (ja) 半導体装置およびその製造方法
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
JP2003345267A (ja) 表示装置及びその製造方法
KR101046064B1 (ko) 박막소자 제조방법
JP5866086B2 (ja) 半導体装置の作製方法
JPH08505010A (ja) 石英基板上の単結晶シリコン・アイランド作製方法
KR20040057999A (ko) 반도체 장치 및 이의 제조 방법
JP2004071874A (ja) 半導体装置製造方法および半導体装置
JP2006012914A (ja) 集積回路チップの製造方法及び半導体装置
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP2005268662A (ja) ３次元デバイスの製造方法
US20060144323A1 (en) Substrate with locally integrated single crystalline silicon layer and method of fabricating the same
JP2000349319A (ja) 半導体基材及び太陽電池の製造方法
JP2015126188A (ja) 半導体装置の製造方法、半導体装置、及び半導体複合装置
KR20100096948A (ko) 박막소자의 제조방법
JP4559397B2 (ja) 結晶性珪素膜の作製方法、及び薄膜トランジスタの作製方法
JPH1197654A (ja) 半導体基板の製造方法
JP2002016239A (ja) 基板の処理方法及び製造方法
JP4545449B2 (ja) 半導体装置の製造方法
TWI234235B (en) Method for fabrication of monocrystalline silicon thin film transistor on glass substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110303