DE4119920C2 - Halbleitereinrichtung und Verfahren zu deren Herstellung - Google Patents
Halbleitereinrichtung und Verfahren zu deren HerstellungInfo
- Publication number
- DE4119920C2 DE4119920C2 DE4119920A DE4119920A DE4119920C2 DE 4119920 C2 DE4119920 C2 DE 4119920C2 DE 4119920 A DE4119920 A DE 4119920A DE 4119920 A DE4119920 A DE 4119920A DE 4119920 C2 DE4119920 C2 DE 4119920C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive
- silicon
- contact hole
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 66
- 239000013078 crystal Substances 0.000 claims description 50
- -1 aluminum compound Chemical class 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 24
- 150000002736 metal compounds Chemical class 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 192
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical class [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 229910018999 CoSi2 Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung bezieht sich auf Halbleiterein
richtungen und Verfahren zu deren Herstellung.
Dünne Aluminiumschichten sind als Elektrodenverbindungsmate
rial in Halbleitereinrichtungen, etwa integrierten Schaltun
gen auf Siliziumbasis, weitverbreitet. Mit dem Voranschreiten
der Miniaturisierung von Halbleitereinrichtungen werden für
Verbindungen zwischen Elektroden vielfach Mehrschicht-Verbin
dungen verwendet. Bei Mehrschicht-Verbindungen wird auf einer
Störstellendiffusionsschicht oder einer leitenden Schicht wie
einer Polysiliziumschicht über der Oberfläche eines Silizium
substrates mit dazwischengelegter Isolierschicht durch ein
CVD-Verfahren oder ein Sputterverfahren eine Aluminiumschicht
gebildet, und die dünne Aluminiumschicht und die unter ihr
liegende leitende Schicht sind miteinander durch ein in der
Isolierschicht gebildetes Kontaktloch verbunden.
Im folgenden wird eine Beschreibung des Aufbaus einer her
kömmlichen Halbleitereinrichtung mit einer Verbindungsstruk
tur unter Einschluß eines elektrisch leitenden Abschnittes
und eines Herstellungsverfahrens für dieselbe unter Bezug
nahme auf die Fig. 1, 2, 3A bis 3D gegeben.
Fig. 1 zeigt ein Beispiel einer typischen Querschnittsstruk
tur eines herkömmlichen Bipolartransistors. Der im Bild ge
zeigte Bipolartransistor weist eine in einem Teil eines p-Ge
bietes 2 in der Oberfläche eines n-Halbleitersubstrates 1 ge
bildete n-Schicht 3 mit hoher Konzentration auf. Das p-Gebiet
2 und die n-Schicht 3 mit hoher Konzentration sind elektrisch
mit Aluminiumverbindungen 5 und 6 über in vorbestimmten Posi
tionen einer auf der Oberfläche des Halbleitersubstrates 1
gebildeten Oxidschicht gebildete Kontaktlöcher verbunden. Die
Aluminiumverbindungen 5 und 6 und eine leitende Schicht 7 auf
der rückseitigen Oberfläche des Halbleitersubstrates 1 sind
mit einem Basisanschluß (B), einem Emitteranschluß (E) bzw.
einem Kollektoranschluß (C) des Bipolartransistors verbunden.
Die Aluminiumverbindungen 5 und 6 sind bei einem solchen Auf
bau der Halbleitereinrichtung mit dem größten Teil ihrer un
teren Oberflächen in direktem Kontakt mit der amorphen Oxid
isolierschicht 4.
Fig. 2 zeigt eine typische Querschnittsstruktur eines her
kömmlichen MOS (Metall-Oxid-Halbleiter) -Feldeffekttransistors.
Der MOS-Feldeffekttransistor hat eine Gateelektrode 3 und
Source-/Drain-Gebiete 14, die in einem durch eine Feldiso
lierschicht 12 auf der Oberfläche eines Halbleitersubstrates
11 abgetrennten und isolierten aktiven Gebiet gebildet und
mit Verunreinigungen dotiert sind. Die Source-/Drain-Gebiete
14 sind über in einer Oxidisolierschicht 15 gebildete Kon
taktlöcher 16 elektrisch mit einer Aluminiumverbindungs
schicht 17 verbunden. Bei diesem Aufbau ist die Aluminiumver
bindungsschicht 17 im größten Teil ihrer unteren Oberfläche
ebenfalls in Kontakt mit der Oxidisolierschicht 15 mit amor
pher Struktur, und mit dem Halbleitersubstrat 11 mit kristal
liner Struktur, wie etwa einkristallinem Silizium, ist sie
nur in ihrem Kontaktabschnitt mit den Source-/Drain-Gebieten
14 im Kontakt.
Im folgenden wird unter Bezugnahme auf die Fig. 3A bis 3D ein
Prozeß des Bildens einer Verbindung auf einem Halbleitersub
strat, repräsentiert durch die Aluminiumverbindungen 5, 6 und
ähnliche des in Fig. 1 gezeigten Bipolartransistors vom pla
naren Typ gegeben.
Zuerst wird eine Oxidisolierschicht 22 wie SiO₂ durch ein
CVD-Verfahren oder ähnliches auf einem Halbleitersubstrat 21
abgeschieden (siehe Fig. 3A). Danach wird in einer vorbe
stimmten Position der Oxidisolierschicht 22 durch Photolitho
graphie und Ätzen ein Kontaktloch 23 geöffnet (siehe Fig.
3B). Dann wird auf der Oberfläche der Oxidisolierschicht 22
einschließlich der inneren Oberfläche des Kontaktloches 23
durch ein CVD-Verfahren oder ein Sputterverfahren oder ähnli
ches eine dünne Aluminiumschicht 24 gebildet (siehe Fig. 3C).
Danach wird die dünne Aluminiumschicht 24 selektiv entfernt
und durch Photolithographie und Ätzen eine Aluminiumverbin
dungsschicht 25 strukturiert (siehe Fig. 3D).
Beim obenerwähnten Prozeß der Bildung der dünnen Aluminium
schicht 24 ist der größte Teil ihrer Unterlage die Oxidiso
lierschicht 22 mit amorpher Struktur, so daß die zu bildende
dünne Aluminiumschicht 24 unter dem Einfluß der Unterlage
amorphe Struktur oder polykristalline Struktur, bei der sich
kleine Kristallkörner mit einem Durchmesser von etwa 1 µm
oder darunter ansammeln, aufweist. Es gibt damit das Problem,
daß die amorphe Charakteristik zu einer Degradation der Alu
miniumverbindungsschicht 25 infolge Elektromigration führt.
Die Elektromigration ist eine Erscheinung, bei der, wenn ein
Strom durch die Aluminiumverbindungsschicht fließt, wandernde
freie Elektronen mit Aluminiumatomen zusammenstoßen, so daß
die Aluminiumatome insbesondere entlang der Korngrenze in die
Richtung der Wanderung der Elektronen fließen. Der nach dem
Abwandern der Aluminiumatome gebildete Hohlraum wird durch
die Elektromigration ausgeweitet, die Aluminiumverbindungs
schicht wird dünn und ihr Widerstand groß, oder sie wird
elektrisch unterbrochen. Die Lebensdauer der Halbleiterein
richtung gegenüber Elektromigration wird damit verkürzt. Die
Elektromigration bewirkt auch, daß die Aluminiumatome, die
entlang der Korngrenze wanderten, an einigen Stellen ausgela
gert werden und ein Hillock bilden, so daß mitunter ein De
fekt wie ein Kurzschluß zwischen benachbarten Aluminiumver
bindungen verursacht wird.
Ein herkömmliches Verfahren zur Lösung dieses Problems der
Elektromigration wird beispielsweise in der japanischen
Patent-Offenlegungsschrift Nr. 64-37050 beschrieben, bei dem
eine Aluminiumverbindungsschicht 33 durch Dazwischenlegen
einer einkristallinen Siliziumschicht 34 als Unterlage für
die Aluminiumverbindungsschicht 33, die auf einer Oxidiso
lierschicht 32 über einem Halbleitersubstrat 31, wie in Fig. 4
gezeigt, gebildet werden soll, in einen Einkristall umge
wandelt wird. Bei der in Fig. 4 gezeigten Struktur wird eine
CoSi₂-Schicht 36 gebildet, um den Widerstand des Kontaktab
schnitts in der Umgebung eines Gebietes, in dem mindestens
die einkristalline Siliziumschicht 34 durch ein Kontaktloch
35 in Kontakt mit der Oberfläche des Halbleitersubstrates 31
steht, zu verringern. In der japanischen Patent-Offenlegungs
schrift Nr. 64-37050 wird ein in Fig. 5 gezeigter MOS-
Feldeffekttransistor als ein Beispiel für die Anwendung
dieses Verfahrens beschrieben. Der MOS-Feldeffekttransistor
unterscheidet sich von dem in Fig. 2 gezeigten dadurch, daß
über der Oxidisolierschicht 15 einschließlich der inneren
Randwandung und der Bodenfläche eines Kontaktloches 38 mit
einer dazwischengelegten einkristallinen Siliziumschicht 37
eine einkristalline Aluminiumverbindungsschicht 39 gebildet
ist, und weiterhin eine einkristalline CoSi₂-Schicht 40 zur
Verringerung des Kontaktwiderstandes auf der Oberfläche der
Source-/Drain-Gebiete 14 gebildet ist. Die anderen Einzel
heiten sind dieselben wie in Fig. 2, so daß ihnen die glei
chen Bezugszeichen gegeben wurden und ihre Beschreibung nicht
wiederholt wird.
In "Japanese Journal of Applied Physics, Bd. 27, Nr. 9, Sep
tember 1988, Seiten L1775-L1777" ist die Tatsache erklärt,
daß eine einkristalline Aluminiumschicht auf einer einkri
stallinen Siliziumschicht gebildet werden kann, wie es in der
obenerwähnten Veröffentlichung und ähnlichen beschrieben ist.
Entsprechend dem in der erwähnten Veröffentlichung und ande
ren beschriebenen Verfahren gibt es jedoch bei den in Fig. 4
und 5 gezeigten Strukturen das Problem, daß die einkristalli
nen Siliziumschichten 34 und 37, die als Unterlagen der Alu
miniumverbindungsschichten 33 und 39 gebildet sind, auch auf
der Bodenfläche des Kontaktloches 35 und 38 gebildet sind, so
daß die Kontaktwiderstände in diesen Abschnitten erhöht wer
den. Dies liegt daran, daß die Flächenwiderstandswerte der
einkristallinen Siliziumschichten 34 und 37 bei etwa 100 Ω/
oder darüber liegen und sehr viel größer sind als der Flä
chenwiderstandswert der dünnen Aluminiumschicht, der einige
mΩ/ beträgt oder darunter liegt.
Es ist Aufgabe der Erfindung, eine Halbleitereinrichtung mit
einer leitenden Metallverbindung bereitzustellen, bei der
entlang der Korngrenze bewirkte Elektromigration durch Umwan
deln einer Metallverbindungsschicht wie Aluminium in einen
Einkristall oder Vergrößerung der Größe der Kristallkörner
verhindert wird, und ein Herstellungsverfahren dafür anzuge
ben.
Diese Aufgabe wird durch eine Halbleitereinrichtung nach Anspruch 1
bzw. ein Verfahren nach Anspruch 7 gelöst. Weiterbildungen der
Erfindung ergeben sich aus den Unteransprüchen.
Bei der Halbleitereinrichtung mit dem obenerwähnten Aufbau
sind die leitende Metallverbindungsschicht und die Oberfläche
der leitenden Schicht direkt miteinander verbunden, und es
ist eine Siliziumschicht, die so verändert wurde, daß sie ein
Einkristall ist oder der Durchmesser ihrer Kristallkörner auf
mindestens 10 µm oder darüber vergrößert ist, zwischen die
leitende Metallverbindungsschicht und die Isolierschicht ge
schaltet. Im Ergebnis dessen wird die leitende Metallverbin
dungsschicht durch die Kristalleigenschaften der ihre Unter
lage bildenden Siliziumschicht beeinflußt und in einen Ein
kristall oder eine polykristalline Struktur umgewandelt, bei
der die Größe der Kristallkörner etwa 10 µm oder darüber be
trägt. Normalerweise ist der Durchmesser eines Kontaktlochs
in der Größenordnung von etwa 1 µm, so daß der innere Teil
des Kontaktloches und die leitende Metallverbindungsschicht
in der Umgebung ebenfalls in einen Einkristall umgewandelt
werden oder große Kristallkörner aufweisen, da sie im anderen
Hauptgebiet im Kontakt mit der Siliziumschicht steht, die so
verändert wurde, daß sie ein Einkristall ist oder Kristall
körner einer großen Größe aufweist, obwohl sie im Inneren der
Begrenzungswand im Kontakt mit der amorphen Isolierschicht
steht. Damit ist in der leitenden Metallverbindungsschicht
im gesamten Gebiet einschließlich dem inneren Teil des Kon
taktloches keine Korngrenze erzeugt, oder es sind extrem we
nige Korngrenzen erzeugt. Im Ergebnis dessen ist das Wandern
von Atomen des leitenden Metalls infolge der Elektromigration
entlang der Korngrenze kontrolliert und die Elektromigra
tions- und Widerstandscharakteristik verbessert. Die leitende
Metallverbindungsschicht und die leitende Schicht sind im Bo
denabschnitt des Kontaktloches direkt miteinander verbunden,
so daß der Flächenwiderstandswert im Verbindungsabschnitt
extrem niedrig gehalten werden kann.
Das erfindungsgemäße Verfahren zur Herstellung der Halblei
tereinrichtung enthält die Schritte des Abscheidens einer
isolierenden Schicht auf der Oberfläche einer leitenden
Schicht, des Bildens einer Siliziumschicht aus Polysilizium
oder amorphem Silizium auf der Oberfläche der isolierenden
Schicht, des Bildens eines Kontaktloches in einer vorgebenen
Position der Siliziumschicht und der isolierenden Schicht, so
daß die Oberfläche der leitenden Schicht freigelegt werden
kann, des Bildens einer leitenden Metallverbindungsschicht
auf der Oberfläche der Siliziumschicht einschließlich der
Oberfläche des inneren Teils des Kontaktloches und des Struk
turierens der leitenden Metallverbindungsschicht und der
Siliziumschicht nach Bedarf. Das Herstellungsverfahren der
Halbleitereinrichtung ist dadurch charakterisiert, daß es
einen Schritt der thermischen Behandlung zur Umwandlung der
Siliziumschicht in eine einkristalline oder polykristalline
Schicht mit großer Korngröße von mindestens 10 µm oder dar
über zu einem vorbestimmten Zeitpunkt nach dem Schritt des
Bildens der leitenden Metallverbindungsschicht und nach dem
Schritt des Bildens der Siliziumschicht einschließt.
Die Halbleitereinrichtung mit dem obenerwähnten Aufbau kann
durch die obenerwähnten Schritte mit hoher Produktivität her
gestellt werden. Das heißt, eine einkristalline oder polykri
stalline Siliziumschicht mit einer Korngröße von etwa 10 µm
oder darüber wird durch Anwenden einer vorgegebenen Wärmebe
handlung auf die auf der Oberfläche der isolierenden Schicht
gebildete polykristalline oder amorphe Siliziumschicht er
zeugt. Damit wird die danach zu bildende leitende Metallver
bindungsschicht durch die Kristalleigenschaften des Unterla
geabschnitts beeinflußt und in einen Einkristall oder eine
polykristalline Schicht mit einer Korngröße von etwa 10 µm
oder darüber umgewandelt. Wenn das Kontaktloch so gebildet
wird, daß die Oberfläche der leitenden Schicht an einer vor
bestimmten Stelle vor dem Bilden der leitenden Metallverbin
dungsschicht und nach dem Bilden einer polykristallinen Sili
ziumschicht oder einer amorphen Siliziumschicht auf der Iso
lierschicht freigelegt wird, sind die leitende Metallverbin
dungsschicht und die Oberfläche der leitenden Schicht direkt
miteinander verbunden.
Es folgt die Beschreibung von Ausführungsbeispielen anhand
der Figuren. Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung, die den
Aufbau eines typischen herkömmlichen
Bipolartransistors zeigt;
Fig. 2 eine Querschnittsdarstellung, die den
Aufbau eines herkömmlichen MOS-Feld
effekttransistors zeigt;
Fig. 3A bis 3D Querschnittsdarstellungen, die aufeinan
derfolgende Schritte des Bildens einer
Aluminiumverbindungsschicht über einem
Halbleitersubstrat mit einer dazwischen
liegenden Isolierschicht unter Bezugnahme
auf die Umgebung eines Kontaktabschnittes
des Halbleitersubstrates mit der Alumini
umverbindungsschicht zeigen;
Fig. 4 eine Querschnittsdarstellung, die einen
herkömmlichen Aufbau mit einer einkri
stallinen Siliziumschicht als Unterlage
einer Aluminiumverbindung zeigt, wenn
eine Aluminiumverbindungsschicht über
einem Halbleitersubstrat mit einer da
zwischenliegenden Oxidisolierschicht ge
bildet wird;
Fig. 5 eine Querschnittsdarstellung, die den
Aufbau eines herkömmlichen MOS-Feld
effekttransistors mit einer einkristalli
nen Siliziumschicht als Unterlage einer
Aluminiumverbindungsschicht, die elek
trisch mit Source-/Drain-Gebieten verbun
den ist, zeigt;
Fig. 6 eine Querschnittsdarstellung, die einen
Aufbau in der Nähe eines Kontaktloches
nach einer Ausführungsform zeigt;
Fig. 7 eine Querschnittsdarstellung, die einen
Aufbau in der Nähe eines Kontaktloches
nach einer zweiten Ausführungsform zeigt;
Fig. 8A bis 8F Querschnittsdarstellungen, die aufeinan
derfolgende Schritte eines beispielhaften
Herstellungsverfahrens zur Bildung einer
Struktur gemäß der ersten Ausführungsform
in Fig. 6 zeigen;
Fig. 9A bis 9D Querschnittsdarstellungen, die aufeinan
derfolgende Herstellungsschritte eines
anderen Verfahrens zur Bildung einer
Struktur nach der ersten Ausführungsform
zeigen;
Fig. 10 eine Querschnittsdarstellung, die einen
Aufbau zeigt, bei dem die Erfindung auf
einen Bipolartransistor angewendet ist;
Fig. 11 eine Querschnittsdarstellung, die einen
Aufbau zeigt, bei dem die Erfindung auf
einen MOS-Feldeffekttransistor angewendet
ist; und
Fig. 12 eine Querschnittsdarstellung, die einen
Aufbau zeigt, bei dem die Erfindung auf
eine eine Aluminiumverbindungsschicht
enthaltende Mehrschichtverbindung ange
wendet ist.
Fig. 6 zeigt im Querschnitt einen Aufbau in der Nähe eines
Kontaktlochs 54 nach einer Ausführungsform, bei der die Er
findung auf eine Struktur angewendet ist, bei der eine Alumi
niumverbindungsschicht 53 über der Oberfläche eines Halblei
tersubstrates 51 mit einer dazwischenliegenden Oxidisolier
schicht 52 gebildet ist und die Oberfläche des Halbleitersub
strates 1 und die Aluminiumverbindungsschicht 53 über ein in
der Oxidisolierschicht 52 gebildetes Kontaktloch 54 elek
trisch miteinander verbunden sind. Bei dieser Ausführungsform
ist eine einkristalline Siliziumschicht 55 zwischen die obere
Oberfläche der Oxidisolierschicht 52 und die Aluminiumverbin
dungsschicht 53 gelegt.
Beim Aufbau dieser Ausführungsform wird die Aluminiumverbin
dungsschicht 53 durch die Kristalleigenschaften der einkri
stallinen Siliziumschicht 55 als Unterlage beeinflußt und in
den einkristallinen Zustand überführt. Die Aluminiumverbin
dungsschicht 53 steht auf der Fläche des inneren Teiles des
Kontaktlochs 54 nicht im Kontakt mit der einkristallinen Si
liziumschicht 55, aber das Kontaktloch 54 hat einen inneren
Durchmesser von etwa 1 µm oder darunter, so daß seine Größe
im Vergleich zu den anderen Gebieten, wo die Aluminiumverbin
dungsschicht 53 gebildet ist, extrem klein ist. Damit wird
die Aluminiumverbindungsschicht 53 auch im Kontaktloch 54 un
ter dem Einfluß der Umgebung, die in einen Einkristall über
führt wird, in einen Einkristall überführt. Im Ergebnis des
sen erscheinen in der Nähe des Kontaktlochs 54 keine Korn
grenzen, und die hauptsächlich längs der Korngrenzen erzeugte
Elektromigration kann verhindert werden.
Eine polykristalline Siliziumschicht mit einer Korngröße von
etwa 10 µm oder darüber kann bei der obenerwähnten Ausfüh
rungsform anstelle der einkristallinen Siliziumschicht 55
verwendet werden. In diesem Falle wird die Aluminiumverbin
dungsschicht 53 auch in eine polykristalline Struktur mit ei
ner Korngröße von etwa 10 µm oder darüber unter dem Einfluß
der Kristalleigenschaften der Siliziumschicht 55 umgewandelt.
In diesem Falle wird, da der innere Durchmesser des Kontakt
lochs 54 normalerweise etwa 1 µm oder darunter beträgt, die
Aluminiumverbindungsschicht 53 im Inneren des Kontaktlochs 54
so verändert, daß ihre Korngröße unter dem Einfluß der Umge
bung vergrößert wird, und im Kontaktloch 54 werden nur wenige
Korngrenzen erzeugt. Im Ergebnis dessen ist es auch hierbei
möglich, die Elektromigration zu verhindern.
Fig. 7 zeigt den Querschnitt des Aufbaus einer Ausführungs
form, bei der die Erfindung auf eine Struktur angewendet
wird, bei der eine Metallsilizidschicht 57 auf der Oberfläche
einer Polysilizium-Verbindungsschicht 56 mit einem Kontaktab
schnitt mit der Oberfläche des Halbleitersubstrates 51 durch
das Kontaktloch 54 und darüber mit einer dazwischenliegenden
Oxidisolierschicht 58 eine Aluminiumverbindungsschicht 60 ge
bildet ist, die über ein Kontaktloch 59 im Kontakt mit der
Metallsilizidschicht 57 steht. Bei dieser Ausführungsform
wird zwischen die obere Oberfläche der Oxidisolierschicht 58
und die Aluminiumverbindungsschicht 60 eine kristalline
Siliziumschicht 61 gelegt. Die kristalline Siliziumschicht 61
ist, ähnlich wie die obenerwähnte und in Fig. 6 gezeigte
kristalline Siliziumschicht 55, ein Einkristall oder eine
polykristalline Schicht mit einer Korngröße von etwa 10 µm
oder darüber. Der Einfluß der kristallinen Siliziumschicht 61
ist derselbe wie der Einfluß der kristallinen Siliziumschicht
55 in der in Fig. 6 gezeigten Ausführungsform.
Nun wird unter Bezugnahme auf die Fig. 8A bis 8F ein Verfah
ren zur Ausbildung der Struktur des in Fig. 6 gezeigten Aus
führungsbeispiels beschrieben.
Zuerst wird auf das Halbleitersubstrat 51 eine Oxidisolier
schicht 52 aus SiO₂ oder ähnlichem mit einer Dicke von eini
gen hundert nm durch ein CVD-Verfahren oder ähnliches abge
schieden (siehe Fig. 8A). Danach wird auf der Oberfläche der
Oxidisolierschicht 52 die Polysiliziumschicht 55a mit einer
Dicke von einigen hundert nm beispielsweise durch ein CVD-Ver
fahren oder ähnliches abgeschieden (siehe Fig. 8B). In diesem
Zustand ist die Polysiliziumschicht 55a polykristallin mit
einer Korngröße von 1 µm oder darunter. Dann wird zur Umwand
lung der Polysiliziumschicht 55a in einen Einkristall oder
eine polykristalline Schicht mit einer Korngröße von etwa 10
µm oder darüber eine Wärmebehandlung angewandt. Die Wärmebe
handlung wird für einige 10 Minuten bis einige Stunden bei
einer Temperatur von 800°C bis 1200°C durchgeführt. Durch
diese Wärmebehandlung wird, da die Reaktion zwischen benach
barten Kristallkörnern des Siliziums gefördert wird, eine grö
ßere Korngröße des Kristalls bewirkt. Fig. 8C zeigt die kri
stalline Siliziumschicht 55 im polykristallinen Zustand mit
einer Korngröße von einigen zehn µm.
Die kristalline Siliziumschicht 55 mit erhöhter Korngröße
kann durch Abscheiden amorphen Siliziums auf der Oxidisolier
schicht 52 durch ein CVD-Verfahren oder ähnliches anstelle
einer Polysiliziumschicht 55a erzeugt werden, wobei dieselbe
mit einem Material wie Siliziumatomen als Keim implantiert
wird, und die obenerwähnte Wärmebehandlung darauf angewandt
wird. Die kristalline Siliziumschicht 55 mit vergrößerter
Korngröße kann des weiteren auch durch Abscheiden einer ex
trem dünnen Polysiliziumschicht von einigen zehn nm auf die
Isolierschicht 52, epitaxiales Aufwachsen von amorphem Sili
zium darauf und anschließende Anwendung der obenerwähnten
Wärmebehandlung erhalten werden.
Dann wird durch eine photolithographische Technik eine
Resistmaske mit einem vorgegebenen Muster (nicht gezeigt) ge
bildet, und das Kontaktloch 54 wird durch Ätzen zur Entfer
nung der Resistmaske (siehe Fig. 8D) gebildet. Der innere
Durchmesser des Kontaktlochs 54 liegt normalerweise bei 1 µm
oder darunter. Danach wird auf der gesamten Oberfläche des
Halbleitersubstrates 51 einschließlich des inneren Teils des
Kontaktlochs 54 durch ein CVD-Verfahren die Aluminiumverbin
dungsschicht 53 gebildet (siehe Fig. 8E). Beim Verfahren des
Bildens der Aluminiumverbindungsschicht 53 mittels CVD wird
die Aluminiumverbindungsschicht 53 ebenfalls in einen Einkri
stall oder ein polykristalline Struktur mit einer Korngröße
von etwa 10 µm oder darüber unter dem Einfluß der Kristall
eigenschaften der kristallinen Siliziumschicht 55 als Unter
lage umgewandelt.
Es ist auch möglich, die Aluminiumverbindungsschicht 53 an
stelle eines CVD-Verfahrens durch ein Sputterverfahren zu
bilden. In diesem Falle kann die einkristalline oder polykri
stalline Verbindungsschicht 53 mit einer Korngröße von etwa
10 µm oder darüber durch Sputtern des Aluminiums unter Auf
heizen des Halbleitersubstrates 51 auf eine Temperatur von
100°C bis 600°C, vorzugsweise 200°C bis 300°C, gebildet
werden.
Dann werden die Aluminiumverbindungsschicht 53 und die kristalline
Siliziumschicht 55 nach Bedarf strukturiert (siehe
Fig. 8F).
Die nach dem obenerwähnten Herstellungsverfahren gebildete
Aluminiumverbindungsschicht 53 ist einkristallin oder poly
kristallin mit einer Korngröße von etwa 10 µm oder darüber,
so daß verschiedene Erscheinungen infolge der Elektromigra
tion, die hauptsächlich entlang der Korngrenzen erzeugt wird,
kontrolliert werden können. Obgleich die Aluminiumverbin
dungsschicht 53 an der Innenseite und auf der Bodenfläche des
Kontaktlochs 54 im direkten Kontakt mit der Isolierschicht 52
und dem Halbleitersubstrat 51 ohne dazwischenliegende kri
stalline Siliziumschicht 55 steht, wird dadurch, daß der in
nere Durchmesser des Kontaktlochs 54 nur 1 µm oder darunter
beträgt, beim Umwandeln der Aluminiumverbindungsschicht 53 in
einen Einkristall oder beim Erhöhen ihrer Korngröße unter dem
Einfluß der kristallinen Siliziumschicht 55 in der Umgebung
des Kontaktlochs 54 nur eine sehr geringe Anzahl von Korn
grenzen im Kontaktloch erzeugt. Damit kann Elektromigration
auch im Inneren des Kontaktlochs 54 verhindert werden, und
darüber hinaus stehen die Aluminiumverbindungsschicht 53 und
das Halbleitersubstrat 51 in direktem Kontakt miteinander, so
daß im Vergleich zur in Fig. 4 gezeigten herkömmlichen Tech
nik, bei der in diesem Abschnitt eine kristalline Silizium
schicht 34 zwischengeschaltet ist, der Kontaktwiderstand
niedrig gehalten werden kann. Während der Flächenwiderstand
100 Ω/ oder darüber beträgt, wenn die einkristalline Sili
ziumschicht 34 im Kontaktabschnitt zwischengeschaltet ist,
ist der Flächenwiderstand des Aluminiums nur in der Größen
ordnung von einigen µΩ/.
Der in Fig. 6 gezeigte, oben erwähnte Aufbau kann auch durch
die Schritte der Fig. 9A bis 9D gebildet werden. Bei diesen
Schritten sind die Schritte des Abscheidens der Oxidisolier
schicht 52 auf dem Halbleitersubstrat 51 (siehe Fig. 9A) und
des anschließenden Bildens der Polysiliziumschicht 55a darauf
(siehe Fig. 9B) dieselben wie die oben in Fig. 8A und 8B ge
zeigten Schritte. Bei den Herstellungsschritten wird vor dem
Schritt des Anwendens einer Wärmebehandlung zum Umwandeln der
Polysiliziumschicht 55a in einen Einkristall oder zur Ver
größerung ihrer Korngröße das Kontaktloch 54 gebildet (siehe
Fig. 9C), und dann wird eine Wärmebehandlung für einige zehn
Minuten bis mehrere Stunden bei einer Temperatur von 800°C
bis 1200°C angewandt. Die Wärmebehandlung erzeugt die einen
Einkristall oder eine polykristalline Struktur mit einer
Korngröße von etwa 10 µm oder darüber aufweisende Silizium
schicht 55, ähnlich der in Fig. 8D gezeigten Struktur (siehe
Fig. 9D). Die anschließenden Schritte des Bildens der Alumi
niumverbindungsschicht 53 sind dieselben wie die in den Fig. 8E
und 8F gezeigten Schritte.
Nun wird ein Beispiel beschrieben, bei dem die Erfindung
unter Bezugnahme auf die Fig. 10 und 11 auf eine
Halbleitereinrichtung angewandt wird.
Fig. 10 zeigt ein Beispiel einer Struktur, bei dem die Erfin
dung auf einen Bipolartransistor des in Fig. 1 gezeigten Typs
angewandt ist. Dieselben Elemente wie im Aufbau der Fig. 1
sind mit den gleichen Bezugszeichen bezeichnet, und ihre
detaillierte Beschreibung wird nicht wiederholt. Die in Fig. 10
gezeigte Struktur unterscheidet sich von der in Fig. 1 ge
zeigten dadurch, daß zwischen die obere Oberfläche der Oxid
isolierschicht 4 und die Aluminiumverbindungsschichten 5 bzw.
6 kristalline Siliziumschichten 62 bzw. 63 gelegt sind. Die
kristallinen Siliziumschichten 62 und 63 sind nach den glei
chen Schritten wie denen für die Bildung der kristallinen
Siliziumschicht 55, die in der obigen Ausführungsform gezeigt
sind, gebildet, und weisen einkristallinen oder polykristal
linen Aufbau mit einer Korngröße von etwa 10 µm oder darüber
auf. Die Aluminiumschichten 5 und 6 werden damit durch die
Kristalleigenschaften der kristallinen Siliziumschichten 62
und 63, die ihnen als Unterlage dienen, beeinflußt und in
einen einkristallinen oder polykristallinen Zustand mit einer
Korngröße von etwa 10 µm oder darüber überführt, so daß die
Elektromigrations-Hemmcharakteristik verbessert werden kann.
Da ein Bipolartransistor durch die Steuerung eines Stromes
funktioniert, ist die durch Elektromigration erzeugte Wande
rung von Aluminiumatomen ein besonders beachtenswertes Pro
blem. Es kann damit gesagt werden, daß die vorliegende Erfin
dung hierauf sehr effektiv angewendet werden kann.
Fig. 11 zeigt ein Beispiel eines Aufbaus, mit dem die vorlie
gende Erfindung auf einen MOS-Feldeffekttransistor angewendet
wurde, der fast derselbe, wie in Fig. 2 gezeigt, ist. Auch
bei diesem Aufbau wurden den mit Fig. 2 gemeinsamen Struktur
elementen die gleichen Bezugszeichen gegeben, und ihre Be
schreibung wird hier nicht wiederholt. Der in Fig. 11 ge
zeigte Aufbau unterscheidet sich von dem nach Fig. 2 dadurch,
daß zwischen die obere Oberfläche der Oxidisolierschicht 15
und die Aluminiumverbindungsschicht 17 kristalline Silizium
schichten 64 und 65 gelegt sind. Die kristallinen Silizium
schichten 64 und 65 sind auch nach den gleichen Herstellungs
schritten wie denen für die kristalline Siliziumschicht 55 in
der obigen Ausführungsform gebildet und haben den Effekt, die
Aluminiumverbindungsschicht 17 in einen Kristall umzuwandeln,
so daß die Elektromigrations-Hemmcharakteristik verbessert
wird.
Fig. 12 zeigt ein Beispiel einer Struktur, bei der die Erfin
dung auf eine allgemeine Mehrschicht-Aluminiumverbindungs
struktur angewendet ist. Bei dieser Anwendung ist eine erste
Aluminiumverbindungsschicht 74 über der Oberfläche eines
Halbleitersubstrates 71 mit einer dazwischengelegten Isolier
schicht 72 und weiterhin einer kristallinen Siliziumschicht
73 als Unterlage gebildet. Obgleich in Fig. 12 nicht gezeigt,
sind die erste Aluminiumverbindungsschicht 74 und das Halb
leitersubstrat 71 durch ein in einer vorbestimmten Position
in der Oxidisolierschicht 72 gebildetes Kontaktloch elek
trisch miteinander verbunden, und die Erfindung wird auf die
Umgebung des Kontaktlochs angewandt. Weiterhin ist eine,
elektrisch mit der ersten Aluminiumverbindungsschicht 74 über
ein Kontaktloch verbundene, zweite Aluminiumverbindungs
schicht 77 über der ersten Aluminiumverbindungsschicht 74 mit
der dazwischenliegenden Oxidisolierschicht 75 gebildet. Eine
kristalline Siliziumschicht 78 als Unterlage ist zwischen die
obere Oberfläche der Oxidisolierschicht 75 und die untere
Oberfläche der zweiten Aluminiumverbindungsschicht 77 gelegt,
die nach den gleichen Schritten wie denen zur Bildung der
kristallinen Siliziumschicht 55 in der obigen Ausführungsform
erzeugt wird. Unter dem Einfluß ihrer Kristalleigenschaften
wird die zweite Aluminiumverbindungsschicht 77 in einen Ein
kristall oder eine polykristalline Schicht mit einer Korn
größe von etwa 10 µm oder darüber umgewandelt, so daß die
Elektromigrations-Hemmcharakteristik verbessert werden kann.
Obgleich in jeder der oben beschriebenen Ausführungsformen
der Fall beschrieben wurde, daß als leitende Metallverbin
dungsschicht eine Aluminium-Verbindungsschicht verwendet
wird, kann die Erfindung auch auf den Fall angewandt werden,
daß die leitende Verbindungsschicht aus einem leitenden Me
tall gebildet ist, das in einen Kristall überführt werden
kann, wie Gold oder Kupfer anstelle von Aluminium.
Claims (14)
1. Halbleitereinrichtung mit
einer leitenden Schicht (2, 3; 14; 51, 56; 71; 74),
einer auf der Oberfläche der leitenden Schicht gebildeten Isolierschicht (4; 15; 52, 58; 72; 75),
einer leitenden Metallverbindungsschicht (5, 6; 17; 53; 60; 77), die auf der Isolierschicht gebildet und über ein Kon taktloch (16; 54, 59; 76), das in einer vorbestimmten Posi tion der Isolierschicht gebildet ist, mit der leitenden Schicht verbunden ist, gekennzeichnet durch
eine kristalline Siliziumschicht (55; 61; 62, 63; 64, 65; 73; 78), die unter Aussparung des Bereiches des Kontaktloches zwischen die leitende Metallverbindungsschicht und die Isolierschicht gelegt ist und einen Einkristall oder eine polykristalline Struktur mit einer vergrößerten Korn größe von mindestens 10 µm oder darüber aufweist.
einer leitenden Schicht (2, 3; 14; 51, 56; 71; 74),
einer auf der Oberfläche der leitenden Schicht gebildeten Isolierschicht (4; 15; 52, 58; 72; 75),
einer leitenden Metallverbindungsschicht (5, 6; 17; 53; 60; 77), die auf der Isolierschicht gebildet und über ein Kon taktloch (16; 54, 59; 76), das in einer vorbestimmten Posi tion der Isolierschicht gebildet ist, mit der leitenden Schicht verbunden ist, gekennzeichnet durch
eine kristalline Siliziumschicht (55; 61; 62, 63; 64, 65; 73; 78), die unter Aussparung des Bereiches des Kontaktloches zwischen die leitende Metallverbindungsschicht und die Isolierschicht gelegt ist und einen Einkristall oder eine polykristalline Struktur mit einer vergrößerten Korn größe von mindestens 10 µm oder darüber aufweist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß die leitende Schicht (2, 3; 14; 51; 74) und die
leitende Metallverbindungsschicht (5, 6; 17; 53; 77) im Bo
denbereich des Kontaktlochs (16; 54; 76) direkt miteinander
verbunden sind.
3. Halbleitereinrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß eine Polysiliziumschicht (56) und eine Metall
silizidschicht (57) gestapelt und im elektrischen Verbin
dungsabschnitt der leitenden Schicht (51) und der leitenden
Metallverbindungsschicht (60) dazwischengelegt sind.
4. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß die leitende Schicht eine Wanne, die einen
Leitungstyp (2) aufweist oder eine Verunreinigungsschicht (3) ist,
die in der Oberfläche des Halbleitersubstrates gebildet ist,
und daß die leitende Metallverbindungsschicht eine Aluminium
verbindungsschicht (5, 6) zum elektrischen Verbinden der
Wanne (2) oder der Verunreinigungsschicht (3) mit einem ex
ternen Element ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die leitende Schicht Source-/
Drain-Gebiete (14) eines MOS-Feldeffekttransistors einschließt
und die leitende Metallverbindungsschicht eine leitende Me
tallverbindung (17) zum elektrischen Verbinden der Source-
/Drain-Gebiete (14) mit einem externen Element ist.
6. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß die leitende Schicht eine erste Aluminium
verbindungsschicht (74) und die leitende Metallverbindungs
schicht eine zweite Aluminiumverbindungsschicht (77) sind,
die mit einer dazwischengelegten Isolierschicht (75) gebildet
sind.
7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß der Durchmesser des Kontaktloches (16;
54, 59; 76) 1 µm oder darunter beträgt.
8. Verfahren zur Herstellung einer Halbleitereinrichtung mit
den Schritten:
Abscheiden einer Isolierschicht auf der Oberfläche einer lei tenden Schicht;
Bilden einer Schicht aus Polysilizium oder amorphem Silizium auf der Oberfläche der Isolierschicht;
Bilden eines Kontaktlochs in einer vorbestimmten Position der Siliziumschicht und der Isolierschicht, so daß die Oberfläche der leitenden Schicht freigelegt werden kann;
Bilden einer leitenden Metallverbindungsschicht auf der Ober fläche der Siliziumschicht unter Einschluß der inneren Ober fläche des Kontaktlochs;
Mustern der leitenden Metallverbindungsschicht und der Sili ziumschicht in ein vorgegebenes Muster; gekennzeichnet durch
Anwenden einer Wärmebehandlung zur Umwandlung der Silizium schicht in einen Einkristall oder eine polykristalline Struk tur, so daß sie eine Korngröße von mindestens etwa 10 µm oder darüber aufweist, für eine vorbestimmte Zeit nach dem Schritt des Bildens der Siliziumschicht und vor dem Schritt des Bil dens der leitenden Metallverbindungsschicht.
Abscheiden einer Isolierschicht auf der Oberfläche einer lei tenden Schicht;
Bilden einer Schicht aus Polysilizium oder amorphem Silizium auf der Oberfläche der Isolierschicht;
Bilden eines Kontaktlochs in einer vorbestimmten Position der Siliziumschicht und der Isolierschicht, so daß die Oberfläche der leitenden Schicht freigelegt werden kann;
Bilden einer leitenden Metallverbindungsschicht auf der Ober fläche der Siliziumschicht unter Einschluß der inneren Ober fläche des Kontaktlochs;
Mustern der leitenden Metallverbindungsschicht und der Sili ziumschicht in ein vorgegebenes Muster; gekennzeichnet durch
Anwenden einer Wärmebehandlung zur Umwandlung der Silizium schicht in einen Einkristall oder eine polykristalline Struk tur, so daß sie eine Korngröße von mindestens etwa 10 µm oder darüber aufweist, für eine vorbestimmte Zeit nach dem Schritt des Bildens der Siliziumschicht und vor dem Schritt des Bil dens der leitenden Metallverbindungsschicht.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die
Siliziumschicht durch Abscheiden des Polysiliziums auf der
Oberfläche der Isolierschicht gebildet wird und die Wärmebe
handlung zum Umwandeln der Siliziumschicht in einen Einkri
stall oder eine polykristalline Struktur mit einer Korngröße
von mindestens etwa 10 µm oder darüber bei einer Temperatur
von 800°C im
Bereich 800 bis 1200°C für einige zehn Minuten bis einige
Stunden durchgeführt wird.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die
Siliziumschicht durch Abscheiden amorphen Siliziums auf der
Oberfläche der Isolierschicht gebildet wird und die Wärmebe
handlung zum Umwandeln der Siliziumschicht in einen Ein
kristall oder eine polykristalline Struktur mit einer Korn
größe von mindestens etwa 10 µm oder darüber bei einer Tempe
ratur im
Bereich 800 bis 1200°C für einige zehn Minuten bis einige
Stunden nach der Implantation von Siliziumatomen als Keim in
die Siliziumschicht durchgeführt wird.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
die leitende Metallverbindungsschicht durch Abscheiden von
Aluminium auf die Oberfläche der Siliziumschicht durch
Sputtern bei einer Temperatur im Bereich 100 bis
600°C gebildet wird.
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch ge
kennzeichnet, daß die Wärmebehandlung zum Umwandeln der Sili
ziumschicht in einen Einkristall oder eine polykristalline
Schicht mit einer Korngröße von mindestens etwa 10 µm oder
darüber nach dem Schritt des Bildens der Siliziumschicht und
vor dem Schritt des Bildens des Kontaktloches durchgeführt
wird.
13. Verfahren nach einem der Ansprüche 8 bis 11, dadurch ge
kennzeichnet, daß die Wärmebehandlung zum Umwandeln der Sili
ziumschicht in einen Einkristall oder eine polykristalline
Schicht mit einer Korngröße von mindestens etwa 10 µm oder
darüber nach dem Schritt des Bildens des Kontaktloches und
vor dem Schritt des Bildens der leitenden Metallverbindungs
schicht durchgeführt wird.
14. Verfahren nach einem der Ansprüche 8 bis 12,
dadurch gekennzeichnet, daß das Kontaktloch mit einem Durchmesser
von 1 µm oder darunter gebildet wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2167282A JPH0456325A (ja) | 1990-06-26 | 1990-06-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4119920A1 DE4119920A1 (de) | 1992-01-09 |
DE4119920C2 true DE4119920C2 (de) | 1996-04-25 |
Family
ID=15846863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4119920A Expired - Fee Related DE4119920C2 (de) | 1990-06-26 | 1991-06-17 | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US5373192A (de) |
JP (1) | JPH0456325A (de) |
KR (1) | KR950000866B1 (de) |
DE (1) | DE4119920C2 (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3396286B2 (ja) * | 1994-02-28 | 2003-04-14 | 三菱電機株式会社 | 半導体集積回路装置およびその製造方法 |
US5661081A (en) * | 1994-09-30 | 1997-08-26 | United Microelectronics Corporation | Method of bonding an aluminum wire to an intergrated circuit bond pad |
JP3421882B2 (ja) * | 1994-10-19 | 2003-06-30 | ソニー株式会社 | 多結晶半導体薄膜の作成方法 |
US5614764A (en) * | 1995-01-13 | 1997-03-25 | Intel Corporation | Endcap reservoir to reduce electromigration |
US5672913A (en) * | 1995-02-23 | 1997-09-30 | Lucent Technologies Inc. | Semiconductor device having a layer of gallium amalgam on bump leads |
KR0172851B1 (ko) * | 1995-12-19 | 1999-03-30 | 문정환 | 반도체 장치의 배선방법 |
JP3234762B2 (ja) * | 1996-02-26 | 2001-12-04 | シャープ株式会社 | 半導体装置の製造方法 |
JP3015752B2 (ja) * | 1996-02-29 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法 |
US6825132B1 (en) | 1996-02-29 | 2004-11-30 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device including an insulation film on a conductive layer |
KR100383498B1 (ko) | 1996-08-30 | 2003-08-19 | 산요 덴키 가부시키가이샤 | 반도체 장치 제조방법 |
US6310300B1 (en) * | 1996-11-08 | 2001-10-30 | International Business Machines Corporation | Fluorine-free barrier layer between conductor and insulator for degradation prevention |
US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
US5891802A (en) * | 1997-07-23 | 1999-04-06 | Advanced Micro Devices, Inc. | Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects |
US6690084B1 (en) | 1997-09-26 | 2004-02-10 | Sanyo Electric Co., Ltd. | Semiconductor device including insulation film and fabrication method thereof |
US6794283B2 (en) | 1998-05-29 | 2004-09-21 | Sanyo Electric Co., Ltd. | Semiconductor device and fabrication method thereof |
EP0991115A1 (de) | 1998-09-28 | 2000-04-05 | STMicroelectronics S.r.l. | Prozess für die Bestimmung von Öffnungen in dielektrischen Schichten |
US20020076917A1 (en) * | 1999-12-20 | 2002-06-20 | Edward P Barth | Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors |
US6917110B2 (en) * | 2001-12-07 | 2005-07-12 | Sanyo Electric Co., Ltd. | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer |
US6943105B2 (en) * | 2002-01-18 | 2005-09-13 | International Business Machines Corporation | Soft metal conductor and method of making |
EP1361292B1 (de) * | 2002-05-10 | 2005-08-24 | Siemens Aktiengesellschaft | Verfahren zur In-situ-Schichtdickenbestimmung |
US6682992B2 (en) * | 2002-05-15 | 2004-01-27 | International Business Machines Corporation | Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures |
US7322543B2 (en) * | 2005-08-10 | 2008-01-29 | Philip Moores | Party streamer dispenser |
WO2011011764A2 (en) * | 2009-07-23 | 2011-01-27 | Gigasi Solar, Inc. | Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes |
WO2011017179A2 (en) * | 2009-07-28 | 2011-02-10 | Gigasi Solar, Inc. | Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes |
US8629436B2 (en) * | 2009-08-14 | 2014-01-14 | Gigasi Solar, Inc. | Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58202552A (ja) * | 1982-05-21 | 1983-11-25 | Toshiba Corp | 単結晶Si−Al配線構造を有する半導体装置及びその製造法 |
US4639277A (en) * | 1984-07-02 | 1987-01-27 | Eastman Kodak Company | Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material |
CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
US4922320A (en) * | 1985-03-11 | 1990-05-01 | Texas Instruments Incorporated | Integrated circuit metallization with reduced electromigration |
US4744858A (en) * | 1985-03-11 | 1988-05-17 | Texas Instruments Incorporated | Integrated circuit metallization with reduced electromigration |
JPS61208869A (ja) * | 1985-03-14 | 1986-09-17 | Nec Corp | 半導体装置及びその製造方法 |
JPS6215819A (ja) * | 1985-07-12 | 1987-01-24 | Matsushita Electronics Corp | 半導体装置 |
JPS6273711A (ja) * | 1985-09-27 | 1987-04-04 | Nec Corp | 半導体装置 |
JPS62123716A (ja) * | 1985-11-22 | 1987-06-05 | Nec Corp | 半導体装置の製造方法 |
JPS6437051A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Manufacture of semiconductor device |
JPS6437050A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Semiconductor device |
US4904611A (en) * | 1987-09-18 | 1990-02-27 | Xerox Corporation | Formation of large grain polycrystalline films |
JPH01238013A (ja) * | 1988-03-18 | 1989-09-22 | Citizen Watch Co Ltd | 半導体集積回路の製造方法 |
JPH01268150A (ja) * | 1988-04-20 | 1989-10-25 | Yamaha Corp | 半導体装置 |
US4837183A (en) * | 1988-05-02 | 1989-06-06 | Motorola Inc. | Semiconductor device metallization process |
JPH02186625A (ja) * | 1989-01-13 | 1990-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
US4945070A (en) * | 1989-01-24 | 1990-07-31 | Harris Corporation | Method of making cmos with shallow source and drain junctions |
JPH0817180B2 (ja) * | 1989-06-27 | 1996-02-21 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0682631B2 (ja) * | 1990-03-16 | 1994-10-19 | 株式会社東芝 | 半導体装置の製造方法 |
-
1990
- 1990-06-26 JP JP2167282A patent/JPH0456325A/ja active Pending
-
1991
- 1991-04-19 KR KR1019910006314A patent/KR950000866B1/ko not_active IP Right Cessation
- 1991-06-17 DE DE4119920A patent/DE4119920C2/de not_active Expired - Fee Related
-
1992
- 1992-08-28 US US07/936,060 patent/US5373192A/en not_active Expired - Fee Related
-
1994
- 1994-08-16 US US08/292,542 patent/US5466638A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR920001685A (ko) | 1992-01-30 |
JPH0456325A (ja) | 1992-02-24 |
US5466638A (en) | 1995-11-14 |
US5373192A (en) | 1994-12-13 |
KR950000866B1 (ko) | 1995-02-02 |
DE4119920A1 (de) | 1992-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4119920C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE19727232C2 (de) | Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE69333864T2 (de) | Herstellungsverfahren für Halbleiterbauelement mit Kondensator | |
DE4229628A1 (de) | Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen | |
DE3448122C2 (de) | ||
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE3810494C2 (de) | Integrierte Halbleiterschaltungseinrichtung mit supraleitender Schicht | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE10107012A1 (de) | Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten | |
DE19964626B4 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
DE3109074C2 (de) | ||
DE19521006C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102015110437B4 (de) | Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung | |
DE102007050843A1 (de) | Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten | |
DE10155452A1 (de) | Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung | |
DE4313042C2 (de) | Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür | |
DE102011080439B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE4321590A1 (de) | Dünnschicht-Transistor und Verfahren zu seiner Herstellung | |
DE112020003567B4 (de) | Verfahren für einen back-end-of-line-kompatiblen chipintegrierten metall-isolator-metall-entkopplungskondensator | |
DE4228679C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE3127996C2 (de) | ||
DE60120897T2 (de) | Herstellung eines CMOS-Kondensators | |
DE19801313C2 (de) | FET mit Source-Substratanschluß |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |