DE3011982C2 - - Google Patents
Info
- Publication number
- DE3011982C2 DE3011982C2 DE3011982A DE3011982A DE3011982C2 DE 3011982 C2 DE3011982 C2 DE 3011982C2 DE 3011982 A DE3011982 A DE 3011982A DE 3011982 A DE3011982 A DE 3011982A DE 3011982 C2 DE3011982 C2 DE 3011982C2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- semiconductor device
- film
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052710 silicon Inorganic materials 0.000 claims description 37
- 239000010703 silicon Substances 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000005669 field effect Effects 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052594 sapphire Inorganic materials 0.000 claims description 11
- 239000010980 sapphire Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229910052681 coesite Inorganic materials 0.000 description 12
- 229910052906 cristobalite Inorganic materials 0.000 description 12
- 239000000377 silicon dioxide Substances 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910052682 stishovite Inorganic materials 0.000 description 12
- 229910052905 tridymite Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- -1 Boron ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung nach dem
Oberbegriff des Patentanspruchs 1.
Als Halbleitervorrichtung dieser Art ist eine solche mit
Silicium-auf-Saphir-Aufbau (SOS) bekannt, bei welchem ein
CMOS-Transistor mit einer Gate-Elektrode aus polykristallinem
Silicium (Poly-Silicium) auf einem Saphirsubstrat geformt
ist.
Die Herstellung einer bisherigen Halbleitervorrichtung mit
SOS-Aufbau ist im folgenden anhand von Fig. 1 erläutert.
Ein SOS-Plättchen wird hergestellt, indem eine Siliciumschicht
2, die üblicherweise vom p-Typ ist und einen höheren
spezifischen Widerstand (über 100 Ω · cm) besitzt, mit
einer Dicke von 0,8 µm epitaxial auf einem (102)-Saphirsubstrat
gezüchtet wird. Die Siliciumschicht 2 des SOS-Plättchens
wird zur Herstellung von "Inseln" (Fig. 1A) nach
einem üblichen Photoätzverfahren (PEP) selektiv abgetragen.
Nach Abschluß dieses Arbeitsgangs wird ein durch chemische
Aufdampfung (CVD) aufgetragener, beim selektiven Ätzen als
Maske benutzter SiO₂-Film 3 abgetragen, und auf dem so erhaltenen
Gebilde werden ein Gate-Oxidfilm 4 und eine Poly-Siliciumschicht
5, die eine Gate-Elektrode darstellt, sequentiell
gezüchtet (Fig. 1B). Nach einem Photoätzverfahren
wird selektiv ein Gate-Bereich 11 ausgebildet (Fig. 1C).
Sodann wird ein Phosphorsilikatglas(PSG)-Film 6 auf
die Gesamtoberfläche des geformten Gebildes aufgetragen und
dann selektiv abgetragen, so daß ein Bereich zurückbleibt,
unter dem ein n-Kanal-Transistor ausgebildet ist. Das
Plättchen wird danach bei hoher Temperatur in einem in einer
Bor-Atmosphäre gehaltenen Diffusionsofen erwärmt, wobei
Phosphor unter den PSG-Film 6 eindiffundiert und einen
n⁺-Bereich 7 bildet, während Bor in die von der PSG-Schicht
freie Fläche eindiffundiert und einen p⁺-Bereich 8 bildet
(Fig. 1D). Hierauf wird durch chemische Aufdampfung ein
SiO₂-Film 9 auf der Oberfläche des Gebildes abgelagert und
zur Bildung einer Elektroden-Herausführöffnung selektiv
durchlöchert. Anschließend wird
Aluminium 10 aufgedampft, und ein Elektrodenanschluß wird
strukturiert bzw.
angebracht, so daß eine CMOS-Transistorvorrichtung mit einem
p-Kanal-MOS-Transistor und einem n-Kanal-MOS-Transistor
erhalten wird (Fig. 1E).
Zur Erzielung einer höheren Integrationsdichte der Elemente
wird ein eine Gate-Elektrode darstellender Poly-Siliciumfilm
bei der CMOS-Halbleitervorrichtung so behandelt, daß ein
einziger Leitfähigkeitstyp erhalten wird. Nach dem beschriebenen
Fertigungsverfahren sind jedoch ein Poly-Siliciumfilm
des n⁺-Leitfähigkeitstyps und ein solcher des p⁺-Leitfähigkeitstyps
gleichzeitig vorhanden, wobei ein Metall,
wie Aluminium, im Verbindungsbereich zwischen den beiden
n⁺- und p⁺-leitenden Poly-Silicium-Gate-Elektroden abgelagert
werden muß, wodurch eine höhere Integrationsdichte verhindert
wird.
Ein Verfahren zur Herstellung einer CMOS-Halbleitervorrichtung
mit Transistoren eines einzigen Leitfähigkeitstyps ist
folgendes:
Nach Abschluß des anhand von Fig. 1B beschriebenen Arbeitsgangs
wird ein PSG-Film 12 auf der Oberfläche des hergestellten
Gebildes abgelagert, und bei hoher Temperatur wird
Phosphor in einen Poly-Siliciumfilm eindiffundiert
(Fig. 1B′). Danach wird der PSG-Film 12 abgetragen, worauf
ein SiO₂-Film 13 chemisch aufgedampft und ein Gate-Bereich
11′ mit einem n-Typ-Poly-Siliciumfilm 5 durch Photolack- und
Ätztechnik geformt wird (Fig. 1C′). Die anschließenden
Arbeitsgänge sind dieselben wie beim vorher beschriebenen
Verfahren. Der auf den Poly-Siliciumfilm chemisch aufgedampfte
SiO₂-Film 13 verhindert das Eindringen von anderen
Verunreinigungen bzw. Fremdatomen während der nachfolgenden
Arbeitsgänge.
Die Schwellenwertspannung (V T) eines CMOS-Transistors
(CMOS/SOS-Transistors), der in der p-Typ-Siliciumschicht
auf dem Saphirsubstrat gebildet wird, läßt sich durch eine
unten angegebene Gleichung ausdrücken.
Da die Gate-Spannung des n-Kanal-Transistors bei Ausbildung
einer Inversionsschicht unter der Gate-Elektrode zur Schwellenwertspannung
(V Tn) wird, wenn die Breite einer maximalen
Verarmungsschicht, d. h. d max, kleiner ist als die Dicke
t film des Siliciumfilms, gilt im Fall von
mit
Q B = [2 N A q ε Si (2Φ t )]1/2 (2)
und im Fall von
Da der p-Kanal-Transistor als Tiefverarmungstyp-Transistor
wirkt, wird die Gate-Spannung, wenn eine Verarmungsschicht
unter einer Gate-Elektrode das Saphirsubstrat erreicht, zu
einer Schwellenwertspannung (V Tp), d. h.
Dabei bedeuten:
Φ MS = Potential zwischen Metall und
Halbleiter,
Q SS = Menge der positiven Ladungen im Gate-Oxidfilm,
C OX = Gate-Kapazität,
N A = Akzeptorkonzentration im Siliciumfilm,
ε Si = Dielektrizitätskonstante von Silicium,
Φ t = Fermi-Potential und
q = Elementarladung.
Q SS = Menge der positiven Ladungen im Gate-Oxidfilm,
C OX = Gate-Kapazität,
N A = Akzeptorkonzentration im Siliciumfilm,
ε Si = Dielektrizitätskonstante von Silicium,
Φ t = Fermi-Potential und
q = Elementarladung.
Wenn eine Si-Gate-CMOS/SOS-Vorrichtung mit n- und p-Kanal-Transistoren
mit Gate-Elektroden des n⁺-Leitfähigkeitstyps
auf einem nicht mit Fremdatomen dotierten SOS-Plättchen hergestellt
wird, ergeben sich folgende Schwellenwertspannungen:
V Tn = +0,1 (V)
V Tp = -1,2 (V)
Bei einem großintegrierten Schaltkreis o. dgl. werden häufig
Schwellenwertspannungen V Tn=+0,6 ∼ 0,8 (V) und V Tp=-0,6 ∼ 0,8 (V) gefordert. Die erwähnte Schwellenwertspannung
V T kann beispielsweise durch Injizieren von Ionen
in den Kanal unter der Gate-Elektrode erreicht werden. Wie
aus den Gleichungen (1) bis (4) hervorgeht, kann die Schwellenwertspannung
des p-Kanal-Transistors durch Erhöhung der
Akzeptorkonzentration im Siliciumfilm erniedrigt werden,
während auch die Schwellenwertspannung V Tn des n-Kanal-Transistors
durch Erhöhung der Akzeptorkonzentration im
Siliciumfilm heraufgesetzt werden kann. Fig. 2 veranschaulicht
in einer Kennlinie die Abhängigkeit zwischen der
Gate-Spannung (V g) und dem Drain-Strom (I D). Da jedoch
der p-Kanal-Transistor als Tiefverarmungstyp-Transistor
wirkt, wird der Source-Drain-Streustrom (I DD) durch Vergrößerung
der Akzeptorkonzentration im Siliciumfilm erhöht,
wodurch sich jedoch in ungünstiger Weise die Verlustleistung
während der Bereitschaftszeit vergrößert.
Diese Erhöhung des Source-Drain-Streustroms kann dadurch
gesteuert werden, daß der Siliciumfilm dünner ausgebildet
wird, ohne die Akzeptorkonzentration im Siliciumfilm
nennenswert zu erhöhen.
In Fig. 2 geben die ausgezogenen Linien A n, A p im wesentlichen
die Gate-Spannungs(V g)/Drain-Strom(I D)-Kennlinie
von n- und p-Kanal-Transistoren mit CMOS-Aufbau an,
deren Siliciumfilm nicht mit Fremdatomen dotiert ist,
während die gestrichelten Linien B n, B p die Änderung der
Kennlinie der n- und p-Kanal-Transistoren für den Fall,
daß die Akzeptorkonzentration N A im Siliciumfilm erhöht
wird (wobei sich der n-Kanal-Transistor weiter zu einer
tieferen Schwellenwertspannung V th und der p-Kanal-Transistor
zu einer flacheren Schwellenwertspannung V th verschiebt),
sowie die Änderung der Kennlinie (B p′) des
p-Kanal-Transistors für den Fall angeben, daß der Siliciumfilm
dünner ausgebildet wird.
Aus der US-PS 39 58 266 ist eine Halbleitervorrichtung
mit einem isolierenden Substrat, einem ersten Isolierschicht-
Feldeffekttransistor, der auf dem Substrat ausgeführt
ist und einen ersten Halbleiterfilm aufweist,
welcher einen Kanal des gleichen Leitungstyps wie Source
und Drain des ersten Feldeffekttransistors bildet, und
einen zweiten Isolierschicht-Feldeffekttransistor, der
auf dem Substrat ausgeführt ist und einen zweiten Halbleiterfilm
aufweist, welcher einen Kanal des entgegengesetzten
Leitungstyps wie Source und Drain des zweiten
Feldeffekttransistors bildet, bekannt.
Weiterhin ist es aus der Zeitschrift "IEEE Transactions
on Electron Devices", VOL. ED-25, Nr. 8, August 1978,
Seiten 913 bis 916, bekannt, daß die Elektronenbeweglichkeit
in dickeren SOS-Filmen größer ist als in dünneren
SOS-Filmen.
Schließlich sind im Fachbuch "Physics of Semiconductor
Devices" von S. M. Sze, 1969, SOS-Strukturen beschrieben,
wobei unter anderem auch darauf hingewiesen wird, daß
der Drain-Strom von der Ladungsträgerbeweglichkeit,
der Ladungsträgerdichte und der Halbleiterfilmdicke
abhängt.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung
mit CMOS-Feldeffekttransistoren in
SOS-Technik zu schaffen, die sich durch eine niedrige
Schwellenwertspannung ohne eine Erhöhung des Streustromes
zwischen Drain und Source auszeichnet.
Diese Aufgabe wird bei einer Halbleitervorrichtung nach
dem Oberbegriff des Patentanspruchs 1 erfindungsgemäß
durch die in dessen kennzeichnendem Teil enthaltenen
Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben
sich aus den Patentansprüchen 2 bis 8.
Die Erfindung sieht also eine Halbleitervorrichtung
vor, bei der der erste Isolierschicht-Feldeffekttransistor,
der einen Kanal des gleichen Leitungstyps
wie Source und Drain besitzt, einen dünneren Halbleiterfilm
aufweist als der zweite Isolierschicht-Feldeffekttransistor,
der einen Kanal des entgegengesetzten
Leitungstyps wie Source und Drain hat. Auf diese Weise
wird im ersten Isolierschicht-Feldeffekttransistor der
Streustrom vermindert, während im zweiten Isolierschicht-
Feldeffekttransistor die Dicke des Halbleiterfilmes beibehalten
werden kann, da dort der Kanal den entgegengesetzten
Leitungstyp zu Source und Drain besitzt und somit
ohnehin keine Erhöhung des Streustromes durch Steigerung
der Akzeptorkonzentration eintritt. Damit kann auch ein
Anreicherungs-/Verarmungs-FET-Wandler mit SOS-Aufbau
und niedriger Verlustleistung geschaffen werden.
Vorzugsweise besitzen die Gate-Elektroden der beiden Isolierschicht-
Feldeffekttransistoren jeweils denselben Leitfähigkeitstyp.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung
im Vergleich zum Stand der Technik anhand der beigefügten
Zeichnung näher erläutert. Es zeigen:
Fig. 1A, 1B, 1B′, 1C, 1C′, 1D und 1E Schnittansichten zur
Verdeutlichung der Arbeitsgänge eines Verfahrens
zur Herstellung einer bisherigen Halbleitervorrichtung,
Fig. 2 eine graphische Darstellung der Beziehung zwischen
der Gate-Spannung und dem Drainstrom,
Fig. 3A bis 3H Schnittansichten zur Veranschaulichung
der Arbeitsgänge bei einem Verfahren zur Herstellung
einer Halbleitervorrichtung gemäß der
Erfindung,
Fig. 4 eine Schnittansicht einer Halbleitervorrichtung
gemäß einer anderen Ausführungsform der Erfindung
und
Fig. 5 ein Schaltbild für die Ausführungsform nach Fig. 4.
Die Fig. 1 und 2 sind eingangs bereits erläutert worden.
Im folgenden ist nun eine Ausführungsform der Erfindung anhand
der Fig. 3A bis 3H beschrieben.
Auf einem (102)-Saphirsubstrat 21 wird ein 0,8 µm dicker
p-Typ-(100)-Einkristall-Siliciumfilm 22 mit einem spezifischen
Widerstand von über 100 Ω · cm ausgebildet. In den
Siliciumfilm werden Borionen in einer Menge von etwa
5 × 10¹¹/cm² implantiert. Auf den Siliciumfilm 22 wird
ein SiO₂-Film 23 chemisch aufgedampft, der dann nach
einem normalen Photolack- bzw. -ätzverfahren selektiv
mit Ausnahme eines einen n-Kanal-Transistor
darstellenden Bereichs weggeätzt wird, um selektiv den Siliciumfilm freizulegen
(Fig. 3A). Der freigelegte Siliciumfilm wird etwa
0,3 µm tief mittels einer KOH + Isopropylalkohol-Lösung
geätzt (Fig. 3B). Auf das so erhaltene Gebilde wird durch
chemisches Aufdampfen ein SiO₂-Film 24 mit einer Dicke
von 0,1 µm aufgebracht und sodann, wie im Arbeitsgang gemäß
Fig. 3A, mit Ausnahme eines einen p-Kanal-Transistor
bildenden Bereichs selektiv geätzt (Fig. 3C), um den
Siliciumfilm freizulegen. Unter Verwendung der zurückgebliebenen
SiO₂-Filme 23 und 24 als Maske wird sodann der
Siliciumfilm vollständig bis zur Oberfläche des Saphirsubstrats
21 weggeätzt, um eine Trennung zwischen den einzelnen
Elementen herbeizuführen (Fig. 3D). Auf diese Weise
werden auf dem Saphirsubstrat 21 zwei Siliciuminseln verschiedener
Siliciumfilmdicke geformt. Nach Abschluß des
Arbeitsgangs gemäß Fig. 3D wird ein Gate-Oxidfilm 25 in
einer Dicke von 80 mm (800 Å) bei 1000°C in einer Atmosphäre von
trockenem O₂ gezüchtet, und auf die Oberfläche des so erhaltenen
Gebildes wird ein Poly-Siliciumfilm 26 in einer
Dicke von 0,4 µm aufgetragen. Auf die Poly-Siliciumschicht 26
wird eine Phosphorsilikatglas- bzw. PSG-Schicht 27 in einer
Dicke von 0,3 µm aufgebracht (Fig. 3E). In diesem Zustand
erfolgt eine 20 min lange Wärmebehandlung bei 1000°C zum
Eindiffundieren von Phosphor in die Poly-Siliciumschicht 26 zur
Herabsetzung ihres Widerstands. Nach Abtragung der PSG-Schicht
27 wird wiederum auf die Oberfläche der Poly-Siliciumschicht
26 ein SiO₂-Film 28 mit einer Dicke von 0,1 µm
aufgedampft. Nach dem Photolack- bzw. -ätzverfahren wird
hierauf ein Gate-Bereich geformt (Fig. 3F). Anschließend
wird auf dieses Gebilde ein PSG-Film 29 mit einer Dicke von
0,3 µm aufgetragen. Während der PSG-Film auf dem Bereich
des dickeren Siliciumfilms belassen wird, wird der andere
bzw. restliche PSG-Film weggeätzt (Fig. 3G). In diesem Zustand
wird das Plättchen in einen eine Boratmosphäre enthaltenden
Diffusionsofen eingebracht, um darin 20 min lang
bei 1000°C wärmebehandelt zu werden. Dabei wird Phosphor
zur Bildung eines n⁺-Bereichs 30 in die PSG-Schicht eindiffundiert,
während zur Bildung eines p⁺-Bereichs 31 Bor
in den freiliegenden Bereich des Siliciumfilms eindiffundiert
wird. Nach dem Entfernen des PSG-Films wird ein SiO₂-Film
32 mit einer Dicke von 0,8 µm aufgedampft, und es
wird eine Kontaktöffnung zur Herausführung einer entsprechenden
Elektrode gebildet. Nach dem Auftragen von Aluminium
33 wird dieses selektiv weggeätzt, um die fertigen
elektrischen Anschlüsse herzustellen (Fig. 3H). Auf diese
Weise werden p- und n-Kanal-FETs geformt, deren Gate-Elektroden
vom n-Leitfähigkeitstyp sind. Die Gate-Elektroden
der p- und n-Kanal-Transistoren sind, ebenso wie ihre
Drain-Elektroden, jeweils zusammengeschaltet.
Die Schwellenwertspannung eines auf diese Weise hergestellten
CMOS/SOS-Transistors beträgt +0,6 V für den n-Kanal-Transistor
und -0,8 V für den p-Kanal-Transistor. Wenn die
Schwellenwertspannung des n-Kanal-Transistors +0,8 V betragen
soll, brauchen lediglich Borionen in einen unter der
Gate-Elektrode befindlichen Kanal in einer Menge von etwa
2 × 10¹¹/cm² implantiert zu werden. Abgesehen von der
Schwellenwertspannung besitzt dieser CMOS/SOS-Transistor
genauso gute Eigenschaften (bezüglich effektiver Mobilität,
Drain-Streustrom) wie ein nach dem bisherigen Verfahren
hergestellter Transistor.
Bei der beschriebenen Ausführungsform lassen sich verschiedene
Vorteile dadurch erreichen, daß der Siliciumfilm des
p-Kanal-Transistors dünner ausgebildet wird als derjenige
des n-Kanal-Transistors.
Zum einen kann eine niedrigere Schwellenwertspannung
(unter -1,0 V) ohne Erhöhung des Streustroms zwischen
Source- und Drain-Elektrode gesteuert werden. Dieses
Merkmal ist insofern vorteilhaft, als hierdurch die Konstruktionsspanne
für ein LSI-Element erweitert wird. Zum
zweiten kann bei kürzerer Kanallänge der Abfall der
Schwellenwertspannung dann kleiner sein, wenn der Siliciumfilm
dünner ist. Da das Volumen eines Halbleiterfilms
unterhalb der Gate-Elektrode kleiner ist, ist ein geringerer
Einfluß von einer Erweiterung oder Ausdehnung einer
Verarmungsschicht von der Drain-Elektrode gegeben. Diese
kürzere Kanallänge bietet Vorteile bezüglich der Mikrominiaturisierung
der Elemente. Zum dritten wird durch die
Ausbildung des Siliciumfilms mit kleinerer Dicke ein kleiner
abgestufter Bereich in bezug auf die Saphir-Oberfläche
auf der Siliciuminsel gebildet. Infolgedessen tritt
an diesem abgestuften Bereich kein Bruch eines elektrischen
Anschlusses auf.
Weiterhin werden beim herkömmlichen Fertigungsvorgang
n- und p-Kanal-Transistoren unter Verwendung einer einzigen
Maskenfolie geformt, wobei der Abstand zwischen diesen
beiden Elementen durch das Photolack- bzw. -ätzverfahren,
etwa die Maskenausrichteinrichtung, begrenzt wird.
Im vorliegenden Fall werden aber der n- und der p-Kanal-Transistor
getrennt geformt, wobei der Abstand zwischen
diesen beiden Elementen nur durch die Ausrichtgenauigkeit
der Maskenausrichteinrichtung begrenzt ist, so daß dieser
Abstand weiter verkleinert werden kann. Dieses Merkmal ist
für eine hohe Integrationsdichte sehr vorteilhaft.
Diesselben Vorteile lassen sich dann erreichen, wenn der
Siliciumfilm des n-Kanal-Transistors dünner ausgelegt wird
als derjenige des p-Kanal-Transistors. Vorteilhafte Ergebnisse
werden insbesondere im Fall eines n-Kanal-Transistors
erzielt, der zusammen mit einem p-Kanal-Transistor
einen CMOS/SOS-Transistor bildet, wobei die
n- und p-Kanal-Transistoren Gate-Elektroden aus Poly-Silicium
des p⁺-Leitfähigkeitstyps aufweisen. Dies ist
hierbei darauf zurückzuführen, daß beim n-Kanal-Transistor
häufig eine Tiefverarmungs-Arbeitsweise vorgesehen werden
kann.
Fig. 4 ist eine Schnittansicht eines Anreicherungs-/Verarmungs-FET-
Wandlers
mit SOS-Aufbau gemäß einer anderen Ausführungsform
der Erfindung. Die Vorrichtung gemäß Fig. 4 hat ein
(102)-Saphirsubstrat 41, auf welchem ein zusammenhängender,
einen dickeren und einen dünneren Bereich aufweisender
Siliciumfilm 40 aus (100)-Siliciumeinkristall
ausgebildet ist. Wie durch die Pfeile in Fig. 4 angedeutet ist,
bildet der dickere Siliciumfilmbereich einen MOS-Transistor
vom Anreicherungstyp (E-MOS), während der dünnere Bereich
des Siliciumfilms einen MOS-Transistors vom Verarmungstyp
(D-MOS) bildet. Auf dem Kanal des E-MOS-Transistors ist ein
SiO₂-Film 42 ausgebildet. Auf letzterem befindet sich eine
Poly-Silicium-Gate-Elektrode 43. Auf dem Kanal des D-MOS-Transistors
ist ein SiO₂-Film 44 vorgesehen, auf dem eine
Poly-Silicium-Gate-Elektrode 45 geformt ist. Die Vorrichtung
nach Fig. 4 umfaßt weiterhin einen Feld-Oxidfilm 46,
eine Source-Elektrode 47 des E-MOS-Transistors, eine
Elektrode 48, durch welche die Drain-Elektrode des E-MOS-Transistors
mit der Gate-Elektrode des D-MOS-Transistors
verbunden ist, und eine Drain-Elektrode 49 des D-MOS-Transistors.
Fig. 5 ist ein Schaltbild des Wandlers
gemäß Fig. 4. Bei dieser Ausführungsform kann die Steuerung
oder Einstellung des Kanalstroms für den D-MOS-Transistor
dadurch erfolgen, daß die Siliciumfilme dieses Transistors
dünner ausgebildet werden als der andere Siliciumfilm
(vgl. Fig. 4). Hierdurch wird das Fertigungsverfahren vereinfacht
und erleichtert, während gleichzeitig auch die
Verlustleistung herabgesetzt werden kann.
Die Erfindung ist nicht nur, wie bei den beiden beschriebenen
Ausführungsformen, auf eine Luftisolation-Halbleitervorrichtung
anwendbar, sondern auch auf eine Halbleitervorrichtung,
bei der die Isolation nach einem selektiven
Oxidverfahren bewirkt wird, beispielsweise durch Einbettung
eines Isoliermaterials, wie SiO₂, zwischen den Feldeffekttransistoren
auf dem isolierenden Substrat. Weiterhin ist
die Erfindung auch auf einen Feldeffekttransistor anwendbar,
bei dem die Gate-Elektrode durch eine Schottky-Sperrschicht
gebildet wird.
Claims (9)
1. Halbleitervorrichtung, mit
- - einem isolierenden Substrat (21),
- - einem ersten Isolierschicht-Feldeffekttransistor, der auf dem Substrat (21) ausgeführt ist und einen ersten Halbleiterfilm aufweist, der einen Kanal des gleichen Leitungstyps wie Source und Drain des ersten Feldeffekttransistors bildet, und
- - einem zweiten Isolierschicht-Feldeffekttransistor, der auf dem Substrat (21) ausgeführt ist und einen zweiten Halbleiterfilm aufweist, der einen Kanal des entgegengesetzten Leitungstyps wie Source und Drain des zweiten Feldeffekttransistors bildet,
dadurch gekennzeichnet,
- - daß der erste Halbleiterfilm dünner als der zweite Halbleiterfilm ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die Gates (26; 43, 45) der
beiden Feldeffekttransistoren jeweils vom gleichen
Leitungstyp sind.
3. Halbleitervorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die Gates (26; 43, 45)
der beiden Feldeffekttransistoren jeweils vom
n-Leitungstyp sind.
4. Halbleitervorrichtung nach einem der Ansprüche 1
bis 3, dadurch gekennzeichnet, daß der erste Halbleiterfilm
des ersten Feldeffekttransistors eine
Dicke von 0,2 bis 0,8 µm besitzt.
5. Halbleitervorrichtung nach einem der Ansprüche 1
bis 4, dadurch gekennzeichnet, daß das isolierende
Substrat (21) aus Saphir und der Halbleiterfilm
(22) aus Silicium bestehen.
6. Halbleitervorrichtung nach einem der Ansprüche 1
bis 5, dadurch gekennzeichnet, daß der erste Feldeffekttransistor
vom Verarmungstyp ist.
7. Halbleitervorrichtung nach Anspruch 6, dadurch
gekennzeichnet, daß der zweite Feldeffekttransistor
vom Anreicherungstyp ist, und daß Source des ersten
Feldeffekttransistors einheitlich mit Drain des
zweiten Feldeffekttransistors ausgeführt ist.
8. Halbleitervorrichtung nach Anspruch 7, dadurch
gekennzeichnet, daß Drain des zweiten Feldeffekttransistors
mit Gate des ersten Feldeffekttransistors
verbunden ist, um einen Anreicherungs-/Verarmungs-Inverter
zu bilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3696879A JPS55160457A (en) | 1979-03-30 | 1979-03-30 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3011982A1 DE3011982A1 (de) | 1980-10-02 |
DE3011982C2 true DE3011982C2 (de) | 1989-06-01 |
Family
ID=12484529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803011982 Granted DE3011982A1 (de) | 1979-03-30 | 1980-03-27 | Halbleitervorrichtung mit mehreren feldeffekttransistoren |
Country Status (4)
Country | Link |
---|---|
US (1) | US4395726A (de) |
JP (1) | JPS55160457A (de) |
DE (1) | DE3011982A1 (de) |
FR (1) | FR2452788A1 (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433679A (en) * | 1977-08-22 | 1979-03-12 | Agency Of Ind Science & Technol | Semiconductor intergrated circuit on insulation substrate |
JPS56126936A (en) * | 1980-03-12 | 1981-10-05 | Toshiba Corp | Semiconductor device and production thereof |
EP0122371B1 (de) * | 1980-05-20 | 1988-08-24 | Kabushiki Kaisha Toshiba | Halbleitervorrichtung |
JPS5799777A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Metal oxide semiconductor type semiconductor device |
US4883986A (en) * | 1981-05-19 | 1989-11-28 | Tokyo Shibaura Denki Kabushiki Kaisha | High density semiconductor circuit using CMOS transistors |
JPS582068A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | 半導体装置およびその製造方法 |
US5111260A (en) * | 1983-06-17 | 1992-05-05 | Texax Instruments Incorporated | Polysilicon FETs |
US4751554A (en) * | 1985-09-27 | 1988-06-14 | Rca Corporation | Silicon-on-sapphire integrated circuit and method of making the same |
US4758529A (en) * | 1985-10-31 | 1988-07-19 | Rca Corporation | Method of forming an improved gate dielectric for a MOSFET on an insulating substrate |
US4735917A (en) * | 1986-04-28 | 1988-04-05 | General Electric Company | Silicon-on-sapphire integrated circuits |
US4722912A (en) * | 1986-04-28 | 1988-02-02 | Rca Corporation | Method of forming a semiconductor structure |
US4755481A (en) * | 1986-05-15 | 1988-07-05 | General Electric Company | Method of making a silicon-on-insulator transistor |
JP2802618B2 (ja) * | 1987-03-26 | 1998-09-24 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
JP2764395B2 (ja) * | 1987-04-20 | 1998-06-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
JP2604388B2 (ja) * | 1987-09-14 | 1997-04-30 | 株式会社リコー | 半導体装置 |
US4881512A (en) * | 1988-08-31 | 1989-11-21 | General Motors Corporation | Internal combustion engine ignition system |
US5060034A (en) * | 1988-11-01 | 1991-10-22 | Casio Computer Co., Ltd. | Memory device using thin film transistors having an insulation film with si/n composition ratio of 0.85 to 1.1 |
US5283457A (en) * | 1989-10-02 | 1994-02-01 | Texas Instruments Incorporated | Semiconductor on insulator transistor |
KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
JP2666103B2 (ja) * | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
US5300443A (en) * | 1993-06-30 | 1994-04-05 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating complementary enhancement and depletion mode field effect transistors on a single substrate |
US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
RU2130668C1 (ru) * | 1994-09-30 | 1999-05-20 | Акционерное общество закрытого типа "VL" | Полевой транзистор типа металл - диэлектрик-полупроводник |
JP2899960B2 (ja) * | 1996-12-09 | 1999-06-02 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
DE69942442D1 (de) * | 1999-01-11 | 2010-07-15 | Semiconductor Energy Lab | Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat |
JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
GB0717976D0 (en) * | 2007-09-14 | 2007-10-31 | Tavkhelldze Avto | Quantum interference depression effect MOS transistor |
KR101522400B1 (ko) * | 2008-11-10 | 2015-05-21 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리소자 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3745072A (en) * | 1970-04-07 | 1973-07-10 | Rca Corp | Semiconductor device fabrication |
US3958266A (en) * | 1974-04-19 | 1976-05-18 | Rca Corporation | Deep depletion insulated gate field effect transistors |
US4097314A (en) * | 1976-12-30 | 1978-06-27 | Rca Corp. | Method of making a sapphire gate transistor |
-
1979
- 1979-03-30 JP JP3696879A patent/JPS55160457A/ja active Pending
-
1980
- 1980-03-27 US US06/134,678 patent/US4395726A/en not_active Expired - Lifetime
- 1980-03-27 DE DE19803011982 patent/DE3011982A1/de active Granted
- 1980-03-28 FR FR8007090A patent/FR2452788A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2452788A1 (fr) | 1980-10-24 |
US4395726A (en) | 1983-07-26 |
DE3011982A1 (de) | 1980-10-02 |
FR2452788B1 (de) | 1985-03-15 |
JPS55160457A (en) | 1980-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3011982C2 (de) | ||
DE2352762C2 (de) | Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren | |
DE2620155C2 (de) | ||
DE60132994T2 (de) | Verfahren zur herstellung eines leistungs-mosfets | |
DE3937502C2 (de) | Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung | |
DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
DE2700873A1 (de) | Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren | |
DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0033003A2 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE4221039C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE19535629C1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3142448C2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE3127996C2 (de) | ||
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE2911726C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |