DE1912176C2 - Monolithische Speicherzelle - Google Patents

Monolithische Speicherzelle

Info

Publication number
DE1912176C2
DE1912176C2 DE1912176A DE1912176A DE1912176C2 DE 1912176 C2 DE1912176 C2 DE 1912176C2 DE 1912176 A DE1912176 A DE 1912176A DE 1912176 A DE1912176 A DE 1912176A DE 1912176 C2 DE1912176 C2 DE 1912176C2
Authority
DE
Germany
Prior art keywords
resistors
bit line
cell
memory
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1912176A
Other languages
English (en)
Other versions
DE1912176A1 (de
Inventor
Siegfried K. Dipl.-Ing.Dr. 7300 Esslingen Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1912176A priority Critical patent/DE1912176C2/de
Priority to FR7006058A priority patent/FR2059996B1/fr
Priority to GB00254/70A priority patent/GB1299113A/en
Priority to JP45019860A priority patent/JPS5120858B1/ja
Publication of DE1912176A1 publication Critical patent/DE1912176A1/de
Application granted granted Critical
Publication of DE1912176C2 publication Critical patent/DE1912176C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

sehe Schicht durchdringen muß. Eine bestimmte Mindestdicke der epitaktischen Schicht ist aber andererseits mit Rücksicht auf die elektrischen Eigenschaften der Schaltungselemente notwendig. Bei jeder Isolationsdiffusion geht daher viel kostbare Kristallfläche verjoren, weshalb der Entwickler integrierter Halbleiterschaltungen nach Schaltungskonzepten suchen muß bei denen man mit möglichst wenig isolierten Inseln auskommt.
Aufgabe der vorliegenden Erfindung ist es, die Leistung einer Speicherzelle der eingangs genannten Art im adressierten Z-istand über die relativ geringe Ruheleistung anzuheben, ohne zusätzliche Schaltelemente oder Schaltfunklionen aufzuwenden. Daneben soll die Kopplung der Wort- und Bitlcistungen über Elemente erfolgen, welche keine zusätzlichen Isolationsinseln erforderlieh machen.
Diese Aufgabe wird bei einer Speicherzelle der eingangs erwähnten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Im folgenden ist ein Ausführungsbeispiel der Erfindung mit Hilfe der nachstehend aufgeführten Zeichnung näher erläutert.
Es zeigen:
Fig. 1 Die Schaltung einer Speicherzelle nach der Erfindung;
F i g. 2 die Anordnung mehrerer Speicherzellen in einer Speichermatrix;
Fig. 3 den topologischen Entwurf einer monolithischen Speicherzelle nach der Erfindung, deren vertikaler Schnitt in
Fig. 3 A entlang der Linie 3A — 3 A gezeigt ist.
In Fig. 1 ist ein als Speicherzelle wirkendes bipolares Transistor-Flip-Flop mit zwei bezüglich Basis und Kollektor kreuzgekoppelten Transistoren 7Ί, Tl darge- J5 stellt. Die Emitter der beiden Transistoren sind direkt mit der Wortleitung H7 verbunden. Zwei hochohmige Widerstände Λ1, Rl dienen als Lastwiderstände. Je nachdem, ob 7Ί oder Tl Strom führt, wird aufgrund des Spannungsabfalls des Kollektorstromes über den Lastwiderstand RX oder Rl der andere Transistor Tl btw. TX durch das niedrige Basispotential gesperrt.
Der Ruhestrom der Zelle ist nach unten durch die Bedingung ß> I (bei Λ, 2 -> χ) begrenzt, wobei mit β die
/
Stromverstärkung bezeichnet wird. I Exakt gilt: S ■ Rc
50
Zelle stabil sein soll und die einmal gespeicherte Information, d.h. einen der beiden Leitzustände halter- soll.
Zum Auslesen der gespeicherten Information wird das Emitterpotential über die Wortleitung W soweit abgesenkt, daß die beiden im Ruhezustand gesperrten Dioden Dl, Dl leitend werden. Hierzu müssen die Kollektorpotentiale von TX und Tl um mehr als die Dioden-Knickspannung (z. B. 0,7 V bei Silizium-Dioden) unter das Bitleitungspotential abgesenkt werden. Wenn z. B. TX Strom zieht, wird das Kollektorpotential um einen festen Kollektor-Emitter-Spannungsabfall bei gesättigtem Transistor über dem Emitterpotential liegen: VC=VE + Uct.:. Auch das Basispotential dieses Transistors ist bei b5 Sättigung durch das Emitterpotential gegeben: VB = Vt + UBl:. D.h., daß auch das Kollektorpotential des zweiten, nicht strom führenden Transistors Tl über das Emit> , wobei S~ —'— die Steilheit der Transistoren
/i-1 26 mV
7Ί, Tl ist. ] Diese Bedingung ist notwendig, wenn die terpotential, also über die Wortbitung abgesenkt werden kann, wobei die Differenz der beiden Kollektor-Potentiale durch UBE — UCE gegeben ist. Wenn man den Anoden der beiden Dioden DX, Dl über Bitleitungswiderstände RO in den Bitleitungen BO, ßl einen Strom zuführt, wird die Differenz der Ströme, die aus den Bitleitungen ßO, ßl in den Kollektor- bzw. Basisanschluß des stromführenden Transistors Ti eingespeist werden, durch (/c — IB)R0 gegeben sein. Je nachdem, ob die Differenz ίΒ0 — !Βι positiv oder negativ ist, kann so auf den Zustand des Flip-Flop geschlossen werden.
Zum Einschreiben von Information in die Speicherzelle, d.h. zum eventuellen Verändern des Stromflusses in der Zelle, wird wiederum die Zelle über die Wortleitung W durch Anlegen eines negativen Impulses adressiert. Wie beim Auslesen oben beschrieben wurde, werden damit die Kollektorpotentiale der beiden Transistoren um annähernd denselben Betrag abgesenkt. Die Aufgabe besteht jetzt darin, durch geeignete Ansteuerung über das Bitleitungspaar BO, B \ z.B. den Transistor 7Ί zu sperren und Tl in den leitenden Zustand zu bringen. Hierzu wird das Potential der Bitleitung ßO angehoben, dasjenige von ßl jedoch abgesenkt, wodurch erst einmal die Diode Dl gesperrt wird. Über die Bitleitung ßO fließt jetzt ein so hoher Kollektorstrom in den leitenden Transistor, daß er aus der Sättigung in den aktiven Zustand gesteuert wird (Kollektorstrom wird größer als das Produkt aus Stromverstärkung und Basisstrom: lc> ß- IB). wobei sich das Kollektorpotential, welches gleichzeitig das Basispotentiul des gesperrten Transistors Tl ist. so weit erhöht, daß Tl leitend wird. Damit entsteht ein zusätzlicher Spannungsabfall des Kollektorstromes von Tl über den KoI-leklorwiderstand Rl, so daß 7Ί gesperrt wird. Nachdem der Stromfluß in der Zelle verändert ist. können Wort- und Bitleitungspotentiale wieder in den Ruhezustand versetzt werden.
Wenn der Bitleitungsstrom kleiner gehalten werden soll als das Produkt aus Stromverstärkung und Ruhestrom /? ·/-,,Ik- kann die Stromversorgungsleitung Vi während des Adressierens .lufgetrennt werden, so daß der Ruhestrom durch die Kollektorwiderständc RX. Rl verschwindet. Eine andere Möglichkeit besteht darin, diesen Ruhestrom nur durch geeignete schaltungstechnische Mittel herabzusetzen. Da das Adressieren nur relativ kurze Zeit beansprucht, geht die Information in den Zellen, welche mit derselben Stromversorgungsleitung I 1 verbunden sind, und keinen Strom über die Bitleitungen und die Schaltdioden erhalten, trotz Unterschreiten des minimalen Ruhestromes nicht verloren, da über eine gewisse Zeit die endlichen Kapazitäten der PN-Grenzschichten in den Transistoren die Information in Form von Ladungen speichern können.
Wie schon eingangs erwähnt, soll der Lesc-/Schreibstrom relativ groß sein im Gegensatz zum Ruhestrom einer Zelle. Der außerordentliche Vorteil der vorliegenden Speicherzelle ist die völlige Entkopplung des Lese-/ Schreibvorganges vom Ruhezustand der Zelle: Im Ruhezustand fließt nur ein sehr kleiner Strom aufgrund der hochohmigen Kollektorwiderstände RX, Rl. Beim Adressieren und Leitendwerden der Schaltdioden wird ein weiterer Strompfad zur Zelle zugeschaltet, welcher mit dem niederohmigen Bitleitungswiderstand RO (s. Fig. 2) über eine der Bitleitungen einen hohen Lese-' Schreibstrom in die Zelle einspeist. Der hohe Bitleilungj.-.trom ist erforderlich, um in kurzer Zeit ein Abfühlergebnis im Differentialverstärker zu erhalten. Auf sehr einfache Weise wird so die Leistung während des Lesebzw. Schreibvorganges heraufgesetzt.
Es soll daraufhingewiesen werden, daß im adressierten Zustand der Spannungsabfall über den niederohmigen Bitleitungswiderstand RO die Stabilität der Zelle gewährleistet. Daraus ergibt sich für dessen Bemessung eine unlere Grenze: Das Produkt aus Bitleitungsstrom und Widerstand RO muß größer sein als die Mindestspannung, 7. B. 200 mV: /„„ · R0> 200 mV.
Wenn nicht, wie oben beschrieben, ein wortweiser Betrieb gewünscht wird, wobei gleichzeitig alle Zellen, denen eine Wortleilung Wgemeinsam ist. ein- bzw. ausgelesen werden, bietet es sich für den bitweisen Betrieb an, die Potentialabsenkung an der Wortleitung W auf Wortleitung W und Bitleitungspotential Vl aufzuteilen, so daß bei geringerer Absenkung des Emitterpotentials nur die Schaltdioden leitend werden, deren Anoden durch einen !5 positiven impuls über VI »vorgespannt« sind. A.uf diese Weise läßt sich eine echte XK-Selektion erhalten.
Fig. 2 zeigt die Anordnung von MxN gleichartigen Speicherzellen in einer Speichermatrix, welche in N »Worten« ä M »Bits« matrixförmig miteinander verbunden sind. N Wortleitungen Wl bis WN und M Bitleitungspaare mit den Spannungs- bzw. Stromquellen VU bis VIM dienen zur Adressierung des Speichers. Die niederohmigen Bitleitungswiderstände RO, deren Spannungsabfall von den Differentialverstärkern Dl bis DM abgefühlt werden können, bilden die nach der Erfindung wesentlichen niederohmigen Kollektorwiderstände während des Schreib- Lesevorganges. Ein gemeinsamer Vorwiderstand zwischen Spannungsquelle VI und den beiden Bitleitungswiderständen RO kann zu einer Stromeinprägung Verwendung finden.
Der Ruhestrom wird durch den Vorwiderstand /?3 in der Spannungsversorgungsleitung Vl für ein ganzes «Wort« eingeprägt, d.h. für alle Zellen einer Wortleitung H . Wie schon oben erwähnt, können Schalter zwischen den Anschlußklemmen VX und den Vorwiderständen Ri \orgesehen sein, welche während des Schreibvorganges dafür sorgen, daß nur ein relativ geringer Schreibstrom notwendig wird. Es kann auch ein gemeinsamer Schalter Verwendung finden. Danebenkann auch statt des kurzzeitigen völligen Abschaltens durch geeignete schaltungstechnische Mittel eine Herabsetzung des Ruhestroms über die Spannungsversorgungsleitung VX erfolgen.
Fig. .- zeigt ein mögliches Ausführungsbeispiel eines topologischen Entwurfes (Layout) für eine Speicherzelle nach der Erfindung, aus dem insbesondere der Vorteil der Platzersparnis hervorgeht.
L'ber einem P -Substrat ist die .V-Epitaxieschicht durch P'-Trenndiffusionen in einzelne Isolationswannen unterteilt, welche jeweils eine Hälfte einer Speicherzelle gemäß der Schaltung in Fi-;. ! aufnehmer!. Die linke Hälfte beherbergt den Transistor TI, dessen Basisgebiet verlängert ist. um den Widerstand R I zu bilden. Der Flächenwideisland der /'-Basisdiffusion ist wesentlich erhöht durch eine bedeckende N ' -Diffusion, welche die effektive Schichtdicke auf die sehr geringe Basisdicke eines Transistors begrenzt. Auf diese Weise entsteht zwischen dem Basisanschluß B und dem Anschluß der Il Leitung ein hochohmiger Widerstand, der aufgrund der Kreuzkopplung zum Kollektor des anderen Transistors TX in der zweiten Wanne als dessen Kollektorlastwiderstand wirkt. Die N+-DiITuSiOn zur Herstellung des oben beschriebenen Pinch-Widerstandes (vergrabener oder doppelt diffundierter Widerstand) dient gleichzeitig zur Kontaktierung der /V-Epitaxieschichl, d.h. des Kollektors des Transistors TI. In dieser Epitaxieschicht ist mit einer P-Diffusion die Schaltdiode Dl eindiffundiert, welche zur Kopplung mit der Bitleilung BO dient. Die parallel geführten Wort- und Versorgungsleitungs-Metallisierungen W, VX werden in einer anderen Melallisierungsebene als die Bitleitungen geführt, um Leitungskreuzungen zu ermöglichen. Bei nur einer Metallisierungsebene müssen nicderohmige Unterführungen durch den Kristall vorgesehen werden.
Zur Verringerung der Kollektorserienwiderstände sind yV + -SubkoIlektordiffusionen möglich, welche im Schnitt durch den Monolithen gemäß Fig. 3A zu sehen sind. Hierin ist auch die isolierende, passivierende SiO,-Schicht auf dem Halbleiterkristall und zwischen den Metallisierungsebenen sichtbar.
Wesentlich bei dem gezeigten Layout einer Speicherzelle nach der Erfindung sind die in die Kollektorwanncn integrierten Schaltdioden, welche durch diese Anordnung keine zusätzliche, platzraubende eigene Diffusionswanne benötigen. Die hier gezeigten Pinch-Widerstände können z. B. auch durch /W/"-Transistoren oder durch andere Widerstandselemente in derselben oder einer zusätzlichen Isolationsinsel ersetzt werden.
Die wesentlichen Vorteile einer Speicherzelle nach der vorliegenden Erfindung sind
a) leichte Ausführbarkeit in monolithischer Technik mit geringem Platzbedarf aufgrund einfachster Kopplung zwischen Zelle und Wortleitung (galvanisch) und Bitleitungspaar (Dioden, welche in Kollektorwannen eindiffundiert werden können);
b) einfachste Erhöhung der Leistung einer adressierten Zelle gegenüber Ruhezustand durch Einspeisen eines Lese-/Schreibstromes in die Zelle, der nicht die den Ruhestrom bestimmende hochohmigen Lastwiderstände durchfließt. Für ein Bitleitungspaar ist nur einmal ein Paar von Bitleitungswiderständen RO notwendig, welche jeweils die adressierte Zelle er-
Hierzu 2 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Monolithische Speicherzelle mit einem hochohmige Kollektorwiderstände aufweisenden direkt kreuzgekoppelten Transistor-Flip-Flop, das am Kreuzungspunkt einer Wortleitung und eines mit einem Schreib-/Leseverstärker verbundenen Bitleitungspaares angeordnet ist, wobei die Bitleitungen über zwei Schaltdioden mit den Kollektoren der beiden Flip-Flop-Transistoren und die Wortleitung mit den Emittern dieser Transistoren verbunden ist, d adurch gekennzeichnet, daß in jeder Bitleitung (ßO, 51) ein niederohmiger, für die angeschlossenen Zellen gemeinsamer Bitleitungswiderstand (RO) angeordnet ist und daß zum Adressieren der Zelle von den Kollektorwiderständen (Rl, R 2) auf die Bitleitungswiderstände (RO) als Lastwiderstände umgeschaltet wird, indem durch entsprechende Polung der Schaltdioden (Di, DT) und Absenken des Potentials der Wortleitung (IV) die Schalldioden (Z>1,Z>2) in den leitenden Zustand gebracht werden.
2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Dioden in die Kollektorwannen der mit ihnen verbundenen Transistoren eindiffundiert sind.
3. Speicherzelle nach Anspruch 1 und 2. dadurch gekennzeichnet, daß die hochohmigen Lastwiderstände (Rl, Λ2) durch Pinch-Widerstände als Verlängerungen der Basisdiffusionen gebildet werden.
4. Speicherzellen nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die hochohmigen Lastwiderstände (R I, R2) durch laterale komplementäre Transistoren gebildet werden, deren Kollektoren mit den Basisdiffusionen der Flip-Flop-Transistoren (7Ί, Tl) zusammenfallen.
5. Monolithischer Matrixspeicher aus Speicherzellen nach Anspruch 1 bis Anspruch 4, dadurch gekennzeichnet, daß das Paar von niederohmigen Bitleitungswidersländen (RO) allen Speicherzellen gemeinsam ist, welche mit demselben Bitleitungspaar (SO, ßl) verbunden sind.
6. Matrixspeicher nach Anspruch 5, dadurch gekennzeichnet, daß zur Stromeinprägung zwischen Bitleitungs-Spannungsquellen (VlI bis VlM) und den Bitleitungs-Widerständen (RO) gemeinsame Vorwiderstände vorgesehen sind.
7. Matrixspeicher nach Anspruch 5 und 6, dadurch gekennzeichnet, daß zur Stromeinprägung Vorwiderstände R3 in den Spannungsversorgungsleitungen Vl vorgesehen sind.
8. Verfahren zum Betrieb eines Matrixspeichers nach Anspruch 5 bis Anspruch 7, dadurch gekennzeichnet, daß beim Einschreiben von Information der Ruhestrom der adressierten Zelle erniedrigt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Ruhestrom kurzzeitig ganz abgeschaltet wird.
10. Verfahren nach Anspruch 8 und 9, dadurch gekennzeichnet, daß zum Bei rieb eines bitorganisierten Matrixspeichers (A'K-Selektion) zum Adressieren einer Zelle gleichzeitig das Wortpotential abgesenkt und das Potential des entsprechenden Bitleitungspaares angehoben wird.
Die Erfindung betrifft eine monolithische Speicherzelle mit einem hochohmige Kollektorwiderstände aufweisenden direkt kreuzgekoppelten Transistor-Flip-Flop, das am Kreuzungspunkt einer Worlleitung und eines mit einem Schreib-ZLeseverstärker verbundenen Bitleitungspaares angeordnet ist, wobei die Bitleitungen über zwei Schaltdioden mit den Kollektoren der beiden Flip-Fiop-Transistoren und die Wortleitung mit den Eminem dieser Transistoren verbunden ist.
Eine solche Speicherzelle kann mit einer Vielzahl anderer gleich ausgebildeter Speicherzellen als Speicher in Rechenmaschinen dienen. Eine Zelle kann sich in genau zwei verschiedenen Zuständen befinden, die von außen angesteuert (Schreibvorgang) und zerstörungsfrei abgefragt werden können (Lesevorgang).
Die Silicium-Planartechnik zur Herstellung monolithischer Schaltungen ist bereits so ausgereift, daß man von einer Standard-Prozeßiolge sprechen kann. Durch große Sorgfalt bei der Maskenherstellung, durch Verbesserung der Photolithographie und durch die Beachtung strenger Vorschriften für die Reinheit der Materialien und die Staubfreiheit der Fabrikationsräume konnten Ausbeuten erzielt werden, die die wirtschaftliche Fertigung von mehreren 1000 Bauelementen auf einem einzigen HaIbleiterplättchen von ca. 10 mm2 Fläche möglich erscheinen lassen.
Eine der Hauptschwierigkeiten entsteht bei einer derartigen Packungsdichte durch die nur begrenzte Wärmeabfuhr über das Halbleitersubstrat. Will man nicht zu einei (relativ teuren) Flüssigkeitskühlung übergehen, muß man darauf achten, daß die gesamte Leistung des Speichers klein gehalten wird. Andererseits wird zum Lesen und Schreiben (Adressieren) einer Zelle ein möglichst hoher Strom gefordert, um die Schreib- und Lesezeiten zu verkürzen. Diese beiden Forderungen lassen sich dadurch erfüllen, daß man für die Zellen keine konstante Leistung vorsieht, sondern die Leistung einer adressierten Zelle wesentlich über ihre Ruheleistung hinaufsetzt. Ein Umschalten der Leistung einer Zelle ist jedoch im allgemeinen mit großem schaltungstechnischen Aufwand verbunden.
Speicherzellen der eingangs genannten Art sind aus der US-PS 3421026 und aus der Veröffentlichung »IBM Technical Disclosure Bulletin«, Vol. 10, Nr.
11, April 1968, Seiten 1751 und 1752 bekannt.
In beiden Fällen sind jedoch keine Vorkehrungen getroffen, die Speicherzellen nur während einer Schreiboder Leseoperation mit einer über der Ruheleistung liegenden Leistung zu betreiben.
Da bei der monolithischen Technik der Preis im wesentlichen proportional zur Fläche der Schaltung ist, muß angestrebt werden, den Entwurf der Schaltung so zu bemessen, daß man an die durch die Technologie gegebenen Toleranzen herankommt.
Besonders platzraubend sind die Trenndiffusionen, welche einzelne Isolationswannen durch gesperrte PN-Übergänge voneinander isolieren, da aufgrund der Querdiffusion relativ breite »Gräben« entstehen. Hierunter versteht man die seitliche Ausdehnung der diffundierten Halbleiterzonen unter den Rändern der Oxydfenster, die dadurch zustande kommt, daß die Diffusionsfronten sich nicht nur in Richtung auf das Substrat sondern auch seitlich ausbreiten. In der Praxis rechnet man damit, daß die Diffusionsfronten sich seitlich genauso weit ausbreiten, wie in senkrechter Richtung. Der Abstand benachbarter Elemente muß dann entsprechend groß sein. Besonders einschneidend ist der Einfluß der Querdiffusion bei der Isolationsdiffusion, weil diese die ganze epitakti-
DE1912176A 1969-03-11 1969-03-11 Monolithische Speicherzelle Expired DE1912176C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1912176A DE1912176C2 (de) 1969-03-11 1969-03-11 Monolithische Speicherzelle
FR7006058A FR2059996B1 (de) 1969-03-11 1970-02-19
GB00254/70A GB1299113A (en) 1969-03-11 1970-03-04 Improvements in and relating to monolithic data storage matrices
JP45019860A JPS5120858B1 (de) 1969-03-11 1970-03-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1912176A DE1912176C2 (de) 1969-03-11 1969-03-11 Monolithische Speicherzelle

Publications (2)

Publication Number Publication Date
DE1912176A1 DE1912176A1 (de) 1970-09-17
DE1912176C2 true DE1912176C2 (de) 1983-10-27

Family

ID=5727705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1912176A Expired DE1912176C2 (de) 1969-03-11 1969-03-11 Monolithische Speicherzelle

Country Status (4)

Country Link
JP (1) JPS5120858B1 (de)
DE (1) DE1912176C2 (de)
FR (1) FR2059996B1 (de)
GB (1) GB1299113A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131604B (en) * 1982-12-03 1986-01-29 Itt Ind Ltd Semiconductor memories
KR940002772B1 (ko) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421026A (en) * 1964-06-29 1969-01-07 Gen Electric Memory flip-flop
US3354440A (en) * 1965-04-19 1967-11-21 Ibm Nondestructive memory array
US3493788A (en) * 1967-01-16 1970-02-03 Ibm Memory cell having a resistance network to prevent saturation
FR1564148A (de) * 1967-05-25 1969-04-18

Also Published As

Publication number Publication date
JPS5120858B1 (de) 1976-06-28
GB1299113A (en) 1972-12-06
FR2059996B1 (de) 1976-02-06
FR2059996A1 (de) 1971-06-11
DE1912176A1 (de) 1970-09-17

Similar Documents

Publication Publication Date Title
DE69914746T2 (de) Halbleiter-schaltsstromvorrichtung mit betriebsverstärker und verfahren zur herstellung
DE2621136C2 (de) Vorprogrammierter Halbleiterspeicher
DE1817510B2 (de) Monolithischer halbleiterspeicher mit speicherzellen aus transistoren
DE2307739A1 (de) Monolithisch integrierte speicherzelle
DE2632036A1 (de) Integrierte speicherschaltung mit feldeffekttransistoren
DE4326822C2 (de) Halbleiterspeichervorrichtung und Speicherzellenstruktur
DE2460150C2 (de) Monolitisch integrierbare Speicheranordnung
DE1942559B2 (de) Speichereinrichtung fur Binann formation
DE2156805B2 (de) Monolithischer speicher mit speicherzellen aus zwei halbleiterbauelementen
DE2655999C2 (de) Speicheranordnung
DE2950906A1 (de) Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicher
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2033260C3 (de) Kapazitiver Speicher mit Feldeffekttransistoren
DE1764241C3 (de) Monolithisch integrierte Halbleiterschaltung
DE1912176C2 (de) Monolithische Speicherzelle
DE2055232C3 (de) Integrierte Halbleiterschaltung zur Speicherung einer Binärzahl
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
DE2137976B2 (de) Monolithischer speicher und verfahren zur herstellung
DE2101688A1 (de) Halbleiterspeicherzelle
DE1934956A1 (de) Monolithische Speicherzelle
DE2432099C3 (de)
DE1817498C3 (de) Monolithisch integrierte Speicherzelle

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee