DE2101688A1

DE2101688A1 - Halbleiterspeicherzelle

Info

Publication number: DE2101688A1
Application number: DE19712101688
Authority: DE
Inventors: Thomas Laszlo Mountainview Cahf Palfi (V St A )
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1970-02-27
Filing date: 1971-01-15
Publication date: 1971-09-09
Also published as: US3610967A; FR2081055A1; FR2081055B1

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

Böblingen, 23. November 1970 bm-fr

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtl. Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: Docket FI 969 014

Halbleiterspeicherzelle

Die Erfindung betrifft eine Halbleiterspeicherzelle mit zwei kreuzgekoppelten Feldeffekttransistoren, die über weitere Feldeffekttransistoren und/oder Dioden gespeist werden und die über Koppelelemente mit Ein-/Ausgabeleitungen verbunden sind.

Schätzungen über die Kosten von Speicherzellen zeigen, daß die Fertigung mit bipolaren Transistoren etwa um 1/5 höhere Kosten bedingt als die Fertigung mit Feldeffekttransistoren. Die Herstellung von bipolaren Anordnungen erfordert mindestens fünf Diffusionsvorgänge, diejenige von Feldeffekt-Anordnungen dagegen nur eine. Die Herstellungskosten eines Halbleiterspeichers werden jedoch im wesentlichen durch die Bitdichte bestimmt. Speicherzellen mit Feldeffekttransistoren besitzen im allgemeinen eine höhere Bitdichte als solche mit bipolaren Transistoren. Neuere Fortschritte in der bipolaren Technologie haben jedoch Bitdichten ergeben, die nahe an die von Feldeffekttransistoren herankommen. Die bipolaren Speicherzellen besitzen außerdem verschiedene Vorteile gegenüber Zellen mit Feldeffekttransistoren, z.B. niedrigere Leistung und höhere Ausbeute. Eine derartige bi-

-2 2 polare Zelle hat eine Größe von etwa 10 mm . Eine herkömmliche

109837/1438

Zelle mit sechs Feldeffekttransistoren weist eine Größe von etwa 0,65 * io"² mm² auf. Kleinere Zellen mit Feldeffekttransistoren wurden bereits entwickelt; ihre zufriedenstellende Arbeitsweise ist jedoch von mehreren kritischen Parametern abhängig.

Aus Kostengründen ist es bei Speicherzellen mit Feldeffekttransistoren vorteilhaft, die Bitdichte zu erhöhen, auch wenn dies mit zusätzlichen Diffusionsvorgängen erreicht wird. Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Speicherzelle mit Feldeffekttransistoren anzugeben, die einen geringeren Flächenbedarf besitzt als die bekannten Zellen. Diese Aufgabe wird bei der anfangs genannten Halbleiterspeicherzelle erfindungsgemäß dadurch vermieden, daß als Koppelelemente Dioden vorgesehen sind. Die Speicherzelle ist dabei vorzugsweise durch einen integrierten Schaltkreis dargestellt, der

a. ein Substrat mit einer ersten Leitfähigkeit,

b. einen ersten, zweiten und dritten jeweils voneinander getrennten Bereich mit entgegengesetzter, zweiter Leitfähigkeit innerhalb des Substrats,

c. einen vierten und fünften Bereich mit der ersten Leitfähigkeit innerhalb des ersten und des dritten Bereiches,

d. eine erste oberhalb des Substratgebietes zwischen dem ersten und zweiten Bereich angeordnete und von diesem isolierte Steuerelektrode,

e. eine zweite oberhalb des Substratgebietes zwischen dem zweiten und dem dritten Bereich angeordnete und von diesem isolierte Steuerelektrode und

f. eine Verbindung zwischen der ersten Steuerelektrode und dem dritten Bereich sowie eine Verbindung zwischen der zweiten Steuerelektrode und dem ersten Bereich enthält, derart, daß zwischen dem vierten und dem ersten sowie zwischen dem fünften und dem dritten Bereich je ein PN-tibergang besteht, und daß der erste Bereich, die erste Steuerelektrode und der zweite Bereich die Quelle, die Steuerelektrode und die Senke eines ersten Feldeffekttransistors sowie der zweite Bereich,

Docket FI 969 014 1 0 9 8 3 7 / U 3 8

die zweite Steuerelektrode und der dritte Bereich die Quelle, die Steuerelektrode und die Senke eines zweiten Feldeffekttransistors bilden. Weiterhin ist vorteilhaft eine Vorspannungsquelle vorgesehen, die über Lastimpedanzen mit dem ersten und dem dritten Bereich verbunden ist.

Bei der vorliegenden Speicherzelle wird die Bildung von Dioden durch eine Dotierung innerhalb der Quellen- oder Senkenbereiche wenigstens eines der Feldeffekttransistoren einer herkömmlichen Zelle mit sechs Transistoren vorgenommen. Die Dioden ersetzen dabei die Transistoren in der Verbindung zu den Ein-/Ausgabeleitungen, so daß diese·, Transistoren fortgelassen werden können und der Flächenbedarf der Zelle somit verringert wird. Die beiden Dioden können beispielsweise durch eine Dotierung in den Quellenbereichen der beiden Speichertransistoren gebildet werden, wobei jede der Dioden mit der Steuerelektrode des anderen Speichertransistors und mit einer Ein-/Ausgabeleitung verbunden ist. Die Speicherzelle besitzt somit nur noch vier Feldeffekt-

-2 2 transistoren und einen Flächenbedarf von etwa 0,3 . 10 mm .

Die Speicherzelle kann weiter abgeändert werden, indem zusätzliche Dioden in den Quellenbereichen der Speichertransistoren geschaffen werden. Durch entsprechende Dotierung dieser Bereiche kann in jedem von ihnen je eine Doppeldiode erzeugt werden, die der Zelle ein exponentielles Lastverhalten geben und die die Anzahl der für eine Speicherzelle erforderlichen Feldeffekttransistoren auf 2 herabsetzen. Auch hier liegt der Flächen-

—2 2
bedarf bei etwa 0,3 · 10 mm .

Die Erfindung wird im folgenden anhand der in den Figuren dargestellten Ausführungsbeispiele näher erläutert.

Es zeigen:

Fig. 1 ein Schaltbild einer ersten Ausfuhrungsform

einer Speicherzelle gemäß der Erfindung,

Docket FI 969 014 1 09837/U38

Fig. 2 eine Draufsicht eines Halbleiterplättchens,

das die Speicherzelle nach Fig. 1 enthält,

Fign. 3 u. 4 Querschnitte durch das Halbleiterplättchen

nach Fig. 2 entlang der Linien 3-3 und 4-4,

Fig. 5 einen Querschnitt durch das Halbleiterplättchen in Fig. 2 entlang der Linie 5-5,

Fig. 6 ein Schaltbild einer zweiten Ausführungsform

einer Speicherzelle gemäß der Erfindung,

Fig. 7 eine Draufsicht eines Halbleiterplättchens,

das die Speicherzelle nach Fig. 6 enthält,

Fign. 8 u. 9 Querschnitte durch das Halbleiterplättchen

nach Fig. 7 entlang der Linien 8-8 und 9-9,

Fig. 10 ein Schaltbild einer dritten Ausführungsform

einer Speicherzelle nach der Erfindung,

Fig. 11 eine Draufsicht eines Halbleiterplättchens,

das die Speicherzelle nach Fig. 10 enthält,

Fign. 12 u. 13 Querschnitte durch das Halbleiterplättchen

nach Fig. 11 entlang der Linien 12-12 und 13-13,

Fig. 14 eine Darstellung der Lastcharakteristik der

Speicherzelle nach Fig. 6 und

Fig. 15 eine Darstellung der Lastcharakteristik der

Speicherzelle in Fig. 10.

Docket FI 969 014 1 0 9 8 3 7 / H 3 8

Der Schaltkreis in Fig. 1 stellt eine bistabile Speicherzelle dar mit vier Isolierschicht-Feldeffekttransistoren 10, 11, 12 und 13 sowie zwei Dioden 14 und 15. Die Dioden 14 und 15 liegen zwischen den entsprechenden Ein-/Ausgabeleitungen oder Bitleitungen BLl und BL2 und dem bistabilen Kreis und ersetzen zwei Feldeffekttransistoren in der bekannten Speicherzelle mit sechs Feldeffekttransistoren. Die Kathoden der Dioden 14 und 15 sind mit den Steuerelektroden 13a und 12a der Transistoren 13 und verbunden, so daß über die Dioden die Stromleitung durch die Transistoren 12 und 13 gesteuert wird, die als bistabile Elemente in dem Schaltkreis wirken. Die Steuerelektroden 10a und 11a der Transistoren 10 und 11 sind zusammengeschlossen und liegen an der positiven Spannung einer Vorspannungsquelle (+V), so daß die Transistoren 10 und 11 als Lastelemente dienen. Die Senken der Feldeffekttransistoren 12 und 13 sind ebenfalls zusammengeschlossen und mit einer Wortleitung WL verbunden.

Im Normalzustand ist die Spannung auf der Wortleitung WL so eingestellt, daß der gewünschte Haltestrom fließen kann. Die Spannungsabfälle über die Lastelemente bewirken dabei, daß die Spannungen auf der Kathodenseite der Dioden 14 und 15 auf einem Wert unterhalb der positiven Vorspannung (+V) gehalten werden. Wenn die Wortleitung WL durch Absenken des Spannungspegels angesteuert wird, ergibt sich ein größerer Spannungsabfall am Lastelement auf der Seite des leitenden bistabilen Feldeffekttransistors und die entsprechende Diode zwischen der Bitleitung BL und dem leitenden bistabilen Feldeffekttransistor wird ebenfalls leitend. Der Speicherzustand wird durch die Lastelemente in den Bitleitungen aufrechterhalten. Der Zustand der Speicherzelle kann aus der Spannungsdifferenz zwischen den Bitleitungen BLl und BL2 ermittelt werden.

Die Schreiboperation wird in bekannter Weise vorgenommen. Dabei können bei der gezeigten Speicherzelle Schwierigkeiten auftreten, da die Dioden eine negative Ansteuerung nicht zulassen

Docket Fi 969 014 10983 7/ 1438

und ein Schreiben mit positiver Ansteuerung einen hohen Verbrauch bedingt, wenn nicht eine Ansteuerung im Gegentakt und/ oder ein umschalten der Ansteuerleitungen erfolgt.

Der Aufbau der Speicherzelle nach Fig. 1 ist aus den Fign. 2 bis 5 ersichtlich. Fig. 2 zeigt eine Draufsicht eines HaIbleiterplättchens mit den verschiedenen diffundierten Bereichen und den Kontakten. Wie in den Fign. 3 und 4 dargestellt ist, enthält das Halbleiterplättchen ein Substrat 20 aus Halbleitermaterial, z.B. Silizium, das mit einer Isolierschicht 21, vorzugsweise aus Siliziumdioxyd, bedeckt ist. Die Isolierschicht 21 kann beispielsweise thermisch auf die planare Oberfläche 22 des Substrats 20 aufgewachsen sein. Das Substrat 20 kann entweder N- oder P-dotiert sein. Im vorliegenden Beispiel besteht es aus P-dotiertem Material, das durch Diffusion von Bor oder Indium erzeugt wurde.

Wie aus dem in Fig. 3 gezeigten Schnitt hervorgeht, sind Bereiche mit entgegengesetzter Leitfähigkeit, d.h. N-dotierte Bereiche 23 und 24, im Substrat 20 durch Diffusion von N-Dotierungsstoffen, wie z.B. Antimon, Arsen oder Phosphor, in bekannter Weise gebildet. Die Bereiche 23 und 24 erstrecken sich von getrennten Stellen der Oberfläche 22 aus in das Substrat Im N-dotierten Bereich 24 befindet sich ein weiterer P-dotierter Bereich 25, der ebenfalls bis zur Oberfläche 22 reicht. Zugeordnete Kontakte 26, 27 und 28 sind an der Oberfläche der Bereiche 23, 24 und 25 angebracht. Die Isolierschicht 21 enthält dazu entsprechende öffnungen. Eine Steuerelektrode 29 ist über der Isolierschicht 21 gebildet. Sie befindet sich oberhalb eines Gebietes 20a des Substrates 20, das zwischen den Bereichen 23 und 24 liegt.

In dem Schnitt nach Fig. 4 sind weitere groBe N-dotierte Bereiche 33 und 34 sichtbar. Sie erstrecken sich ebenfalls bis zur Oberfläche 22 des Substrats 20. Der N-dotierte Bereich 34

Docket Fi 969 014 1 0 9 8 3 7 / U 3 8

enthält einen P-dotierten Bereich 35. Kontakte 36, 37 und 38 sind durch Öffnungen in der Isolierschicht 21 mit diesen Bereichen verbunden. Eine weitere Steuerelektrode 39 befindet sich auf der Isolierschicht 21 oberhalb eines Gebietes 20b des Substrats 20, das sich zwischen den Bereichen 33 und 34 befindet.

über der Isolierschicht 21 sind ferner Leiterbahnen 40, 41 und 42 verlegt, die mit den Kontakten der einzelnen Halbleiterbereiche und mit der Vorspannungsquelle sowie den Bitleitungen BLl und BL2 verbunden sind.

Durch die gezeigten Verbindungen der einzelnen Kontakte entstehen Feldeffekttransistoren, die als Lastelemente dienen. Der Kontakt 26 ist an der Leiterbahn 40 befestigt. Man erhält so einen Feldeffekttransistor, dessen Quelle durch den Bereich 23 und dessen Senke durch den Bereich 24 gebildet wird. Das Kanalgebiet dieses Transistors ist durch das Gebiet 20a gegeben. Oberhalb dieses Gebietes befindet sich die isolierte Steuerelektrode 29. Dieser Transistor entspricht dem Feldeffekttransistor 11 in Fig. 1. Entsprechend erhält man durch die Verbindung der Leiterbahn 40 mit dem Kontakt 36 den Feldeffekttransistor 10, wobei als Quelle der Bereich 33, als Senke der Bereich 34 und als Kanalgebiet das Gebiet 20b dienen. Die Steuerelektrode 39 ent- λ spricht dabei der Steuerelektrode 10a in Fig. 1. Die leitenden Bereiche 29a und 39a verbinden die Steuerelektroden 29 und 39 mit der positiven Vorspannung +Vc.

Der PN-Übergang zwischen den Bereichen 24 und 25 bildet die Diode 15 und entsprechend der PN-Übergang zwischen den Bereichen 34 und 35 die Diode 14. Die die Bitleitung BL2 darstellende Leiterbahn 42 ist daher mit dem Kontakt 28 verbunden; ebenso ist der Kontakt 37 an der die Bitleitung BLl darstellenden Leiterbahn 41 befestigt.

Docket FI 969 014 109837/14 38

Der Querschnitt in Fig. 5 zeigt den bistabilen Kreis mit den Transistoren 12 und 13. Zwischen den Bereichen 24 und 34 befindet sich ein weiterer von diesen getrennter N-dotierter Bereich 44. Auf der Isolierschicht 21 sind oberhalb der Substratgebiete 20c und 2Od, die zwischen den Bereichen 24 und 44 sowie 44 und 34 liegen, Steuerelektroden 49 und 59 angeordnet. Dabei bilden der Bereich 24 als Quelle, der Bereiche 44 als Senke, das Gebiet 20c als Kanalgebiet und die Steuerelektrode 49 den Transistor 13. Der Transistor 12 umfaßt den Bereich 34 als Quelle, den Bereich 44 als Senke, das Gebiet 2Od als Kanalgebiet und die Steuerelektrode 59. Der beiden Transistoren gemeinsame Bereich 44 .kann gleichzeitig als Wortleitung WL verwendet werden.

Wenn nun, wie aus Fig. 2 ersichtlich ist, die Steuerelektrode 59 und der Kontakt 27 sowie die Steuerelektrode 49 und der Kontakt 37 verbunden sind, dann erhält man den in Fig. 1 gezeigten Schaltkreis. Die Diode 15, die durch den übergang zwischen den Bereichen 24 und 25 gebildet wird, ist damit über den Kontakt 27 an die Steuerelektrode des Feldeffekttransistors 12 angeschlossen. Sie steht außerdem mit der Senke des Transistors 11 und der Quelle des Transistors 13 in Verbindung. Die Diode 14, die sich durch den übergang zwischen den Bereichen 34 und 35 ergibt, ist entsprechend über den Kontakt 37 an die Steuerelektrode des Feldeffekttransistors 13 geschaltet und ist weiterhin mit der Senke des Transistors 10 sowie der Quelle des Transistors 12 verbunden.

Eine Betrachtung der beschriebenen Anordnung zeigt, daß durch einen einzigen zusätzlichen Diffusionsschritt, der für die Bildung der Bereiche 25 und 35 benötigt wird, die Anzahl der Feldeffekttransistoren der Speicherzelle um 2 reduziert und somit der Flächenbedarf der Speicherzelle erheblich verringert wird. Die Abmessungen des Halbleiterplättchens in Fig. 2 be-

—2 —2

tragen etwa 6,5 * 10 mm · 4,5 · 10 mm, d.h. die Fläche be-

Docket Fi 969 014 10 9 8 3 7/1438

-2 2
trägt etwa 0,3 · 10 mm. Die konventionellen Speicherzellen mit sechs Feldeffekttransistoren besitzen eine Fläche von etwa 0,65 · 10~² mm².

Ein gegenüber dem in Fig. 1 gezeigten abgeänderter Schaltkreis ist in Fig. 6 dargestellt. Die Lasttransistoren sind hier mit einer exponentiell wirkenden Last kombiniert. Diese ist durch die mit den Feldeffekttransistoren 110 und 111 in Reihe geschalteten Dioden 160 und 161 gegeben. Man erhält so eine angenähert exponentielle Lastcharakteristik.

Diese Speicherzelle arbeitet gegenüber Zellen mit nur aus Feldeffekttransistoren bestehenden oder rein exponentiell wirkenden Lasten vorteilhaft, da sie den Vorzug einer bei exponentiellem Verhalten niedrigen Leistung beim Ansteuern und einer im nicht angesteuerten Zustand niedrigen Leistung mit Feldeffekttransistoren als Last vereint und so eine Verringerung der Zellengröße erlaubt. Die Zelle erhält ihren bistabilen Charakter über den gesamten Strombereich aufrecht, der auf der unteren Seite nur durch den Leckstrom des abgeschalteten der beiden Speichertransistoren begrenzt ist. Mit der gezeigten Lastanorcxnung wird im Bereich niedriger Ströme ein Spannungsabfall von etwa 60 mV durch die Diode geschaffen, im Bereich Ä von etwa 100 nA bis 10 uA, der im allgemeinen für den nicht angesteuerten Zustand der Zelle gilt, tragen sowohl die Diode als auch der Lasttransistor zum Spannungsabfall bei und bei höheren Strömen wird dieser im wesentlichen durch den Transistor bestimmt. Da im nicht angesteuerten Zustand auch die Spannung an der Diode zum Spannungsäbfall beiträgt, kann die Größe der Transistorlast vermindert werden, so daß sich eine geringere Zellenfläche ergibt. Das in Fig. 7 gezeigte Halbleiterplättchen

—2 2 besitzt eine Größe von etwa 0,33 · 10 mm .

Die Zelle wird durch eine feste positive Vorspannung gespeist, wobei die Dioden 114 und 115 im nicht angesteuerten Zustand gesperrt sind. Wenn durch eine Wortansteuerung das Potential

Docket Fi 969 OU 109837/1438.

der Wortleitung WL negativ wird, dann werden die externen Lasten der Bitleitungen BLl und BL2 mit der Speicherzelle über die Dioden 114 und 115 verbunden. Ebenso wie bei der Speicherzelle nach Fig. 1 erfolgt hier die Leseoperation durch Erfassen der Spannung zwischen den beiden Bitleitungen, nachdem die Wortleitung angesteuert wurde. Die Schreiboperation erfolgt mit positiven Signalen oder im Gegentaktbetrieb. Die Lastcharakteristik der in Fig. 6 gezeigten Zelle ist in Fig. 14 dargestellt.

Der Aufbau der Zelle in Fig. 6 ist aus den Fign. 7 bis 9 ersichtlich. Hierin sind die Teile, die denjenigen in den Fign. 2 bis 5 entsprechen, mit den gleichen Bezugsnummern versehen, wobei diesen jedoch eine 1 vorangestellt ist. Wie den Schnittdarstellungen in den Fign. 8 und 9 zu entnehmen ist, besitzt das Halblei terplättchen wiederum ein Substrat 120 aus Halbleitermaterial, das Bereiche 123, 124, 133 und 134 mit entgegengesetzter Leitfähigkeit enthält. Diese Bereiche werden durch einen ersten Diffusionsvorgang in bekannter Weise geschaffen. In einem zweiten Diffusionsvorgang werden zusätzlich zu den Bereichen 125 und 135 in den Bereichen 124 und 134 P-dotierte Bereiche 162 und 130 in den entsprechenden N-dotierten Bereichen 123 und 133 gebildet. Die übergänge zwischen den Bereichen 124 und 125 bzw. 134 und 135 stellen wiederum die Dioden 114 bzw. 115 dar. Durch öffnungen in der Isolierschicht 121 werden Kontakte 126 und 136 auf den Oberflächen der Bereiche 162 und 130 aufgebracht. Oberhalb der Gebiete 120a und 120b des Substrats 120 werden Steuerelektroden 129 und 139 über der Isolierschicht 121 gebildet. Die Last wird hergestellt, indem die Steuerelektroden 129 und 139 über leitende Teile 129a und 139a mit den Bereichen 123 und 133 verbunden werden. Die Kontakte 126 und 136 sind über eine Elektrode 140 an die Vorspannungsquelle (-Vc) angeschlossen. Die PN-Obergänge zwischen den Bereichen 162 und 123 und zwischen den Bereichen 163 und 133 bilden die Dioden 161 und 160. Weiterhin stellen die Bereiche 123 und 133 die Quellen, die Bereiche 124 und 134 die Senken und die Gebiete

Docket FI 969 014 1 0 9 8 3 7 / U 3 8

12Oa und 12Ob die Kanalgebiete der beiden Lasttransistoren 111 und 110 dar, die mit den Steuerelektroden 129 und 139 versehen sind. Die leitenden Teile 129a und 139a verbinden die Steuerelektroden dieser beiden Transistoren mit den Ausgängen der zugeordneten Dioden 161 und 160.

Weitere Einzelheiten dieser Zelle sind in gleicher Weise wie bei der durch die Fign. 1 bis 5 gegebenen Speicherzelle ausgebildet.

Eine dritte Ausführungsform der Speicherselle nach der Erfindung ist in Fig. 10 gezeigt. .Diese vereinigt die Vorteile einer exponentiellen Belastung und der Verwendung von Feldeffekttransistoren, indem im nicht angesteuerten Zustand Dioden als exponentielle Last und im angesteuerten Zustand Feldeffekttransistoren als Last benutzt werden. Es werden doppelte Dioden 264, 265 und 266, 267 im Lastteil der Speicherselle verwendet. Der Gebrauch dieser exponentiell wirkenden Lasten ermöglicht es, daß die Zelle im nicht angesteuerten Zustand einen sehr geringen Verbrauch besitzt. Da der Vorwärtsstrom den Spannungsabfall an einer Diode bestimmt und die Steuerelektrode eines Feldeffekttransistors keinen Strom benötigt, kann eine bistabile Speicherzelle mit exponentiell wirkenden Lasten and Feldeffekttransistoren als bistabilen Elementen aufgebaut sein. Die Spannung an der Steuerelektrode des leitenden der beiden bistabilen Transistoren der Speicherzelle wird bestimmt durch den Spannungsabfall an den Dioden im nicht leitenden Zweig, der nur durch den Leckstrom begrenzt ist. Diese Spannung an der Steuerelektrode bestimmt den Strom durch den leitenden Feldeffekttransistor, wodurch der Spannungsabfall über den leitenden Dioden vermindert wird. Die Differenz der Spannungsabfalle an den leitenden und nicht leitenden Lastdioden ist daher vom Verhältnis aus ilsm Strom durch den leitenden Transistor und dem LeckstroKi abhängig.

Der Aufbau der Speicherzelle in Fig. 10 wird in den Fign. 11 bis 13 gezeigt«. Auch hier sind die Teile, die denjenigen in den

Docket FI 96S 014 109837/1438

Fign. 2 bis 5 bzw. 7 bis 9 entsprechen, mit den gleichen Bezugsnummern versehen, wobei diesen hier jedoch eine 2 vorangestellt ist.

Das Halbleiterplättchen besitzt ein Substrat 220, in dem sich Bereiche 223, 224, 233 und 234 mit entgegengesetzter Leitfähigkeit befinden. Diese Bereiche werden gemeinsam in einem ersten Diffusionsvorgang hergestellt. Während eines zweiten Diffusionsvorganges werden in den Bereichen 224 und 234 P-dotierte Bereiche

225 und 268 sowie 235 und 269 geschaffen. Während dieses Diffusionsschrittes entstehen auch die P-dotierten Bereiche 262 *,-.nä 263 in den N-dotierten Bereichen 223 und 233. Die PN-Übergänge zwischen den Bereichen 225 und 224 sowie zwischen den Bereichen 235 und 234 bilden wiederum die Dioden 215 und 214.

Auf die Oberflächen der Bereiche 223 bis 225 werden Kontakte.

226 bis 228 sowie auf diejenigen der Bereiche 233 bis 235 Kontakte 236 bis 238 aufgebracht. Zusätzlich werden die Bereiche 268 and 269 mit Kontakten 270 und 271 versehen. Um die Anordnung zu vervollständigen, werden oberhalb der Regionen 22Oa und 22Ob im Substrat 220 Elektroden 272 und 273 über der Isolierschicht 221 gebildet. Leitende Teile 272a und 273a verbinden diese Elektroden mit den Bereichen 223 und 233. über weitere leitende Teile 272b und 273b werden diese Elektroden an die Kontakte 270 and 271 angeschlossen, über eine Elektrode 240 werden die Kentakte 226 und 236 an die Vorspannungsquelle geschaltet. Durch die ?N-übergänge zwischen den Bereichen 262 und 223 und zwischen den Bereichen 263 und 233 werden die Dioden 266 und 264 sowis durch die PN-übergänge zwischen den Bereichen 268 und 224 und zwischen den Bereichen 269 und 234 die Dioden 267 und 265 gebildet. Die Dioden 264 und 265 werden durch die Elektrode 272 and die Dioden 266 und 267 durch die Elektrode 272 in Reihe geschaltet.

Es wurde anhand der drei Ausftihrungsbeispiele gezeigt, daß durch Docket FI 369 014 10983 7 / U 3 8

einen zweiten Diffusionsschritt, bei dem verschiedene Dioden in den Quellen und Senken der Feldeffekttransistoren gebildet werden, die bekannte Speicherzelle mit sechs Feldeffekttransistoren in der Weise abgeändert wird, daß die Anzahl der Feldeffekttransistoren und damit der Flächenbedarf der Speicherzelle verringert wird, wobei gleichzeitig verschiedene Vorteile hinsichtlich der Arbeitsweise der Speicherzelle erreicht werden.

Docket FI 969 014 109837/1438

Claims

PATENTAN SPRÜCHE

(ij Halbleiterspeicherzelle mit zwei kreuzgekoppelten Feldeffekttransistoren, die über weitere Feldeffekttransistoren und/oder Dioden gespeist werden und die über Koppelelemente mit Ein-/Ausgabeleitungen verbunden sind, dadurch gekennzeichnet, daß als Koppelelemente Dioden (14, 15 bzw. 114, 115 bzw. 214, 215} vorgesehen sind.
2. Halbleiterspeicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß sie durch einen Integrierten Schaltkreis dargestellt ist, der

a. ein Substrat (20) mit einer ersten Leitfähigkeit, b» einen ersten (24), zweiten (44) und dritten (34) jeweils voneinander getrennten Bereich mit entgegengesetzter, zweiter Leitfähigkeit innerhalb des Substrats (20) ,

c. einen vierten (25) und fünften (35) Bereich mit der ersten Leitfähigkeit innerhalb des ersten (24) und des dritten (34) Bereiches,

d. eine erste oberhalb des Substratgebietes (20c) zwischen dem ersten (24) und dem zweiten (44) Bereich angeordnete und von diesem isolierte Steuerelektrode (49),

e. eine zweite oberhalb des Sabstratgebietes (2Od) zwischen dem zweiten (44) und dem dritten (34) Bereich angeordnete und von diesem isolierte Steuerelektrode (59) und

f. eine Verbindung (37) zwischen der ersten Steuerelektrode (49) und dem dritten Bereich (34) sowie eine Verbindung (27) zwischen der zweiten Steuerelektrode (59) und dem ersten Bereich (24) enthält,

derart, daß zwischen dem vierten (25) und dem ersten (24) sowie zwischen dem fünften (35) und dem dritten (34) Bereich je ein PN-Übergang besteht, und daß der erste Bereich (24), die erste Steuerelektrode (49) und der zweite Bereich (44) die Quelle, die Steuerelektrode und die Senke eines

Docket Fl 969 014 10 9 8 3 7/1438

ersten Feldeffekttransistors (13) sowie der dritte Bereich (34), die zweite Steuerelektrode (59) und der zweite Bereich (44) die Quelle, die Steuerelektrode und die Senke eines zweiten Feldeffekttransistors (12) bilden.
3. Halbieiterspeicherzeile nach Anspruch 2, dadurch gekennzeichnet, daß eine Vorspannungsquelle CVc) vorgesehen ist, die Ober Lastimpedanzen (10, 11) mit dem ersten (24) und dsm dritten (34) Bereich verbunden "Ui*
4. halbleiterspeicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß die Lastimpedanzen

a. einen sechsten (23) und einen siebenten (33) voneinander getrennten Bereich mit zweiter Leitfähigkeit innerhalb des Substrats (20),

b. eine dritte (29) und eine vierte (39) oberhalb der Substratgebiete (20a, 20b> zwischen dem sechsten (23) und dem ersten (24) Bereich sowie zwischen dem siebenten (33) und dem dritten (34) Bereich angeordnete und von diesen isolierte Steuerelektrode _: wobei der sechste Bereich (23) . die dritte Steuerelektrode (29) und der erste Bereich (24) die Quelle, die Steuerelektrode und die Senke eines dritten Feldeffekttransistors (11) sowie der siebente Bereich (33), die vierte Steuerelektrode (39) und der dritte Bereich (34) die Quelle, die Steuerelektrode und die Senke eines vierten Feldeffekttransistors (10) darstellen,

c. Mittel zum Verbinden der dritten (29) bzw. vierten (39) Steuerelektrode mit dem sechsten (23) bzw. siebenten (33) Bereich und

d. Mittel zum Verbinden des sechsten (23) und d^s siebenten

(33) Bereiches mit der Vcrspannungsquaile !-^^Tc} enthalten.
5. Halbleiterspeicherzelle nach Anspruch 3, dadurch gekenn-Docket FI SSS 014 109837/1438

zeichnet, daß die Lastimpedanzen

a. einen sechsten (123) und einen siebenten (133) voneinander getrennten Bereich mit zweiter Leitfähigkeit innerhalb des Substrats (120),

b. eine dritte (129) und eine vierte (134) oberhalb der Substratgebiete (120a, 120b) zwischen dem sechsten (123) und dem ersten (124) Bereich sowie zwischen dem siebenten (133) und dem dritten (134) Bereich angeordnete und von diesen isolierte Steuerelektrode, wobei der sechste Bereich (123), die dritte Steuerelektrode (129) und der erste Bereich (124) die Quelle, die Steuerelektrode und die Senke eines dritten Feldeffekttransistors (111) sowie der siebente Bereich (133), die vierte Steuerelektrode (139) und der dritte Bereich (134) die Quelle, die Steuerelektrode und die Senke eines vierten Feldeffekttransistors (110) darstellen,

c. Mittel zum Verbinden der dritten (129) bzw. vierten (139) Steuerelektrode mit dem sechsten (123) bzw. siebenten (133) Bereich,

d. einen achten (162) und neunten (163) Bereich mit erster Leitfähigkeit innerhalb des sechsten (123) und des siebenten (133) Bereiches, derart, daß zwischen dem achten (162) und dem sechsten (123) sowie zwischen dem neunten (163) und dem siebenten (133) Bereich je ein PN-Übergang besteht und

e. Mittel zum Verbinden des achten (162) und des neunten (163) Bereiches mit der Vorspannungsquelle (Vc) enthalten.
6. Halbleiterspeicherzelle nach Anspruch 3, dadurch gekennzeichnet, daß die Lastimpedanzen

a. einen sechsten (223) und einen siebenten (233) voneinander getrennten Bereich mit zweiter Leitfähigkeit innerhalb des Substrats (220),

b. einen achten (262) und neunten (263) Bereich mit erster

Docket FI 969 014 1 Q 9 8 3 7 / U 3 8

Leitfähigkeit innerhalb des sechsten (223) und des siebenten (233) Bereiches,

einen zehnten (268) und elften (269) Bereich mit erster Leitfähigkeit innerhalb des ersten (224) und des dritten (234) Bereiches,

Mittel (272, 273) zum Verbinden des sechsten (223) bzw. des siebenten (233) Bereiches mit dem zehnten (268) bzw. dem elften (269) Bereich, wobei durch den achten (262) und den sechsten (223) Bereich und durch den zehnten (268) und den ersten (224) Bereich sowie durch den neunten (263) und den siebenten (233) Bereich und durch den elften (269) und dritten (234) Bereich je zwei PN-Übergänge in Reihe (266, 267 und 264, 265) gebildet sind und

Mittel (240) zum Verbinden des achten (262) und des neunten (263) Bereiches mit der Vorspannungsquelle (V) enthalten.

Docket FI 969 014 109837/1438