DE1764241C3 - Monolithisch integrierte Halbleiterschaltung - Google Patents

Monolithisch integrierte Halbleiterschaltung

Info

Publication number
DE1764241C3
DE1764241C3 DE1764241A DE1764241A DE1764241C3 DE 1764241 C3 DE1764241 C3 DE 1764241C3 DE 1764241 A DE1764241 A DE 1764241A DE 1764241 A DE1764241 A DE 1764241A DE 1764241 C3 DE1764241 C3 DE 1764241C3
Authority
DE
Germany
Prior art keywords
transistors
collector
emitter
transistor
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1764241A
Other languages
English (en)
Other versions
DE1764241B2 (de
DE1764241A1 (de
Inventor
Hermann Frantz
Knut Karl Dipl.-Ing. Najmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1764241A priority Critical patent/DE1764241C3/de
Priority to GB06392/69A priority patent/GB1245368A/en
Priority to BE731533D priority patent/BE731533A/xx
Priority to CH579769A priority patent/CH486779A/de
Priority to FR6911364A priority patent/FR2007263A1/fr
Priority to SE5876/69A priority patent/SE345537B/xx
Priority to ES366505A priority patent/ES366505A1/es
Priority to US820178A priority patent/US3628069A/en
Priority to NLAANVRAGE6906651,A priority patent/NL169249C/xx
Publication of DE1764241A1 publication Critical patent/DE1764241A1/de
Publication of DE1764241B2 publication Critical patent/DE1764241B2/de
Application granted granted Critical
Publication of DE1764241C3 publication Critical patent/DE1764241C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0772—Vertical bipolar transistor in combination with resistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierte Halbleiterschaltung der im Oberbegriff des Patentanspruchs 1 angegebenen Art. Das dieser Schaltung zugrunde liegende elektrische Ersatzschaltbild einer entsprechenden Speicherzelle ist im wesentlichen aus der Veröffentlichung IBM Technical Disclosure Bulletin, Vol. 8, No. 12, Mai 1966, S. 1851/1852. bekannt. Weitere Speicherzellen mit einer Flip-Flop-Schaltung und deren integrierter Aufbau sind ferner in der US-PS 32 18 613 behandelt
Die Ausführung in monolithischer Technik geht bisher beim Aufbau eines Transistors von der Planartechnik aus. Unabhängig von ihrer Zusammenschaltung werden Tansistoren im allgemeinen so dargestellt, daß der Kollektor in der epitaxialen Schicht auf dem Substrat, die Basis in einer darauffolgenden Diffusion und der Emitter in einer weiteren Diffusionsschicht oberhalb der Basis zu liegen kommen. Zwei Transistoren müssen im allgemeinen voneinander isoliert werden durch eine P+ Diffusion, die die n- Epitaxie (Kotlektoren) unterbricht. Nur im Falle von gemeinsamem Kollektorpotential oder bei Verbindung der beiden Kollektoren über einen Epitaxiewiderstand ist eine solche Isolierung nicht notwendig. Letzteres ist beispielsweise in der GB-PS 10 79 630 angegeben.
Dabei weisen die beiden normal betriebenen Transistoren eine gemeinsame an der Oberfläche liegende Emitterzone sowie eine mit zwei zur Ausnutzung des Bahnwiderstandes beabstandeten Anschlüssen ausges stattete Basiszone auf. Es ist auch bekannt, in Planartechnik hergestellte emitterseitig miteinander verbundene Transistoren invers zu betreiben, d. n. oie Emitter sind in einer gemeinsamen Isolationsinsel in der η-Epitaxieschicht und die Kollektoren als getrennte
ίο Diffusionen innerhalb der Basisdiffusionen dargestellt, vgL US-PS 32 44 950. Zur Erhöhung der bei invers betriebenen Transistoren in der Regel geringeren Stromverstärkung werden dort allerdings in der η-leitenden epitaktischen Schicht zusätzliche höher
υ dotierte Gebiete selektiv eingebracht Der hierfür erforderliche Prozeßschritt erhöht jedoch den Aufwand für die Herstellung der Transistoren beträchtlich und kann die durch die Einsparung der Isolationszonen gewonnenen Vorteile wieder aufwiegen. Zudem setzen die in dieser Patentschrift behandelten Maßnahmen ein hochleitendes Substrat vom gleichen Leitungstyp wie die darüber angeordnete Epitaxieschicht voraus, was mit den konventionellen Halbleiterprozessen mit deren Isoliermöglichkeiten nicht mehr vereinbar ist. Eine Isolierung von einzelnen Funktionseinheiten ist damit praktisch nicht mehr möglich, sondern kann allenfalls noch über die Vorsehung großer Abstände unter Ausnutzung der Bahnwiderstände in der Epitaxieschicht erreicht werden. Für die so realisierbaren Schaltungen
-><> gilt ferner die äußerst einschränkende Bedingung, daß alle Emitter auf demselben Potential liegen müssen.
Schließlich sind auch Schaltungen mit zwei in Reihe geschalteten Transistoren bekannt, bei denen der Emitter des einen Transistors mit dem Kollektor des anderen Transistors auf gleichem Potential liegt, wobei jedoch die Transistoren in der Halbleiterschaltung gegeneinander isoliert angeordnet sind und die Kollektor-Emitterverbindung als Leiterzugverbindung auf dem Halbleiterkörper ausgebildet ist, vgl. US-PS 31 97 710. Hier wiederum gilt, daß die Isolationsstreifen infolge ihres seitlichen Auswanderns beim Diffusionsvorgang relativ viel Halbleiterfläche erfordern.
Aufgabe der vorliegenden Erfindung ist es, für eine Speicherzelle der eingangs genannten Art eine integrierte Halbleiterschaltungsanordnung anzugeben, die bezüglich der benötigten Halbleiterfläche sowie hinsichtlich ihrer Herstellung einen möglichst geringen Aufwand erfordert Insbesondere sollen solche Platzverluste durch Isolationszonen bei zwei in Serie
so geschalteten Transistoren, bei denen der Emitter des einen mit dem Kollektor des anderen Transistors verbunden ist, vermieden und Metallisierungen für die galvanischen Verbindungen eingespart werden.
Diese Aufgabe wird bei einer Schaltung der eingangs
*>r> genannten Art erfindungsgemäß durch die im Patentanspruch 1 gekennzeichneten Maßnahmen gelöst.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Durch die gleichzeitige Verwendung von normal und invers
to betriebenen Transistoren ergibt sich somit eine elegante und platzsparende integrierte Schaltungsrealisierung, wobei bezüglich der Betriebseigenschaften einer derartigen Halbleiterschaltung keine aus der Tatsache einer geringeren Stromverstärkung von invers betriebenen
·>> Transistoren an sich zu erwartenden Nachteile in Kauf genommen werden müssen.
Die Erfindung wird im folgenden an Hand eines in den Figuren dargestellten Ausführungsbeispiels näher
erläutert Es zeigt
F i g. 1 die elektrische Schaltung einer Speicherzelle.
F i g. 2 eine monolithische Matrix von Speicherzellen entsprechend einer elektrischen Schaltung nach F i g. 1,
Fig.3 einen Querschnitt durch einen Teil der in F i g. 2 gezeigten monolithischen Speicherzelle.
Vor der Beschreibung des topologischen Entwurfs einer monolithisch integrierten Halbleiterschaltung nach der Erfindung soll kurz auf die Wirkungsweise der in Fig. 1 dargestellten Speicherzelle eingegangen werden.
Diese Speicherzelle besteht einerseits aus einem speichernden Element, nämlich einem direkt kreuzgekoppelten Transistor-Flip-i-lop 10. Dieser enthält zwei Transistoren Tj und Ti mit gemeinsamem Emitterpotential Vg. Über zwei Kollektorwiderstände R\ und R2 (etwa 1 kOhm) sind die Kollektoren der beiden Transistoren mit dem Betriebpotential V1x verbunden. Es ist jeweils einer der beiden Zweige stromführend, wodurch zwei verschiedene gespeicherte Informationen dargestellt werden können. Zum Lesen und Schreiben dieser Informationen dienen die drei weiteren Transistoren Γι, Ti und Ts. Zum Lesen und Schreiben muß die Zelle adressiert werden durch einen positiven Impuls auf der A"-Leitung und einen negativen Impuls auf der V-Leitung, wodurch der Transistor Ts leitend wird. Ausgelesen wird folgendermaßen: Das Potential der beiden Emitter der Transistoren Γι und T2 wird abgesenkt bei Adressierung des Transistors Ts; damit wird ein in F i g. 1 nicht dargestellter, einer Vielzahl von Speicherzellen gemeinsamer Emitterwiderstand mit den Emittern der beiden Transistoren Γι und T2 verbunden. Über diesen Emitterwiderstand werden sie mit einer Spannungsquelle negativen Potentials verbunden, und die ganze Anordnung außerhalb des Flip-Flops 10 arbeitet als Differentialverstärker, d.h., es fließt ein Lesestrom bei Bo oder B\ in Abhängigkeit von den Potentialen an den Kollektoren des Flip-Flops.
Das Einschreiben von Informationen in diese Zelle
erfolgt dadurch, daß das Potential an einer der Klemmen B0 (oder Bj) so weit abgesenkt wird, daß über die Basis zum Kollektor des Transistors Tj (Ti) ein Basisstrom fließt, der eine Absenkung des Basispoten-
·-, tials am Transistor T* (T5) und damit dessen Sperrung zur Folge hat.
Ein topologischer Entwurf einer solchen Speicherzelle, wie sie oben beschrieben ist, in der der inverse Betrieb der Transistoren Tj bis Ti ausgenutzt wird, wird
ι u in einer Matrix in F i g. 2 innerhalb der punktierten Linie 11 und in F i g. 3 dargestellt Die Transistoren T3 und Ti, die den Flip-Flop bilden, sind invers dargestellt, d. h, es sind die beiden Kollektoren G und G in den Basisdiffusionen Bi und ß» innerhalb einer gemeinsamen
ij ersten Emitter-N-lsolationswanne gezeigt Die beiden Kollektorwiderstände finden sich als Bahnwiderstände R\ und R2 in einer weiteren Isolationswanne. In einer dritten Isolationswanne befinden sich die restlichen drei Transistoren Tj, Ti, Ts, von denen T\ und Ti ebenfalls
% invers dargestellt sind, so daß sie eine gemeinsame Emitterdiffusion (N-Epitaxie und getrennte Basis- (Bj, B2) bzw. Kollektordiffusionen (Q, C2) aufweisen. Die gemeinsame Emitterdiffusion wird außerdem noch gleichzeitig als Kollektordiffusion des normal betriebe-
ί nen Transistors Ts ausgenutzt, von dem die Basis O und der Emitter Es zu sehen sind.
In Fig.3 ist ein Schnitt durch die monolithische Schaltung der F i g. 2 gezeigt Hier sind die Diffusionen unterschiedlicher Leitfähigkeit klar zu erkennen. Auf
sr. diesem P-Substrat befinden sich in durch P + Diffusionen isolierten N-Epitaxieinseln zum ersten die Bahnwiderstände Ri, R2, zum zweiten der invers betriebene Transistor Ti, dessen Kollektor G ein Fenster zur Kontaktierung aufweist, der invers betrie-
ij bene Transistor Ti mit seiner Basis B2 und dem Kollektor C2, die beide durch ein Oxydfenster kontaktiert werden können, und der normai betriebene Transistor T5 mit der Baisis Bs und dem Emitter Es und den zugehörigen Oxydfenstern.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Monolithisch integrierte Halbleiterschaltung, die mindestens eine Speicherzelle mit jeweils fünf bipolaren Transistoren eines Leitungstyps enthält, bei der zwei bezüglich Basis und Kollektor fiber Kreuz gekoppelte, emitterseitig miteinander verbundene Transistoren eine Flip-Flop-Schaltung und zwei weitere emitterseitig miteinander verbundene Transistoren einen von den unterschiedlichen Kollektorpotentialen der kreuzgekoppelten Transistoren gesteuerten Differentialverstärker bilden, wobei die Kollektoren der Transistoren des Differentialverstärkers jeweils an eine Klemme zum Lesen und Einschreiben und ihre Emitter an den Kollektor eines fünften, für die Adressierung vorgesehenen Transistors angeschlossen sind, dadurch gekennzeichnet, daß die Emitterbereiche der kreuzgekoppelten Transistoren (T3, 71) der Rip-Flop-Schaltung einerseits sowie die Emitterbereiche der Transistoren (T,, T2) des Differentialverstärkers und der Kollektorbereich des fünften Transistors (T5) andererseits jeweils aus einer gemeinsamen Halbleiterdiffusionszone eines Leitungstyps bestehen, die jeweils eine Isolationswanne in einer auf einem Substrat befindlichen epitaktischen Schicht vom dazu entgegengesetzten Leitungstyp bilden.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die die Transistoren (Tu T2) des Differentialverstärkers und den fünften Transistor (T5) enthaltende Isolationswanne in Form eines »L« ausgebildet ist
3. Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die »L«-förmigen Isolationswannen zweier benachbarter Speicherzellen so angeordnet sind, daß sie ein Rechteck bilden.
DE1764241A 1968-04-30 1968-04-30 Monolithisch integrierte Halbleiterschaltung Expired DE1764241C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE1764241A DE1764241C3 (de) 1968-04-30 1968-04-30 Monolithisch integrierte Halbleiterschaltung
GB06392/69A GB1245368A (en) 1968-04-30 1969-03-28 Monolithic electric circuit
BE731533D BE731533A (de) 1968-04-30 1969-04-15
FR6911364A FR2007263A1 (de) 1968-04-30 1969-04-17
CH579769A CH486779A (de) 1968-04-30 1969-04-17 Monolithische elektrische Schaltung
SE5876/69A SE345537B (de) 1968-04-30 1969-04-25
ES366505A ES366505A1 (es) 1968-04-30 1969-04-26 Disposicion de circuito electrico monolitico.
US820178A US3628069A (en) 1968-04-30 1969-04-29 Integrated circuit having monolithic inversely operated transistors
NLAANVRAGE6906651,A NL169249C (nl) 1968-04-30 1969-04-29 Geintegreerde halfgeleiderschakeling met ten minste twee transistors welke zijn voorzien van afzonderlijke basisgebieden in een gemeenschappelijk geisoleerd eilanddeel van een epitaxiale laag op een halfgeleidersubstraat, waarbij de transistors onderling zijn gekoppeld door het geisoleerde eilanddeel van de epitaxiale laag.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1764241A DE1764241C3 (de) 1968-04-30 1968-04-30 Monolithisch integrierte Halbleiterschaltung

Publications (3)

Publication Number Publication Date
DE1764241A1 DE1764241A1 (de) 1972-04-27
DE1764241B2 DE1764241B2 (de) 1974-12-19
DE1764241C3 true DE1764241C3 (de) 1978-09-07

Family

ID=5697910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1764241A Expired DE1764241C3 (de) 1968-04-30 1968-04-30 Monolithisch integrierte Halbleiterschaltung

Country Status (9)

Country Link
US (1) US3628069A (de)
BE (1) BE731533A (de)
CH (1) CH486779A (de)
DE (1) DE1764241C3 (de)
ES (1) ES366505A1 (de)
FR (1) FR2007263A1 (de)
GB (1) GB1245368A (de)
NL (1) NL169249C (de)
SE (1) SE345537B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL175560C (nl) * 1968-12-30 1984-06-18 Ibm Monolithisch geintegreerde geheugencel.
US3801836A (en) * 1969-06-30 1974-04-02 Ibm Common emitter transistor integrated circuit structure
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
US3655999A (en) * 1971-04-05 1972-04-11 Ibm Shift register
US3884732A (en) * 1971-07-29 1975-05-20 Ibm Monolithic storage array and method of making
US3865648A (en) * 1972-01-07 1975-02-11 Ibm Method of making a common emitter transistor integrated circuit structure
JPS5630754A (en) * 1979-08-23 1981-03-27 Fujitsu Ltd Semiconductor memory device
FR2677171B1 (fr) * 1991-05-31 1994-01-28 Sgs Thomson Microelectronics Sa Transistor de gain en courant predetermine dans un circuit integre bipolaire.
US7902608B2 (en) * 2009-05-28 2011-03-08 International Business Machines Corporation Integrated circuit device with deep trench isolation regions for all inter-well and intra-well isolation and with a shared contact to a junction between adjacent device diffusion regions and an underlying floating well section

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2936384A (en) * 1957-04-12 1960-05-10 Hazeltine Research Inc Six junction transistor signaltranslating system
NL297821A (de) * 1962-10-08
US3393349A (en) * 1964-04-30 1968-07-16 Motorola Inc Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor

Also Published As

Publication number Publication date
ES366505A1 (es) 1971-02-16
DE1764241B2 (de) 1974-12-19
GB1245368A (en) 1971-09-08
CH486779A (de) 1970-02-28
NL6906651A (de) 1969-11-03
NL169249B (nl) 1982-01-18
SE345537B (de) 1972-05-29
FR2007263A1 (de) 1970-01-02
DE1764241A1 (de) 1972-04-27
BE731533A (de) 1969-09-15
US3628069A (en) 1971-12-14
NL169249C (nl) 1982-06-16

Similar Documents

Publication Publication Date Title
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&amp;uarr;2&amp;uarr;L-Aufbau
DE2552644C2 (de) Integrierter Halbleiter-Festspeicher und Verfahren zu seiner Herstellung
DE2745290A1 (de) Integriertes speicherfeld
DE2017642B2 (de) Programmierbarer Festwertspeicher
DE1764241C3 (de) Monolithisch integrierte Halbleiterschaltung
DE1942559B2 (de) Speichereinrichtung fur Binann formation
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2137976C3 (de) Monolithischer Speicher und Verfahren zur Herstellung
DE2736324C2 (de) Logische Verknüpfungsschaltung
DE2612666C2 (de) Integrierte, invertierende logische Schaltung
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2055232A1 (de) Integrierte Halbleiterschaltung zur Speicherung einer Binarzahl
DE2101688A1 (de) Halbleiterspeicherzelle
DE2128014C3 (de)
DE1934956A1 (de) Monolithische Speicherzelle
EP0003030A2 (de) Dynamische bipolare Speicherzelle
EP0000472A1 (de) Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration
DE2125451A1 (de) Integrierte Halbleiterschaltung zur Speicherung von Daten
DE1912176C2 (de) Monolithische Speicherzelle
DE1614816C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2108419C3 (de) Flip-Flop-Speicherzelle
DE1774201C (de) Monolithisch integrierte Speicher zelle

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee