DE1912176C2 - Monolithic storage cell - Google Patents

Monolithic storage cell

Info

Publication number
DE1912176C2
DE1912176C2 DE1912176A DE1912176A DE1912176C2 DE 1912176 C2 DE1912176 C2 DE 1912176C2 DE 1912176 A DE1912176 A DE 1912176A DE 1912176 A DE1912176 A DE 1912176A DE 1912176 C2 DE1912176 C2 DE 1912176C2
Authority
DE
Germany
Prior art keywords
resistors
bit line
cell
memory
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1912176A
Other languages
German (de)
Other versions
DE1912176A1 (en
Inventor
Siegfried K. Dipl.-Ing.Dr. 7300 Esslingen Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE1912176A priority Critical patent/DE1912176C2/en
Priority to FR7006058A priority patent/FR2059996B1/fr
Priority to GB00254/70A priority patent/GB1299113A/en
Priority to JP45019860A priority patent/JPS5120858B1/ja
Publication of DE1912176A1 publication Critical patent/DE1912176A1/en
Application granted granted Critical
Publication of DE1912176C2 publication Critical patent/DE1912176C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

sehe Schicht durchdringen muß. Eine bestimmte Mindestdicke der epitaktischen Schicht ist aber andererseits mit Rücksicht auf die elektrischen Eigenschaften der Schaltungselemente notwendig. Bei jeder Isolationsdiffusion geht daher viel kostbare Kristallfläche verjoren, weshalb der Entwickler integrierter Halbleiterschaltungen nach Schaltungskonzepten suchen muß bei denen man mit möglichst wenig isolierten Inseln auskommt.see layer must penetrate. A certain minimum thickness of the epitaxial layer is on the other hand with regard to the electrical properties of the Circuit elements necessary. With every isolation diffusion a lot of precious crystal surface is lost, which is why the developer of integrated semiconductor circuits has to look for circuit concepts with which one manages with as few isolated islands as possible.

Aufgabe der vorliegenden Erfindung ist es, die Leistung einer Speicherzelle der eingangs genannten Art im adressierten Z-istand über die relativ geringe Ruheleistung anzuheben, ohne zusätzliche Schaltelemente oder Schaltfunklionen aufzuwenden. Daneben soll die Kopplung der Wort- und Bitlcistungen über Elemente erfolgen, welche keine zusätzlichen Isolationsinseln erforderlieh machen.The object of the present invention is to improve the performance of a memory cell of the type mentioned in the introduction addressed Z-istand about the relatively low idle power to raise without using additional switching elements or switching functions. In addition, the coupling should the word and bit services are carried out via elements that do not require any additional islands of isolation do.

Diese Aufgabe wird bei einer Speicherzelle der eingangs erwähnten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.In a memory cell of the type mentioned at the outset, this object is achieved according to the invention by the im characterizing part of claim 1 specified features solved.

Im folgenden ist ein Ausführungsbeispiel der Erfindung mit Hilfe der nachstehend aufgeführten Zeichnung näher erläutert.The following is an embodiment of the invention with the help of the drawings listed below explained in more detail.

Es zeigen:Show it:

Fig. 1 Die Schaltung einer Speicherzelle nach der Erfindung; 1 shows the circuit of a memory cell according to the invention;

F i g. 2 die Anordnung mehrerer Speicherzellen in einer Speichermatrix;F i g. 2 shows the arrangement of several memory cells in one Memory matrix;

Fig. 3 den topologischen Entwurf einer monolithischen Speicherzelle nach der Erfindung, deren vertikaler Schnitt inFig. 3 shows the topological layout of a monolithic memory cell according to the invention, the vertical Cut in

Fig. 3 A entlang der Linie 3A — 3 A gezeigt ist.Fig. 3A is shown along line 3A-3A.

In Fig. 1 ist ein als Speicherzelle wirkendes bipolares Transistor-Flip-Flop mit zwei bezüglich Basis und Kollektor kreuzgekoppelten Transistoren 7Ί, Tl darge- J5 stellt. Die Emitter der beiden Transistoren sind direkt mit der Wortleitung H7 verbunden. Zwei hochohmige Widerstände Λ1, Rl dienen als Lastwiderstände. Je nachdem, ob 7Ί oder Tl Strom führt, wird aufgrund des Spannungsabfalls des Kollektorstromes über den Lastwiderstand RX oder Rl der andere Transistor Tl btw. TX durch das niedrige Basispotential gesperrt.In Fig. 1 a acting as a memory cell bipolar transistor flip-flop with two base and collector cross-coupled transistors 7Ί, Tl is shown J5. The emitters of the two transistors are connected directly to the word line H 7 . Two high-value resistors Λ1, Rl serve as load resistors. Depending on whether or 7Ί Tl conducts current, due to voltage drop of the collector current through the load resistor RL is RX or the other transistor Tl btw. TX blocked by the low base potential.

Der Ruhestrom der Zelle ist nach unten durch die Bedingung ß> I (bei Λ, 2 -> χ) begrenzt, wobei mit β dieThe quiescent current of the cell is limited by the condition ß> I (at Λ, 2 -> χ), where with β the

/
Stromverstärkung bezeichnet wird. I Exakt gilt: S ■ Rc /
Current amplification is referred to. I The exact following applies: S ■ R c

5050

Zelle stabil sein soll und die einmal gespeicherte Information, d.h. einen der beiden Leitzustände halter- soll.Cell should be stable and the information once stored, i.e. one of the two control states should be retained.

Zum Auslesen der gespeicherten Information wird das Emitterpotential über die Wortleitung W soweit abgesenkt, daß die beiden im Ruhezustand gesperrten Dioden Dl, Dl leitend werden. Hierzu müssen die Kollektorpotentiale von TX und Tl um mehr als die Dioden-Knickspannung (z. B. 0,7 V bei Silizium-Dioden) unter das Bitleitungspotential abgesenkt werden. Wenn z. B. TX Strom zieht, wird das Kollektorpotential um einen festen Kollektor-Emitter-Spannungsabfall bei gesättigtem Transistor über dem Emitterpotential liegen: VC=VE + Uct.:. Auch das Basispotential dieses Transistors ist bei b5 Sättigung durch das Emitterpotential gegeben: VB = Vt + UBl:. D.h., daß auch das Kollektorpotential des zweiten, nicht strom führenden Transistors Tl über das Emit> , wobei S~ —'— die Steilheit der TransistorenTo read out the stored information, the emitter potential is lowered via the word line W to such an extent that the two diodes Dl, Dl, which are blocked in the idle state, become conductive. For this purpose, the collector potentials of TX and Tl must be lowered below the bit line potential by more than the diode knee voltage (e.g. 0.7 V for silicon diodes). If z. B. TX draws current, the collector potential will be a fixed collector-emitter voltage drop above the emitter potential when the transistor is saturated: V C = V E + U ct . : . The base potential of this transistor is also given by the emitter potential at b5 saturation: V B = V t + U Bl :. This means that the collector potential of the second, non-current-carrying transistor Tl via the Emit>, where S ~ - '- the steepness of the transistors

/i-1 26 mV/ i-1 26 mV

7Ί, Tl ist. ] Diese Bedingung ist notwendig, wenn die terpotential, also über die Wortbitung abgesenkt werden kann, wobei die Differenz der beiden Kollektor-Potentiale durch UBE — UCE gegeben ist. Wenn man den Anoden der beiden Dioden DX, Dl über Bitleitungswiderstände RO in den Bitleitungen BO, ßl einen Strom zuführt, wird die Differenz der Ströme, die aus den Bitleitungen ßO, ßl in den Kollektor- bzw. Basisanschluß des stromführenden Transistors Ti eingespeist werden, durch (/c — IB)R0 gegeben sein. Je nachdem, ob die Differenz ίΒ0 — !Βι positiv oder negativ ist, kann so auf den Zustand des Flip-Flop geschlossen werden.7Ί, Tl is. ] This condition is necessary if the terpotential, that is, can be lowered via the word bit, the difference between the two collector potentials being given by U BE - U CE . If a current is supplied to the anodes of the two diodes DX, Dl via bit line resistors RO in the bit lines BO, ßl, the difference between the currents that are fed from the bit lines ßO, ßl into the collector or base terminal of the current-carrying transistor Ti is be given by (/ c - I B ) R0 . Depending on whether the difference ί Β0 -! If Β ι is positive or negative, the state of the flip-flop can be inferred.

Zum Einschreiben von Information in die Speicherzelle, d.h. zum eventuellen Verändern des Stromflusses in der Zelle, wird wiederum die Zelle über die Wortleitung W durch Anlegen eines negativen Impulses adressiert. Wie beim Auslesen oben beschrieben wurde, werden damit die Kollektorpotentiale der beiden Transistoren um annähernd denselben Betrag abgesenkt. Die Aufgabe besteht jetzt darin, durch geeignete Ansteuerung über das Bitleitungspaar BO, B \ z.B. den Transistor 7Ί zu sperren und Tl in den leitenden Zustand zu bringen. Hierzu wird das Potential der Bitleitung ßO angehoben, dasjenige von ßl jedoch abgesenkt, wodurch erst einmal die Diode Dl gesperrt wird. Über die Bitleitung ßO fließt jetzt ein so hoher Kollektorstrom in den leitenden Transistor, daß er aus der Sättigung in den aktiven Zustand gesteuert wird (Kollektorstrom wird größer als das Produkt aus Stromverstärkung und Basisstrom: lc> ß- IB). wobei sich das Kollektorpotential, welches gleichzeitig das Basispotentiul des gesperrten Transistors Tl ist. so weit erhöht, daß Tl leitend wird. Damit entsteht ein zusätzlicher Spannungsabfall des Kollektorstromes von Tl über den KoI-leklorwiderstand Rl, so daß 7Ί gesperrt wird. Nachdem der Stromfluß in der Zelle verändert ist. können Wort- und Bitleitungspotentiale wieder in den Ruhezustand versetzt werden.To write information into the memory cell, that is to say to change the current flow in the cell, the cell is in turn addressed via the word line W by applying a negative pulse. As described above when reading out, the collector potentials of the two transistors are lowered by approximately the same amount. The task now is to block the transistor 7Ί, for example, by means of suitable control via the bit line pair BO, B \, and to bring Tl into the conductive state. For this purpose, the potential of the bit line ßO is raised, but that of ß1 is lowered, whereby the diode Dl is blocked once. Such a high collector current now flows into the conductive transistor via bit line ßO that it is controlled from saturation to active state (collector current is greater than the product of current gain and base current: l c > ß- I B ). whereby the collector potential, which is at the same time the base potential of the blocked transistor Tl . increased so far that Tl becomes conductive. This creates an additional voltage drop in the collector current from Tl across the KoI -leklorverbindungen Rl, so that 7Ί is blocked. After the current flow in the cell is changed. word and bit line potentials can be put back into the idle state.

Wenn der Bitleitungsstrom kleiner gehalten werden soll als das Produkt aus Stromverstärkung und Ruhestrom /? ·/-,,Ik- kann die Stromversorgungsleitung Vi während des Adressierens .lufgetrennt werden, so daß der Ruhestrom durch die Kollektorwiderständc RX. Rl verschwindet. Eine andere Möglichkeit besteht darin, diesen Ruhestrom nur durch geeignete schaltungstechnische Mittel herabzusetzen. Da das Adressieren nur relativ kurze Zeit beansprucht, geht die Information in den Zellen, welche mit derselben Stromversorgungsleitung I 1 verbunden sind, und keinen Strom über die Bitleitungen und die Schaltdioden erhalten, trotz Unterschreiten des minimalen Ruhestromes nicht verloren, da über eine gewisse Zeit die endlichen Kapazitäten der PN-Grenzschichten in den Transistoren die Information in Form von Ladungen speichern können.If the bit line current is to be kept smaller than the product of current gain and quiescent current /? · / - ,, Ik- the power supply line Vi can be air separated during addressing, so that the quiescent current through the collector resistors RX. Rl disappears. Another possibility is to reduce this quiescent current only by suitable circuitry means. Since addressing only takes a relatively short time, the information in the cells which are connected to the same power supply line I 1 and receive no current via the bit lines and the switching diodes is not lost despite the minimum quiescent current being undershot, as the The finite capacities of the PN boundary layers in the transistors can store information in the form of charges.

Wie schon eingangs erwähnt, soll der Lesc-/Schreibstrom relativ groß sein im Gegensatz zum Ruhestrom einer Zelle. Der außerordentliche Vorteil der vorliegenden Speicherzelle ist die völlige Entkopplung des Lese-/ Schreibvorganges vom Ruhezustand der Zelle: Im Ruhezustand fließt nur ein sehr kleiner Strom aufgrund der hochohmigen Kollektorwiderstände RX, Rl. Beim Adressieren und Leitendwerden der Schaltdioden wird ein weiterer Strompfad zur Zelle zugeschaltet, welcher mit dem niederohmigen Bitleitungswiderstand RO (s. Fig. 2) über eine der Bitleitungen einen hohen Lese-' Schreibstrom in die Zelle einspeist. Der hohe Bitleilungj.-.trom ist erforderlich, um in kurzer Zeit ein Abfühlergebnis im Differentialverstärker zu erhalten. Auf sehr einfache Weise wird so die Leistung während des Lesebzw. Schreibvorganges heraufgesetzt.As already mentioned at the beginning, the read / write current should be relatively large in contrast to the quiescent current of a cell. The extraordinary advantage of the present memory cell is the complete decoupling of the read / write process from the rest state of the cell: in the rest state only a very small current flows due to the high- value collector resistances RX, Rl. When the switching diodes are addressed and turned on, a further current path is switched on to the cell, which feeds a high read / write current into the cell with the low-ohm bit line resistor RO (see FIG. 2) via one of the bit lines. The high bit rate current is required in order to obtain a sensing result in the differential amplifier in a short time. In a very simple way, the performance during reading and Write process increased.

Es soll daraufhingewiesen werden, daß im adressierten Zustand der Spannungsabfall über den niederohmigen Bitleitungswiderstand RO die Stabilität der Zelle gewährleistet. Daraus ergibt sich für dessen Bemessung eine unlere Grenze: Das Produkt aus Bitleitungsstrom und Widerstand RO muß größer sein als die Mindestspannung, 7. B. 200 mV: /„„ · R0> 200 mV.It should be pointed out that in the addressed state the voltage drop across the low-ohm bit line resistance RO ensures the stability of the cell. This results in an lower limit for its dimensioning: The product of bit line current and resistance RO must be greater than the minimum voltage, 7. B. 200 mV: / "" · R0> 200 mV.

Wenn nicht, wie oben beschrieben, ein wortweiser Betrieb gewünscht wird, wobei gleichzeitig alle Zellen, denen eine Wortleilung Wgemeinsam ist. ein- bzw. ausgelesen werden, bietet es sich für den bitweisen Betrieb an, die Potentialabsenkung an der Wortleitung W auf Wortleitung W und Bitleitungspotential Vl aufzuteilen, so daß bei geringerer Absenkung des Emitterpotentials nur die Schaltdioden leitend werden, deren Anoden durch einen !5 positiven impuls über VI »vorgespannt« sind. A.uf diese Weise läßt sich eine echte XK-Selektion erhalten.If a word-by-word operation is not desired, as described above, all cells that have a word division W in common at the same time. are read in or read out, it is advisable for bit-by-bit operation to divide the potential drop on word line W between word line W and bit line potential Vl , so that when the emitter potential drops less, only those switching diodes become conductive whose anodes are positive due to a! 5 impulse are "biased" over VI. In this way a real XK selection can be obtained.

Fig. 2 zeigt die Anordnung von MxN gleichartigen Speicherzellen in einer Speichermatrix, welche in N »Worten« ä M »Bits« matrixförmig miteinander verbunden sind. N Wortleitungen Wl bis WN und M Bitleitungspaare mit den Spannungs- bzw. Stromquellen VU bis VIM dienen zur Adressierung des Speichers. Die niederohmigen Bitleitungswiderstände RO, deren Spannungsabfall von den Differentialverstärkern Dl bis DM abgefühlt werden können, bilden die nach der Erfindung wesentlichen niederohmigen Kollektorwiderstände während des Schreib- Lesevorganges. Ein gemeinsamer Vorwiderstand zwischen Spannungsquelle VI und den beiden Bitleitungswiderständen RO kann zu einer Stromeinprägung Verwendung finden.2 shows the arrangement of M × N memory cells of the same type in a memory matrix, which are connected to one another in the form of a matrix in N "words", M "bits". N word lines W1 to WN and M bit line pairs with the voltage or current sources VU to VIM are used to address the memory. The low-ohmic bit line resistances RO, the voltage drop of which can be sensed by the differential amplifiers Dl to DM , form the low-ohmic collector resistances which are essential according to the invention during the read-write process. A common series resistor between voltage source VI and the two bit line resistors RO can be used for a current injection.

Der Ruhestrom wird durch den Vorwiderstand /?3 in der Spannungsversorgungsleitung Vl für ein ganzes «Wort« eingeprägt, d.h. für alle Zellen einer Wortleitung H . Wie schon oben erwähnt, können Schalter zwischen den Anschlußklemmen VX und den Vorwiderständen Ri \orgesehen sein, welche während des Schreibvorganges dafür sorgen, daß nur ein relativ geringer Schreibstrom notwendig wird. Es kann auch ein gemeinsamer Schalter Verwendung finden. Danebenkann auch statt des kurzzeitigen völligen Abschaltens durch geeignete schaltungstechnische Mittel eine Herabsetzung des Ruhestroms über die Spannungsversorgungsleitung VX erfolgen. The quiescent current is impressed by the series resistor /? 3 in the voltage supply line Vl for a whole "word", ie for all cells of a word line H. As already mentioned above, switches can be provided between the connection terminals VX and the series resistors Ri \, which ensure that only a relatively low write current is required during the write process. A common switch can also be used. In addition, instead of being completely switched off for a short time, suitable circuitry means can be used to reduce the quiescent current via the voltage supply line VX .

Fig. .- zeigt ein mögliches Ausführungsbeispiel eines topologischen Entwurfes (Layout) für eine Speicherzelle nach der Erfindung, aus dem insbesondere der Vorteil der Platzersparnis hervorgeht.Fig. .- shows a possible embodiment of a topological design (layout) for a memory cell according to the invention, from which in particular the advantage the space saving is evident.

L'ber einem P -Substrat ist die .V-Epitaxieschicht durch P'-Trenndiffusionen in einzelne Isolationswannen unterteilt, welche jeweils eine Hälfte einer Speicherzelle gemäß der Schaltung in Fi-;. ! aufnehmer!. Die linke Hälfte beherbergt den Transistor TI, dessen Basisgebiet verlängert ist. um den Widerstand R I zu bilden. Der Flächenwideisland der /'-Basisdiffusion ist wesentlich erhöht durch eine bedeckende N ' -Diffusion, welche die effektive Schichtdicke auf die sehr geringe Basisdicke eines Transistors begrenzt. Auf diese Weise entsteht zwischen dem Basisanschluß B und dem Anschluß der Il Leitung ein hochohmiger Widerstand, der aufgrund der Kreuzkopplung zum Kollektor des anderen Transistors TX in der zweiten Wanne als dessen Kollektorlastwiderstand wirkt. Die N+-DiITuSiOn zur Herstellung des oben beschriebenen Pinch-Widerstandes (vergrabener oder doppelt diffundierter Widerstand) dient gleichzeitig zur Kontaktierung der /V-Epitaxieschichl, d.h. des Kollektors des Transistors TI. In dieser Epitaxieschicht ist mit einer P-Diffusion die Schaltdiode Dl eindiffundiert, welche zur Kopplung mit der Bitleilung BO dient. Die parallel geführten Wort- und Versorgungsleitungs-Metallisierungen W, VX werden in einer anderen Melallisierungsebene als die Bitleitungen geführt, um Leitungskreuzungen zu ermöglichen. Bei nur einer Metallisierungsebene müssen nicderohmige Unterführungen durch den Kristall vorgesehen werden.Above a P substrate, the .V epitaxial layer is subdivided by P ' separating diffusions into individual insulation wells, each of which is one half of a memory cell according to the circuit in FIG. ! transducer !. The left half houses the transistor TI, the base area of which is extended. to form the resistor R I. The area wide island of the / 'base diffusion is significantly increased by a covering N' diffusion, which limits the effective layer thickness to the very small base thickness of a transistor. In this way, a high-ohmic resistance arises between the base connection B and the connection of the II line, which, due to the cross coupling to the collector of the other transistor TX in the second well, acts as its collector load resistance. The N + -DiITuSiOn for producing the pinch resistor described above (buried or double diffused resistor) serves at the same time to contact the / V epitaxial layer, ie the collector of the transistor TI. The switching diode D1 , which is used for coupling to the bit line BO, is diffused into this epitaxial layer with a P diffusion. The word and supply line metallizations W, VX , which are routed in parallel, are routed in a different metallization level than the bit lines in order to enable line crossings. If there is only one metallization level, non-resistive underpasses must be provided through the crystal.

Zur Verringerung der Kollektorserienwiderstände sind yV + -SubkoIlektordiffusionen möglich, welche im Schnitt durch den Monolithen gemäß Fig. 3A zu sehen sind. Hierin ist auch die isolierende, passivierende SiO,-Schicht auf dem Halbleiterkristall und zwischen den Metallisierungsebenen sichtbar.In order to reduce the collector series resistances, yV + -subkoIlektordiffusions are possible, which can be seen in the section through the monolith according to FIG. 3A. The insulating, passivating SiO, layer on the semiconductor crystal and between the metallization levels is also visible here.

Wesentlich bei dem gezeigten Layout einer Speicherzelle nach der Erfindung sind die in die Kollektorwanncn integrierten Schaltdioden, welche durch diese Anordnung keine zusätzliche, platzraubende eigene Diffusionswanne benötigen. Die hier gezeigten Pinch-Widerstände können z. B. auch durch /W/"-Transistoren oder durch andere Widerstandselemente in derselben oder einer zusätzlichen Isolationsinsel ersetzt werden.In the illustrated layout of a memory cell according to the invention, the elements in the collector wells are essential integrated switching diodes which, due to this arrangement, do not require any additional, space-consuming diffusion troughs of their own. The pinch resistors shown here can e.g. B. also by / W / "transistors or by other resistance elements in the same or an additional isolation island are replaced.

Die wesentlichen Vorteile einer Speicherzelle nach der vorliegenden Erfindung sindThe main advantages of a memory cell according to the present invention are

a) leichte Ausführbarkeit in monolithischer Technik mit geringem Platzbedarf aufgrund einfachster Kopplung zwischen Zelle und Wortleitung (galvanisch) und Bitleitungspaar (Dioden, welche in Kollektorwannen eindiffundiert werden können);a) easy implementation in monolithic technology with little space requirement due to the simplest Coupling between cell and word line (galvanic) and bit line pair (diodes, which are in collector wells can be diffused);

b) einfachste Erhöhung der Leistung einer adressierten Zelle gegenüber Ruhezustand durch Einspeisen eines Lese-/Schreibstromes in die Zelle, der nicht die den Ruhestrom bestimmende hochohmigen Lastwiderstände durchfließt. Für ein Bitleitungspaar ist nur einmal ein Paar von Bitleitungswiderständen RO notwendig, welche jeweils die adressierte Zelle er-b) the simplest increase in the power of an addressed cell compared to the idle state by feeding a read / write current into the cell that does not flow through the high-value load resistances that determine the quiescent current. A pair of bit line resistors RO is required only once for a bit line pair, each of which defines the addressed cell.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims (11)

Patentansprüche:Patent claims: 1. Monolithische Speicherzelle mit einem hochohmige Kollektorwiderstände aufweisenden direkt kreuzgekoppelten Transistor-Flip-Flop, das am Kreuzungspunkt einer Wortleitung und eines mit einem Schreib-/Leseverstärker verbundenen Bitleitungspaares angeordnet ist, wobei die Bitleitungen über zwei Schaltdioden mit den Kollektoren der beiden Flip-Flop-Transistoren und die Wortleitung mit den Emittern dieser Transistoren verbunden ist, d adurch gekennzeichnet, daß in jeder Bitleitung (ßO, 51) ein niederohmiger, für die angeschlossenen Zellen gemeinsamer Bitleitungswiderstand (RO) angeordnet ist und daß zum Adressieren der Zelle von den Kollektorwiderständen (Rl, R 2) auf die Bitleitungswiderstände (RO) als Lastwiderstände umgeschaltet wird, indem durch entsprechende Polung der Schaltdioden (Di, DT) und Absenken des Potentials der Wortleitung (IV) die Schalldioden (Z>1,Z>2) in den leitenden Zustand gebracht werden.1. Monolithic memory cell with a directly cross-coupled transistor flip-flop with high-resistance collector resistors, which is arranged at the intersection of a word line and a bit line pair connected to a read / write amplifier, the bit lines being connected to the collectors of the two flip-flops via two switching diodes. Transistors and the word line is connected to the emitters of these transistors, characterized in that a low-ohmic bit line resistor (RO) common to the connected cells is arranged in each bit line (ßO, 51) and that for addressing the cell of the collector resistors (Rl , R 2) is switched to the bit line resistors (RO) as load resistors by switching the sound diodes (Z> 1, Z> 2) to the conductive state by correspondingly polarizing the switching diodes (Di, DT) and lowering the potential of the word line (IV) to be brought. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Dioden in die Kollektorwannen der mit ihnen verbundenen Transistoren eindiffundiert sind.2. Memory cell according to claim 1, characterized in that the diodes in the collector wells of the transistors connected to them are diffused. 3. Speicherzelle nach Anspruch 1 und 2. dadurch gekennzeichnet, daß die hochohmigen Lastwiderstände (Rl, Λ2) durch Pinch-Widerstände als Verlängerungen der Basisdiffusionen gebildet werden.3. Memory cell according to claim 1 and 2, characterized in that the high-value load resistors (Rl, Λ2) through pinch resistors as extensions the base diffusions are formed. 4. Speicherzellen nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die hochohmigen Lastwiderstände (R I, R2) durch laterale komplementäre Transistoren gebildet werden, deren Kollektoren mit den Basisdiffusionen der Flip-Flop-Transistoren (7Ί, Tl) zusammenfallen.4. Memory cells according to claim 1 and 2, characterized in that the high-value load resistors (R I, R2) are formed by lateral complementary transistors whose collectors coincide with the base diffusions of the flip-flop transistors (7Ί, Tl) . 5. Monolithischer Matrixspeicher aus Speicherzellen nach Anspruch 1 bis Anspruch 4, dadurch gekennzeichnet, daß das Paar von niederohmigen Bitleitungswidersländen (RO) allen Speicherzellen gemeinsam ist, welche mit demselben Bitleitungspaar (SO, ßl) verbunden sind.5. Monolithic matrix memory made of memory cells according to Claim 1 to Claim 4, characterized in that that the pair of low-resistance bit line resistors (RO) common to all memory cells is, which are connected to the same bit line pair (SO, ßl). 6. Matrixspeicher nach Anspruch 5, dadurch gekennzeichnet, daß zur Stromeinprägung zwischen Bitleitungs-Spannungsquellen (VlI bis VlM) und den Bitleitungs-Widerständen (RO) gemeinsame Vorwiderstände vorgesehen sind.6. Matrix memory according to claim 5, characterized in that common series resistors are provided for current injection between bit line voltage sources (VlI to VlM) and the bit line resistors (RO). 7. Matrixspeicher nach Anspruch 5 und 6, dadurch gekennzeichnet, daß zur Stromeinprägung Vorwiderstände R3 in den Spannungsversorgungsleitungen Vl vorgesehen sind.7. Matrix memory according to claim 5 and 6, characterized in that series resistors R3 are provided in the voltage supply lines Vl for impressing the current. 8. Verfahren zum Betrieb eines Matrixspeichers nach Anspruch 5 bis Anspruch 7, dadurch gekennzeichnet, daß beim Einschreiben von Information der Ruhestrom der adressierten Zelle erniedrigt wird.8. The method for operating a matrix memory according to claim 5 to claim 7, characterized in that that when information is written, the quiescent current of the addressed cell is lowered. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Ruhestrom kurzzeitig ganz abgeschaltet wird.9. The method according to claim 8, characterized in that the quiescent current is switched off completely for a short time will. 10. Verfahren nach Anspruch 8 und 9, dadurch gekennzeichnet, daß zum Bei rieb eines bitorganisierten Matrixspeichers (A'K-Selektion) zum Adressieren einer Zelle gleichzeitig das Wortpotential abgesenkt und das Potential des entsprechenden Bitleitungspaares angehoben wird.10. The method according to claim 8 and 9, characterized in that for the rubbed a bit-organized Matrix memory (A'K selection) for addressing a cell at the same time lowered the word potential and the potential of the corresponding bit line pair is raised. Die Erfindung betrifft eine monolithische Speicherzelle mit einem hochohmige Kollektorwiderstände aufweisenden direkt kreuzgekoppelten Transistor-Flip-Flop, das am Kreuzungspunkt einer Worlleitung und eines mit einem Schreib-ZLeseverstärker verbundenen Bitleitungspaares angeordnet ist, wobei die Bitleitungen über zwei Schaltdioden mit den Kollektoren der beiden Flip-Fiop-Transistoren und die Wortleitung mit den Eminem dieser Transistoren verbunden ist.The invention relates to a monolithic memory cell with a high-value collector resistors directly cross-coupled transistor flip-flop, which is at the intersection of a worl line and one with a read / write amplifier connected bit line pair is arranged, wherein the bit lines via two Switching diodes with the collectors of the two flip-fiop transistors and the word line is connected to the eminem of these transistors. Eine solche Speicherzelle kann mit einer Vielzahl anderer gleich ausgebildeter Speicherzellen als Speicher in Rechenmaschinen dienen. Eine Zelle kann sich in genau zwei verschiedenen Zuständen befinden, die von außen angesteuert (Schreibvorgang) und zerstörungsfrei abgefragt werden können (Lesevorgang).Such a memory cell can be used with a multiplicity of other memory cells of the same design as a memory Calculating machines are used. A cell can be in exactly two different states, those from the outside can be controlled (write process) and queried non-destructively (read process). Die Silicium-Planartechnik zur Herstellung monolithischer Schaltungen ist bereits so ausgereift, daß man von einer Standard-Prozeßiolge sprechen kann. Durch große Sorgfalt bei der Maskenherstellung, durch Verbesserung der Photolithographie und durch die Beachtung strenger Vorschriften für die Reinheit der Materialien und die Staubfreiheit der Fabrikationsräume konnten Ausbeuten erzielt werden, die die wirtschaftliche Fertigung von mehreren 1000 Bauelementen auf einem einzigen HaIbleiterplättchen von ca. 10 mm2 Fläche möglich erscheinen lassen.The silicon planar technology for the production of monolithic circuits is already so mature that one can speak of a standard process line. By taking great care in the manufacture of masks, improving the photolithography and observing strict regulations for the purity of the materials and the absence of dust in the production rooms, yields could be achieved that would allow the economical production of several thousand components on a single semiconductor plate of approx. 10 mm 2 Make space appear possible. Eine der Hauptschwierigkeiten entsteht bei einer derartigen Packungsdichte durch die nur begrenzte Wärmeabfuhr über das Halbleitersubstrat. Will man nicht zu einei (relativ teuren) Flüssigkeitskühlung übergehen, muß man darauf achten, daß die gesamte Leistung des Speichers klein gehalten wird. Andererseits wird zum Lesen und Schreiben (Adressieren) einer Zelle ein möglichst hoher Strom gefordert, um die Schreib- und Lesezeiten zu verkürzen. Diese beiden Forderungen lassen sich dadurch erfüllen, daß man für die Zellen keine konstante Leistung vorsieht, sondern die Leistung einer adressierten Zelle wesentlich über ihre Ruheleistung hinaufsetzt. Ein Umschalten der Leistung einer Zelle ist jedoch im allgemeinen mit großem schaltungstechnischen Aufwand verbunden.One of the main difficulties with such a packing density arises from the limited heat dissipation over the semiconductor substrate. If you don't want to switch to a (relatively expensive) liquid cooling, care must be taken to ensure that the total capacity of the memory is kept small. On the other hand, the Reading and writing (addressing) a cell as high a current as possible required for the write and read times To shorten. These two requirements can be met by not having a constant value for the cells Provides power, but increases the power of an addressed cell significantly above its quiescent power. Switching the power of a cell, however, generally involves a great deal of circuitry Effort involved. Speicherzellen der eingangs genannten Art sind aus der US-PS 3421026 und aus der Veröffentlichung »IBM Technical Disclosure Bulletin«, Vol. 10, Nr. Memory cells of the type mentioned are from US-PS 3421026 and from the publication “IBM Technical Disclosure Bulletin ", Vol. 10, No. 11, April 1968, Seiten 1751 und 1752 bekannt.April 11, 1968, pages 1751 and 1752. In beiden Fällen sind jedoch keine Vorkehrungen getroffen, die Speicherzellen nur während einer Schreiboder Leseoperation mit einer über der Ruheleistung liegenden Leistung zu betreiben.In both cases, however, no precautions have been taken the memory cells only during a write or read operation with a power above the idle power To operate power. Da bei der monolithischen Technik der Preis im wesentlichen proportional zur Fläche der Schaltung ist, muß angestrebt werden, den Entwurf der Schaltung so zu bemessen, daß man an die durch die Technologie gegebenen Toleranzen herankommt.Since in monolithic technology the price is essentially proportional to the area of the circuit, The aim must be to design the circuit in such a way that one adapts to the conditions given by the technology Tolerances. Besonders platzraubend sind die Trenndiffusionen, welche einzelne Isolationswannen durch gesperrte PN-Übergänge voneinander isolieren, da aufgrund der Querdiffusion relativ breite »Gräben« entstehen. Hierunter versteht man die seitliche Ausdehnung der diffundierten Halbleiterzonen unter den Rändern der Oxydfenster, die dadurch zustande kommt, daß die Diffusionsfronten sich nicht nur in Richtung auf das Substrat sondern auch seitlich ausbreiten. In der Praxis rechnet man damit, daß die Diffusionsfronten sich seitlich genauso weit ausbreiten, wie in senkrechter Richtung. Der Abstand benachbarter Elemente muß dann entsprechend groß sein. Besonders einschneidend ist der Einfluß der Querdiffusion bei der Isolationsdiffusion, weil diese die ganze epitakti-The separating diffusions, which are individual insulation tubs through blocked PN junctions, are particularly space-consuming Isolate from each other, since the transverse diffusion creates relatively wide "trenches". Below one understands the lateral extent of the diffused semiconductor zones under the edges of the oxide windows, the it comes about that the diffusion fronts not only in the direction of the substrate but also spread out sideways. In practice it is expected that the diffusion fronts will spread as far laterally as as in the vertical direction. The distance between neighboring elements must then be correspondingly large. Particularly the influence of the transverse diffusion in the insulation diffusion is decisive, because this affects the entire epitaxial
DE1912176A 1969-03-11 1969-03-11 Monolithic storage cell Expired DE1912176C2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1912176A DE1912176C2 (en) 1969-03-11 1969-03-11 Monolithic storage cell
FR7006058A FR2059996B1 (en) 1969-03-11 1970-02-19
GB00254/70A GB1299113A (en) 1969-03-11 1970-03-04 Improvements in and relating to monolithic data storage matrices
JP45019860A JPS5120858B1 (en) 1969-03-11 1970-03-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1912176A DE1912176C2 (en) 1969-03-11 1969-03-11 Monolithic storage cell

Publications (2)

Publication Number Publication Date
DE1912176A1 DE1912176A1 (en) 1970-09-17
DE1912176C2 true DE1912176C2 (en) 1983-10-27

Family

ID=5727705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1912176A Expired DE1912176C2 (en) 1969-03-11 1969-03-11 Monolithic storage cell

Country Status (4)

Country Link
JP (1) JPS5120858B1 (en)
DE (1) DE1912176C2 (en)
FR (1) FR2059996B1 (en)
GB (1) GB1299113A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2131604B (en) * 1982-12-03 1986-01-29 Itt Ind Ltd Semiconductor memories
KR940002772B1 (en) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 Semiconductor integrated circuit and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3421026A (en) * 1964-06-29 1969-01-07 Gen Electric Memory flip-flop
US3354440A (en) * 1965-04-19 1967-11-21 Ibm Nondestructive memory array
US3493788A (en) * 1967-01-16 1970-02-03 Ibm Memory cell having a resistance network to prevent saturation
BE712913A (en) * 1967-05-25 1968-07-31

Also Published As

Publication number Publication date
DE1912176A1 (en) 1970-09-17
GB1299113A (en) 1972-12-06
JPS5120858B1 (en) 1976-06-28
FR2059996B1 (en) 1976-02-06
FR2059996A1 (en) 1971-06-11

Similar Documents

Publication Publication Date Title
DE69914746T2 (en) SEMICONDUCTOR SWITCHING CURRENT DEVICE WITH OPERATIONAL AMPLIFIER AND METHOD FOR THE PRODUCTION THEREOF
DE2621136C2 (en) Pre-programmed semiconductor memory
DE2235801B2 (en) Monolithic read-only memory and method of manufacture
DE1817510B2 (en) MONOLITHIC SEMICONDUCTOR STORAGE WITH STORAGE CELLS MADE OF TRANSISTORS
DE2307739A1 (en) MONOLITHICALLY INTEGRATED STORAGE CELL
DE2632036A1 (en) INTEGRATED MEMORY CIRCUIT WITH FIELD EFFECT TRANSISTORS
DE4326822C2 (en) Semiconductor memory device and memory cell structure
DE2460150C2 (en) Storage arrangement that can be monolithically integrated
DE1942559B2 (en) Storage facility for information
DE2156805B2 (en) MONOLITHIC MEMORY WITH STORAGE CELLS MADE FROM TWO SEMICONDUCTOR COMPONENTS
DE2655999C2 (en) Storage arrangement
DE2950906A1 (en) STORAGE CELL FOR A STATIC STORAGE AND STATIC STORAGE CONTAINING SUCH A CELL
DE1959744A1 (en) Monolithic semiconductor device
DE2429771A1 (en) STORAGE MATRIX WITH CONTROLLABLE FOUR-LAYER SEMI-CONDUCTORS
DE2142721A1 (en) Integrated bistable memory cell
DE2309616C2 (en) Semiconductor memory circuit
DE1764241C3 (en) Monolithically integrated semiconductor circuit
DE1912176C2 (en) Monolithic storage cell
DE2055232C3 (en) Integrated semiconductor circuit for storing a binary number
DE2612666C2 (en) Integrated, inverting logic circuit
DE2137976B2 (en) MONOLITHIC MEMORY AND METHOD OF MANUFACTURING
DE2101688A1 (en) Semiconductor memory cell
DE1934956A1 (en) Monolithic storage cell
DE2432099C3 (en)
DE2702830A1 (en) CAPACITIVE STORAGE CELL

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee