DE10259326B4 - Flüssigkristallanzeige - Google Patents
Flüssigkristallanzeige Download PDFInfo
- Publication number
- DE10259326B4 DE10259326B4 DE10259326.4A DE10259326A DE10259326B4 DE 10259326 B4 DE10259326 B4 DE 10259326B4 DE 10259326 A DE10259326 A DE 10259326A DE 10259326 B4 DE10259326 B4 DE 10259326B4
- Authority
- DE
- Germany
- Prior art keywords
- data
- liquid crystal
- lines
- pixel
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/065—Waveforms comprising zero voltage phase or pause
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Eine Flüssigkristallanzeige, aufweisend:
ein Flüssigkristallanzeigepaneel (52), das Flüssigkristallzellen (PXL) hat, die zwischen kreuzenden Gate-Leitungen und Daten-Leitungen definiert sind und alternierend durch Dünnschichttransistoren (TFT) an die angrenzenden Daten-Leitungen angeschlossen sind, welche unterschiedlich voneinander sind, mit i (i ist eine positive Zahl) horizontalen Leitungen,
wobei das Flüssigkristallanzeigepaneel (52) eine erste horizontale Leitung aufweist, bestehend aus den Flüssigkristallzellen (PXL), die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind, und eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen (PXL), die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind;
eine Zeitsteuerung (58) zum Erzeugen von Steuersignalen, deren Polarität mit der i Horizontal-Periode invertiert wird und die Ausgabe von Pixeldaten steuern;
einen Gate-Treiber (54) zum Treiben der Gate-Leitungen;
einen Daten-Treiber (56) zum Treiben der Daten-Leitungen, wobei der Datentreiber (56) aufweist:
eine Schieberegister-Anordnung, die ein sequentielles Abtast-Signal bereitstellt;
eine eine Vielzahl von Latches aufweisende Latch-Anordnung, die sequentiell die Pixeldaten um eine spezifische Anzahl von Kanälen in Übereinstimmung mit dem Abtast-Signal latcht;
eine eine Vielzahl von Multiplexern aufweisende Multiplexer-Anordnung (78) zum Bestimmen eines Ausgabekanals der Pixeldaten von der Latch-Anordnung und Hinzufügen eines Leerdatenelements in Reaktion auf die Steuersignale von der Zeitsteuerung, und eine Digital-Analog-Wandler-Anordnung zum Umwandeln der Pixeldaten und der Leerdaten von der Multiplexer-Anordnung (78) in ein Pixelsignal und ein Leersignal, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert ist; und
eine Puffer-Anordnung, welche das Pixelsignal und das Leersignal von der Digital-Analog-Wandler-Anordnung puffert, zum Bereitstellen dieser an die jeweiligen Daten-Leitungen,
wobei jeder Multiplexer der Multiplexer-Anordnung (78) zwei angrenzende Latches empfängt zum selektiven Ausgeben in Übereinstimmung mit dem Steuersignal von der Zeitsteuerung (58) .
ein Flüssigkristallanzeigepaneel (52), das Flüssigkristallzellen (PXL) hat, die zwischen kreuzenden Gate-Leitungen und Daten-Leitungen definiert sind und alternierend durch Dünnschichttransistoren (TFT) an die angrenzenden Daten-Leitungen angeschlossen sind, welche unterschiedlich voneinander sind, mit i (i ist eine positive Zahl) horizontalen Leitungen,
wobei das Flüssigkristallanzeigepaneel (52) eine erste horizontale Leitung aufweist, bestehend aus den Flüssigkristallzellen (PXL), die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind, und eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen (PXL), die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind;
eine Zeitsteuerung (58) zum Erzeugen von Steuersignalen, deren Polarität mit der i Horizontal-Periode invertiert wird und die Ausgabe von Pixeldaten steuern;
einen Gate-Treiber (54) zum Treiben der Gate-Leitungen;
einen Daten-Treiber (56) zum Treiben der Daten-Leitungen, wobei der Datentreiber (56) aufweist:
eine Schieberegister-Anordnung, die ein sequentielles Abtast-Signal bereitstellt;
eine eine Vielzahl von Latches aufweisende Latch-Anordnung, die sequentiell die Pixeldaten um eine spezifische Anzahl von Kanälen in Übereinstimmung mit dem Abtast-Signal latcht;
eine eine Vielzahl von Multiplexern aufweisende Multiplexer-Anordnung (78) zum Bestimmen eines Ausgabekanals der Pixeldaten von der Latch-Anordnung und Hinzufügen eines Leerdatenelements in Reaktion auf die Steuersignale von der Zeitsteuerung, und eine Digital-Analog-Wandler-Anordnung zum Umwandeln der Pixeldaten und der Leerdaten von der Multiplexer-Anordnung (78) in ein Pixelsignal und ein Leersignal, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert ist; und
eine Puffer-Anordnung, welche das Pixelsignal und das Leersignal von der Digital-Analog-Wandler-Anordnung puffert, zum Bereitstellen dieser an die jeweiligen Daten-Leitungen,
wobei jeder Multiplexer der Multiplexer-Anordnung (78) zwei angrenzende Latches empfängt zum selektiven Ausgeben in Übereinstimmung mit dem Steuersignal von der Zeitsteuerung (58) .
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Diese Erfindung betrifft eine Flüssigkristallanzeige, und insbesondere eine Flüssigkristallanzeige, die zum Verringern des Energieverbrauchs fähig ist und zusätzlich ihre Bildqualitat verbessert.
- Im Allgemeinen steuert eine Flüssigkristallanzeige (LCD) einen Lichtdurchlassgrad eines Flüssigkristalls mit dielektrischer Anisotropie unter Verwendung eines elektrischen Feldes zum Anzeigen eines Bildes. Zu diesem Zweck weist die LCD ein Flüssigkristallanzeigepaneel auf, das matrixartig angeordnete Flüssigkristallzellen hat, und weist einen Treiberschaltkreis zum Treiben des Flüssigkristallanzeigepaneels auf.
- In dem Flüssigkristallanzeigepaneel steuern Flüssigkristallzellen einen Lichtdurchlassgrad in Übereinstimmung mit dem Pixelsignal zum Anzeigen eines Bildes. Der Treiberschaltkreis enthält einen Gate-Treiber zum Treiben der Gate-Leitungen, einen Daten-Treiber zum Treiben der Daten-Leitungen, eine Zeitsteuerung, welche den Gate-Treiber und den Daten-Treiber mit einem Zeitsteuer-Signal und Pixeldaten versorgt, und eine Energie bereitstellende Energiequelle.
- Beispielsweise weist, wie in
1 gezeigt, die Flüssigkristallanzeige ein Flüssigkristallanzeigepaneel2 auf, das matrixartig angeordnete Flüssigkristallzellen Clc, einen Gate-Treiber4 zum Treiben von Gate-LeitungenGL1 bis GLn des Flüssigkristallanzeigepaneels2 und einen Daten-Treiber4 zum Treiben von Daten-LeitungenDL1 bisDLm des Flussigkristallanzeigepaneels2 aufweist. - In
1 weist das Flussigkristallanzeigepaneel2 eine Flüssigkristallzelle Clc und Dünnschichttransistoren („thin film transistors“,TFTs ) auf, von denen jeder an einer Kreuzung zwischen den n Gate-LeitungenGL1 bisGLn und den m Daten-LeitungenDL1 bis DLm vorgesehen ist. DerTFT legt ein Videosignal von der Daten-LeitungDL1 bisDLm an die Flüssigkristallzelle Clc in Reaktion auf ein Abtast-Signal von den Gate-LeitungenGL1 bisGLn an. Die Flüssigkristallzelle Clc kann äquivalent als Flüssigkristall-Kapazitäten Clc mit einer gegenüberliegenden gemeinsamen Elektrode ausgedrückt werden, mit einem Flüssigkristall dazwischen und einer an denTFT angeschlossenen Pixelelektrode. - Der Gate-Treiber
4 legt sequentiell ein Abtast-Signal an die Gate-LeitungenGL1 bisGLn zum Treiben desTFT an, der an die zugehörige Gate-Leitung angeschlossen ist. - Der Daten-Treiber 6 wandelt Pixeldaten in Analog-Pixelsignale um, zum Anlegen von Videosignalen für eine horizontale Leitung an die Daten-Leitungen
DL1 bisDLm während einer Horizontal-Periode, wenn ein Gate-Signal an die Gate-Leitung GL angelegt ist. In diesem Fall wandelt der Daten-Treiber die Pixeldaten mit der Hilfe von Gammaspannungen („gamma voltage“) von einem Gammaspannungs-Generator (nicht gezeigt) in Pixelsignale um, um sie zuzuführen. - Um die Verschlechterung des Flüssigkristalls zu verhindern und um die Anzeigequalität des Bildes zu verbessern, wird eine solche Flüssigkristallanzeige mit einem Inversions-Treibverfahren wie beispielsweise einem Frame-Inversionssystem, einem Leitung- (oder Spalten-) Inversionssystem oder einem Punkt-Inversionssystem getrieben.
- In dem Frame-Inversionssystem sind Polaritäten der Flüssigkristallzellen innerhalb eines Frames dieselben und werden immer dann invertiert, wenn ein Frame geändert wird. Ein solches Frame-Inversionssystem hat ein Problem, dass mittels Frames Flackern auftritt.
- In dem Leitungs-Inversionssystem werden die Polaritäten der Flüssigkristallzellen bei horizontalen Leitungen und Frames invertiert, wie in
2A bzw.2B gezeigt. Solch ein Leitungs-Inversionssystem hat ein Problem, dass ein Übersprechen zwischen den Flussigkristallzellen von horizontaler Richtung existiert, was ein Flackern in einem horizontalen Streifenmuster verursacht. - In dem Spalten-Inversionssystem werden Polaritäten der Flüssigkristallzellen bei vertikalen Leitungen und Frames invertiert, wie in
3A bzw.3B gezeigt. Solch ein Spalten-Inversions-Treibsystem hat ein Problem, dass ein Übersprechen zwischen den Flüssigkristallzellen von vertikaler Richtung existiert, was ein Flackern in einem vertikalen Streifenmuster verursacht. - In dem Punkt-Inversionssystem, wie in
4A und4B gezeigt, sind die Polaritäten von Flüssigkristallzellen entgegengesetzt zu jenen der horizontal oder vertikal angrenzenden Flüssigkristallzellen und werden bei Frames invertiert. - Mit anderen Worten werden in dem Punkt-Inversionssystem Pixelsignale an jede Flüssigkristallzelle bereitgestellt, für ihre positive(+) Polarität und negative(-) Polarität, so dass sie alternierend auftreten, wenn es von den linken oberen Flüssigkristallzellen in die rechten Flüssigkristallzellen und in die unteren Flüssigkristallzellen geht, wie in
4A gezeigt, bei den ungeradzahlig nummerierten Frames; und Pixelsignale werden an jede Flüssigkristallzelle bereitgestellt, für ihre negative(-) Polarität und positive(+) Polarität, so dass die alternierend auftreten, wenn es von den linken oberen Flüssigkristallzellen in die rechten Flüssigkristallzellen und in die unteren Flüssigkristallzellen geht, wie in4B gezeigt, bei den geradzahlig nummerierten Frames. - Solch ein Punkt-Inversions-Treibsystem ist von einem zwischen den angrenzenden Flüssigkristallzellen in vertikalen und horizontalen Richtungen auftretenden Flackern frei, dadurch ist im Vergleich zu anderen Inversionssystemen exzellentere Bildqualität bereitgestellt.
- Allerdings hat das Punkt-Inversion-Treibsystem einen Nachteil, dass, da die Polaritäten der von dem Daten-Treiber an die Daten-Leitungen angelegten Pixelsignale in den horizontalen und vertikalen Richtungen invertiert werden sollten, eine Schwankungssumme des Pixelsignals, das heißt eine Frequenz des Pixelsignals, größer als bei anderen Inversionssystemen ist, was eine Erhöhung in dem Energieverbrauch bewirkt.
-
US 6,160,535 A beschreibt eine Flüssigkristallanzeigevorrichtung, die für Punkt-Inversions-Ansteuerung eingerichtet ist, wobei Pixelelektroden in einer Pixelelektroden-Spalte abwechselnd mit linken und rechten Daten-Leitungen gekoppelt sind. Dabei weist die LCD-Vorrichtung ferner einen Gate-Treiber und einen Daten-Treiber zum Ansteuern von jeweils Gate-Leitungen und Daten-Leitungen auf. Ein Multiplexer empfängt Pixeldaten, ordnet die Pixeldaten um und fügt Leerwerte D in die Pixeldaten ein. Die Polarität von Gate-Leitungen wird in jeder Gate-Leitung abgewechselt. Leerwerte D sind in eine erste Farbwertsequenz zum Ansteuern der Leerleitung Sd eingeführt. -
US 6,256,076 B1 offenbart eine LCD-Vorrichtung mit Schaltelementen und Speicherkapazitäten, wobei Leerdaten, die nicht zum Anzeigen eines Bildes verwendet werden, in den ersten oder den letzten Kanal eingefügt werden. - beschreibt eine Flüssigkristallanzeige, in der Spaltenleitungen in gerade Leitungsgruppen und ungerade Leitungsgruppen unterteilt sind, wobei jede der Gruppen zwei oder mehr nebeneinander angeordnete Leitungen aufweist. Darin führen mit den Spaltenleitungen verbundene Spaltentreiber Datensignale einer Polarität den geraden Leitungsgruppen und Datensignale einer entgegengesetzten Polarität den ungeraden Leitungsgruppen zu, wobei die Polarität der Datensignale, die den geraden Leitungsgruppen und den ungeraden Leitungsgruppen zugeführt werden, jede zweite Reihe in der Spaltenrichtung abwechselnd zwischen einer Polarität und der entgegengesetzten Polarität geändert wird.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Demzufolge ist es ein Ziel der vorliegenden Erfindung, eine Flüssigkristallanzeige bereitzustellen, die zum erheblichen Verringern des Energieverbrauchs und zusätzlich zum Verbessern ihrer Bildqualität fähig ist, wenn ein Flüssigkristallanzeigepaneel in N (hierbei ist N eine positive Zahl) Punkt-Inversionssystem getrieben wird.
- Um diese und andere Ziele der Erfindung zu erreichen, wird eine Flüssigkristallanzeige gemäß dem Hauptanspruch, eine Flüssigkristallanzeige gemäß dem nebengeordneten Anspruch 3 und eine Flüssigkristallanzeige gemäß dem nebengeordneten Anspruch 4 bereitgestellt.
- Eine vorteilhafte Weiterbildung ergibt sich aus dem abhängigen Anspruch.
- Figurenliste
- Diese und andere Ziele der Erfindung werden anhand der folgenden ausführlichen Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Zeichnungen offensichtlich werden, in welchen:
-
1 eine schematische Ansicht ist, welche die Konfiguration einer herkömmlichen Flüssigkristallanzeige zeigt; -
2A und2B Ansichten zum Erklären eines Leitungs-Inversion-Treibsystems der Flüssigkristallanzeige sind; -
3A und3B Ansichten zum Erklären eines Spalten-Inversion-Treibsystems der Flüssigkristallanzeige sind; -
4A und4B Ansichten zum Erklären eines Punkt-Inversion-Treibsystems der Flüssigkristallanzeige sind; -
5 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt; -
6 eine schematische Ansicht ist, die eine andere Konfiguration des Flüssigkristallanzeigepaneels ist, angewendet auf die vorliegende Erfindung; -
7 ein ausführliches Blockdiagramm ist, das eine Konfiguration des in5 gezeigten Daten-Treibers zeigt; -
8 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt; -
9A und9B Wellenform-Diagramme einer Datenausgabe des Drei-Bus-Systems der Zeitsteuerung sind, die in8 gezeigt ist; -
10A und10B Wellenform-Diagramme einer Datenausgabe eines Sechs-Bus-Systems der Zeitsteuerung sind, die in8 gezeigt ist; -
11 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige für ein vertikales 2-Punkt-Inversion-Treiben gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist; -
12 eine schematische Ansicht ist, die noch eine andere Konfiguration des Flüssigkristallanzeigepaneels ist, angewendet auf die vorliegende Erfindung; -
13A und13B Diagramme sind, die ein Pixelsignal und ein Leersignal zeigen, angelegt an das in11 gezeigte Flüssigkristallpaneel; und -
14 eine schematische Ansicht ist, die eine Konfiguration einer Flüssigkristallanzeige für ein vertikales 2-Punkt-Inversion-Treiben gemäß noch einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist. - AUSFÜHRLICHE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
- Bezugnehmend auf
5 bis14 werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung ausführlich beschrieben - Bezugnehmend auf
5 ist dort eine Flüssigkristallanzeige gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. - Die in
5 gezeigte Flüssigkristallanzeige weist ein Flüssigkristallanzeigepaneel12 mit Flüssigkristallzellen auf, die matrixartig angeordnet sind, einen Gate-Treiber14 zum Treiben von Gate-LeitungenGL1 bisGLn des Flüssigkristallanzeigepaneels12 , einen Daten-Treiber16 zum Treiben von Daten-LeitungenDL1 bisDLm+1 des Flüssigkristallanzeigepaneels12 , und eine Zeitsteuerung18 zum Steuern des Gate-Treibers14 und des Daten-Treibers16 . - Das Flüssigkristallanzeigepaneel
12 enthält N Zahlen von Gate-LeitungenGL1 bisGLn , und M+1 Zahlen von Daten-LeitungenDL1 bisDLm+1 , welche die Gate-LeitungenGL1 bis GLn kreuzen und von diesen isoliert sind. Und das Flüssigkristallpaneel12 weist eine FlüssigkristallzellePXL und einen Dünnschichttransistor auf, vorgesehen in jedem Bereich, der durch Kreuzungsstellen zwischen den Gate-LeitungenGL1 bisGLn und den Daten-LeitungenDL1 bisDLm+1 definiert ist. DerTFT stellt der FlüssigkristallzellePXL das Pixelsignal von den Daten-LeitungenDL1 bisDLm+1 in Reaktion auf das Abtast-Signal von den Gate-LeitungenGL1 bisGLn bereit. Die FlüssigkristallzellePXL , in Reaktion auf das Pixelsignal, steuert den Lichtdurchlassgrad mittels Treibens der Flüssigkristalle, die zwischen den gemeinsamen Elektroden (nicht gezeigt) angeordnet sind. - Im Besonderen sind die Dünnschichttransistoren und die Flüssigkristallzellen
PXL zickzackartig angeordnet, wo sie wiederum angeordnet sind, entlang der Daten-Leitung DL. Mit anderen Worten sind die FlüssigkristallzellenPXL und die Dünnschichttransistoren, die in derselben Spalte enthalten sind, alternierend an eine andere angrenzender Daten-Leitungen mittels horizontaler Leitungen angeschlossen. - Beispielsweise sind die Dünnschichttransistoren und die Flüssigkristallzellen
PXL an den ungeradzahlig nummerierten horizontalen Leitungen, angeschlossen an die ungeradzahlig nummerierten Gate-LeitungenGL1 ,GL3 ,GL5 ..., jeweils an die 1-ten bis m-ten Daten-LeitungenDL1 bisDLm angrenzend an die linke Seite davon angeschlossen, in dem Fall des in5 gezeigten Flüssigkristallanzeigepaneels12 . Entsprechend sind die FlüssigkristallzellenPXL an den ungeradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-LeitungenDL angrenzend an die linke Seite davon. - Andererseits sind die Dünnschichttransistoren und die Flüssigkristallzellen
PXL an den geradzahlig nummerierten horizontalen Leitungen, angeschlossen an die geradzahlig nummerierten Gate-LeitungenGL2 ,GL4 ,GL6 ..., jeweils an die 2-ten bis (m+1)ten Daten-LeitungenDL2 bisDLm+1 angrenzend an die rechte Seite davon angeschlossen. Entsprechend sind die FlüssigkristallzellenPXL an den geradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die rechte Seite davon. - Anders sind in dem in
6 gezeigten Flüssigkristallanzeigepaneel15 die Dünnschichttransistoren und die FlüssigkristallzellenPXL an den ungeradzahlig nummerierten horizontalen Leitungen, angeschlossen an die ungeradzahlig nummerierten Gate-LeitungenGL1 ,GL3 ,GL5 , ..., jeweils an die 2-ten bis (m+1)ten Daten-LeitungenDL2 bisDLm+1 angrenzend an die rechte Seiten davon angeschlossen. Entsprechend sind die FlussigkristallzellenPXL an den ungeradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die rechte Seite davon. - Andererseits sind die Dünnschichttransistoren und die Flüssigkristallzellen
PXL an den geradzahlig nummerierten horizontalen Leitungen, angeschlossen an die geradzahlig nummerierten Gate-LeitungenGL2 ,GL4 ,GL6 ..., jeweils an die 1-ten bis m-ten Daten-LeitungenDL1 bis DLm angrenzend an die linke Seite davon angeschlossen. Entsprechend sind die FlüssigkristallzellenPXL an den geradzahlig nummerierten horizontalen Leitungen mit dem Pixelsignal geladen, über den Dünnschichttransistor, von den Daten-Leitungen DL angrenzend an die linke Seite davon. - Die Zeitsteuerung
18 erzeugt Zeitsteuer-Signale, welche den Gate-Treiber14 und den Daten-Treiber16 steuern, und stellt Pixeldaten-Signale an den Daten-Treiber16 bereit. Gate-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung18 , enthalten einen Gate-Startpuls GSP, ein Gate-Schiebe-Taktsignal GSC, ein Gate-Ausgabefreigabe-Signal GOE und etc. Daten-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung18 , enthalten einen Source-Startpuls SSP, ein Source-Schiebe-Taktsignal SSC, ein Source-Ausgabefreigabe-Signal SOE, Polaritätssteuer-Signal POC und etc. - Der Gate-Treiber
14 legt sequentiell Abtast-Signale an die Gate-LeitungenGL1 bisGLn in Verwendung der Gate-Zeitsteuer-Signale an. Entsprechend treibt der Gate-Treiber14 die Dünnschichttransistoren bei horizontalen Leitungen in Reaktion auf das Abtast-Signal. - Der Daten-Treiber
16 wandelt die Pixeldaten in Analog-Pixelsignale um, zum Anlegen der Pixelsignale von einer horizontalen Leitung an die Daten-LeitungenDL1 bisDLm+1 bei Horizontal-Perioden, wenn ein Abtast-Signal an die Gate-Leitung GL angelegt wird. In diesem Falle wandelt der Daten-Treiber16 die Pixeldaten in Pixelsignale mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese bereitzustellen. - Ferner legt der Daten-Treiber
16 die Pixelsignale auf die Weise eines Spalten-Inversion-Treibsystems an, wo die Polarität des Pixelsignals an Daten-Leitungen DL invertiert wird. Mit anderen Worten legt der Daten-Treiber16 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-LeitungenDL1 ,DL3 , ... und die geradzahlig nummerierten Daten-LeitungenDL2 ,DL4 , ...., an, und die Polarität des Pixelsignals, das den Daten-Leitungen DL bereitgestellt wird, wird bei Frames invertiert. - In diesem Fall, da die Flüssigkristallzellen
PXL zickzackartig um die Daten-LeitungenDL1 bisDLm+1 angeordnet sind, welchen das Pixelsignal mittels des Spalten-Inversionssystems bereitgestellt wird, werden die Flüssigkristallzellen PXL mit dem Punkt-Inversionssystem getrieben. - Insbesondere verändert der Daten-Treiber
16 den Ausgabekanal des Pixelsignals mittels Horizontal-Perioden alternierend, zum Bereitstellen korrekter Pixelsignale an die FlüssigkristallzellenPXL , die zickzackartig entlang den Daten-LeitungenDL1 bisDLm+1 angeordnet sind. - Im Fall des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen
PXL , angeschlossen an die rechte Seite von den Daten-LeitungenDL1 bisDLm+1 , stellt der Daten-Treiber16 m Zahlen von gültigen Pixelsignalen m Zahlen von Daten-LeitungenDL1 bisDLM und Leersignale den m+1 Zahlen von Daten-Leitungen DLm+1 bereit. Im Unterschied dazu, im Falle des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen PXL, angeschlossen an die linke Seite der Daten-LeitungenDL1 bisDLm+1 , stellt der Daten-Treiber16 m Zahlen von gültigen Pixelsignalen den 2 bis m+1 Zahlen von Daten-LeitungenDL2 bisDLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und stellt Leersignale den 1-ten Daten-LeitungenDL1 bereit. - Wenn beispielsweise die Flüssigkristallzellen
PXL die ungeradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die rechte Seite der Daten-LeitungenDL1 bis DLm, wie in5 gezeigt, stellt der Daten-Treiber16 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten-LeitungenDL1 bisDLm bereit, und stellt zusätzlich der (m+1)-ten Daten-LeitungDLm+1 Leersignale bereit. Und, wenn die FlüssigkristallzellenPXL die geradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die linke Seite der Daten-LeitungenDL1 bisDLm+1 , stellt der Daten-Treiber16 m Zahlen von gültigen Pixelsignalen den 2-ten bis (m+1)ten Daten-LeitungenDL2 bisDLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und stellt Leersignale der 1-ten Daten-Leitung bereit. - Im Unterschied dazu, wenn die Flüssigkristallzellen
PXL die ungeradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die linke Seite der Daten-LeitungenDL2 bisDLm+1 , wie in6 gezeigt, stellt der Daten-Treiber16 m Zahlen von gültigen Pixelsignalen den 2-ten bis (m+1)ten Daten-LeitungenDL2 bisDLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und stellt Leersignale der 1-ten Daten-Leitung bereit. Und, wenn die FlüssigkristallzellenPXL die geradzahlig nummerierte horizontale Leitung treibt, angeschlossen an die linke Seite der Daten-LeitungenDL1 bisDLm+1 , stellt der Daten-Treiber16 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten-LeitungenDL1 bisDLm bereit, und zusätzlich Leersignale der (m+1)-ten Daten-LeitungDLm+1 . - Dementsprechend wird die Bildqualität mittels der Flüssigkristallzellen
PXL verbessert, getrieben in dem Punkt-Inversionssystem, und da der Daten-Treiber16 Pixelsignale mittels des Spalten-Inversionssystems bereitstellt, ist sein Energieverbrauch erheblich geringer als wenn die Pixelsignale mittels des Punkt-Inversionssystems bereitgestellt werden. -
7 ist ein Blockdiagramm, das eine ausführliche Konfiguration des in5 gezeigten Daten-Treibers16 zeigt. - Bezugnehmend auf
7 enthält der Daten-Treiber16 eine Schieberegister-Anordnung20 zum Anlegen sequentieller Abtast-Signale, eine Latch-Anordnung22 zum Latchen und Ausgeben von Pixeldaten in Reaktion auf die Abtast-Signale, eine Multiplexer (MUX) Anordnung24 , welche die Route von Pixeldaten bestimmt, eingegeben von der Latch-Anordnung22 , eine Digital-Analog-Wandler (DAC) Anordnung26 zum Umwandeln der Pixeldaten von der MUX-Anordnung24 in Analog-Pixelsignale, eine Puffer-Anordnung28 zum Puffern und Ausgeben der Pixelsignale von der DAC-Anordnung26 . - Eine Mehrzahl von Schieberegistern, enthalten in der Schieberegister-Anordnung
22 , schieben sequentiell einen Source-Startpuls SSP von der Zeitsteuerung18 in Reaktion auf ein Source-Abtast-Taktsignal SSC, um dieses als ein Abtast-Signal auszugeben. - Eine Mehrzahl von Latches, enthalten in der Latch-Anordnung
22 , latchen sequentiell mittels Abtastens Pixeldaten von der Zeitsteuerung18 mit einer bestimmten Einheit in Reaktion auf das Abtast-Signal von der Schieberegister-Anordnung20 , und dann gibt die Latch-Anordnung22 simultan die gelatchte Pixel-Anordnung aus, in Reaktion auf ein Source-Ausgabefreigabe-Signal (SOE) von der Zeitsteuerung18 . - Die MUX-Anordnung
24 wahlt die Route von den Pixeldaten von der Latch-Anordnung22 bei Horizontal-Perioden in Reaktion auf das Steuersignal von der Zeitsteuerung18 aus. Insbesondere gibt die MUX-Anordnung24 die eingegebenen Pixeldaten ohne die Anderung des Kanals während ungeradzahlig nummerierter (oder geradzahlig nummerierter) Horizontal-Periode aus, wenn die an die rechte Seite der Daten-LeitungenDL1 bisDLm+1 angeschlossenen FlüssigkristallzellenPXL getrieben werden, und hat dem letzten Kanal bereitgestellte Leerdaten. Im Unterschied dazu gibt die MUX-Anordnung24 die eingegebenen Pixeldaten mittels Verschiebens einen Kanal nach rechts hin aus, wahrend geradzahlig nummerierter (oder ungeradzahlig nummerierter) Horizontal-Periode, wenn die an die linke Seite der Daten-LeitungenDL1 bisDLm+1 angeschlossenen FlüssigkristallzellenPXL getrieben werden, und hat an den ersten Kanal bereitgestellte Leerdaten. - Hierfür weist die MUX-Anordnung
24 m Zahlen von MUX auf, und jeder der MUX empfängt zwei angrenzende Latches zum selektiven Ausgeben in Übereinstimmung mit dem Steuersignal von der Zeitsteuerung18 . Hierin, außer den ersten und den m-ten Latches unter einer Mehrzahl von Latches, werden die Ausgaben der anderen Latches von zwei angrenzenden MUX geteilt. Und das der MUX-Anordnung24 bereitgestellte Steuersignal wird in seiner Polarität mit Horizontal-Perioden invertiert. - Eine Mehrzahl von DACs, enthalten in der DAC-Anordnung
26 , wandeln die Pixeldaten und die Leerdaten von der MUX-Anordnung24 in Pixelsignale und Leersignale mit der Hilfe von positiven und negativen Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese auszugeben. Insbesondere wandelt die DAC-Anordnung26 die ungeradzahlig nummerierten und geradzahlig nummerierten Pixeldaten in Pixelsignale mit einer entgegengesetzten Polarität um, um diese zum Zweck eines Spalten-Inversion-Treibens in Reaktion auf das Polaritätssteuer-Signal POL von der Zeitsteuerung18 auszugeben. - Die Puffer-Anordnung
28 puffert die Pixelsignale und die Leersignale von der DAC-Anordnung26 und gibt sie dann an die Daten-LeitungenDL1 bisDLm+1 aus. - Entsprechend werden Pixelsignale, von welchen die Polarität bei Daten-Leitungen und bei Frames invertiert werden, den Daten-Leitungen
DL1 bisDL,+1 bereitgestellt. Und die gültigen Pixelsignale werden den 1-ten bis m-ten Daten-LeitungenDL1 bis DLm und die Leersignale der m+1-ten Daten-LeitungDLm+1 während der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode bereitgestellt, und die Leersignale werden den 1-ten Daten-LeitungenDL1 und die gültigen Pixelsignale der 2-ten bis m+1-ten Daten-LeitungDL2 bisDLm+1 während geradzahlig nummerierter oder der ungeradzahlig nummerierten Horizontal-Periode bereitgestellt. Nachfolgend können die zickzackartig entlang den Daten-LeitungenDL1 bisDLm+1 angeordneten Flüssigkristallzellen mit dem Punkt-Inversionssystems getrieben werden. Folglich kann, da der Daten-Treiber16 mit dem Spalten-Inversionssystems getrieben wird und die Flüssigkristallzellen mit dem Punkt-Inversionssystems getrieben werden, der Energiebedarf in bemerkenswerter Weise verringert werden. -
8 stellt eine Flüssigkristallanzeige gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung dar. - Die in
8 gezeigte Flüssigkristallanzeige hat dieselben Elemente wie die in7 gezeigte Flüssigkristallanzeige, außer dass es einen Unterschied in der Funktion der Zeitsteuerung40 und des Daten-Treibers50 gibt. - Bei der Flüssigkristallanzeige
12 sind die FlüssigkristallzellenPXL und die TFTs in jedem Bereich vorgesehen, der mittels Kreuzungen zwischen den Gate-LeitungenGL1 bisGLn und den Daten-LeitungenDL1 bisDLm+1 definiert ist, um in einem Matrixmuster angeordnet zu sein. - Die
TFTs und die FlüssigkristallzellenPXL sind zickzackartig angeordnet, wobei sich ihre Position von rechts nach links oder vice versa abwechseln, entlang den Daten-LeitungenDL1 bisDLm+1 . Mit anderen Worten sind die in derselben Spalte enthaltenen Flüssigkristallzellen undTFTs alternierend an andere angrenzende Daten-Leitungen angeschlossen, mittels horizontaler Leitungen. - Beispielsweise ist das Flüssigkristallanzeigepaneel
12 an die TFTs der ungeradzahlig nummerierten oder geradzahlig nummerierten horizontalen Leitung angeschlossen, und die FlüssigkristallzellenPXL sind an die 1-ten bis m-ten Daten-LeitungenDL1 bisDLm angeschlossen, jeweils linksseitig davon angrenzend. Andererseits sind die FlüssigkristallzellenPXL und die TFTs der geradzahlig nummerierten horizontalen Leitungen an die 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+2 angeschlossen, jeweils rechtsseitig davon angrenzend. - Der Gate-Treiber
14 legt sequentiell Abtast-Signale an die Gate-LeitungenGL1 bisGLn unter Verwendung von Gate-Zeitsteuer-Signalen von der Zeitsteuerung40 an. Entsprechend treibt der Gate-Treiber14 die TFTs mittels horizontaler Leitungen in Reaktion auf die Abtast-Signale. - Der Daten-Treiber
50 wandelt die eingegebenen Pixeldaten in Analog-Pixelsignale zum Anlegen der Pixelsignale von einer horizontalen Leitung an die Daten-LeitungenDL1 bisDLm+1 mit Horizontal-Perioden um, wenn die Abtast-Signale an die Gate-Leitung GL angelegt werden. In diesem Fall wandelt der Daten-Treiber50 die Pixeldaten in Pixelsignale mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese bereitzustellen. - Ferner legt der Daten-Treiber
50 die Pixelsignale mittels eines Spalten-Inversions-Treibsystems an, wobei die Pixelsignale mittels Daten-LeitungenDL1 bisDLm+1 invertiert werden. Mit anderen Worten legt der Daten-Treiber50 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-LeitungenDL1 ,DL3 , ... und die geradzahlig nummerierten Daten-LeitungenDL2 ,DL4 , .... an, die Polarität der an die Daten-LeitungenDL1 bisDLm+1 angelegten Pixelsignale wird mittels Frames invertiert. In diesem Fall werden, da die zickzackartig angeordneten FlüssigkristallzellenPXL auf der Basis der Daten-LeitungenDL1 bisDLm+1 , an welche die Pixelsignale in dem Spalten-Inversion-Treibersystem bereitgestellt werden, die Flüssigkristallzellen mittels des Punkt-Inversionssystems getrieben. - Im Besonderen, zum Bereitstellen fehlerfreier Pixelsignale an die zickzackartig entlang der Daten-Leitungen
DL1 bisDLm+1 angeordneten FlüssigkristallzellenPXL , stellt der Daten-Treiber50 die Leersignale der 1-ten Daten-LeitungDL1 und die gültigen Pixelsignale den 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+1 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode bereit. Und die gültigen Pixelsignale werden den 1-ten bis m-ten Daten-LeitungenDL1 bisDLm bereitgestellt, und die Leersignale der (m+1)-ten Daten-LeitungenDLm+1 in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode. - Die Zeitsteuerung
40 generiert Steuersignale zum Steuern eines Treibens des Gate-Treibers14 und des Daten-Treibers50 und legt Pixeldaten an den Daten-Treiber50 an. Gate-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung40 , enthalten Gate-Startpuls GSP, Gate-Schiebetakt-Signal GSC, Gate-Ausgabefreigabe-Signal GOE und etc. Die an der Zeitsteuerung40 erzeugten Daten-Zeitsteuer-Signale enthalten Source-Startpuls SSP, Source-Schiebe-Taktsignal SSC, Source-Ausgabefreigabe-Signal SOE, Polaritätssteuer-Signal POL und etc. - Insbesondere stellt die Zeitsteuerung
40 m Zahlen von Pixeldaten von einer horizontalen Leitung sequentiell mittels einer bestimmten Einheit in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode bereit, und zusätzlich werden die Leerdaten als (m+1)-te Pixeldaten bereitgestellt. Und in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode werden die m Zahlen von Pixeldaten verzögert um einen Kanal bereitgestellt, und zusätzlich werden Leersignale als die ersten Pixeldaten bereitgestellt. - Zum Zwecke eines solchen Treibens enthält die Zeitsteuerung
40 einen Steuersignal-Generator42 zum Generieren von Steuersignalen, eine Pixeldaten-Anordnungseinheit44 zum Anordnen und Ausgeben von Eingabe-Pixeldaten, ein Register46 zum Verzögern der letzten Pixeldaten der von der Pixeldaten-Anordnungseinheit44 ausgegebenen Pixeldaten, und einen MUX48 zum selektiven Kombinieren der Pixeldaten von der Pixeldaten-Anordnungseinheit44 und der von dem Register46 verzögerten Pixeldaten. - Der Steuersignal-Generator
42 erzeugt Gate-Zeitsteuer-Signale zum Steuern des Gate-Treibers14 und Daten-Zeitsteuer-Signale zum Steuern des Daten-Treibers50 in Verwendung von Horizontal-Synchronisations-Signal H, Vertikal-Synchronisations-Signal9 , Haupt-Taktsignal MCLK etc. Ferner erzeugt der Steuersignal-Generator42 ein MUX48 Steuersignal. Im Falle von diesem erzeugt der Steuersignal-Generator42 , in Verwendung des Horizontal-Synchronisations-Signals H, das Steuersignal, das auf die ungeradzahlig nummerierte Horizontal-Periode und die geradzahlig nummerierte Horizontal-Periode hinweist, das heißt, von welchem die Polarität mittels Horizontal-Periode invertiert wird, um es so dem MUX48 bereitzustellen. - Die Pixeldaten-Anordnungseinheit
44 ordnet Eingabe-Pixeldaten an und gibt sie abhängig von einer Datenübermittlungsbus-Hierarchie aus. Beispielsweise gibt die Pixeldaten-Anordnungseinheit44 simultan die Pixeldaten von R, G und B durch drei Busse aus, oder gibt simultan die Pixeldaten von ungeradzahlig nummerierten R, G und B und die Pixeldaten von geradzahlig nummerierten R, G und B durch sechs Busse aus. Die durch die anderen Busse ausschließlich dem letzten Bus unter solchen Bussen ausgegebenen Pixeldaten werden dem MUX48 bereitgestellt, und die durch den letzten Bus ausgegebenen Pixeldaten werden gemeinsam dem MUX48 und dem Register46 bereitgestellt. Auch nimmt die Pixeldaten-Anordnungseinheit44 Proben von den Leerdaten BK in einem Leerintervall, das zwischen Datenfreigabe-Intervallen zum Ausgeben in dem Datenfreigabe-Intervall existiert. - Das Register
46 speichert temporär die Pixeldaten, die über den letzten Bus der von der Pixeldaten-Anordnungseinheit44 ausgegebenen Pixeldaten übermittelt werden, und verzögert diese um einen Kanal. - Der MUX
48 gibt m Zahlen von Pixeldaten und die Leerdaten aus, (m+1)-te Daten, eingegeben durch drei Busse oder sechs Busse von der Pixeldaten-Anordnungseinheit44 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode in Reaktion auf das Steuersignal. - Auch verschiebt MUX
48 , in Reaktion auf das Steuersignal, zum Ausgeben der eingegebenen Pixeldaten, über dem ersten oder dem zweiten Bus, von der Pixeldaten-Anordnungseinheit44 zu dem zweiten oder dem dritten Bus in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode. Oder er verschiebt zum Ausgeben der Pixeldaten, eingegeben durch den ersten bis fünften Bus, zu dem zweiten bis sechsten Bus. - Und die Pixeldaten des letzten Bus, welche das Register
46 um einen Kanal verzögert, das heißt des dritten oder des sechsten Bus, wird an den ersten Bus ausgegeben. In diesem Falle werden die Leerdaten, gespeichert an dem Register46 während des Leerintervalls, als die ersten Daten des ersten Bus in dem geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Intervall bereitgestellt. -
9A und9B sind Zeitdiagramme von Leerdaten und Pixeldaten, bereitgestellt von der Zeitsteuerung40 , über die drei Busse, an den Daten-Treiber50 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode und geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode. - Bezugnehmend auf
9A stellt die Zeitsteuerung40 , in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode ein Leerdatenelement BK und m/3 Zahlen von Rot-PixeldatenR1 ,R2 ,R3 , ..., Rm/3 über den ersten BusDB1 dem Daten-Treiber50 bereit, m/3 Zahlen von Grün-Pixeldaten G1,G2 ,G3 , ...,Gm/3 uber den zweiten BusDB2 und m/3 Zahlen von Blau-PixeldatenB1 ,B2 ,B3 , ..., Bm/3 über den dritten BusDB3 . Auf diese Weise stellt die Zeitsteuerung40 m Zahlen der gültigen Pixeldaten R, G und B dem Daten-Treiber50 durch den ersten bis dritten BusDB1 bisDB3 während des Freigabeintervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung40 stellt die Leerdaten BK bereit, sequentiell der Freigabe-Periode folgend. - Entsprechend gibt der Daten-Treiber
50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B von der Zeitsteuerung40 aus. Und der Daten-Treiber50 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-LeitungenDL1 bisDLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-LeitungDLm+1 um. - Bezugnehmend auf
9B stellt die Zeitsteuerung40 , in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode m/3 Zahlen von Rot-PixeldatenR1 ,R2 ,R3 , ..., Rm/3 dem Daten-Treiber50 mittels Verschiebens dieser zu dem zweiten BusDB2 bereit, und m/3 Zahlen von Grün-PixeldatenG1 ,G2 ,G3 , ..., Gm/3 mittels Verschiebens dieser zu dem dritten Bus DB3. Und die Zeitsteuerung40 stellt dem Daten-Treiber50 , über den ersten BusDB1 , m/3 Zahlen von Blau-PixeldatenB1 ,B2 ,B3 , ..., Bm/3 und ein Leerdatenelement BK bereit, verzögert um einen Kanal. Auf diese Weise stellt die Zeitsteuerung40 ein Leerdatenelement BK und m-1 Zahlen der gültigen Pixeldaten R, G und B, verschoben um einen Kanal, dem Daten-Treiber50 durch den ersten bis dritten BusDB1 bisDB3 während des Freigabe-Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung40 stellt ferner das letzte gültige Pixeldatenelement Dm/3 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode. - Entsprechend gibt der Daten-Treiber
50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B von der Zeitsteuerung40 ein. Und der Daten-Treiber50 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten-Leitung DL1 um. -
10A und10B sind Zeitdiagramme von Leerdaten und Pixeldaten, bereitgestellt von der Zeitsteuerung40 , über die sechs Busse, an den Daten-Treiber50 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode und geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode. - Bezugnehmend auf
10A stellt die Zeitsteuerung40 in der ungeradzahlig nummerierten (oder geradzahlig nummerierten) Horizontal-Periode ein Leerdatenelement BK und m/6 Zahlen von ungeradzahlig nummerierten Rot-PixeldatenOR1 ,OR2 ,OR3 , ..., ORm/6 über den ersten BusDB1 an den Daten-Treiber50 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-PixeldatenOG1 ,OG2 ,OG3 , ..., OGm/6 über den zweiten BusDB2 , m/6 Zahlen von ungeradzahlig nummerierten Blau-PixeldatenOB1 ,OB2 ,OB3 , ..., OBm/6 über den dritten BusDB3 , m/6 Zahlen von geradzahlig nummerierten Rot-PixeldatenER1 ,ER2 ,ER3 , ..., ERm/6 über den vierten BusDB4 , m/6 Zahlen von geradzahlig nummerierten Grun-PixeldatenEG1 ,EG2 ,EG3 , ..., EGm/6 über den fünften BusDB5 und m/6 Zahlen von geradzahlig nummerierten Blau-PixeldatenEB1 ,EB2 ,EB3 , ..., EBm/6 über den sechsten BusDB6 . - Auf diese Weise stellt die Zeitsteuerung
40 m Zahlen der gültigen Pixeldaten R, G und B dem Daten-Treiber50 durch den ersten bis sechsten BusDB1 bisDB6 während des Freigabeintervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung40 stellt das Leerdatenelement BK sequentiell folgend der Freigabe-Periode bereit. - Entsprechend gibt der Daten-Treiber
50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein. Und der Daten-Treiber50 wandelt die m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-LeitungenDL1 bisDLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-LeitungDLm+1 um. - Bezugnehmend auf
10B stellt die Zeitsteuerung40 , in der geradzahlig nummerierten (oder ungeradzahlig nummerierten) Horizontal-Periode m/6 Zahlen von ungeradzahlig nummerierten Rot-PixeldatenOR1 ,OR2 ,OR3 , ..., ORm/6 dem Daten-Treiber50 mittels Verschiebens dieser zu dem zweiten Bus DB2 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-PixeldatenOG1 ,OG2 ,OG3 , ..., OGm/3 zu dem dritten BusDB3 , m/6 Zahlen von ungeradzahlig nummerierten Blau-PixeldatenOB1 ,OB2 ,OB3 , ..., OBm/6 an den vierten BusDB4 , m/6 Zahlen von geradzahlig nummerierten Rot-PixeldatenER1 ,ER2 ,ER3 , ..., ERm/6 an den fünften BusDB5 , m/6 Zahlen von geradzahlig nummerierten Grün-PixeldatenEG1 ,EG2 ,EG3 , ..., EGm/6 an den sechsten Bus DB6. - Und die Zeitsteuerung
40 stellt dem Daten-Treiber50 , über den ersten BusDB1 , m/6 Zahlen von geradzahlig nummerierten Blau-PixeldatenEB1 ,EB2 ,EB3 , ..., EBm/6 und ein Leerdatenelement BK bereit, verzögert um einen Kanal. Auf diese Weise stellt die Zeitsteuerung40 ein Leerdatenelement BK, welches um einen Kanal verschoben ist, und m-1 Zahlen der gültigen Pixeldaten R, G und B an den Daten-Treiber50 durch den ersten bis sechsten BusDB1 bisDB6 während des Datenfreigabe-Intervalls bereit. Und die Zeitsteuerung40 stellt ferner das letzte gültige Pixeldatenelement Dm/6 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode. - Entsprechend gibt der Daten-Treiber
50 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B aus. Und der Daten-Treiber50 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-LeitungenDL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten-LeitungDL1 um. - Ähnlich werden Leerdaten bereitgestellt, von dem ersten oder dem letzten Pixeldatenelement, zusammen mit den m Zahlen von gültigen Pixeldaten mittels Horizontal-Perioden in der Zeitsteuerung
40 . Und der Daten-Treiber50 wandelt die m Zahlen von gültigen Pixeldaten und ein Leerdatenelement in Pixelsignale und Leersignale des Spalten-Inversionssystems um, um diese den Flüssigkristallpaneelen12 und15 bereitzustellen. Folglich werden die Flüssigkristallpaneele12 und15 in dem Punkt-Inversionssystem getrieben. - Andererseits, wenn die Flüssigkristallpaneele
12 und15 in dem Punkt-Inversionssystem getrieben werden, tritt Flackern auf, falls ein bestimmtes Punkt-Muster beim Fensterschließen („Window Shut Down“) angezeigt wird. Dies beruht darauf, dass andere Muster die Frequenz von 60 Hz haben, die Vertikal-Treibfrequenz, im Gegensatz dazu hat das bestimmte Punkt-Muster die Frequenz von 30 Hz, so dass Flackern von 30 Hz Frequenz auftritt. Um dieses Flackern zu verhindern, wird die Frequenz des Flackerns mittels Übernehmens des vertikalen Zwei-Punkt-Inversionssystems auf 60 Hz gebracht. In diesem Fall wird die Frequenz des Flackerns identisch zu der Vertikal-Treibfrequenz, die für Menschen nicht wahrnehmbar ist. - Bezugnehmend auf
11 ist eine Flüssigkristallanzeige für ein vertikales Zwei-Punkt-Inversionssystem-Treiben gemäß einem anderen Ausfuhrungsbeispiel der vorliegenden Erfindung gezeigt. - Die in
11 gezeigte Flüssigkristallanzeige enthält ein Flüssigkristallanzeigepaneel52 mit matrixartig angeordneten Flüssigkristallzellen, einen Gate-Treiber54 zum Treiben von Gate-LeitungenGL1 bisGLn des Flüssigkristallanzeigepaneels52 , einen Daten-Treiber56 zum Treiben von Daten-LeitungenDL1 bis DLm+1 des Flussigkristallanzeigepaneels52 und eine Zeitsteuerung58 zum Steuern des Gate-Treibers54 und des Daten-Treibers56 . - Das Flüssigkristallanzeigepaneel
52 enthält N Zahlen von Gate-LeitungenGL1 bisGLn , und M+1 Zahlen von Daten-LeitungenDL1 bisDLm +1, welche die Gate-LeitungenGL1 bis GLn kreuzen und von diesen isoliert sind. Und das Flüssigkristallpaneel52 enthält eine FlüssigkristallzellePXL und einen Dünnschichttransistor, vorgesehen in jedem von mittels Kreuzungen zwischen den Gate-LeitungenGL1 bis GLn und den Daten-LeitungenDL1 bisDLm+1 definierten Bereichen. Der TFT stellt der FlüssigkristallzellePXL das Pixelsignal von den Daten-LeitungenDL1 bisDLm+1 in Reaktion auf das Abtast-Signal von den Gate-LeitungenGL1 bis GLn bereit. Die FlüssigkristallzellePXL steuert in Reaktion auf das Pixelsignal den Lichtdurchlassgrad mittels Treibens der zwischen den gemeinsamen Elektroden (nicht gezeigt) angeordneten Flüssigkristallen. Im Speziellen sind die Dünnschichttransistoren und die Flüssigkristallzellen PXL zickzackartig angeordnet, wobei sie der Reihe nach an zwei horizontalen Leitungen angeordnet sind, entlang der Daten-LeitungDL . Mit anderen Worten sind die in derselben Spalte enthaltenen FlüssigkristallzellenPXL und die TFTs alternierend mit zwei horizontalen Leitungen an andere angrenzende Daten-Leitungen angeschlossen. - Beispielsweise sind die TFTs und die Flüssigkristallzellen PXL an den an die (4k-3)-ten und (4k-2)-ten Gate-Leitungen GL1,
GL2 ,GL5 ,GL6 , ... angeschlossenen (4k -3 )-ten (hierbei ist k eine positive Zahl) und (4k -2 )-ten horizontalen Leitungen jeweils an die 1-ten bis m-ten Daten-LeitungenDL1 bisDLm angrenzend an die linke Seite davon angeschlossen, in dem Falle des in11 gezeigten Flüssigkristallanzeigepaneels52 . Entsprechend sind die Flüssigkristallzellen PXL an den (4k -3 )-ten und (4k -2 )-ten horizontalen Leitungen mit dem Pixelsignal geladen, über dem TFT, von den Daten-Leitungen DL angrenzend an die linke Seite davon. - Andererseits sind die TFTs und die Flüssigkristallzellen PXL an den an die (4k-1)-ten und (4k)-ten Gate-Leitungen
GL3 ,GL4 , GL7, GL8, ... angeschlossenen (4k-1)-ten und (4k)-ten horizontalen Leitungen jeweils an die 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm +1 angeschlossen, angrenzend an die rechte Seite davon. Entsprechend sind die Flüssigkristallzellen PXL an den (4k-1)-ten und (4k)-ten horizontalen Leitungen mit dem Pixelsignal geladen, uber den TFT, von den Daten-Leitungen DL angrenzend an die rechte Seite davon. - Anders sind in dem in
12 gezeigten Flüssigkristallanzeigepaneel15 die TFTs und die FlüssigkristallzellenPXL an den an die (4k-3)-ten und (4k-2)-ten Gate-LeitungenGL1 ,GL2 ,GL5 ,GL6 , ... angeschlossenen (4k-3)-ten und (4k-2)-ten horizontalen Leitungen jeweils an die 2-ten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 angeschlossen, angrenzend an die rechte Seite davon. Entsprechend sind die Flüssigkristallzellen PXL an den (4k-3)-ten und (4k-2)-ten horizontalen Leitungen mit dem Pixelsignal geladen, über den TFT, von den Daten-Leitungen DL angrenzend an die rechte Seite davon. - Andererseits sind die TFTs und die Flüssigkristallzellen PXL an den an die (4k-1)-ten und (4k)-ten Gate-Leitungen
GL3 ,GL4 ,GL7 ,GL8 , ... angeschlossenen (4k-1)-ten und (4k)-ten horizontalen Leitungen jeweils an die 1-ten bis m-ten Daten-Leitungen DL1 bis DLm angeschlossen, angrenzend an die linke Seite davon. Entsprechend sind die FlüssigkristallanzeigenPXL an den (4k-1)-ten und (4k)-ten horizontalen Leitungen mit dem Pixelsignal geladen, über den TFT, von den Daten-Leitungen DL angrenzend an die linke Seite davon. - Die Zeitsteuerung
58 erzeugt Zeitsteuer-Signale, welche den Gate-Treiber54 und den Daten-Treiber56 steuern, und stellt Pixeldaten-Signale dem Daten-Treiber56 bereit. Gate-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung58 , enthalten einen Gate-Startpuls GSP, ein Gate-Verschiebe-Taktsignal GSC, ein Gate-Ausgabefreigabe-Signal GOE und etc. Daten-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung58 , enthalten einen Source-Startpuls SSB, ein Source-Schiebe-Taktsignal SSC, ein Source-Ausgabefreigabe-Signal SOE, Polaritatssteuer-Signal POC und etc. - Der Gate-Treiber
54 legt sequentiell Abtast-Signale an die Gate-LeitungenGL1 bisGLn in Verwendung der Gate-Zeitsteuer-Signale an. Entsprechend treibt der Gate-Treiber54 die Dünnschichttransistoren mittels horizontaler Leitungen in Reaktion auf das Abtast-Signal. - Der Daten-Treiber
56 wandelt die Pixeldaten in Analog-Pixelsignale zum Anlegen der Pixelsignale einer horizontalen Leitung an die Daten-LeitungenDL1 bisDLm+1 bei Horizontal-Perioden um, wenn ein Abtast-Signal an die Gate-Leitung GL angelegt ist. In diesem Fall wandelt der Daten-Treiber56 die Pixeldaten in Pixelsignale mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) um, um diese bereitzustellen. - Ferner legt der Daten-Treiber
56 Pixelsignale in der Weise eines Spalten-Inversion-Treibsystems an, wo die Polarität des Pixelsignals an Daten-LeitungenDL invertiert wird. Mit anderen Worten legt der Daten-Treiber56 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-LeitungenDL1 ,DL3 , ... und die geradzahlig nummerierten Daten-LeitungenDL2 ,DL4 , ... an, und die Polarität des an die Daten-LeitungenDL bereitgestellten Pixelsignals wird mit Frames invertiert. - In diesem Fall werden, da die Flüssigkristallzellen
PXL alternierend an die unterschiedlichen aneinander angrenzenden Daten-Leitungen angeschlossen sind, auf der Basis der Daten-LeitungenDL1 bisDLm+1 , an welche das Pixelsignal in dem Spalten-Inversionssystem bereitgestellt wird, die FlüssigkristallzellenPXL in dem vertikalen Zwei-Punkt-Inversionssystem getrieben. - Insbesondere verändert der Daten-Treiber
56 alternierend den Ausgabe-Kanal des Pixelsignals mit zwei Horizontal-Perioden zum Bereitstellen korrekter Pixelsignale an die FlüssigkristallzellenPXL , von welchen die Position alternierend geändert wird, entlang den Daten-LeitungenDL1 bisDLm+1 mit zwei horizontalen Leitungen. - In dem Fall des Bereitstellens von Pixelsignalen an die Flüssigkristallzellen
PXL , angeschlossen an die rechte Seite der Daten-LeitungenDL1 bisDLm+1 , stellt der Daten-Treiber56 m Zahlen von gültigen Pixelsignalen den m Zahlen von Daten-LeitungenDL1 bisDLM bereit, und Leersignale an die m+1 Zahlen Daten-LeitungenDLm+1 . Im Unterschied dazu stellt, in dem Fall des Bereitstellens von Pixelsignalen an die FlüssigkristallzellenPXL , angeschlossen an die linke Seite der Daten-LeitungenDL1 bisDLm+1 , der Daten-Treiber56 m Zahlen von gültigen Pixelsignalen den 2 bis m+1 Zahlen von Daten-LeitungenDL2 bisDLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und Leersignale an die 1-ten Daten-LeitungenDL1 . - Wenn beispielsweise die Flüssigkristallzellen PXL die an die rechte Seite der Daten-Leitungen DL1 bis DLm+1 angeschlossene (
4k -3 )-te und (4k -2 )-te horizontale Leitung treibt, wie in11 gezeigt, stellt der Daten-Treiber56 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten-LeitungenDL1 bisDLm bereit, und zusätzlich Leersignale an die (m+1)-te Daten-LeitungDLm+1 . Und wenn die Flüssigkristallzellen PXL die an die linke Seite der Daten-LeitungenDL1 bisDLm+1 angeschlossene (4k-1)-te und (4k)-te horizontale Leitung treibt, stellt der Daten-Treiber56 m Zahlen von gültigen Pixelsignalen den 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+1 mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin bereit, und Leersignaldaten an die erste Daten-Leitung. - Im Unterschied dazu, wenn die Flüssigkristallzellen PXL die an die linke Seite der Daten-Leitungen
DL1 bisDLm+1 angeschlossene (4k-3)-te und (4k-2)-te horizontale Leitung treibt, wie in12 gezeigt, stellt der Daten-Treiber56 m Zahlen von gültigen Pixelsignalen an die 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+1 bereit, mittels Verschiebens dieser um einen Kanal zu der rechten Seite hin, und Leersignale an die 1-te Daten-Leitung. Und wenn die FlüssigkristallzellenPXL die an die linke Seite der Daten-LeitungenDL1 bisDLm+1 angeschlossene (4k-1)-te und (4k)-te horizontale Leitung treibt, stellt der Daten-Treiber56 m Zahlen von gültigen Pixelsignalen den 1-ten bis m-ten Daten-LeitungenDL1 bisDLm bereit, und zusätzlich Leersignale der (m+1)-ten Daten-Leitung DLm+1. - Die realisierte Konfiguration eines solchen Daten-Treibers
56 ist dieselbe wie in7 gezeigt. Allerdings ist der einzige Unterschied, dass die MUX-Anordnung24 den Kanal der Pixeldaten an zwei Horizontal-Perioden verändert. Ausführlichere Beschreibung für die Konfiguration und den Betrieb, identisch dazu, wird wegzulassen. - Bezugnehmend auf
7 latcht und gibt aus die Latch-Anordnung22 die Pixeldaten von der Zeitsteuerung58 in Reaktion auf das Abtast-Signal der Schieberegister-Anordnung20 . - Die MUX-Anordnung
24 verändert die Route der Pixeldaten von der Latch-Anordnung22 bei zwei Horizontal-Perioden in Reaktion auf das Steuersignal von der Zeitsteuerung58 . Insbesondere gibt die MUX-Anordnung24 die eingegebenen Pixeldaten ohne die Veränderung des Kanals während (4k -3 )-ter und (4k -2 )-ter {oder (4k -1 )-ter und (4k )-ter} Horizontal-Periode aus, wenn die an die rechte Seite der Daten-LeitungenDL1 bisDLm+1 angeschlossenen FlüssigkristallzellenPXL getrieben werden, und hat an den letzten Kanal bereitgestellte Leerdaten. Im Unterschied dazu gibt die MUX-Anordnung24 die eingegebenen Pixeldaten mittels Verschiebens einen Kanal nach rechts während (4k -1 )-ter und (4k )-ter {oder (4k -3 )-ter und (4k -2 )-ter} Horizontal-Periode aus, wenn die an die linke Seite der Daten-LeitungenDL1 bisDLm+1 angeschlossenen FlüssigkristallzellenPXL getrieben werden, und hat an den ersten Kanal bereitgestellte Leerdaten. - Hierfür hat das an die MUX-Anordnung
24 eingegebene Steuersignal seine Polarität bei zwei Horizontal-Perioden invertiert. - DAC-Anordnung
26 wandelt die Pixeldaten und Leerdaten von der MUX-Anordnung24 in das Pixelsignal und das Leersignal um, welche ihre Polarität entgegengesetzt zu dem angrenzenden Kanal haben, in Reaktion auf das Polaritätsteuer-Signal POL für Spalten-Inversion, und gibt sie aus. - Die Puffer-Anordnung
28 stellt die Pixelsignale und Leersignale von DAC-Anordnung26 den jeweiligen Daten-Leitungen DL1 bis DLm+1 bereit. - Entsprechend werden an die Daten-Leitungen DL1 bis DLm+1 Pixelsignale und Leersignale bereitgestellt, von welchen die Polarität bei Daten-Leitungen und bei Frames invertiert ist, wie in
13A und13B gezeigt. -
13A und13B stellen Pixelsignale und Leersignale dar, die an die Daten-LeitungenDL1 bisDLm+1 des in11 gezeigten Flüssigkristallpaneels in dem ungeradzahlig nummerierten Frame und dem geradzahlig nummerierten Frame bereitgestellt sind. - Bezugnehmend auf
13A , in dem ungeradzahlig nummerierten Frame in der (4k -3 )-ten und (4k -2 )-ten Horizontal-Periode, werden die Pixelsignale R, G und B von rot, grün und blau an die ersten bis m-ten Daten-LeitungenDL1 bisDLm bereitgestellt, und gleichzeitig werden die Leersignale BK an die (m+1)-te Daten-Leitung DLm+1 bereitgestellt. Und m/3 Zahlen von jedem der Pixelsignale R, G und B von rot, grün und blau werden an die zweiten bis (m+1)-ten Daten-Leitungen DL2 bis DLm+1 bereitgestellt, und gleichzeitig werden die Leersignale BK an die erste Daten-Leitung DL1 in der (4k -1 )-ten und (4k )-ten Horizontal-Periode2H ,3H , ..., n-1H, nH bereitgestellt. - Während solchem ungeradzahlig nummerierten Frame-Intervall wird ein Pixelsignal mit positiver Polarität immer an die ungeradzahlig nummerierten Daten-Leitungen
DL1 ,DL3 , ...,DLm+1 angelegt, und ein Pixelsignal mit negativer Polarität wird immer an die geradzahlig nummerierten Daten-Leitungen angelegt. Entsprechend werden die Flüssigkristallzellen PXL, von welchen die Position mit zwei horizontalen Leitungen alterniert wird, in dem vertikalen Zwei-Punkt-Inversionssystem getrieben. - Bezugnehmend auf
13B , in dem geradzahlig nummerierten Frame in der (4k -3 )-ten und (4k -2 )-ten Horizontal-Periode, werden die Pixelsignale R, G und B von rot, grün und blau an die zweiten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+1 bereitgestellt, und gleichzeitig werden die Leersignale BK an die erste Daten-LeitungDL1 bereitgestellt. Und m/3 Zahlen von jedem der Pixelsignale R, G und B von rot, grün und blau werden an die ersten bis m-ten Daten-LeitungenDL1 bisDLm bereitgestellt, und gleichzeitig werden die Leersignale BK an die (m+1)-ten Daten-Leitung DLm+1 in der (4k -1 )-ten und (4k )-ten Horizontal-Periode2H ,3H , ..., n-1H, nH bereitgestellt. - Wahrend solchem geradzahlig nummerierten Frame-Intervall, im Gegensatz zu dem obigen ungeradzahlig nummerierten Frame, wird ein Pixelsignal mit negativer Polarität immer an die ungeradzahlig nummerierten Daten-Leitungen
DL1 ,DL3 , ...,DLm+1 angelegt, und ein Pixelsignal mit positiver Polarität wird immer an die geradzahlig nummerierten Daten-Leitungen angelegt. Entsprechend werden die Flüssigkristallzellen PXL, von welchen die Position mit zwei horizontalen Leitungen alterniert wird, in dem vertikalen Zwei-Punkt-Inversionssystem getrieben. -
14 stellt eine Flüssigkristallanzeige für die vertikale Zwei-Punkt-Inversion gemaß einem anderen Ausfuhrungsbeispiel der vorliegenden Erfindung dar. - Die in
14 gezeigte Flüssigkristallanzeige hat dieselben Elemente wie die in11 gezeigte Flüssigkristallanzeige, außer dass es einen Unterschied in der Funktion der Zeitsteuerung70 und des Daten-Treibers80 gibt. - Das Flüssigkristallanzeigepaneel
52 hat die FlüssigkristallzellenPXL und die TFTs in jedem Bereich vorgesehen, der mittels Kreuzungen zwischen den Gate-LeitungenGL1 bisGLn und den Daten-LeitungenDL1 bisDLm+1 definiert ist, um in einem Matrix-Raster angeordnet zu sein. - Die TFTs und die Flüssigkristallzellen
PXL sind zickzackartig angeordnet, wobei ihre Position von rechts nach links oder vice versa bei zwei horizontalen Leitungen eine Wendung erfährt, entlang den Daten-LeitungenDL1 bisDLm+1 . Mit anderen Worten sind die Flüssigkristallzellen und TFTs, die in derselben Spalte enthalten sind, an andere angrenzende Daten-Leitungen mit zwei horizontalen Leitungen alternierend angeschlossen. - Beispielsweise sind die Flüssigkristallzellen
PXL und die TFTs der an die (4k -3 )-ten und (4k -2 )-ten {oder (4k -1 )-ten und (4k )-ten} Gate-Leitungen angeschlossenen (4k -3 )-ten und (4k -2 )-ten {oder (4k -1 )-ten und (4k )-ten} horizontalen Leitungen jeweils an die 1-ten bis m-ten Daten-Leitungen DL1 bis DLm angeschlossen, angrenzend an die linke Seite davon. Entsprechend werden die Flüssigkristallzellen PXL der (4k -3 )-ten und (4k -2 )-ten {oder (4k -1 )-ten und (4k )-ten} horizontalen Leitungen durch die TFTs mit dem Pixelsignal von der Daten-Leitung DL geladen, angrenzend an die linke Seite davon. - Andererseits sind die Flüssigkristallzellen
PXL und die TFTs der an die (4k -1 )-ten und (4k )-ten {oder (4k -3 )-ten und (4k -2 )-ten} Gate-Leitungen angeschlossenen (4k -1 )-ten und (4k )-ten {oder (4k -3 )-ten und (4k -2 )-ten} horizontalen Leitungen jeweils an die 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+2 angeschlossen, angrenzend an die rechte Seite davon. Entsprechend sind die FlüssigkristallzellenPXL der (4k -1 )-ten und (4k )-ten {oder (4k -3 )-ten und (4k -2 )-ten} horizontalen Leitungen durch die TFTs mit dem Pixelsignal von der Daten-Leitung DL angrenzend an die rechte Seite davon geladen. - Der Gate-Treiber
54 legt sequentiell Abtast-Signale an die Gate-LeitungenGL1 bisGLn in Verwendung von Gate-Zeitsteuer-Signalen von der Zeitsteuerung70 an. - Der Daten-Treiber
80 wandelt die eingegebenen Pixeldaten in Analog-Pixelsignale zum Anlegen der Pixelsignale von einer horizontalen Leitung an die Daten-Leitungen DL1 bis DLm+1 bei Horizontal-Perioden um, wenn die Abtast-Signale an die Gate-Leitung GL angelegt werden. In diesem Fall wandelt der Daten-Treiber80 die Pixeldaten mit der Hilfe von Gammaspannungen von einem Gammaspannungs-Generator (nicht gezeigt) in Pixelsignale um, um sie bereitzustellen. - Ferner legt der Daten-Treiber
80 die Pixelsignale mittels des Spalten-Inversion-Treibsystems an, wo die Pixelsignale an Daten-LeitungenDL1 bisDLm+1 invertiert werden. Mit anderen Worten legt der Daten-Treiber80 Pixelsignale mit einer entgegengesetzten Polarität an die ungeradzahlig nummerierten Daten-LeitungenDL1 ,DL3 , ... und die geradzahlig nummerierten Daten-LeitungenDL2 ,DL4 , ... an, die Polarität der an die Daten-LeitungenDL1 bisDLm+1 bereitgestellten Pixelsignale wird mit Frames invertiert. In diesem Fall werden, da die FlüssigkristallzellenPXL an die voneinander unterschiedlichen angrenzenden Daten-Leitungen angeschlossen sind, während sie mit zwei horizontalen Leitungen in der Basis der Daten-LeitungenDL1 bisDLm+1 alterniert werden, an welche die Pixelsignale in dem Spalten-Inversion-Treibsystem bereitgestellt werden, die Flüssigkristallzellen mittels des vertikalen Zwei-Punkt-Inversionssystems getrieben. - Im Speziellen stellt, zum Bereitstellen fehlerfreier Pixelsignale an die Flüssigkristallzellen
PXL , angeordnet auf zickzackartige Weise entlang der Daten-LeitungenDL1 bisDLm+1 , der Daten-Treiber80 die Leersignale der 1-ten Daten-Leitung DL1 und die gültigen Pixelsignale den 2-ten bis (m+1)-ten Daten-LeitungenDL2 bisDLm+1 in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k )-ten} Horizontal-Periode bereit. Und die gültigen Pixelsignale werden den 1-ten bis m-ten Daten-LeitungenDL1 bisDLm bereitgestellt, und die Leersignale der (m+1)-ten Daten-LeitungDLm+1 in der (4k-1)-ten und (4k )-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode. - Die Zeitsteuerung
70 erzeugt Steuersignale zum Steuern eines Treibens des Gate-Treibers54 und des Daten-Treibers.80 und legt Pixeldaten an den Pixeltreiber80 an. Gate-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung70 , enthalten Gate-Startpuls GSP, Gate-Verschiebe-Taktsignal GSC, Gate-Ausgabefreigabe-Signal GOE und etc. Die Daten-Zeitsteuer-Signale, erzeugt an der Zeitsteuerung70 , enthalten Source-Startpuls SSP, Source-Schiebe-Taktsignal SSP, Source-Ausgabefreigabe-Signal SOE, Polaritätsteuer-Signal POL und etc. - Insbesondere stellt die Zeitsteuerung
70 m Zahlen von Pixeldaten von einer horizontalen Leitung sequentiell mittels einer bestimmten Einheit in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k )-ten} Horizontal-Periode bereit, und zusätzlich werden die Leerdaten als (m+1)-te Pixeldaten bereitgestellt. Und in der (4k-1)-ten und (4k )-ten {oder (4k -3)-ten und (4k-2)-ten} Horizontal-Periode werden die m Zahlen von Pixeldaten mit Verzögerung von einem Kanal bereitgestellt, und zusätzlich werden Leersignale als die ersten Pixeldaten bereitgestellt. - Zum Zweck solch eines Treibens enthält die Zeitsteuerung
70 einen Steuersignal-Generator72 zum Erzeugen von Steuersignalen, eine Pixeldaten-Anordnungseinheit74 zum Anordnen und Ausgeben von Eingabe-Pixeldaten, ein Register76 zum Verzögern der letzten Pixeldaten der von der Pixeldaten-Anordnungseinheit74 ausgegebenen Pixeldaten, und einen MUX78 zum selektiven Kombinieren der Pixeldaten von der Pixeldaten-Anordnungseinheit74 und der von dem Register76 verzögerten Pixeldaten. - Der Steuersignal-Generator
72 erzeugt Gate-Zeitsteuer-Signale zum Steuern des Gate-Treibers54 und Daten-Zeitsteuer-Signale zum Steuern des Daten-Treibers80 in Verwendung von Horizontalsynchronisations-Signal H, Vertikalsynchronisations-Signal9 , Haupttaktsignal MCLK etc. Ferner erzeugt der Steuersignal-Generator72 ein MUX78 Steuersignal. In diesem Falle erzeugt der Steuersignal-Generator72 unter Verwendung des Horizontal-Synchronisations-Signals H das Steuersignal, das die (4k-3)-te und (4k-2)-te Horizontal-Periode und die (4k-1)-te und (4k )-te Horizontal-Periode anzeigt, das heißt von welchem die Polarität mit zwei Horizontal-Perioden invertiert wird, um es dem MUX78 bereitzustellen. - Die Pixeldaten-Anordnungseinheit
74 ordnet Eingabe-Pixeldaten an und gibt sie abhängig von einer Datenübermittlungsbus-Hierarchie aus. Beispielsweise gibt die Pixeldaten-Anordnungseinheit74 simultan die Pixeldaten von R, G, und B durch drei Busse aus, oder gibt simultan die Pixeldaten von ungeradzahlig nummerierten R, G, und B und die Pixeldaten von geradzahlig nummerierten R, G, und B durch sechs Busse aus. Die Pixeldaten, die durch die anderen Busse mit Ausnahme des letzten Bus aus solchen Bussen ausgegeben werden, werden dem MUX78 bereitgestellt, und die durch den letzten Bus ausgegebenen Pixeldaten werden gemeinsam dem MUX78 und dem Register76 bereitgestellt. Auch nimmt die Pixeldaten-Anordnungseinheit74 Samples von den Leerdaten BK in einem Leerintervall, das zwischen Datenfreigabe-Intervallen existiert, zum Ausgeben in dem Datenfreigabe-Intervall. - Das Register
76 speichert temporär die über den letzten Bus übermittelten Pixeldaten von den Pixeldaten, die von der Pixeldaten-Anordnungseinheit74 ausgegeben werden, und verzögert sie um einen Kanal. - Der MUX
78 gibt m Zahlen der Pixeldaten und Leerdaten aus, (m+1)-te Daten, eingegeben durch drei Busse oder sechs Busse von der Pixeldaten-Anordnungseinheit74 in der (4k -3 )-ten und (4k -2 )-ten {oder (4k -1 )-ten und (4k )-ten} Horizontal-Periode in Reaktion auf das Steuersignal. - Auch verschiebt MUX
78 in Reaktion auf das Steuersignal, zum Ausgeben der eingegebenen Pixeldaten, uber den ersten oder den zweiten Bus, von der Pixeldaten-Anordnungseinheit74 , an den zweiten oder dem dritten Bus in der (4k-1)-ten und (4k )-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode. Oder er verschiebt zum Ausgeben der durch den ersten bis den fünften Bus eingegebenen Pixeldaten an den zweiten bis sechsten Bus. Und die Pixeldaten des letzten Bus, welche das Register76 um einen Kanal verzögert, das heißt, der dritte oder der sechste Bus, wird an den ersten Bus ausgegeben. In diesem Falle werden die während des Leerintervalls an dem Register46 gespeicherten Leerdaten als die ersten Daten des ersten Bus in dem (4k-1)-ten und (4k )-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Intervall bereitgestellt. - In der Zeitsteuerung
70 mit solch einer Konfiguration sind die Pixeldaten und die Leerdaten, bereitgestellt an den Daten-Treiber80 durch den dritten oder den sechsten Bus in der (4k -3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k )-ten} Horizontal-Periode und der (4k-1)-ten und (4k )-ten {oder (4k -3)-ten und (4k-2)-ten) Horizontal-Periode, dieselben wie in den vorangehenden9A bis10B . - Bezugnehmend auf
9 stellt die Zeitsteuerung70 in der (4k -3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k )-ten} Horizontal-Periode ein Leerdatenelement BK und m/3 Zahlen von Rot-PixeldatenR1 ,R2 ,R3 , ..., Rm/3 über den ersten Bus DB1 an den Daten-Treiber80 bereit, m/3 Zahlen von Grün-Pixeldaten G1,G2 ,G3, ..., Gm/3 über den zweiten BusDB2 , und m/3 Zahlen von Blau-PixeldatenB1 ,B2 ,B3 , ..., Bm/3 über den dritten Bus DB3. Auf diese Weise stellt die Zeitsteuerung70 m Zahlen von gültigen Pixeldaten R, G und B an den Daten-Treiber80 durch den ersten bis dritten BusDB1 bisDB3 während des Freigabe-Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung70 stellt die Leerdaten BK der Freigabeperiode folgend sequentiell bereit. - Entsprechend gibt der Daten-Treiber
80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein. Und der Daten-Treiber80 wandelt die m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-Leitungen DL1 bis DLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-Leitung DLm+1 um. - Bezugnehmend auf
9B stellt die Zeitsteuerung70 in der (4k-1)-ten und (4k)-ten {oder (4k-3)-ten und (4k-2)-ten} Horizontal-Periode m/3 Zahlen von Rot-PixeldatenR1 ,R2 ,R3 , ..., Rm/3 an den Daten-Treiber80 mittels Verschiebens dieser an den zweiten BusDB2 bereit, und m/3 Zahlen von Grün-PixeldatenG1 ,G2 ,G3 , ..., Gm/3 mittels Verschiebens dieser an den dritten Bus DB3. Und die Zeitsteuerung70 stellt dem Daten-Treiber80 über den ersten Bus DB1 m/3 Zahlen von Blau-PixeldatenB1 ,B2 ,B3 , ..., Bm/3 und ein Leerdatenelement BK bereit, verzögert um einen Kanal. Auf diese Weise stellt die Zeitsteuerung70 ein Leerdatenelement BK und m-1 Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, an den Daten-Treiber70 durch den ersten bis dritten Bus DB1 bis DB3 während des Freigabe-Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung70 stellt ferner das letzte gültige Pixeldatenelement Dm/3 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode. - Entsprechend gibt der Daten-Treiber
80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G, und B ein. Und der Daten-Treiber80 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-LeitungenDL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten-Leitung DL1 um. - Bezugnehmend auf
10A stellt die Zeitsteuerung70 in der (4k-3)-ten und (4k-2)-ten {oder (4k-1)-ten und (4k )-ten} Horizontal-Periode ein Leerdatenelement BK und m/6 Zahlen von ungeradzahlig nummerierten Rot-PixeldatenOR1 ,OR2 ,OR3 , ..., ORm/6 über den ersten Bus DB1 an den Daten-Treiber80 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-Pixeldaten OG1, OG2, OG3, ..., OGm/6 über den zweiten Bus DB2, m/6 Zahlen von ungeradzahlig nummerierten Blau-PixeldatenOB1 ,OB2 ,OB3 , ..., OBm/6 über den dritten BusDB3 , m/6 Zahlen von geradzahlig nummerierten Rot-PixeldatenER1 ,ER2 ,ER3 , ..., ERm/6 über den vierten BusDB4 , m/6 Zahlen von geradzahlig nummerierten Grun-PixeldatenEG1 ,EG2 ,EG3 , ..., EGm/6 über den fünften Bus DB5 und m/6 Zahlen von geradzahlig nummerierten Blau-PixeldatenEB1 ,EB2 ,EB3 , ..., EBm/6 über den sechsten Bus DB6. - Auf diese Weise stellt die Zeitsteuerung
70 m Zahlen von gültigen Pixeldaten R, G und B an den Daten-Treiber80 durch den ersten bis sechsten BusDB1 bisDB6 während des Freigabe-Intervalls des Datenfreigabe-Signals DE bereit. Und die Zeitsteuerung70 stellt die Leerdaten BK sequentiell folgend der Freigabe-Periode bereit. - Entsprechend gibt der Daten-Treiber
80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein. Und der Daten-Treiber80 wandelt die m Zahlen von gültigen Pixeldaten R, G und B in das Analog-Pixelsignal zum Bereitstellen an die ersten bis m-ten Daten-Leitungen DL1 bis DLm um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die (m+1)-te Daten-Leitung DLm+1 um. - Bezugnehmend auf
10B stellt die Zeitsteuerung70 in der (4k -1 )-ten und (4k)-ten {oder (4k-3)-ten und (4k -2 )-ten} Horizontal-Periode m/6 Zahlen von ungeradzahlig nummerierten Rot-PixeldatenOR1 ,OR2 ,OR3 , ..., ORm/6 an den Daten-Treiber80 mittels Verschiebens dieser an den zweiten BusDB2 bereit, m/6 Zahlen von ungeradzahlig nummerierten Grün-PixeldatenOG1 ,OG2 ,OG3 , ..., OGm/3 an den dritten BusDB3 und m/6 Zahlen von ungeradzahlig nummerierten Blau-PixeldatenOB1 ,OB2 ,OB3 , ..., OBm/6 an den vierten BusDB4 , m/6 Zahlen von geradzahlig nummerierten Rot-PixeldatenER1 ,ER2 ,ER3 , ..., ERm/6 an den fünften BusDB5 , m/6 Zahlen von geradzahlig nummerierten Grün-PixeldatenEG1 ,EG2 ,EG3 , ..., EGm/6 an den sechsten Bus DB6. - Und die Zeitsteuerung
70 stellt an den Daten-Treiber80 uber den ersten BusDB1 m/6 Zahlen von geradzahlig nummerierten Blau-PixeldatenEB1 ,EB2 , EB3, ..., EBm/6 und ein Leerdatenelement BK verzogert um einen Kanal bereit. Auf diese Weise stellt die Zeitsteuerung70 ein Leerdatenelement BK, welches um einen Kanal verschoben ist, und m-1 Zahlen von den gültigen Pixeldaten R, G, und B an den Daten-Treiber80 durch den ersten bis sechsten BusDB1 bisDB6 während des Datenfreigabe-Intervalls bereit. Und die Zeitsteuerung70 stellt ferner das letzte gültige Pixeldatenelement Dm/6 bereit, welches um einen Kanal verschoben ist, sequentiell folgend der Freigabe-Periode. - Entsprechend gibt der Daten-Treiber
80 ein Leerdatenelement BK und m Zahlen von gültigen Pixeldaten R, G und B ein, verschoben um einen Kanal. Und der Daten-Treiber80 wandelt die eingegebenen m Zahlen von gültigen Pixeldaten R, G, und B, verschoben um einen Kanal, in das Analog-Pixelsignal zum Bereitstellen an die zweiten bis (m+1)-ten Daten-LeitungenDL2 bis DLm+2 um und wandelt gleichzeitig ein Leerdatenelement BK in das Analog-Leersignal zum Bereitstellen an die erste Daten-LeitungDL1 um. - Ahnlich werden Leerdaten bereitgestellt, von den ersten oder den letzten Pixeldaten, gemeinsam mit den m Zahlen von gültigen Pixeldaten bei zwei Horizontal-Perioden in der Zeitsteuerung
70 . Und der Daten-Treiber80 wandelt m Zahlen von gültigen Pixeldaten und ein Leerdatenelement in Pixelsignale und Leersignale des Spalten-Inversionssystems um, zum Bereitstellen dieser an das Flüssigkristallpaneel52 . Folglich wird das Flüssigkristallpaneel52 in dem vertikalen Zwei-Punkt-Inversionssystem getrieben. - Andererseits ist in den Ausführungsbeispielen der vorliegenden Erfindung nur der Fall beschrieben, dass die Flüssigkristallzellen an die voneinander unterschiedlichen angrenzenden Daten-Leitungen mit horizontalen Leitungen oder mit zwei horizontalen Leitungen alternierend angeschlossen sind, jedoch ist es möglich, dass sie zueinander alternierend mit drei horizontalen Leitungen oder mit mehreren horizontalen Leitungen angeschlossen sind.
- Wie oben beschrieben, hat die Flüssigkristallanzeige gemäß der vorliegenden Erfindung die Flüssigzellen an die voneinander unterschiedlichen angrenzenden Daten-Leitungen alternierend angeschlossen mit i (‚i‘ ist eine positive Zahl) horizontalen Leitungen entlang der Daten-Leitung, um zickzackartig angeordnet zu sein. Folglich stellt die Flüssigkristallanzeige gemäß der folgenden Erfindung das Pixelsignal bereit, von welchem die Polarität mit dem Spalten-Inversionssystem bestimmt ist, um so Flüssigkristallzellen dazu zu bringen, in der Lage zu sein, in i-Punkt-Inversionssystem betrieben zu werden. Auch stellt die Flüssigkristallanzeige gemäß der vorliegenden Erfindung das Leersignal als das erste oder das letzte Pixeldatenelement gemeinsam mit den m Zahlen von gültigen Pixelsignalen jede i Horizontal-Periode bereit, um zu bewirken, dass das korrekte Pixelsignal den entlang der Leitung zickzackartig angeordneten Flüssigkristallzellen geliefert wird.
- Folglich ist die Flüssigkristallanzeige gemäß der vorliegenden Erfindung dazu fähig, nicht nur ihren Energieverbrauch verglichen mit i-Punkt-Inversionssystem in bemerkenswerter Weise zu verringern, sondern auch ihre Bildqualität zu erhöhen, da sie in dem i-Punkt-Inversionssystem mit dem Energieverbrauch des Spalten-Inversionssystems treibt.
- Obwohl die vorliegende Erfindung mittels der in den oben beschriebenen Figuren gezeigten Ausführungsbeispielen beschrieben worden ist, sollte es für den Durchschnitts-Fachmann in dem technischen Gebiet selbstverständlich sein, dass die Erfindung nicht auf die Ausführungsbeispiele beschränkt ist, sondern dass stattdessen verschiedenartige Veränderungen oder Modifikationen davon moglich sind, ohne von dem Geist der Erfindung abzukommen. Entsprechend soll der Umfang der Erfindung nur mittels der beigefugten Patentansprüche und ihrer Äquivalente bestimmt werden.
Claims (4)
- Eine Flüssigkristallanzeige, aufweisend: ein Flüssigkristallanzeigepaneel (52), das Flüssigkristallzellen (PXL) hat, die zwischen kreuzenden Gate-Leitungen und Daten-Leitungen definiert sind und alternierend durch Dünnschichttransistoren (TFT) an die angrenzenden Daten-Leitungen angeschlossen sind, welche unterschiedlich voneinander sind, mit i (i ist eine positive Zahl) horizontalen Leitungen, wobei das Flüssigkristallanzeigepaneel (52) eine erste horizontale Leitung aufweist, bestehend aus den Flüssigkristallzellen (PXL), die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind, und eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen (PXL), die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind; eine Zeitsteuerung (58) zum Erzeugen von Steuersignalen, deren Polarität mit der i Horizontal-Periode invertiert wird und die Ausgabe von Pixeldaten steuern; einen Gate-Treiber (54) zum Treiben der Gate-Leitungen; einen Daten-Treiber (56) zum Treiben der Daten-Leitungen, wobei der Datentreiber (56) aufweist: eine Schieberegister-Anordnung, die ein sequentielles Abtast-Signal bereitstellt; eine eine Vielzahl von Latches aufweisende Latch-Anordnung, die sequentiell die Pixeldaten um eine spezifische Anzahl von Kanälen in Übereinstimmung mit dem Abtast-Signal latcht; eine eine Vielzahl von Multiplexern aufweisende Multiplexer-Anordnung (78) zum Bestimmen eines Ausgabekanals der Pixeldaten von der Latch-Anordnung und Hinzufügen eines Leerdatenelements in Reaktion auf die Steuersignale von der Zeitsteuerung, und eine Digital-Analog-Wandler-Anordnung zum Umwandeln der Pixeldaten und der Leerdaten von der Multiplexer-Anordnung (78) in ein Pixelsignal und ein Leersignal, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert ist; und eine Puffer-Anordnung, welche das Pixelsignal und das Leersignal von der Digital-Analog-Wandler-Anordnung puffert, zum Bereitstellen dieser an die jeweiligen Daten-Leitungen, wobei jeder Multiplexer der Multiplexer-Anordnung (78) zwei angrenzende Latches empfängt zum selektiven Ausgeben in Übereinstimmung mit dem Steuersignal von der Zeitsteuerung (58) .
- Die Flüssigkristallanzeige gemäß
Anspruch 1 , wobei die Multiplexer-Anordnung (78) einen Ausgabekanal der Pixeldaten gleich wie einen Eingabekanal beibehält und die Leerdaten, die an den letzten Ausgabekanal während einer ersten Horizontal-Periode bereitstellt, wenn die erste horizontale Leitung getrieben wird, und die Pixeldaten um einen Kanal verschiebt, zum Bereitstellen an den Ausgabekanal, und die Leerdaten an den ersten Ausgabekanal während einer zweiten Horizontal-Periode bereitstellt, wenn die zweite horizontale Leitung getrieben wird. - Eine Flüssigkristallanzeige, aufweisend: ein Flüssigkristallanzeigepaneel (52), das Flüssigkristallzellen (PXL) hat, die zwischen kreuzenden Gate-Leitungen und (m+1) Daten-Leitungen definiert sind und durch Dünnschichttransistoren (TFT) an die angrenzenden Daten-Leitungen alternierend angeschlossen sind, welche voneinander unterschiedlich sind, mit i (i ist eine positive Zahl) horizontalen Leitungen, wobei das Flüssigkristallanzeigepaneel eine erste horizontale Leitung aufweist, bestehend aus den Flüssigkristallzellen (PXL), die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind, und eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen (PXL), die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind; einen Gate-Treiber (54) zum Treiben der Gate-Leitungen; einen Daten-Treiber (56) zum Umwandeln von eingegebenen Pixeldaten und Leerdaten in Pixelsignale und Leersignale, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert ist, zum Bereitstellen dieser an die Daten-Leitungen; eine Zeitsteuerung (58) zum Steuern des Gate-Treibers (54) und des Daten-Treibers (56), und gleichzeitig, Hinzufügen der Leerdaten zu einem beliebigen Ausgabekanal eines ersten Ausgabekanals oder einem (m+1)-ten Ausgabekanal der Zeitsteuerung, und Ausgeben der Pixeldaten und der Leerdaten an den Daten-Treiber (56), wobei die Zeitsteuerung (58) aufweist: einen Steuersignal-Generator (72), der Steuersignale erzeugt, welche den Gate-Treiber (54) und den Daten-Treiber (56) steuern, und ein Steuersignal erzeugt, von welchem die Polarität mit der i Horizontal-Periode invertiert wird; eine Pixeldaten-Anordnungseinheit (74), welche eingegebene Pixeldaten zum Ausgeben durch drei erste Busse während einer Datenfreigabe-Periode anordnet, und welche die Leerdaten durch die ersten Busse bereitstellt; eine Verzögerungseinheit zum Verzögern, um einen Kanal, der Pixeldaten, übermittelt durch einen letzten Bus der ersten Busse; und einen Multiplexer (78), der, in Reaktion auf das Steuersignal, die Leerdaten und die durch die ersten Busse eingegebenen Pixeldaten durch drei zweite Busse an den Daten-Treiber (56) in einer ersten Horizontal-Periode übermittelt, und der zum Ausgeben der über den ersten ersten Bus und den zweiten ersten Bus von der Pixeldaten-Anordnungseinheit (74) eingegebenen Pixeldaten zu dem zweiten zweiten Bus und dem dritten zweiten Bus verschiebt, und der zum Ausgeben der mittels der Verzögerungseinheit verzögerten Pixeldaten des dritten ersten Busses zu dem ersten zweiten Bus verschiebt, so dass die mittels der Verzögerungseinheit verzögerten Leerdaten als erste Daten des ersten zweiten Busses in einer zweiten Horizontal-Periode übermittelt werden, in Reaktion auf das Steuersignal, wobei die Pixeldaten, die durch die anderen ersten Busse mit Ausnahme des letzten Busses der ersten Busse ausgegeben werden, dem Multiplexer (78) zugeführt werden, und die durch den letzten Bus der ersten Busse ausgegebenen Pixeldaten gemeinsam dem Multiplexer (78) und der Verzögerungseinheit zugeführt werden.
- Eine Flüssigkristallanzeige, aufweisend: ein Flüssigkristallanzeigepaneel (52), das Flüssigkristallzellen (PXL) hat, die zwischen kreuzenden Gate-Leitungen und (m+1) Daten-Leitungen definiert sind und durch Dünnschichttransistoren (TFT) an die angrenzenden Daten-Leitungen alternierend angeschlossen sind, welche voneinander unterschiedlich sind, mit i (i ist eine positive Zahl) horizontalen Leitungen, wobei das Flüssigkristallanzeigepaneel eine erste horizontale Leitung aufweist, bestehend aus den Flüssigkristallzellen (PXL), die an die an die linke Seite davon angrenzenden Daten-Leitungen angeschlossen sind, und eine zweite horizontale Leitung, bestehend aus den Flüssigkristallzellen (PXL), die an die an die rechte Seite davon angrenzenden Daten-Leitungen angeschlossen sind; einen Gate-Treiber (54) zum Treiben der Gate-Leitungen; einen Daten-Treiber (56) zum Umwandeln von eingegebenen Pixeldaten und Leerdaten in Pixelsignale und Leersignale, von welchen die Polarität mit den Daten-Leitungen und mit Frames invertiert ist, zum Bereitstellen dieser an die Daten-Leitungen; eine Zeitsteuerung (58) zum Steuern des Gate-Treibers (54) und des Daten-Treibers (56), und gleichzeitig, Hinzufügen der Leerdaten zu einem beliebigen Ausgabekanal eines ersten Ausgabekanals oder einem (m+1)-ten Ausgabekanal der Zeitsteuerung, und Ausgeben der Pixeldaten und der Leerdaten an den Daten-Treiber (56); wobei die Zeitsteuerung (58) aufweist: einen Steuersignal-Generator (72), der Steuersignale erzeugt, welche den Gate-Treiber (54) und den Daten-Treiber (56) steuern, und ein Steuersignal erzeugt, von welchem die Polarität mit der i Horizontal-Periode invertiert wird; eine Pixeldaten-Anordnungseinheit (74), welche eingegebene Pixeldaten zum Ausgeben durch sechs erste Busse während einer Datenfreigabe-Periode anordnet, und welche die Leerdaten durch einen ersten ersten Bus der ersten Busse bereitstellt; eine Verzögerungseinheit zum Verzögern, um einen Kanal, der Pixeldaten, übermittelt durch einen letzten Bus der ersten Busse; und einen Multiplexer (78), der, in Reaktion auf das Steuersignal, die Leerdaten und die durch die ersten Busse eingegebenen Pixeldaten durch sechs zweite Busse an den Daten-Treiber (56) in einer ersten Horizontal-Periode übermittelt, und der zum Ausgeben der über den ersten ersten Bus bis fünften ersten Bus von der Pixeldaten-Anordnungseinheit (74) eingegebenen Pixeldaten zu dem zweiten zweiten Bus bis dem sechsten zweiten Bus verschiebt, und der zum Ausgeben der mittels der Verzögerungseinheit verzögerten Pixeldaten des sechsten ersten Busses zu dem ersten zweiten Bus verschiebt, so dass die mittels der Verzögerungseinheit verzögerten Leerdaten als erste Daten des ersten zweiten Busses in einer zweiten Horizontal-Periode übermittelt werden, in Reaktion auf das Steuersignal, wobei die Pixeldaten, die durch die anderen ersten Busse mit Ausnahme des letzten Busses der ersten Busse ausgegeben werden, dem Multiplexer (78) zugeführt werden, und die durch den letzten Bus der ersten Busse ausgegebenen Pixeldaten gemeinsam dem Multiplexer (78) und der Verzögerungseinheit zugeführt werden.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20010081433 | 2001-12-19 | ||
KR2001-81433 | 2001-12-19 | ||
KR1020020037740A KR100869738B1 (ko) | 2001-12-19 | 2002-06-29 | 액정표시장치 |
KR02-37740 | 2002-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10259326A1 DE10259326A1 (de) | 2003-08-14 |
DE10259326B4 true DE10259326B4 (de) | 2018-11-29 |
Family
ID=26639532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10259326.4A Expired - Lifetime DE10259326B4 (de) | 2001-12-19 | 2002-12-18 | Flüssigkristallanzeige |
Country Status (6)
Country | Link |
---|---|
US (1) | US7477224B2 (de) |
JP (1) | JP2003233362A (de) |
CN (1) | CN100429691C (de) |
DE (1) | DE10259326B4 (de) |
FR (1) | FR2833742B1 (de) |
GB (1) | GB2383462B (de) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6631078B2 (en) * | 2002-01-10 | 2003-10-07 | International Business Machines Corporation | Electronic package with thermally conductive standoff |
DE10252166A1 (de) * | 2002-11-09 | 2004-05-19 | Philips Intellectual Property & Standards Gmbh | Anzeigevorrichtung mit Pixelinversion |
KR100951350B1 (ko) * | 2003-04-17 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
CN1698092A (zh) * | 2003-04-30 | 2005-11-16 | 东芝松下显示技术有限公司 | 显示装置用矩阵基板和显示装置 |
TWI223230B (en) * | 2003-05-07 | 2004-11-01 | Au Optronics Corp | Line inversion driving device for thin film transistor liquid crystal display |
TW591602B (en) * | 2003-06-11 | 2004-06-11 | Hannstar Display Corp | LCD panel |
KR101026802B1 (ko) * | 2003-11-18 | 2011-04-04 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
CN100370506C (zh) * | 2004-02-06 | 2008-02-20 | 联咏科技股份有限公司 | 液晶显示面板的源极驱动电路及其源极驱动方法 |
KR101030694B1 (ko) | 2004-02-19 | 2011-04-26 | 삼성전자주식회사 | 액정표시패널 및 이를 갖는 액정표시장치 |
CN100390614C (zh) * | 2004-03-23 | 2008-05-28 | 友达光电股份有限公司 | 像素阵列的驱动方法 |
KR101018755B1 (ko) * | 2004-03-31 | 2011-03-04 | 삼성전자주식회사 | 액정 표시 장치 |
KR20050113907A (ko) * | 2004-05-31 | 2005-12-05 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법 |
KR101100879B1 (ko) * | 2004-08-03 | 2012-01-02 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
TWI387800B (zh) * | 2004-09-10 | 2013-03-01 | Samsung Display Co Ltd | 顯示裝置 |
KR20060025785A (ko) * | 2004-09-17 | 2006-03-22 | 삼성전자주식회사 | 액정 표시 장치 |
US7800572B2 (en) * | 2004-10-25 | 2010-09-21 | Nec Electronics Corporation | Liquid crystal display for implmenting improved inversion driving technique |
TWI294604B (en) * | 2005-06-15 | 2008-03-11 | Novatek Microelectronics Corp | Display panel |
TWI285875B (en) * | 2005-07-12 | 2007-08-21 | Novatek Microelectronics Corp | Source driver and the data switching circuit thereof |
TWI292901B (en) * | 2005-07-12 | 2008-01-21 | Novatek Microelectronics Corp | Source driver and the data switching circuit thereof |
KR101158899B1 (ko) * | 2005-08-22 | 2012-06-25 | 삼성전자주식회사 | 액정표시장치 및 이의 구동방법 |
KR20070031620A (ko) | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 액정 표시 장치 |
KR101211219B1 (ko) | 2005-10-31 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
JP4938685B2 (ja) * | 2005-11-30 | 2012-05-23 | シャープ株式会社 | 表示装置および表示部材の駆動方法 |
KR101189277B1 (ko) * | 2005-12-06 | 2012-10-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101207543B1 (ko) * | 2006-02-03 | 2012-12-03 | 삼성디스플레이 주식회사 | 표시 장치 |
WO2007108150A1 (ja) * | 2006-03-17 | 2007-09-27 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
KR101266723B1 (ko) | 2006-05-01 | 2013-05-28 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
KR101258900B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 데이터 구동회로 |
KR101261607B1 (ko) * | 2006-07-25 | 2013-05-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101293569B1 (ko) * | 2006-08-03 | 2013-08-06 | 삼성디스플레이 주식회사 | 연성부재와 이를 포함하는 액정표시장치 |
JP5182781B2 (ja) * | 2006-10-26 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 表示装置及びデータドライバ |
TWI361919B (en) * | 2006-10-27 | 2012-04-11 | Ind Tech Res Inst | Driving method of liquid crystal display panel |
US8232943B2 (en) | 2006-12-20 | 2012-07-31 | Lg Display Co., Ltd. | Liquid crystal display device |
KR100870500B1 (ko) * | 2007-01-15 | 2008-11-26 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
KR101393628B1 (ko) * | 2007-02-14 | 2014-05-12 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR20080078289A (ko) * | 2007-02-23 | 2008-08-27 | 삼성전자주식회사 | 표시 장치 |
KR101308455B1 (ko) | 2007-03-07 | 2013-09-16 | 엘지디스플레이 주식회사 | 액정 표시장치 |
TWI374427B (en) * | 2007-04-16 | 2012-10-11 | Novatek Microelectronics Corp | Panel display apparatus and source driver thereof |
TWI377548B (en) * | 2007-06-29 | 2012-11-21 | Novatek Microelectronics Corp | Display apparatus and method for driving display panel thereof |
KR101392887B1 (ko) | 2007-08-01 | 2014-05-09 | 삼성디스플레이 주식회사 | 표시 장치 |
KR100891220B1 (ko) * | 2007-09-12 | 2009-04-01 | 주식회사 동부하이텍 | 드라이버 옵셋을 제거하기 위한 제어 신호 발생 장치 |
US8179346B2 (en) * | 2007-11-16 | 2012-05-15 | Au Optronics Corporation | Methods and apparatus for driving liquid crystal display device |
KR101274054B1 (ko) * | 2007-12-20 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그의 구동방법 |
KR101330459B1 (ko) * | 2007-12-29 | 2013-11-15 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101469041B1 (ko) * | 2008-01-08 | 2014-12-04 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
TWI396912B (zh) * | 2008-01-31 | 2013-05-21 | Novatek Microelectronics Corp | 子畫素重新排列之液晶顯示器 |
KR100952390B1 (ko) * | 2008-06-30 | 2010-04-14 | 주식회사 실리콘웍스 | 액정표시장치의 구동회로 및 그 구동방법 |
JP5154655B2 (ja) * | 2008-09-30 | 2013-02-27 | シャープ株式会社 | 表示装置および表示装置の駆動方法ならびに表示駆動の制御方法 |
KR101520805B1 (ko) * | 2008-10-06 | 2015-05-18 | 삼성디스플레이 주식회사 | 데이터 구동방법, 이를 수행하기 위한 데이터 구동회로 및 이 데이터 구동회로를 포함하는 표시 장치 |
US8284147B2 (en) | 2008-12-29 | 2012-10-09 | Himax Technologies Limited | Source driver, display device using the same and driving method of source driver |
TWI409781B (zh) * | 2009-03-26 | 2013-09-21 | Himax Tech Ltd | 源極驅動器、使用其之顯示裝置與源極驅動之驅動方法 |
WO2010119597A1 (ja) | 2009-04-13 | 2010-10-21 | シャープ株式会社 | 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機 |
TWI398713B (zh) | 2009-10-08 | 2013-06-11 | Au Optronics Corp | 陣列基板以及平面顯示裝置 |
CN101694557B (zh) * | 2009-10-16 | 2013-05-01 | 友达光电股份有限公司 | 数组基板以及平面显示装置 |
JP5649858B2 (ja) * | 2009-10-23 | 2015-01-07 | 京セラディスプレイ株式会社 | 液晶表示装置、液晶表示パネルの駆動装置および液晶表示パネル |
JP5572412B2 (ja) * | 2010-02-03 | 2014-08-13 | 京セラディスプレイ株式会社 | 液晶表示装置 |
JP2011175096A (ja) * | 2010-02-24 | 2011-09-08 | Casio Computer Co Ltd | 液晶表示装置 |
KR101639308B1 (ko) * | 2010-03-10 | 2016-07-14 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
CN102376279B (zh) * | 2010-08-12 | 2014-07-23 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
JP2012103501A (ja) * | 2010-11-10 | 2012-05-31 | Rohm Co Ltd | 液晶表示パネル、液晶駆動装置、液晶表示装置 |
TWI421848B (zh) * | 2010-11-11 | 2014-01-01 | Au Optronics Corp | 液晶面板 |
JP5676219B2 (ja) * | 2010-11-17 | 2015-02-25 | 京セラディスプレイ株式会社 | 液晶表示パネルの駆動装置 |
TWI431606B (zh) * | 2010-12-31 | 2014-03-21 | Au Optronics Corp | 立體顯示器及其驅動方法 |
TWI522982B (zh) * | 2010-12-31 | 2016-02-21 | 友達光電股份有限公司 | 源極驅動器 |
WO2013042622A1 (ja) * | 2011-09-22 | 2013-03-28 | シャープ株式会社 | 表示装置およびその駆動方法 |
KR101905779B1 (ko) | 2011-10-24 | 2018-10-10 | 삼성디스플레이 주식회사 | 표시 장치 |
JP2013104988A (ja) * | 2011-11-14 | 2013-05-30 | Funai Electric Co Ltd | 液晶表示装置 |
KR101982716B1 (ko) * | 2012-02-28 | 2019-05-29 | 삼성디스플레이 주식회사 | 표시장치 |
US9171514B2 (en) * | 2012-09-03 | 2015-10-27 | Samsung Electronics Co., Ltd. | Source driver, method thereof, and apparatuses having the same |
CN103235431B (zh) * | 2013-04-03 | 2015-06-17 | 深圳市华星光电技术有限公司 | 液晶显示面板及其驱动方法 |
WO2014185122A1 (ja) * | 2013-05-15 | 2014-11-20 | シャープ株式会社 | 液晶表示装置 |
KR102202409B1 (ko) * | 2013-09-11 | 2021-01-14 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
KR20160087459A (ko) * | 2015-01-13 | 2016-07-22 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동방법 |
KR102301158B1 (ko) * | 2015-01-16 | 2021-09-13 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101698801B1 (ko) * | 2015-06-17 | 2017-01-24 | 삼성디스플레이 주식회사 | 표시 장치 |
CN105404034B (zh) * | 2015-12-03 | 2019-02-01 | 深圳市华星光电技术有限公司 | 液晶面板、液晶显示装置及像素阵列 |
US20180107075A1 (en) * | 2016-10-17 | 2018-04-19 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate pixel connection structure and array substrate |
TWI607426B (zh) * | 2017-02-02 | 2017-12-01 | 友達光電股份有限公司 | 顯示面板及其控制方法 |
JP2019070700A (ja) * | 2017-10-06 | 2019-05-09 | シャープ株式会社 | 表示装置 |
US10621901B2 (en) * | 2017-11-19 | 2020-04-14 | Novatek Microelectronics Corp. | Display panel, display driver and method of driving subpixel of display panel |
US10690980B2 (en) * | 2017-12-18 | 2020-06-23 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and driving method thereof and liquid crystal panel |
CN108008585A (zh) * | 2017-12-18 | 2018-05-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其驱动方法、液晶面板 |
CN107942556B (zh) * | 2018-01-05 | 2020-07-03 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板、液晶显示面板及其驱动方法 |
CN109599073B (zh) * | 2019-01-09 | 2020-12-25 | 惠科股份有限公司 | 一种显示装置、驱动方法和显示器 |
CN111667794A (zh) * | 2019-03-07 | 2020-09-15 | 三星显示有限公司 | 源极驱动器及包括其的显示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0368572A2 (de) | 1988-11-05 | 1990-05-16 | SHARP Corporation | Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel |
US5436747A (en) | 1990-08-16 | 1995-07-25 | International Business Machines Corporation | Reduced flicker liquid crystal display |
US5946068A (en) | 1996-09-17 | 1999-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display with dummy data driving to produce edge column compensation |
DE19854730A1 (de) | 1998-03-27 | 1999-09-30 | Lg Semicon Co Ltd | LCD-Quellentreiber |
DE10010955A1 (de) | 1999-03-06 | 2000-09-07 | Lg Philips Lcd Co | Verfahren zum Steuern von Flüssigkristallanzeigevorrichtungen |
US6160535A (en) | 1997-06-16 | 2000-12-12 | Samsung Electronics Co., Ltd. | Liquid crystal display devices capable of improved dot-inversion driving and methods of operation thereof |
US6256076B1 (en) | 1997-03-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US616035A (en) * | 1898-12-13 | Twentietiis to agnus m | ||
JPS60218627A (ja) * | 1984-04-13 | 1985-11-01 | Sharp Corp | カラ−液晶表示装置 |
JPH07109544B2 (ja) * | 1991-05-15 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置並びにその駆動方法及び駆動装置 |
JPH05328268A (ja) * | 1992-05-27 | 1993-12-10 | Toshiba Corp | 液晶表示装置 |
JPH0916132A (ja) * | 1995-06-28 | 1997-01-17 | Casio Comput Co Ltd | 液晶駆動装置 |
JPH0916312A (ja) | 1995-06-28 | 1997-01-17 | Nomura Kogeisha:Kk | 立体画像表示装置用入力装置 |
KR100204909B1 (ko) * | 1997-02-28 | 1999-06-15 | 구본준 | 엘씨디 소스 드라이버 |
JPH11102174A (ja) | 1997-09-26 | 1999-04-13 | Texas Instr Japan Ltd | 液晶表示装置 |
KR100486900B1 (ko) | 1998-06-09 | 2005-07-07 | 삼성전자주식회사 | 액정 표시장치 |
TW521241B (en) * | 1999-03-16 | 2003-02-21 | Sony Corp | Liquid crystal display apparatus, its driving method, and liquid crystal display system |
JP2001042287A (ja) * | 1999-07-30 | 2001-02-16 | Sony Corp | 液晶表示装置およびその駆動方法 |
US6914644B2 (en) * | 1999-12-24 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal device |
EP1143406A3 (de) * | 2000-03-28 | 2003-01-22 | Varintelligent (Bvi) Limited | Ansteuerungsverfahren für Flüssigkristallanzeigen |
KR100350651B1 (ko) * | 2000-11-22 | 2002-08-29 | 삼성전자 주식회사 | 멀티 프레임 반전 기능을 갖는 액정 표시 장치와 이의구동 장치 및 방법 |
KR100884993B1 (ko) * | 2002-04-20 | 2009-02-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
-
2002
- 2002-12-18 GB GB0229486A patent/GB2383462B/en not_active Expired - Lifetime
- 2002-12-18 DE DE10259326.4A patent/DE10259326B4/de not_active Expired - Lifetime
- 2002-12-19 FR FR0216174A patent/FR2833742B1/fr not_active Expired - Lifetime
- 2002-12-19 US US10/322,770 patent/US7477224B2/en active Active
- 2002-12-19 JP JP2002368393A patent/JP2003233362A/ja active Pending
- 2002-12-19 CN CNB021578176A patent/CN100429691C/zh not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0368572A2 (de) | 1988-11-05 | 1990-05-16 | SHARP Corporation | Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel |
US5436747A (en) | 1990-08-16 | 1995-07-25 | International Business Machines Corporation | Reduced flicker liquid crystal display |
US5946068A (en) | 1996-09-17 | 1999-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display with dummy data driving to produce edge column compensation |
US6256076B1 (en) | 1997-03-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof |
US6160535A (en) | 1997-06-16 | 2000-12-12 | Samsung Electronics Co., Ltd. | Liquid crystal display devices capable of improved dot-inversion driving and methods of operation thereof |
DE19854730A1 (de) | 1998-03-27 | 1999-09-30 | Lg Semicon Co Ltd | LCD-Quellentreiber |
DE10010955A1 (de) | 1999-03-06 | 2000-09-07 | Lg Philips Lcd Co | Verfahren zum Steuern von Flüssigkristallanzeigevorrichtungen |
Also Published As
Publication number | Publication date |
---|---|
FR2833742B1 (fr) | 2008-09-05 |
GB2383462B (en) | 2004-08-04 |
CN100429691C (zh) | 2008-10-29 |
JP2003233362A (ja) | 2003-08-22 |
US7477224B2 (en) | 2009-01-13 |
GB0229486D0 (en) | 2003-01-22 |
DE10259326A1 (de) | 2003-08-14 |
GB2383462A (en) | 2003-06-25 |
FR2833742A1 (fr) | 2003-06-20 |
CN1427391A (zh) | 2003-07-02 |
US20030151584A1 (en) | 2003-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10259326B4 (de) | Flüssigkristallanzeige | |
DE102009058554B4 (de) | Vorrichtung und Verfahren zum Ansteuern eines LCD | |
DE102006027401B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zum Ansteuern derselben | |
DE102004059157B4 (de) | Datentreiber-IC, Verfahren zum Ansteuern eines solchen sowie LCD mit einem solchen | |
DE60018836T2 (de) | Verfahren zur Ansteuerung einer flachen Anzeigetafel | |
DE102004059164B4 (de) | Datentreiber-IC, Verfahren zum Ansteuern eines solchen sowie LCD unter Verwendung eines solchen | |
DE102009031521B4 (de) | Flüssigkristallanzeigevorrichtung und Ansteuerungsverfahren derselben | |
DE102009046125B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zum Ansteuern derselben | |
DE102007021712B4 (de) | Flüssigkristallanzeige und Ansteuerungsverfahren | |
DE102006059153B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu deren Ansteuerung | |
DE102011056251B4 (de) | Flüssigkristall-displayvorrichtung | |
DE102006057944B4 (de) | Flüssigkristall-Anzeigevorrichtung und Verfahren zum Ansteuern derselben | |
DE102011055858B4 (de) | Flüssigkristallanzeige | |
DE69320256T2 (de) | Steuersystem für eine Flüssigkristallanzeigevorrichtung | |
DE102015122838B4 (de) | Anzeigevorrichtung geeignet zum Ansteuern mit geringer Geschwindigkeit und Verfahren zum Ansteuern davon | |
DE102008053408B4 (de) | Flüssigkristalldisplay und Ansteuerungsverfahren für dieses | |
DE102012112345B4 (de) | Flüssigkristallanzeigevorrichtung und Rahmenraten-Steuerverfahren derselben | |
DE102015121159A1 (de) | Liquid Crystal Display Panel And Display Device | |
DE102008033127A1 (de) | Flüssigkristallanzeige-Vorrichtung und Ansteuerverfahren davon | |
DE102016125731A1 (de) | Gate-Treiber und eine denselben aufweisende Anzeigevorrichtung | |
DE10127197B4 (de) | Flüssigkristallanzeige und Verfahren zu ihrer Ansteuerung | |
DE102006055328B4 (de) | Vorrichtung und Verfahren zur Ansteuerung einer Flüssigkristallanzeigevorrichtung | |
DE112011105464B4 (de) | LCD-Panel | |
DE10234963B4 (de) | Verfahren und Vorrichtung zum Ansteuern einer Flüssigkristalldisplay-Tafel | |
DE102006057583B4 (de) | Flüssigkristallanzeigevorrichtung und Ansteuerungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8180 | Miscellaneous part 1 |
Free format text: DIE PRIORITAET "19.12.01 01 KR 2001-814433" AENDERN IN "19.12.01 01 KR 2001-81433" |
|
8127 | New person/name/address of the applicant |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R071 | Expiry of right |