TWI522982B

TWI522982B - 源極驅動器

Info

Publication number: TWI522982B
Application number: TW099147204A
Authority: TW
Inventors: 林勇旭; 鍾竣帆
Original assignee: 友達光電股份有限公司
Priority date: 2010-12-31
Filing date: 2010-12-31
Publication date: 2016-02-21
Also published as: US8743103B2; CN102087825A; TW201227667A; US20120169689A1; CN102087825B

Description

源極驅動器

本發明係關於液晶顯示技術，特指一種可提供多種不同訊號極性轉換型樣之源極驅動器。

液晶顯示器(Liquid Crystal Display,LCD)由於具有全平面，輕薄且低耗電的特性，因此相當受到市場上的歡迎，現已成為目前的主流顯示技術。而液晶顯示器的操作原理主要透過將外在電場施加於液晶分子的兩極，致使液晶分子進行不同程度的扭轉，進而控制光通量。最後，由於不同的光通量可產生不同的灰階效果，再透過不同光原色間的調和，進而顯示出影像。然而，若是長期對液晶分子施加某一個特定方向的電場，將會導致液晶分子的結構被破壞，所以在實際驅動液晶分子時，都會於一定週期內交替地改變驅動電壓的極性，也就是所謂的極性反轉(polarity inversion)。而為了達到極性反轉的驅動效果，一般來說，用於產生驅動電壓之源極驅動器的電路架構會經過特殊的設計，關於這類具備極性反轉功能的源極驅動器的電路架構請見以下說明。

請參考第1圖，其係為習知源極驅動器之簡化後功能方塊示意圖。如圖所示，源極驅動器10包含有位移暫存器11_1~11_2、主栓鎖電路12_1~12_2、次栓鎖電路13_1~13_2、位準轉換電路14_1~14_2、數位至類比轉換電路15_1~15_2、輸出緩衝電路16_1~16_2、輸出電路17_1~17_2。其中，位移暫存器11_1、主栓鎖電路12_1、次栓鎖電路13_1、位準轉換電路14_1、數位至類比轉換電路15_1、輸出緩衝電路16_1、輸出電路17_1形成所謂的訊號通道10A，經由訊號通道所生成的源極驅動訊號最後會透過訊號線而輸出至畫素，同理，其他電路亦形成另一訊號通道10B。對每一訊號通道來說，數位至類比轉換電路15_1或15_2可根據極性控制訊號POL的控制，來改變各別訊號通道之輸出訊號的極性。舉例來說，若數位輸入畫素資料經過數位至類比轉換電路轉換後所形成的類比電壓為20V，則隨著極性控制訊號POL的不同，數位至類比轉換電路15_1或15_2可能輸出+20V或-20V的電壓至輸出電路17_1或17_2來驅動畫素。然而，若需實現兼具輸出正極性或負極性電壓的功能，則數位至類比轉換電路15_1~15_2的電路結構會相較僅輸出單一極性之電壓的數位至類比轉換電路來得更為複雜。如此一來，源極轉換電路10的整體電路面積也隨之增加。

因此，習知技術中存在一種改良後的源極驅動器架構。請參考第2圖，其係為一改良後的源極驅動器之功能方塊示意圖。如圖所示，源極驅動器20包含有位移暫存器21_1~21_2、主栓鎖電路22_1~22_2、次栓鎖電路23_1~23_2、位準轉換電路24_1~24_2、數位至類比轉換電路25_1~25_2、輸出緩衝電路26_1~26_2、輸出電路27_1~27_2。其中，每一訊號通道20A與20B中之數位至類比轉換電路25_1~25_2僅能輸出單一極性之電壓(正或負)，而透過切換裝置2A與切換裝置2B的輔助，仍可使源極驅動器20達到交替改變源極驅動電壓之訊號極性效果，然而，這種架構僅交換相鄰之訊號通道20A與20B所輸出之驅動訊號的訊號極性，因此，最後能達到的訊號極性反轉型樣有限，其所擁有之變化性反而不如傳統之源極轉換電路10。原因在於源極驅動器10可任意地反轉每個訊號通道的輸出訊號極性，而源極驅動器20卻必須憑藉與相鄰之訊號通道進行訊號路徑切換，來達成訊號極性反轉的效果，因此，源極驅動器20僅能輸出如”正、負、正、負....”以及”負、正、負、正....”等極性規律變化的驅動訊號序列，而無法提供更進一步的變化。承上可知，傳統的源極驅動器架構仍存有諸多極待改進的地方。

有鑑於此，本發明之目的在於提供一種妥善運用多工裝置與切換裝置以於不同訊號通道間建立訊號傳輸路徑之源極驅動器。藉由多工裝置與切換裝置的輔助，本發明之源極驅動器僅憑單一訊號輸出極性之數位至類比轉換電路便可達成訊號極性反轉的效果。此外，相較於習知技術，本發明的多工裝置與切換裝置同時控制更多個訊號通道間之訊號傳輸路徑，因此可以提供更多種的驅動訊號之極性反轉型樣。

本發明之一實施例提供一種源極驅動器，該源極驅動器包含：N個主拴鎖電路、一多工裝置、N個數位至類比轉換電路、一切換裝置以及N個輸出電路。該N個主拴鎖電路係分別用以接收N個畫素資料。該多工裝置係耦接於該N個主拴鎖電路，並且用以控制該N個主拴鎖電路之訊號傳輸路徑。該N個數位至類比轉換電路分別具有正極性或負極性的訊號輸出，而相鄰之數位至類比轉換電路具有不同訊號輸出極性，並且用以依據該N個畫素資料來分別產生N個驅動電壓訊號。該切換裝置係耦接於該N個數位至類比轉換電路，用以控制該N個數位至類比轉換電路之訊號傳輸路徑。該N個輸出電路係用以接收該N個驅動電壓訊號，並依此輸出N個源極驅動訊號子至少N個畫素。其中，該多工裝置與該切換裝置分別依據一極性轉換訊號來交替地轉換該N個輸出電路中相鄰之複數個輸出電路所分別輸出的複數個特定源極驅動訊號之極性。而於一第一時間間隔內，該些特定源極驅動訊號之極性分別為正、負、負以及正，並且，於一第二時間間隔內該些特定源極驅動訊號之極性分別為負、正、正以及負。

較佳地，於該第一時間間隔內，該多工裝置建立以下的訊號傳輸路徑：一第一主拴鎖電路與一第一個數位至類比轉換電路之間、一第二主拴鎖電路與一第二數位至類比轉換電路之間、一第三主拴鎖電路與一第四數位至類比轉換電路之間以及一第四主拴鎖電路與一第三數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第一輸出電路之間、該第二數位至類比轉換電路與該第二輸出電路之間、該第三數位至類比轉換電路與該第四輸出電路之間以及該第四數位至類比轉換電路與該第三輸出電路之間。其中，該第一至第四主拴鎖電路、該第一至該第四數位至類比轉換電路以及該第一至該第四輸出電路係分別為相鄰，且該第一至該第四輸出電路輸出該複數個特定源極驅動訊號。

較佳地，於該第二時間間隔內，該多工裝置建立以下的訊號傳輸路徑：該第一主拴鎖電路與該第二數位至類比轉換電路之間、該第二主拴鎖電路與該第一數位至類比轉換電路之間、該第三主拴鎖電路與該第三數位至類比轉換電路之間以及該第四主拴鎖電路與該第四數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第二輸出電路之間、該第二數位至類比轉換電路與該第一輸出電路之間、該第三數位至類比轉換電路與該第三輸出電路之間以及該第四數位至類比轉換電路與該第四輸出電路之間。

本發明之另一實施例提供一種源極驅動器，該源極驅動器，包含：N個主拴鎖電路、一多工裝置、N個數位至類比轉換電路、一切換裝置以及N個輸出電路。該N個主拴鎖電路係分別用以接收N個畫素資料。該多工裝置係耦接於該N個主拴鎖電路，且用以控制該N個主拴鎖電路之訊號傳輸路徑。該N個數位至類比轉換電路，分別具有正極性或負極性的訊號輸出，而相鄰之數位至類比轉換電路具有不同訊號輸出極性，並且用以依據該N個畫素資料來分別產生N個驅動電壓訊號。該切換裝置係耦接於該N個數位至類比轉換電路，並且用以控制該N個數位至類比轉換電路之訊號傳輸路徑。該個輸出電路係用以接收該N個驅動電壓訊號，並依此輸出N個源極驅動訊號子N個畫素。其中，該多工裝置與該切換裝置分別依據一極性轉換訊號來交替地轉換該N個輸出電路中相鄰之複數個輸出電路所分別輸出的複數個特定源極驅動訊號的極性。而於一第一時間間隔內，該些特定源極驅動訊號之極性分別為正、正、負以及負。以及於一第二時間間隔內該些特定源極驅動訊號之極性分別為負、負、正以及正。

較佳地，於該第一時間間隔內，該多工裝置建立以下的訊號傳輸路徑：一第一主拴鎖電路與一第一數位至類比轉換電路之間、一第二主拴鎖電路與一第三數位至類比轉換電路之間、一第三主拴鎖電路與一第二數位至類比轉換電路之間以及一第四主拴鎖電路與一第四數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第一輸出電路之間、該第二數位至類比轉換電路與該第三輸出電路之間、該第三數位至類比轉換電路與該第二輸出電路之間以及該第四數位至類比轉換電路與該第四輸出電路之間。其中，該第一至第四主拴鎖電路、該第一至該第四數位至類比轉換電路以及該第一至該第四輸出電路係分別為相鄰，且該第一至該第四輸出電路輸出該複數個特定源極驅動訊號。

較佳地，於該第二時間間隔內，該多工裝置建立以下的訊號傳輸路徑：該第一主拴鎖電路與該第四數位至類比轉換電路之間、該第二主拴鎖電路與該第二數位至類比轉換電路之間、該第三主拴鎖電路與該第三數位至類比轉換電路之間以及該第四主拴鎖電路與該第一數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第四輸出電路之間、該第二數位至類比轉換電路與該第二輸出電路之間、該第三數位至類比轉換電路與該第三輸出電路之間以及該第四數位至類比轉換電路與該第一輸出電路之間。

請參考第3圖，其係為本發明源極驅動器之第一實施例的功能方塊示意圖。如圖所示，源極驅動器100包含有(但不限定於)N個位移暫存器101_1~101_N、N個主栓鎖電路102_1~102_N、一多工裝置103、N個次栓鎖電路104_1~104_N、N個位準轉換電路105_1~105_N、N個數位至類比轉換電路106_1~106_N、N個輸出緩衝電路107_1~107_N、一切換裝置108以及N個輸出電路109_1~109_N。這些電路分別形成訊號通道100_1~100_N，進而提供N個源極驅動訊號予N個畫素。

其中，位移暫存器101_1~101_N用以依據一控制訊號SP_in以控制N個主栓鎖電路102_1~102_N自一影像資料Data中分別取得並接收N個畫素資料。多工裝置103耦接於主拴鎖電路102_1~102_N，以控制主拴鎖電路102_1~102_N的訊號傳輸路徑。次栓鎖電路104_1~104_N耦接於多工裝置103，用以接收該N個畫素資料。位準轉換電路105_1~105_N分別耦接於次栓鎖電路104_1~104_N，用以對該N個畫素資料進行訊號位準的轉換。再者，數位至類比轉換電路106_1~106_N分別具有如圖式般正極性或負極性的訊號輸出，且相鄰訊號通道中之數位至類比轉換電路具有不同訊號輸出極性，數位至類比轉換電路106_1~106_N係用以依據該N個畫素資料來分別產生N個驅動電壓訊號，而輸出緩衝電路107_1~107_N用以緩衝數位至類比轉換電路106_1~106_N之輸出。切換裝置108係耦接於輸出緩衝電路107_1~107_N，用以控制輸出緩衝電路107_1~107_N之訊號傳輸路徑以決定該N個驅動電壓訊號將被輸入至輸出電路109_1~109_N中之何者，輸出電路109_1~109_N將用以接收該N個驅動電壓訊號，並依此輸出N個源極驅動訊號予N個畫素。其中，多工裝置103與切換裝置108分別依據一極性轉換訊號POL來交替地轉換該N個輸出電路中相鄰之複數個輸出電路所分別輸出的複數個特定源極驅動訊號之極性，經由多工裝置103與切換裝置108建立不同的訊號傳輸路徑，源極驅動器100可以產生不同的驅動訊號極性反轉型樣。應當注意的是，以上所提及之電路元件並非本發明源極驅動器之實施限制，事實上，於一實施例中，一訊號通道可能僅包含有主拴鎖電路、多工裝置、數位至類比轉換電路、切換裝置以及輸出電路。

以下的內容將說明本實施例之源極驅動器100所能達成之訊號的不同極性反轉型樣。

首先，請參考第4A圖與第4B圖，其係分別解釋本發明源極驅動器100於一實施例中所提供之訊號極性反轉型樣，與反轉前後多工裝置103與切換裝置108所建立的訊號傳輸路徑。此一實施例可使由相鄰之訊號通道100_k~100_k+3(其可能為訊號通道100_1~100_N中之任意相鄰四者)所輸出之源極驅動訊號之極性於一第一時間間隔分別為正、負、負以及正，並且於一第二時間間隔分別為負、正、正以及負。此處之第一時間間隔與第二時間間隔分別對應至不同的同步訊號(可能為水平同步訊號Hsync或垂直同步訊號Vsync)。舉例來說，若第一時間間隔與第二時間間隔對應至不同的水平同步訊號Hsync，則第一時間間隔與第二時間間隔分別代表不同的掃描線週期(scan line period)，而若第一時間間隔與第二時間間隔對應至不同的垂直同步訊號Vsync，則第一時間間隔與第二時間間隔分別代表不同的畫面週期(frame period)。再者，應當注意的是，此處所謂相鄰之訊號通道，其所輸出之源極驅動訊號係分別對應於相鄰之畫素。換言之，相鄰訊號通道之間擁有畫素資料上的相鄰性，而並不一定為電路佈線層級中之物理位置上的相鄰性。

於第4A圖中之多工裝置103內部的連線代表多工裝置103於第一時間間隔所建立之訊號傳輸路徑，而切換裝置108內部的連線則代表切換裝置108於第一時間間隔所建立之訊號傳輸路徑。當中，多工裝置103會建立以下的訊號傳輸路徑：主拴鎖電路102_k與數位至類比轉換電路106_k之間、主拴鎖電路102_k+1與數位至類比轉換電路106_k+1之間、主拴鎖電路102_k+2與數位至類比轉換電路106_k+3之間以及主拴鎖電路102_k+3與數位至類比轉換電路106_k+2之間。再者，同樣於第一時間間隔內，切換裝置108會建立以下的訊號傳輸路徑：數位至類比轉換電路106_k與輸出電路109_k之間、數位至類比轉換電路106_k+1與輸出電路109_k+1之間、數位至類比轉換電路106_k+2與輸出電路109_k+3之間以及數位至類比轉換電路106_k+3與輸出電路之間109_k+2。

再者，於第4B圖中之多工裝置103內部的連線代表多工裝置103於第二時間間隔所建立之訊號傳輸路徑，而切換裝置108內部的連線代表多工裝置108於第二時間間隔所建立之訊號傳輸路徑。當中，多工裝置103會建立以下的訊號傳輸路徑：主拴鎖電路102_k與數位至類比轉換電路106_k+1之間、主拴鎖電路102_k+1與數位至類比轉換電路106_k之間、主拴鎖電路102_k+2與數位至類比轉換電路106_k+2之間以及主拴鎖電路102_k+3與數位至類比轉換電路106_k+3之間。再者，同樣於第二時間間隔內，切換裝置108會建立以下的訊號傳輸路徑：數位至類比轉換電路106_k與輸出電路109_k+1之間、數位至類比轉換電路106_k+1與輸出電路109_k之間、數位至類比轉換電路106_k+2與輸出電路109_k+2之間以及數位至類比轉換電路106_k+3與輸出電路之間109_k+3。

透過以上的訊號傳輸路徑的切換，本實施例可提供將該N個源極驅動訊號中之複數個特定源極驅動訊號之極性由正、負、負以及正，轉換至負、正、正以及負的極性反轉型樣。

接著，請再參考第5A圖與第5B圖，其係分別繪示本發明源極驅動器100之於另一實施例中所提供之訊號極性反轉型樣，與細部操作，此一實施例可使由相鄰之訊號通道100_k~100_k+3所輸出之源極驅動訊號之極性於一第一時間間隔分別為正、正、負以及負，並且於一第二時間間隔分別為負、負、正以及正。此處之第一時間間隔與第二時間間隔分別對應至不同的同步訊號(可能為水平同步訊號Hsync或垂直同步訊號Vsync)。舉例來說，若第一時間間隔與第二時間間隔對應至不同的水平同步訊號Hsync，則第一時間間隔與第二時間間隔分別代表不同的掃描線週期(scan line period)，而若第一時間間隔與第二時間間隔對應至不同的垂直同步訊號Vsync，則第一時間間隔與第二時間間隔分別代表不同的畫面週期(frame period)。再者，應當注意的是，此處所謂相鄰之訊號通道，其所輸出之源極驅動訊號係分別對應於相鄰之畫素。換言之，相鄰訊號通道之間擁有畫素資料上的相鄰性，而並不一定為電路佈線層級中之物理位置上的相鄰性。

請見第5A圖，於第一時間間隔內，多工裝置103建立以下的訊號傳輸路徑：主拴鎖電路102_k與數位至類比轉換電路106_k之間、主拴鎖電路102_k+1與數位至類比轉換電路106_k+2之間、主拴鎖電路102_k+2與數位至類比轉換電路106_k+1之間以及主拴鎖電路102_k+3與數位至類比轉換電路106_k+3之間。再者，同樣於第一時間間隔內，切換裝置108建立以下的訊號傳輸路徑：數位至類比轉換電路106_k與輸出電路109_k之間、數位至類比轉換電路106_k+1與輸出電路109_k+2之間、數位至類比轉換電路106_k+2與輸出電路109_k+1之間以及數位至類比轉換電路106_k+3與輸出電路之間109_k+3。

再者，於第5B圖中，於第二時間間隔內，多工裝置103建立以下的訊號傳輸路徑：主拴鎖電路102_k與數位至類比轉換電路106_k+3之間、主拴鎖電路102_k+1與數位至類比轉換電路106_k+1之間、主拴鎖電路102_k+2與數位至類比轉換電路106_k+2之間以及主拴鎖電路102_k+3與數位至類比轉換電路106_k之間。再者，同樣於第二時間間隔內，切換裝置108建立以下的訊號傳輸路徑：數位至類比轉換電路106_k與輸出電路109_k+3之間、數位至類比轉換電路106_k+1與輸出電路109_k+1之間、數位至類比轉換電路106_k+2與輸出電路109_k+2之間以及數位至類比轉換電路106_k+3與輸出電路之間109_k。

本發明之源極驅動器100除了可以提供以上兩種訊號極性反轉的型樣之外，亦可提供傳統的點反轉型式(dot inversion)。請參考第6A圖與第6B圖所示之細部操作。其中於一第一時間間隔內，由相鄰之訊號通道100_k~100k+3所輸出之源極驅動訊號的極性分別為正、負、正以及負，並且於一第二時間間隔內分別為負、正、負以及正。

接著，請見第6A圖。於第一時間間隔內，多工裝置103建立以下的訊號傳輸路徑：主拴鎖電路102_k與數位至類比轉換電路106_k之間、主拴鎖電路102_k+1與數位至類比轉換電路106_k+1之間、主拴鎖電路102_k+2與數位至類比轉換電路106_k+2之間以及主拴鎖電路102_k+3與數位至類比轉換電路106_k+3之間。再者，同樣於第一時間間隔內，切換裝置108建立以下的訊號傳輸路徑：數位至類比轉換電路106_k與輸出電路109_k之間、數位至類比轉換電路106_k+1與輸出電路109_k+1之間、數位至類比轉換電路106_k+2與輸出電路109_k+2之間以及數位至類比轉換電路106_k+3與輸出電路之間109_k+3。

再者，於第6B圖中，於第二時間間隔內，多工裝置103建立以下的訊號傳輸路徑：主拴鎖電路102_k與數位至類比轉換電路106_k+1之間、主拴鎖電路102_k+1與數位至類比轉換電路106_k之間、主拴鎖電路102_k+2與數位至類比轉換電路106_k+3之間以及主拴鎖電路102_k+3與數位至類比轉換電路106_2之間。再者，同樣於第二時間間隔內，切換裝置108建立以下的訊號傳輸路徑：數位至類比轉換電路106_k與輸出電路109_k+1之間、數位至類比轉換電路106_k+1與輸出電路109_k之間、數位至類比轉換電路106_k+2與輸出電路109_k+3之間以及數位至類比轉換電路106_k+3與輸出電路之間109_k+2。

應當注意的是，於本發明之合理範疇內，以上揭露的三種極性反轉型樣可毫無窒礙的實現於本發明之一特定實施例中，原因在於本發明的多工裝置103與切換裝置108所建立的訊號傳輸路徑相當有彈性，可以靈活的切換不同訊號通道間的訊號傳輸路徑。再者，不同於習知技術，本發明之多工裝置103與切換裝置108更可於不相鄰之訊號通道間建立訊號傳輸路徑(如第5A圖與第5B圖中，主拴鎖電路102_k與數位至類比轉換電路106_k+3之間或是數位至類比轉換電路106_k+3與輸出電路之間109_k之間的訊號傳輸路徑)。

總結來說，本發明透過多工裝置與切換裝置的運用，有效地於不同架構支源極驅動器(如第一實施例)上，建立訊號傳輸路徑，以提供多樣性的訊號極性反轉型樣。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、20、100、200‧‧‧源極驅動器

10A~10B、20A~20B、100_1~100_N‧‧‧訊號通道

11_1~11_2、21_1~21_2、101_1~101_N‧‧‧位移暫存器

12_1~12_2、22_1~22_2、102_1~102_N‧‧‧主栓鎖電路

103、203‧‧‧多工裝置

108、208、2A、2B‧‧‧切換裝置

13_1~13_2、23_1~23_2、104_1~104_N‧‧‧次栓鎖電路

14_1~1_2、24_1~24_2、105_1~105_N‧‧‧位準轉換電路

15_1~15_2、25_1~25_2、106_1~106_N‧‧‧數位至類比轉換電路

16_1~16_2、26_1~26_2、107_1~107_N‧‧‧輸出緩衝電路

17_1~17_2、27_1~27_2、109_1~109_N‧‧‧輸出電路

第1圖係為習知源極驅動器的功能方塊示意圖。

第2圖係為習知改良後源極驅動器的功能方塊示意圖。

第3圖係為本發明源極驅動器之一第一實施例的功能方塊示意圖。

第4A~4B圖係說明本發明源極驅動器之第一實施例所能達成之訊號極性反轉型樣。

第5A~5B圖係說明本發明源極驅動器之第一實施例所能達成之訊號極性反轉型樣。

第6A~6B圖係說明本發明源極驅動器之第一實施例所能達成之訊號極性反轉型樣。

100．．．源極驅動器

100_1~100_N．．．訊號通道

101_1~101_N．．．位移暫存器

102_1~102_N．．．主栓鎖電路

103．．．多工裝置

104_1~104_N．．．次栓鎖電路

105_1~105_N．．．位準轉換電路

106_1~106_N．．．數位至類比轉換電路

107_1~107_N．．．輸出緩衝電路

109_1~109_N．．．輸出電路

108．．．切換裝置

Claims

一種源極驅動器，包含：N個主拴鎖電路，分別用以接收N個畫素資料；一多工裝置，耦接於該N個主拴鎖電路，用以控制該N個主拴鎖電路之訊號傳輸路徑；N個數位至類比轉換電路，分別具有正極性或負極性的訊號輸出，且每一數位至類比轉換電路與相鄰之數位至類比轉換電路具有不同訊號輸出極性，用以依據該N個畫素資料來分別產生N個驅動電壓訊號；一切換裝置，耦接於該N個數位至類比轉換電路，用以控制該N個數位至類比轉換電路之訊號傳輸路徑；以及N個輸出電路，用以接收該N個驅動電壓訊號，並依此輸出N個源極驅動訊號予N個畫素；其中，該多工裝置與該切換裝置分別依據一極性轉換訊號來交替地轉換該N個輸出電路中相鄰之複數個輸出電路所分別輸出的複數個特定源極驅動訊號之極性，其中：於一第一時間間隔內該些特定源極驅動訊號之極性分別為正、負、負以及正；以及於一第二時間間隔內該些特定源極驅動訊號之極性分別為負、正、正以及負其中，於該第一時間間隔內，該多工裝置在該N個主拴鎖電路中之一第一特定主拴鎖電路與該第一特定主拴鎖電路所對應之數位至類比轉換電路之間建立訊號傳輸路徑，並且在一第二特定主拴鎖電路與相鄰於該第二特定主拴鎖電路所對應之數位至類比轉換電路之一數位至類比轉換電路之間建立訊號傳輸路徑；於該第二時間間隔內，該多工裝置在該第二特定主拴鎖電路與該第二特定主拴鎖電路所對應之數位至類比轉換電路之間建立訊號傳輸路徑，並且在該第一特定主拴鎖電路與相鄰於該第一特定主拴鎖電路所對應之數位至類比轉換電路之一數位至類比轉換電路之間建立訊號傳輸路徑。
如請求項1所述之源極驅動器，其中，於該第一時間間隔內，該多工裝置與該切換裝置建立以下訊號傳輸路徑：該多工裝置建立以下的訊號傳輸路徑：一第一主拴鎖電路與一第一數位至類比轉換電路之間、一第二主拴鎖電路與一第二數位至類比轉換電路之間、一第三主拴鎖電路與一第四數位至類比轉換電路之間以及一第四主拴鎖電路與一第三數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第一輸出電路之間、該第二數位至類比轉換電路與該第二輸出電路之間、該第三數位至類比轉換電路與該第四輸出電路之間以及該第四數位至類比轉換電路與該第三輸出電路之間；其中，該第一至第四主拴鎖電路、該第一至該第四數位至類比轉換電路以及該第一至該第四輸出電路係分別為相鄰且連續排列，且該第一至該第四輸出電路輸出該複數個特定源極驅動訊號。
如請求項2所述之源極驅動器，其中於該第二時間間隔內：該多工裝置建立以下的訊號傳輸路徑：該第一主拴鎖電路與該第二數位至類比轉換電路之間、該第二主拴鎖電路與該第一數位至類比轉換電路之間、該第三主拴鎖電路與該第三數位至類比轉換電路之間以及該第四主拴鎖電路與該第四數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第二輸出電路之間、該第二數位至類比轉換電路與該第一輸出電路之間、該第三數位至類比轉換電路與該第三輸出電路之間以及該第四數位至類比轉換電路與該第四輸出電路之間。
如請求項1所述之源極驅動器，另包含有：N個位移暫存器，分別耦接於該N個主拴鎖電路，並且控制該N個主拴鎖電路依據一畫面資料來接收該N個畫素資料；N個次拴鎖電路，分別耦接於該多工裝置；N個位準轉換器，分別耦接於該N個次主拴鎖電路與該N個數位至類比轉換電路之間；以及 N個輸出緩衝器，分別耦接於該N個數位至類比轉換電路與該N個輸出電路之間。
一種源極驅動器，包含：N個主拴鎖電路，分別用以接收N個畫素資料；一多工裝置，耦接於該N個主拴鎖電路，用以控制該N個主拴鎖電路之訊號傳輸路徑；N個數位至類比轉換電路，分別對應於該N個主拴鎖電路，分別具有正極性或負極性的訊號輸出，且每一數位至類比轉換電路與相鄰之數位至類比轉換電路具有不同訊號輸出極性，用以依據該N個畫素資料來分別產生N個驅動電壓訊號；一切換裝置，耦接於該N個數位至類比轉換電路，用以控制該N個數位至類比轉換電路之訊號傳輸路徑；以及N個輸出電路，用以接收該N個驅動電壓訊號，並依此輸出N個源極驅動訊號予N個畫素；其中，該多工裝置與該切換裝置分別依據一極性轉換訊號來交替地轉換該N個輸出電路中相鄰之複數個輸出電路所分別輸出的複數個特定源極驅動訊號的極性，其中：於一第一時間間隔內該些特定源極驅動訊號之極性分別為正、正、負以及負；以及於一第二時間間隔內該些特定源極驅動訊號之極性分別為負、負、正以及正；其中，該多工裝置在該N個主拴鎖電路中之一特定主拴鎖電路與該特定主拴鎖電路的所對應之數位至類比轉換電路不相鄰之一特定數位至類比轉換電路之間建立訊號傳輸路徑。
如請求項5所述之源極驅動器，其中，於該第一時間間隔內：該多工裝置建立以下的訊號傳輸路徑：一第一主拴鎖電路與一第一數位至類比轉換電路之間、一第二主拴鎖電路與一第三數位至類比轉換電路之間、一第三主拴鎖電路與一第二數位至類比轉換電路之間以及一第四主拴鎖電路與一第四數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第一輸出電路之間、該第二數位至類比轉換電路與該第三輸出電路之間、該第三數位至類比轉換電路與該第二輸出電路之間以及該第四數位至類比轉換電路與該第四輸出電路之間；其中，該第一至第四主拴鎖電路、該第一至該第四數位至類比轉換電路以及該第一至該第四輸出電路係分別為相鄰且連續排列，且該第一至該第四輸出電路輸出該複數個特定源極驅動訊號。
如請求項6所述之源極驅動器，其中，於該第二時間間隔內：該多工裝置建立以下的訊號傳輸路徑：該第一主拴鎖電路與該第四數位至類比轉換電路之間、該第二主拴鎖電路與該第二數位至類比轉換電路之間、該第三主拴鎖電路與該第三數位至類比轉換電路之間以及該第四主拴鎖電路與該第一數位至類比轉換電路之間；以及該切換裝置建立以下的訊號傳輸路徑：該第一數位至類比轉換電路與該第四輸出電路之間、該第二數位至類比轉換電路與該第二輸出電路之間、該第三數位至類比轉換電路與該第三輸出電路之間以及該第四數位至類比轉換電路與該第一輸出電路之間。
如請求項5所述之源極驅動器，另包含有：N個位移暫存器，分別耦接於該N個主拴鎖電路，並且控制該N個主拴鎖電路依據一畫面資料來接收該N個畫素資料；N個次拴鎖電路，分別耦接於該多工裝置；N個位準轉換器，分別耦接於該N個次主拴鎖電路與該N個數位至類比轉換電路之間；以及N個輸出緩衝器，分別耦接於該N個數位至類比轉換電路與該N個輸出電路之間。