CN203456452U - 集成电路封装件 - Google Patents

集成电路封装件 Download PDF

Info

Publication number
CN203456452U
CN203456452U CN201320530290.1U CN201320530290U CN203456452U CN 203456452 U CN203456452 U CN 203456452U CN 201320530290 U CN201320530290 U CN 201320530290U CN 203456452 U CN203456452 U CN 203456452U
Authority
CN
China
Prior art keywords
chip
radiator cover
interfacial material
substrate
thermal interfacial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320530290.1U
Other languages
English (en)
Inventor
赛义德·迈赫迪·萨艾迪
赵子群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Zyray Wireless Inc
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Application granted granted Critical
Publication of CN203456452U publication Critical patent/CN203456452U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种集成电路封装件，包括：衬底，具有相对的第一表面和第二表面；集成电路芯片，具有相对的第一表面和第二表面，其中，芯片的第一表面是被安装到衬底的第一表面的倒装芯片；第一热界面材料，以第一图案位于芯片的第二表面上，第一热界面材料具有第一热阻；第二热界面材料，以第二图案位于芯片的第二表面上，第二热界面材料具有大于第一热阻的第二热阻；以及散热器罩，具有开口端，开口端被安装到衬底的第一表面，使得芯片位于由散热器罩和衬底形成的外壳中，第一热界面材料和第二热界面材料各自与散热器罩的内表面接触。因此，采用该集成电路封装件，可实现同时在热传递和防止翘曲两个方面均更加有效。

Description

集成电路封装件
技术领域
本实用新型涉及集成电路封装技术。
背景技术
通常使用可附接到印刷电路板（PCB）的封装件将源自半导体晶片的集成电路（IC）芯片或管芯与其他电路接合。一种这样类型的IC封装件是球栅阵列（BGA）封装件。BGA封装提供比现在可用的许多其他封装解决方案更小的痕迹。BGA封装件包括附接到封装件衬底的芯片，以及位于封装件衬底的底部外表面上的焊球盘的阵列。焊球被附接到焊球盘。焊球被重熔（reflow）从而将封装件附接到PCB。
在一些BGA封装件中，使用焊线（wire bond）将芯片的信号与衬底的电气特征（例如，焊接指（bond finger））接合。在这种BGA封装件中，焊线被连接在芯片的信号焊盘/端子与衬底的电气特征之间。在可被称为“倒装芯片封装件”的另一类型的BGA封装件中，芯片可在“倒装芯片”取向上被附接到该封装件的衬底。在这种BGA封装件中，焊接凸点（solderbump）在芯片的信号焊盘/端子上形成，且芯片被颠倒（“倒装”）并通过将焊接凸点重熔而附接到衬底，使得它们在衬底的表面上被附接到对应的焊盘。
通常IC封装件（在垂直于衬底平面的方向上）是不对称的，且机械地不平衡。该不对称与在封装中使用的不同材料（例如，具有与IC芯片不同的热膨胀系数（CTE）的有机封装件衬底）一起引起机械应力和热应力，这进而导致封装翘曲和共面性问题。封装翘曲可在芯片的焊点上施加应力，导致一些焊接凸点的脱离和/或对芯片的物理损伤。因此，倒装封装件经常被配置为散发所生成的热，诸如通过包括散热器来散热。例如，罩盖形式的散热器可被安装到芯片上方的封装件，以帮助散发过多的热并减小封装翘曲。芯片可通过将热从芯片传导到散热器的粘合剂来与散热器接合。然而，粘合剂材料的性质确定了粘合剂在将热从芯片传递到散热器时是否更有效，或者在以增强封装强度并由此减小封装翘曲的方式粘合到散热器时是否更有效。当前的粘合剂材料趋向于在热传递或在防止翘曲方面更有效，但不在该两个方面都高效。
实用新型内容
针对倒装芯片封装件来描述方法、***和设备，该倒装芯片封装件包括被用来将热从芯片传递到散热器并增强封装机械强度/硬度的两种或更多不同的热界面材料，基本上如在附图的至少一个中示出和/或结合该附图的至少一个在此描述，如在权利要求中更完整阐述。
本实用新型提供了一种集成电路（IC）封装件，包括：衬底，具有相对的第一表面和第二表面；集成电路芯片，具有相对的第一表面和第二表面，其中，所述芯片的所述第一表面是被安装到所述衬底的所述第一表面的倒装芯片；第一热界面材料，以第一图案位于所述芯片的所述第二表面上，所述第一热界面材料具有第一热阻；第二热界面材料，以第二图案位于所述芯片的所述第二表面上，所述第二热界面材料具有大于所述第一热阻的第二热阻；以及散热器罩，具有开口端，所述开口端被安装到所述衬底的所述第一表面，使得所述芯片位于由所述散热器罩和所述衬底形成的外壳中，所述第一热界面材料和所述第二热界面材料各自与所述散热器罩的内表面接触。
在上述集成电路封装件中，所述第二热界面材料具有比所述第一热界面材料的机械刚性更大的机械刚性。
在上述集成电路封装件中，所述第二热界面材料的第一部分以所述第一图案位于所述芯片的所述第二表面上并与所述散热器罩的所述内表面接触，所述集成电路封装件还包括：所述第二热界面材料的第二部分，位于所述衬底的所述第一表面与所述散热器罩的所述内表面之间并与所述衬底的所述第一表面和所述散热器罩的所述内表面接触，且通过间隙与所述芯片分离。
上述集成电路封装件还包括：加强环，通过所述第二热界面材料被安装到所述衬底的所述第一表面，并通过所述第二热界面材料被附接到所述散热器罩的所述内表面，所述加强环在所述芯片周围形成环。
在上述集成电路封装件中，所述第一热界面材料被置于所述芯片的所述第二表面的中心区域上，且所述第二热界面材料在所述芯片的所述第二表面上形成围绕所述第一热界面材料的环形图案。
在上述集成电路封装件中，所述第一热界面材料在所述芯片的所述第二表面的中心区域上形成十字形图案，且所述第二热界面材料位于所述芯片的所述第二表面的至少一个角落区域上。
在上述集成电路封装件中，所述第一热界面材料跨所述芯片的所述第二表面的中心区域形成第一矩形图案，且所述第二热界面材料跨在所述芯片的所述第二表面上的第一和第二相对边缘区分别形成第一、第二和第三矩形图案。
在上述集成电路封装件中，所述第一热界面材料位于所述芯片的至少一个已确定热点上的所述芯片的所述第二表面上。
上述集成电路封装件还包括：至少一个另外的热界面材料，在所述芯片的所述第二表面上并与所述散热器罩的所述内表面接触，所述至少一个另外的热界面材料具有与所述第一热阻和所述第二热阻不同的热阻。
本实用新型还提供了一种集成电路封装件，包括：衬底，具有相对的第一表面和第二表面；集成电路芯片，具有相对的第一表面和第二表面，其中，所述芯片的所述第一表面是被安装到所述衬底的所述第一表面的倒装芯片；第一热界面材料，在所述芯片的所述第二表面上，所述第一热界面材料具有第一热阻；散热器罩，具有开口端，所述开口端被安装到所述衬底的所述第一表面，使得所述芯片位于由所述散热器罩和所述衬底形成的外壳中，所述第一热界面材料与所述散热器罩的内表面接触；以及第二热界面材料，被耦接在所述芯片的所述第一表面与所述散热器罩的所述内表面之间，并通过间隙与所述芯片的边缘分离，所述第二热界面材料具有大于所述第一热阻的第二热阻。
因此，采用上述根据本实用新型的集成电路封装件，可实现同时在热传递和防止翘曲两个方面均更加有效。
附图说明
本文所结合的并形成本说明书的一部分的附图示出了实施方式，并与描述一起进一步用来解释实施方式的原理，且能使相关领域技术人员制作和使用该实施方式。
图1示出了实例性倒装芯片封装件的剖面侧视图。
图2示出了经历由于在操作期间生成的热而引起的封装翘曲的图1的倒装芯片封装件的剖面侧视图。
图3示出了根据实例性实施方式的包括由第一和第二热界面材料（TIM）附接的散热器罩的倒装芯片封装件的剖面侧视图。
图4示出了根据实例性实施方式的用于形成包括由第一和第二TIM附接的散热器罩的倒装芯片封装件的工艺的流程图。
图5至图8示出了根据实例性实施方式的倒装芯片封装件的顶视图，该倒装芯片封装件具有以对应实例性图案在芯片上形成的两种或更多TIM（其中散热器罩不可见）。
图9示出了根据实例性实施方式的一种工艺，该工艺可在图4的流程图期间被执行以形成包括第一TIM和第二TIM的倒装芯片封装件，该第一TIM将倒装芯片管芯粘附到散热器罩，该第二TIM将封装件衬底粘附到散热器罩。
图10示出了根据实例性实施方式的倒装芯片封装件的剖面侧视图，该倒装芯片封装件包括将倒装芯片管芯粘附到散热器罩的第一TIM和将封装件衬底粘附到散热器罩的第二TIM。
图11示出了根据实例性实施方式的倒装芯片封装件的顶视图，该倒装芯片封装件具有在倒装芯片管芯表面上的第一TIM和在封装件衬底表面上的第二TIM（其中倒装芯片封装件的散热器罩不可见）。
图12示出了根据实例性实施方式的流程图，该流程图可在图4的流程图中被执行以形成包括第一TIM和第二TIM的倒装芯片封装件，该第一TIM将倒装芯片管芯粘附到散热器罩，该第二TIM在封装件衬底与散热器罩之间安装加强环（stiffener ring，增硬环）。
图13示出了根据实例性实施方式的倒装芯片封装件的剖面侧视图，该倒装芯片封装件包括将倒装芯片管芯粘附到散热器罩的第一TIM和在封装件衬底与散热器罩之间安装加强环的第二TIM。
图14示出了根据实例性实施方式的倒装芯片封装件的顶视图，该倒装芯片封装件具有在倒装芯片管芯表面上的第一TIM和在安装到封装件衬底表面的加强环上的第二TIM（其中倒装芯片封装件的散热器罩不可见）。
现将参照附图来描述实施方式。在附图中，类似的附图标记表示相同的或功能相似的元件。另外，附图标记的最左数字识别该附图标记第一次出现的附图。
具体实施方式
引言
本说明书公开了众多实例性实施方式。本专利申请的范围不限于所公开的实施方式，而是还包括所公开的实施方式的组合，以及对所公开的实施方式的修改。
在本说明书中对“一种实施方式”、“实施方式”、“实例性实施方式”等的引用表示所描述的实施方式可包括特定特征、结构或特性，但每种实施方式可不必包括该特定特征、结构或特性。此外，这种短语不一定指代相同实施方式。此外，当特定特征、结构或特性结合实施方式被描述时，认为在本领域技术人员的知识内能结合其他实施方式来实施这样的特征、结构或特性，而无论是否明确描述。
此外，应理解，本文中使用的空间描述（例如，“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”等）仅用于说明目的，且本文描述的结构的实际实施可用任何取向或方式在空间上排布。
实例性实施方式
“倒装芯片封装件”是将一个或多个集成电路芯片封装的一类球栅阵列（BGA）封装件。在倒装芯片封装件中，焊接凸点在芯片的信号焊盘/端子上形成，且芯片被颠倒（“倒装”）并通过将焊接凸点重熔而被附接到封装件的衬底，使得它们在衬底的表面上附接到对应焊盘。芯片在衬底上的该颠倒取向被称为“倒装芯片”取向。
图1示出了实例性倒装芯片封装件100的剖面侧视图。如在图1中所示，倒装芯片封装件100包括散热器罩102、集成电路管芯/芯片104、粘合剂106、衬底108、多个焊接凸点/焊球110、以及粘合剂112。如在图1中所示，芯片104由焊接凸点/焊球110安装到衬底108。散热器罩102在芯片104上方被安装到衬底108。粘合剂112将散热器罩102的边缘附接到衬底108。粘合剂106存在于芯片104的顶部表面上，以将芯片104与散热器罩102的内表面接合。
通常IC封装件（在垂直于衬底平面的方向上）是不对称的，且机械地不平衡。该不对称与在封装中使用的不同材料（例如，具有与IC芯片不同的热膨胀系数（CTE）的有机封装材料）一起引起机械应力和热应力，这进而导致封装翘曲和共面性问题。
例如，图2示出了由于芯片104在操作期间生成的热而引起的图1的倒装芯片封装件100翘曲的剖面侧视图。如在图1中所示，由于来自由芯片104输出的热引起的热膨胀，衬底108和散热器罩102都翘曲（例如，在图1中的向下凹入弯曲）。这种封装翘曲可能在芯片104的焊接点上（诸如在焊接凸点110处）施加应力，从而导致焊接凸点110中的一些脱离和/或对芯片的物理损伤。此外，这种封装翘曲可能导致芯片104与由粘合剂106粘合的散热器罩102脱离（例如，脱层），能使倒装芯片封装件100进一步翘曲。
散热器罩102可存在于封装件100中，以帮助从芯片104散发过多的热并由此减小封装件100的翘曲。芯片104通过粘合剂106与散热器罩102接合，该粘合剂106可被选择为具有低热阻（例如，对热传递低热阻抗）以从芯片104有效传导热。然而，由于当前粘合剂材料的限制，若粘合剂106具有低热阻，则粘合剂106将相反地趋向于具有低“模量”。“模量”表示粘合剂的硬度性质。高模量是指粘合剂材料相对坚硬（在粘合剂材料弯曲时是相对硬的），并且是较强的粘合剂，以及低模量是指粘合剂材料是较不坚硬的（例如，在粘合剂材料弯曲时是较柔软的），并且是较弱的粘合剂。具有较低热阻（相对较高的导热性）的粘合剂趋向于具有低模量（是相对较不坚硬的/较柔软的），以及具有较高热阻（相对较低的导热性）的粘合剂趋向于具有高模量（是相对较坚硬的/较不柔软的）。若粘合剂106具有相对低的热阻并因此具有低模量，则粘合剂106不能将芯片104坚固地粘附到散热器罩102。这导致散热器罩102的更大折曲，并因此导致更大的封装翘曲。当前的粘合剂材料通常在热传递或在翘曲防止方面更有效，但不能在该两方面都高效。
实施方式用粘合剂克服这些当前问题。在实施方式中，在集成电路封装件中使用两种或更多的热界面材料/粘合剂以便能实现有效的热传导和减小的封装翘曲。尽管实施方式在本文中通常针对芯片倒装封装件来描述，但在实施方式中，两种或更多的热界面材料/粘合剂可在其他类型的集成电路封装件（诸如其他类型的BGA封装件、引脚栅格阵列（PGA）封装件、四方扁平封装（QFP）的封装件和其他类型的集成电路封装件）中使用，以便能实现有效热传导和减小的封装翘曲。
实施方式可采用各种方式配置。例如，图3示出了根据实例性实施方式的倒装芯片封装件300的侧面剖视图。倒装芯片封装件300可以是塑料BGA（PBGA）封装件、柔性BGA封装件、陶瓷BGA封装件或其他类型的倒装芯片BGA封装件。倒装芯片封装件300包括散热器罩302、集成电路管芯/芯片304、衬底308、粘合剂314、多个焊接凸点/焊球316、底部填充材料318、多个焊球320、第一热界面材料（TIM）322以及第二TIM324。封装件300描述如下。
衬底308具有与衬底308的第二（例如，底部）表面312相对的第一（例如，顶部）表面310。衬底308可包括由一个或多个电绝缘层分离的一个或多个导电层（诸如第一表面310）。导电层可包括迹线/路径、焊接指、接触焊盘和/或其他导电特征。例如，具有一个导电层、两个导电层或四个导电层的BGA衬底是普遍的。导电层可由导电材料（诸如金属或金属/合金的组合，包括铜、铝、锡、镍、金、银等）来制作。在实施方式中，衬底308可以是刚性的或可以是柔性的（例如，“柔性”衬底）。电绝缘层可由陶瓷、塑料、条带和/或其他合适材料制作。例如，衬底308的电绝缘层可由有机材料（诸如BT（双马来酰亚胺三嗪）层叠/树脂）、柔性条带材料（诸如聚酰亚胺）、阻燃玻纤复合基材板材料（例如，FR-4）等制作。导电和不导电层可被堆叠和层叠在一起或以其他方式相互附接，从而以相关领域技术人员已知的方式形成衬底308。
如在图3中所示，芯片304具有相对的第一和第二表面326和328（例如，在图3中的底部和顶部表面）。芯片304以“倒装芯片”方式被附接到衬底308。焊接凸点316或任何其他导电特征（例如，焊球等）在芯片304的信号焊盘/端子上和/或在衬底308的表面310上的对应焊盘上形成。芯片304在相对于芯片在焊线BGA封装配置中的附接相反（“倒装”）的取向上被附接到衬底308。在这一取向上，芯片304的有效表面面向衬底308。通过将焊接凸点316重熔来将芯片304附接到衬底308，使得焊接凸点316被附接到衬底308的表面310上的对应焊盘。尽管在图3中不可见，但衬底308的表面310具有用于倒装芯片管芯的安装区。该安装区包括与焊接凸点316对应的焊球/焊盘的阵列。任何数目的焊盘可存在于安装区中，这取决于在待安装到此处的倒装芯片管芯上的焊接凸点316的数目。当芯片304被安装到安装区时，焊接凸点316被附接到衬底308上的焊盘阵列。
底部填充材料318可任选地存在，如在图3中所示。底部填充材料318在焊接凸点316之间填充芯片304与衬底308之间的空间。如相关领域技术人员已知，底部填充材料318可以是环氧树脂或任何其他合适类型的底部填充材料。
多个焊球320被附接到衬底308的第二表面312（例如，通过球安装工艺）。焊球320在衬底308的第二表面312上被附接到焊球盘的阵列（在图3中不可见）。任何数目的焊球盘可存在于第二表面312上以用于接收焊球320，且该阵列可在任何数目的行和列中排列。注意，焊球盘的阵列可以缺少一些焊盘，使得在第二表面312上不必存在焊球320的完整阵列。焊球盘通过衬底308（例如，通过导电通孔和/或路径）电耦接到衬底308的第一表面310的导电特征（例如，迹线、焊接指、接触区等），从而能使芯片304的信号通过衬底308电连接到焊球320。
散热器罩302的开口端在芯片304上方被安装到衬底308的第一表面310，使得芯片304被置于由散热器罩302和衬底308形成的外壳（enclosure，包围）中。散热器罩302从顶侧和横向侧面（与衬底308的表面310垂直的表面）包围芯片304，而在图3中衬底308在芯片304下面覆盖散热器罩302的开口端。例如，散热器罩302可具有框架或环（例如，矩形环、圆环或其他环形）的形状，该形状具有与实心/封闭端（包覆/罩端）相对的开口端。因此，在一种实施方式中，散热器罩302可具有相对平坦的箱形，该形状具有一个开口端。芯片304在散热器罩302中的凹处或空腔内被安置在衬底308上，该凹处或空腔可接近散热器罩302的开口端处。
散热器罩302可存在以提供对于芯片304的环境保护、对于芯片304的EMI屏蔽以及对于封装件300的翘曲减小。散热器罩302可由金属（诸如不锈钢（例如，0.07英寸厚））和/或其他材料制作。
如在图3中所示，第一和第二TIM322和324都与芯片304的表面328接触，并与散热器罩302的内表面330接触。内表面330是在由散热器罩302形成的空腔内的中心表面（在图3中面向下）。第一和第二TIM322和324是将芯片304粘附到散热器罩302的粘合剂，并在芯片304的操作期间将热从芯片304传递到散热器罩302。第一TIM322以第一图案在芯片304的表面328上排布，以及第二TIM324以第二图案在芯片304的表面328上排布。第一和第二TIM322和324共面且不垂直重叠。
此外，第一TIM322具有第一热阻，且第二TIM324具有比第一TIM322的第一热阻更大的第二热阻。因此，第一TIM322比第二TIM324更有效地将热从芯片304传导到散热器罩302，且可在芯片304与散热器罩302的交界面处实现较低的结温。此外，第二TIM324具有比第一TIM322的第二模量更大的第一模量（例如，机械硬度或刚度）。因此，第一TIM322可存在于芯片304与散热器罩302之间，以在芯片304与散热器罩302之间提供有效热传递，且第二TIM324可存在于芯片304与散热器罩302之间，以在芯片304与散热器罩302之间提供更好的粘附并因此提供减小的封装翘曲。与包括提供高热传递或高翘曲减小但不能提供该两者的单种粘合剂的常规封装件相比，第一和第二TIM322和324在封装件300中的存在能实现相对较高的热传递和相对较高的封装硬度。
第一和第二TIM322和324可各自均由诸如环氧树脂、粘合胶、胶水、焊剂或另一类型的热界面材料的材料构成。在一种实施方式中，第一TIM322可以是粘合胶。与一些其他材料（诸如环氧树脂）相比，粘合胶可被配置为相对较低的热阻（例如，可包括导热颗粒，诸如金属颗粒（例如，银微粒、金微粒等）），以用于更大的热传递。当被用作TIM时，粘合胶可被涂覆并固化以形成交联聚合物，从而变得较少粘滞并提供粘合胶的粘合性质。
在一种实施方式中，第二TIM322可以是环氧树脂（例如，热固聚合物），其可以比一些其他材料（例如，粘合胶）更具刚性和粘附性，向封装件提供更大硬度和芯片从散热器罩脱离的更小可能。当被用作TIM时，环氧树脂可被涂覆并固化以将环氧树脂聚合，从而变得更硬且提供粘合胶的粘合性质。
例如，在一个实例中，第一TIM322可以是源自Shin-Etsu的X23-7772-4凝胶，其具有相对较低的热阻（0.25℃cm2/W），但具有相对较低的模量（0.0004GPa）。此外，第二TIM322可以是源自Dow-Corning的SE4450环氧树脂，其具有相对较高的模量（0.005GPa），但具有相对较高的热阻（0.5℃cm2/W）。SE4450环氧树脂具有是X23-7772-4的热阻两倍大小的热阻，但提供较小的封装翘曲。通过将这些类型的TIM在相同的倒装芯片封装件中一起使用，可实现更大热传递，同时也实现更大封装硬度。
含有两种或更多TIM的封装件可采用各种方式来制造。例如，图4示出了根据实例性实施方式的用于形成倒装芯片封装件的工艺的流程图400，该倒装芯片封装件包括由第一和第二TIM附接的散热器罩。例如，倒装芯片封装件300可根据流程图400来装配。注意，流程图400的步骤不必以示出的顺序来执行。为了说明的目的，以下参照图3的倒装芯片封装件300来描述流程图400。
流程图400以步骤402开始。在步骤402中，集成电路芯片被安装到衬底的表面。例如，如在图3中所示，芯片304可被安装到衬底308的表面310。芯片304可采用任何方式（诸如由取放机或其他机制）被施加到表面310。焊剂可被涂覆到芯片304的表面326上和/或衬底308的表面310上的焊盘上的端子，芯片304可与在表面310上的焊盘对齐，且焊剂可被重熔以形成焊接凸点316并将芯片304附接到衬底308。底部填充材料318可采用任何方式被涂覆以在芯片304下面包围焊接凸点316，包括根据私有的或常规的技术（例如，被涂覆并固化等）。
在步骤404中，第一热界面材料（TIM）以第一图案在芯片的表面上被涂覆。例如，如在图3中所示，第一TIM322可被涂覆到芯片304的表面328。第一TIM322可采用任何方式被涂覆，包括通过常规的或私有的粘合剂分配器。如在下文进一步描述，第一TIM322可以任何图案在芯片304的表面328上被涂覆。注意，在可替换实施方式中，第一TIM322可在散热器罩302的内表面330上可替换地或另外地被涂覆。
在步骤406中，第二TIM以第二图案在芯片的第二表面上被涂覆。例如，如在图3中所示，第二TIM324可被涂覆到芯片304的表面328。第二TIM324可采用任何方式来涂覆，包括通过常规的或私有的粘合剂分配器。如在下文进一步描述，第二TIM324可以任何图案在芯片304的表面328上被涂覆。注意，在可替换实施方式中，第二TIM324可在散热器罩302的内表面330上可替换地或另外地被涂覆。
如上文所述，第一和第二TIM322和324可以任何合适的图案被涂覆。这样的图案可互补或联锁，以使得芯片304的表面328的整体被覆盖，或使得芯片304的表面328的一个或多个部分不被覆盖。此外，一种或多种其他TIM的一个或多个附加图案可在表面328上被涂覆。实例性TIM图案包括矩形图案、圆形图案、卵形图案、椭圆形图案、三角形图案、条纹图案、环形图案、不规则形状图案、其他多边形图案等。在此描述（或以其他方式已知）的实例性TIM图案可被组合或在任何组合中一起使用。
例如，图5至图8示出了根据实例性实施方式的在对应实例性图案中包括两种或更多TIM的倒装芯片封装件的顶视图，且其中散热器罩不可见。图5示出了倒装芯片封装件500的顶视图。如在图5中所示，衬底308的表面310是可见的。粘合剂314沿表面310的周边以矩环形图案被示出。粘合剂314被配置为将散热器罩（诸如图3的散热器罩302）的边框附接到衬底308。散热器罩在图5至图8中不可见。第一TIM322以第一图案覆盖芯片表面的第一部分（例如，芯片302的表面328，其在图3中不可见），且第二TIM324以第二图案覆盖芯片表面的第二部分。在图5的实例中，第一TIM322的第一图案是中心定位矩形图案（例如，位于芯片表面的中心上方），且第二TIM324的第二图案是围绕第一TIM322的第一图案（例如，沿芯片表面的四个周边）的周边矩环形图案。第一和第二TIM322和324将散热器罩的内部中心区（例如，图3的散热器罩302的内表面330）粘附到芯片表面。
在图5的实施方式中，从芯片中心到散热器罩的更大热传递由具有比第二TIM324更低的热阻的第一TIM322来实现。因为芯片通常在其中心（更多有源电路的位置）或其中心附近相对于芯片表面的周边区生成更多的热，所以这可以是有用的。此外，到散热器罩的更大粘附和更大硬度由具有比第一TIM322更大模量的第二TIM324在芯片的周边提供。这可以是有用的，以便通过沿芯片表面的边缘和在芯片表面的每个角落提供更硬的材料来为封装件500提供更大硬度和减小的翘曲。
图6示出了倒装芯片封装件600的顶视图。如在图6中所示，衬底308的表面310可见。粘合剂314沿表面310的周边以矩环形图案被示出（以附接散热器罩）。第一TIM322以第一图案覆盖芯片表面的第一部分，且第二TIM324以第二图案覆盖芯片表面的第二部分。在图6的实例中，第一TIM322的第一图案是从芯片表面的边缘到相对边缘跨芯片表面的中心区扩展的第一矩形图案，且第二TIM324的第二图案包括第二和第三矩形图案。第二和第三矩形图案沿芯片表面的相对边缘（从角落到角落）扩展。TIM322的第一矩形图案在TIM324的第二和第三矩形图案之间。第一和第二TIM322和324都将芯片表面粘附到散热器罩的内部中心区。
在图6的实施方式中，跨芯片中心到散热器罩的更大边缘到边缘热传递由具有比第二TIM324更低的热阻的第一TIM322实现。此外，因为第二TIM324具有比第一TIM322更大的模量，所以到散热器罩的更大粘附和更大硬度由TIM324沿着被TIM324覆盖的芯片的两个相对周边并在芯片表面的每个角落提供。
在另一实施方式中，较高模量TIM可在芯片表面的一个或多个角落处被图案化。例如，图7示出了倒装芯片封装件700的顶视图。如在图7中所示，衬底308的表面310可见。粘合剂314沿表面310的周边以矩环形图案被示出（以附接散热器罩）。第一TIM322以第一图案覆盖芯片表面的第一部分，该第一图案是延伸到芯片表面的每个边缘的在芯片表面中心区上的十字形图案，且第二TIM324以第二图案覆盖芯片表面的第二部分，该第二图案在芯片表面的每个角落处包括矩形。第一和第二TIM322和324将芯片表面粘附到散热器罩的内部中心区。
在图7的实施方式中，从芯片中心到散热器罩的更大热传递由具有比第二TIM324更低的热阻的第一TIM322实现。此外，到散热器罩的更大粘附和更大硬度由具有比第一TIM322更大模量的第二TIM324在芯片表面的每个角落处提供。
图8示出了倒装芯片封装件800的顶视图。如在图8中所示，衬底308的表面310可见。粘合剂314沿表面310的周边以矩环形图案被示出（以附接散热器罩）。第一TIM322以第一图案覆盖芯片表面的第一部分，该第一图案是在芯片表面上的中心定位矩形区，且第二TIM324覆盖围绕第一TIM322的第一图案（例如，沿芯片表面的四个周边）的周边矩环形图案。此外，圆形第三TIM802、卵形第四TIM804和矩形第五TIM806各自都存在于第一TIM322的矩形图案内。第一至第五TIM322、324、802、804和806均将芯片表面粘附到散热器罩的内部中心区。
在图8的实施方式中，从芯片中心到散热器罩的更大热传递由具有比第二TIM324更低的热阻的第一TIM322实现。此外，第三至第五TIM802、804和806可位于芯片的对应热点上方。例如，在一种实施方式中，可为芯片生成热量图（例如，通过在操作期间测量热、通过识别芯片的高功率功能块等），且可基于该热量图识别在芯片表面上的一个或更多热点。可选择具有相对较低的热阻的TIM以在所识别的热点处涂覆到芯片表面。例如，在芯片表面上的第三至第五TIM802、804和806的位置可对应于三个已确定热点。
此外，到散热器罩的更大粘附和更大硬度由具有比第一TIM322更大模量的第二TIM324在芯片表面的周边周围提供。
例如，在为说明的目的而提供的实施方式中，第一TIM322可以是粘合胶，第二TIM324可以是环氧树脂，且第三至第五TIM802、804和806可以是焊剂。焊剂具有非常高的热传递（低热阻）（例如，高于粘合胶和环氧树脂）和非常高的模量（非常坚硬）（高于粘合胶和环氧树脂）。然而，由于焊剂在固化时非常坚硬且具有高热膨胀系数（CTE），所以若焊剂被涂覆到芯片304的表面328的较大面积，则该焊剂可能在芯片304的操作期间在加热时导致大量应力和对芯片的损伤。因此，在一种实施方式中，少量焊剂可被直接涂覆到芯片304的热点，诸如在第三至第五TIM802、804和806的位置，以便在该热点处提供非常高的热传递。第一TIM322可如在图8中所示而被涂覆，以便在芯片304的表面328的中心区的剩余部分周围提供一般较高的热传递（不会有过多硬度和导致对芯片304的损伤）。第二TIM324可在芯片304的表面328的周边周围提供，从而向散热器罩302提供足够刚度和粘附性以减小封装翘曲。
再参照图4，在步骤408中，散热器罩的开口端被安装到衬底的表面，以使得芯片被置于由散热器罩和衬底形成的外壳中，第一TIM和第二TIM各自均与散热器罩的内表面接触。例如，如在图3中所示，散热器罩302的开口端（在图3中的下端）可通过粘合剂314被安装到衬底308的表面310。粘合剂314可以环形被涂覆到表面310，和/或可在开口端周围被涂覆到散热器罩302的边框，且散热器罩302的边框可被安装到表面310。若可适用，则粘合剂314可被固化。任何合适粘合剂材料均可被用于粘合剂314，包括环氧树脂、粘合胶、胶水、焊剂等，包括在本文其他地方描述的TIM。如在图3中所示，芯片304被置于由散热器罩302和衬底308形成的外壳中。此外，第一和第二TIM322和324各自均与散热器罩302的内表面330接触。这样，第一和第二TIM322和324提供从芯片304到散热器罩302的热传递。此外，第一和第二TIM322和324以减小封装件300的翘曲的方式将散热器罩302粘附到芯片304。
在步骤410中，多个互连构件被附接到衬底的第二表面。在一种实施方式中，焊球320在衬底308的表面312上以常规或私有的方式被附接到焊球焊盘。焊球320可被重熔以将封装件300附接到印刷电路板（PCB）。在可替换实施方式中，其他类型的互连构件可代替焊球320来使用，诸如管脚、支柱等。
因此，在实施方式中，一种或多种TIM可被用来将芯片表面附接到散热器罩。TIM中的一种或多种可被选择为更大的热传递，而TIM中的一种或多种其他TIM可被选择为更高模量以提高封装硬度。
在另一实施方式中，第一TIM可被涂覆以将芯片的表面与散热器罩的表面接合，且第二TIM可被涂覆以将封装件衬底的表面与散热器罩的表面直接接合。这样，第一TIM可被选择为具有比第二TIM更低的热阻，从而提供从芯片到散热器罩的较高热传递。此外，将衬底直接连接到散热器罩的第二TIM可被选择为具有比第一TIM更高的模量，从而为封装件提供更大的结构/机械稳定性，减小封装翘曲。
例如，图9示出了根据实例性实施方式的可代替流程图400（图4）的步骤406来执行的步骤902。在步骤902中，第二TIM被涂覆到由间隙与芯片分离的衬底的第一表面，第二TIM在衬底的第一表面与散热器罩的内表面之间被连接。因此，步骤902能实现形成倒装芯片封装件，该倒装芯片封装件包括将倒装芯片管芯粘附到散热器罩的第一TIM以及将封装件衬底粘附到散热器罩的第二TIM。
图10示出了根据实例性实施方式的倒装芯片封装件1000的剖面侧视图。封装件1000可根据流程图400来装配，其中执行步骤902来代替步骤406。如在图10中所示，封装件1000总体上类似于图3的封装件300，除了单个TIM（第一TIM322）将芯片304与散热器罩302接合且第二TIM1002将衬底308与散热器罩302接合之外。注意，在可替换实施方式中，多种不同TIM可将芯片304与散热器罩302接合。如在图10中所示，第一TIM322覆盖芯片304的表面328的全部，且与散热器罩302的内表面330接触。第二TIM1002被涂覆到衬底308的表面310，且与散热器罩302的内表面330接触（可替换地，第二TIM1002可被涂覆到内表面330而不是表面310）。因此，第一TIM322将芯片304粘附到散热器罩302，且第二TIM1002将衬底308粘附到散热器罩302。第一TIM322可被选择为具有比第二TIM1002更低的热阻，从而提供从芯片304到散热器罩302的较高热传递。第二TIM1002可被选择为具有比第一TIM322更高的模量，从而提供更大的硬度/刚度和粘附性，减小封装件1000的翘曲。此外，通过以环形部分或完全围绕芯片304，第二TIM1002可减小由于封装件1000的任何翘曲而引起的芯片304上的压力。
图11示出了根据实例性实施方式的倒装芯片封装件1000的顶视图（散热器罩302在图11中不可见）。如在图11中所示，第二TIM1002可以部分或中断的矩环形状部分围绕芯片322。在图11的实例中，第二TIM1002的矩环形状具有两个开口或中断，但在其他实施方式中，可具有更少或更大数目的开口或中断。此外，在另一实施方式中，第二TIM1002的矩环形状可在芯片304周围连续（没有中断或开口）。此外，在其他实施方式中，第二TIM1002可具有矩形之外的其他形状，包括圆形，或具有在本文其他地方提到的或以其他方式已知的其他形状。
在图10和图11的实例中，第二TIM1002不与芯片304接触，但由间隙1004与芯片304分离。在其他实施方式中，第二TIM1002可与芯片304的一侧或多侧接触。
在将散热器罩302安装到衬底308之前或之后，可以任何方式（包括根据常规的或私有的技术来涂覆）将第二TIM1002涂覆到衬底308和/或散热器罩302。
在另一实施方式中，第一TIM可被涂覆以将芯片的表面与散热器罩的表面接合，且第二TIM可被涂覆以将在封装件衬底的表面与散热器罩的表面之间的环形加强件接合。这样，第一TIM可被选择为具有比第二TIM更低的热阻，从而提供从芯片到散热器罩的较高热传递。此外，环形加强件和可被选择为具有比第一TIM更高的模量的第二TIM为封装件提供更大的结构/机械稳定性，减小芯片翘曲。
例如，图12示出了根据实例性实施方式的可代替流程图400（图4）的步骤406来执行的流程图1200。此外，图13示出了根据实例性实施方式的倒装芯片封装件1300的剖面侧视图。如在图13中所示，封装件1300总体上类似于图3的封装件300，除了单个TIM（第一TIM322）将芯片304与散热器罩302接合且第二TIM1302在衬底308与散热器罩302之间安装环形加强件1302之外。注意，在可替换实施方式中，多种不同TIM可将芯片304与散热器罩302接合。例如，倒装芯片封装件1300可根据流程图400来装配，其中流程图1200代替步骤406来执行。为说明的目的，以下参照图13的倒装芯片封装件1300来描述流程图1200。
流程图1200以步骤1202开始。在步骤1202中，加强环的第一表面由第二TIM安装到衬底的第一表面，该加强环在芯片周围形成环。例如，如在图13中所示，加强件1302可由第二TIM1304安装到衬底308的表面310。第二TIM1304可在芯片304周围以环形被涂覆到表面310，且加强件1302可在表面310上被安装到第二TIM1304。第二TIM1304可采用任何方式被涂覆到表面310（例如，如在本文其他地方针对TIM所描述），包括根据常规或私有的技术来涂覆。随后，加强件1302的第一（下）表面可被置于芯片304周围的表面310上与第二TIM1304接触。例如，如由相关领域技术人员已知，加强件1302可根据拾放工艺或以另一方式被安装。这样，加强件1302由第二TIM1304附接到衬底308。
在步骤1204中，第二TIM被涂覆到加强环的第二表面以将加强环的第二表面连接到散热器罩的内表面。例如，如在图13中所示，第二TIM1304可被涂覆到加强件1302的第二（上）表面。第二TIM1304可用任何方式被涂覆到加强件1302（例如，如在本文其他地方针对TIM所描述），包括根据常规或私有的技术来涂覆。此外，第二TIM1304可在步骤1202之前或之后被涂覆到加强件1302。随后，当散热器罩302被安装到衬底308时，第二TIM1304接触散热器罩302的内表面330，使得第二TIM1304将加强件1302粘附到散热器罩302。
因此，流程图1200能使倒装芯片封装件被形成，该倒装芯片封装件包括将倒装芯片管芯粘附到散热器罩的第一TIM以及在封装件衬底与散热器罩之间粘附加强环的第二TIM。在图13中，第一TIM322可被选择为具有比第二TIM1304更低的热阻以提供从芯片304到散热器罩302的较高热传递。第二TIM1304可被选择为具有比第一TIM322更高的模量，使得第二TIM1304和加强件1302的组合提供更大的硬度/刚度和粘附性，减小封装件1300的翘曲。通过以环形部分或完全围绕芯片304，第二TIM1304和加强件1302可减小由于封装件1300的任何翘曲而引起的芯片304上的压力。
图14示出了根据实例性实施方式的倒装芯片封装件1300的顶视图（散热器罩302在图14中不可见）。如在图14中所示，加强件1302可以连续的矩环形状围绕芯片322。在另一实施方式中，加强件1302的矩环形状可具有一个或多个中断或开口。此外，在其他实施方式中，加强件1302可具有包括圆形的除矩形之外的其他形状，或具有本文提到的或以其他方式已知的其他形状。
在图13和图14的实例中，加强件1302不与芯片304接触，由间隙1306与芯片304分离。在其他实施方式中，加强件1302可被调整尺寸以与芯片304的一侧或多侧接触。
加强件1302可由导电或不导电的一种或多种材料制成，包括聚合物、陶瓷材料或金属或者金属/合金的组合，包括铜、铝、锡、镍、金、银、铁、钢等。
注意，本文中描述的实施方式可用任何方式来组合。此外，实施方式可被应用于包括多于一个的IC芯片的倒装芯片封装件。此外，实施方式可被应用于在非倒装芯片取向上被安装的芯片，其中，芯片的非有效表面被安装在加强件、散热器或散热片上。
实施方式能用低封装翘曲实现所希望的热性能。实施方式可在包括微小、中等和巨大尺寸的封装件的任何尺寸的IC封装件中使用。实施方式减小或消除了对使用厚核心衬底以减小封装翘曲的需要，且减小或消除了对使用厚散热器以减小封装翘曲的需要。可使用较薄散热器罩，这也可有助于减小焊接凸点上的应力水平。此外，可使用标准封装装配线，而采用很少甚至没有的装配线工装修改。
结论
尽管各种实施方式已在上文中被描述，但应理解，它们仅作为实例而呈现且并非限定。对于相关领域技术人员而言，显然在不背离实施方式的精神和范围的情况下，可在形式和细节上对其进行各种改变。因此，所描述的实施方式的广度和范围不应限于任何以上描述的示例性实施方式，但应仅根据所附权利要求及其等同物来限定。

Claims (10)

1.一种集成电路封装件，其特征在于，包括：
衬底，具有相对的第一表面和第二表面；
集成电路芯片，具有相对的第一表面和第二表面，其中，所述芯片的所述第一表面是被安装到所述衬底的所述第一表面的倒装芯片；
第一热界面材料，以第一图案位于所述芯片的所述第二表面上，所述第一热界面材料具有第一热阻；
第二热界面材料，以第二图案位于所述芯片的所述第二表面上，所述第二热界面材料具有大于所述第一热阻的第二热阻；以及
散热器罩，具有开口端，所述开口端被安装到所述衬底的所述第一表面，使得所述芯片位于由所述散热器罩和所述衬底形成的外壳中，所述第一热界面材料和所述第二热界面材料各自与所述散热器罩的内表面接触。
2.根据权利要求1所述的集成电路封装件，其特征在于，所述第二热界面材料具有比所述第一热界面材料的机械刚性更大的机械刚性。
3.根据权利要求2所述的集成电路封装件，其特征在于，所述第二热界面材料的第一部分以所述第一图案位于所述芯片的所述第二表面上并与所述散热器罩的所述内表面接触，所述集成电路封装件还包括：
所述第二热界面材料的第二部分，位于所述衬底的所述第一表面与所述散热器罩的所述内表面之间并与所述衬底的所述第一表面和所述散热器罩的所述内表面接触，且通过间隙与所述芯片分离。
4.根据权利要求2所述的集成电路封装件，其特征在于，还包括：
加强环，通过所述第二热界面材料被安装到所述衬底的所述第一表面，并通过所述第二热界面材料被附接到所述散热器罩的所述内表面，所述加强环在所述芯片周围形成环。
5.根据权利要求1所述的集成电路封装件，其特征在于，所述第一热界面材料位于所述芯片的所述第二表面的中心区域上，且所述第二热界面材料在所述芯片的所述第二表面上形成围绕所述第一热界面材料的环形图案。
6.根据权利要求1所述的集成电路封装件，其特征在于，所述第一热界面材料在所述芯片的所述第二表面的中心区域上形成十字形图案，且所述第二热界面材料位于所述芯片的所述第二表面的至少一个角落区域上。
7.根据权利要求1所述的集成电路封装件，其特征在于，所述第一热界面材料跨所述芯片的所述第二表面的中心区域形成第一矩形图案，且所述第二热界面材料跨在所述芯片的所述第二表面上的第一和第二相对边缘区分别形成第一、第二和第三矩形图案。
8.根据权利要求1所述的集成电路封装件，其特征在于，所述第一热界面材料被置于所述芯片的至少一个已确定热点上的所述芯片的所述第二表面上。
9.根据权利要求1所述的集成电路封装件，其特征在于，还包括：
至少一个另外的热界面材料，在所述芯片的所述第二表面上并与所述散热器罩的所述内表面接触，所述至少一个另外的热界面材料具有与所述第一热阻和所述第二热阻不同的热阻。
10.一种集成电路封装件，其特征在于，包括：
衬底，具有相对的第一表面和第二表面；
集成电路芯片，具有相对的第一表面和第二表面，其中，所述芯片的所述第一表面是被安装到所述衬底的所述第一表面的倒装芯片；
第一热界面材料，在所述芯片的所述第二表面上，所述第一热界面材料具有第一热阻；
散热器罩，具有开口端，所述开口端被安装到所述衬底的所述第一表面，使得所述芯片位于由所述散热器罩和所述衬底形成的外壳中，所述第一热界面材料与所述散热器罩的内表面接触；以及
第二热界面材料，被耦接在所述芯片的所述第一表面与所述散热器罩的所述内表面之间，并通过间隙与所述芯片的边缘分离，所述第二热界面材料具有大于所述第一热阻的第二热阻。
CN201320530290.1U 2012-08-29 2013-08-28 集成电路封装件 Expired - Fee Related CN203456452U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/598,291 US9041192B2 (en) 2012-08-29 2012-08-29 Hybrid thermal interface material for IC packages with integrated heat spreader
US13/598,291 2012-08-29

Publications (1)

Publication Number Publication Date
CN203456452U true CN203456452U (zh) 2014-02-26

Family

ID=50136309

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320530290.1U Expired - Fee Related CN203456452U (zh) 2012-08-29 2013-08-28 集成电路封装件
CN201310382335.XA Pending CN103681544A (zh) 2012-08-29 2013-08-28 用于具有集成散热器的ic封装件的混合热界面材料

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310382335.XA Pending CN103681544A (zh) 2012-08-29 2013-08-28 用于具有集成散热器的ic封装件的混合热界面材料

Country Status (3)

Country Link
US (2) US9041192B2 (zh)
CN (2) CN203456452U (zh)
TW (1) TWI529878B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681544A (zh) * 2012-08-29 2014-03-26 美国博通公司 用于具有集成散热器的ic封装件的混合热界面材料
CN108281389A (zh) * 2017-12-29 2018-07-13 苏州通富超威半导体有限公司 一种散热性佳的芯片组件及其制备方法
CN109637934A (zh) * 2014-10-11 2019-04-16 意法半导体有限公司 电子器件及制造电子器件的方法
CN111834303A (zh) * 2019-04-18 2020-10-27 矽品精密工业股份有限公司 电子封装件及其制法与承载结构
WO2021217319A1 (zh) * 2020-04-26 2021-11-04 华为技术有限公司 一种封装结构、电子设备及芯片封装方法
WO2022057597A1 (zh) * 2020-09-18 2022-03-24 华为技术有限公司 电路板组件、摄像模组及电子设备

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
WO2013000119A1 (en) * 2011-06-28 2013-01-03 Telefonaktiebolaget L M Ericsson (Publ) Electronic device with heat-dissipating structure
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US9165857B2 (en) * 2012-11-08 2015-10-20 Intel Corporation Heat dissipation lid having direct liquid contact conduits
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US10269688B2 (en) * 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9583415B2 (en) 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9076754B2 (en) 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
JP2015088683A (ja) * 2013-11-01 2015-05-07 富士通株式会社 熱接合シート、及びプロセッサ
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
JP6261352B2 (ja) * 2014-01-23 2018-01-17 新光電気工業株式会社 カーボンナノチューブシート及び半導体装置とカーボンナノチューブシートの製造方法及び半導体装置の製造方法
FR3023975A1 (fr) * 2014-07-18 2016-01-22 Thales Sa Dispositif d'interface thermique avec joint microporeux capable d'empecher la migration de graisse thermique
JP6332474B2 (ja) * 2015-01-07 2018-05-30 株式会社村田製作所 セラミック基板、電子部品およびセラミック基板の製造方法
US10410948B2 (en) * 2015-01-30 2019-09-10 Netgear, Inc. Integrated heat sink and electromagnetic interference (EMI) shield assembly
JP6421050B2 (ja) * 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9965003B2 (en) * 2015-07-09 2018-05-08 Htc Corporation Electronic assembly and electronic device
US10061363B2 (en) * 2015-09-04 2018-08-28 Apple Inc. Combination parallel path heatsink and EMI shield
US10032727B2 (en) 2015-11-24 2018-07-24 International Business Machines Corporation Electrical package including bimetal lid
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9799610B2 (en) 2015-12-18 2017-10-24 Intel Corporation Plurality of stiffeners with thickness variation
US20190045666A1 (en) * 2015-12-24 2019-02-07 Intel Corporation Electronic device heat transfer system and related methods
US20170287799A1 (en) * 2016-04-01 2017-10-05 Steven A. Klein Removable ic package stiffener
TWI647802B (zh) * 2016-07-06 2019-01-11 矽品精密工業股份有限公司 散熱型封裝結構
US10741519B2 (en) 2016-07-11 2020-08-11 Laird Technologies, Inc. Systems of applying materials to components
US11014203B2 (en) 2016-07-11 2021-05-25 Laird Technologies, Inc. System for applying interface materials
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI658549B (zh) * 2017-01-25 2019-05-01 矽品精密工業股份有限公司 散熱型封裝結構
US20180305563A1 (en) * 2017-04-19 2018-10-25 Electronics And Telecommunications Research Institute Liquid metal mixture and method of forming a conductive pattern using the same
US10224262B2 (en) * 2017-05-12 2019-03-05 Globalfoundries Inc. Flexible heat spreader lid
US10319609B2 (en) 2017-06-21 2019-06-11 International Business Machines Corporation Adhesive-bonded thermal interface structures
WO2019005154A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SEMICONDUCTOR HOUSING HAVING A BRIDGE
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10957656B2 (en) * 2017-09-27 2021-03-23 Intel Corporation Integrated circuit packages with patterned protective material
WO2019066993A1 (en) * 2017-09-30 2019-04-04 Intel Corporation LOWERING MITIGATION STRUCTURES CREATED ON A SUBSTRATE USING HIGH-PERFORMANCE ADDITIVE MANUFACTURE
USD999405S1 (en) 2017-10-06 2023-09-19 Laird Technologies, Inc. Material having edging
USD879046S1 (en) 2017-10-06 2020-03-24 Laird Technologies, Inc. Material having edging
USD881822S1 (en) 2017-10-06 2020-04-21 Laird Technologies, Inc. Material having an edge shape
WO2019094001A1 (en) * 2017-11-08 2019-05-16 Intel Corporation Thermal interface structure having an edge structure and a thermal interface material
WO2019112582A1 (en) * 2017-12-07 2019-06-13 Intel Corporation A heat dissipation structure for an integrated circuit package
WO2019117987A1 (en) 2017-12-15 2019-06-20 Didrew Technology (Bvi) Limited System and method of embedding driver ic (emdic) in lcd display substrate
WO2019135783A1 (en) 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
US10957665B2 (en) * 2018-01-19 2021-03-23 International Business Machines Corporation Direct C4 to C4 bonding without substrate
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
CN111712907A (zh) 2018-02-09 2020-09-25 迪德鲁科技(Bvi)有限公司 制造具有无载体模腔的扇出型封装的方法
WO2019160570A1 (en) 2018-02-15 2019-08-22 Didrew Technolgy (Bvi) Limited System and method of fabricating tim-less hermetic flat top his/emi shield package
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US11141823B2 (en) 2018-04-28 2021-10-12 Laird Technologies, Inc. Systems and methods of applying materials to components
US10515869B1 (en) * 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure having a multi-thermal interface material structure
US10861797B2 (en) * 2018-07-16 2020-12-08 Micron Technology, Inc. Electrically or temperature activated shape-memory materials for warpage control
KR102545473B1 (ko) * 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
US11545410B2 (en) * 2018-12-17 2023-01-03 Intel Corporation Enhanced systems and methods for improved heat transfer from semiconductor packages
US11328936B2 (en) * 2018-12-21 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US10804181B2 (en) 2019-03-12 2020-10-13 International Business Machines Corporation Heterogeneous thermal interface material for corner and or edge degradation mitigation
KR102635184B1 (ko) * 2019-04-29 2024-02-08 삼성전자주식회사 반도체 패키지
US20200373220A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Integrated circuit packages with thermal interface materials with different material compositions
JP7098574B2 (ja) * 2019-05-28 2022-07-11 矢崎総業株式会社 放熱構造
US11621211B2 (en) * 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
US11735552B2 (en) 2019-06-25 2023-08-22 Intel Corporation Microelectronic package with solder array thermal interface material (SA-TIM)
US11037860B2 (en) 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
US11710677B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Ultraviolet (UV)-curable sealant in a microelectronic package
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US10943874B1 (en) * 2019-08-29 2021-03-09 Juniper Networks, Inc Apparatus, system, and method for mitigating warpage of integrated circuits during reflow processes
US11004325B2 (en) 2019-09-26 2021-05-11 International Business Machines Corporation Smartphone based reminding system for forgotten objects
US11264306B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Hybrid TIMs for electronic package cooling
US11302682B2 (en) 2019-10-25 2022-04-12 Advanced Semiconductor Engineering, Inc. Optical device package
KR20210075270A (ko) 2019-12-12 2021-06-23 삼성전자주식회사 반도체 모듈
US11282764B2 (en) 2020-02-07 2022-03-22 Semiconductor Components Industries, Llc Structure and method related to a power module using a hybrid spacer
US11984377B2 (en) 2020-03-26 2024-05-14 Intel Corporation IC die and heat spreaders with solderable thermal interface structures for assemblies including solder array thermal interconnects
US11774190B2 (en) 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US11462468B2 (en) * 2020-06-05 2022-10-04 Intel Corporation Semiconductor package, semiconductor system, and method of forming semiconductor package
KR20220030551A (ko) * 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
DE102020212532A1 (de) 2020-10-05 2022-04-07 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung mit einem Bauelement, einem Kühlkörper und einer wärmeleitenden Schicht
TWI735398B (zh) * 2020-12-21 2021-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation
US11637050B2 (en) * 2021-03-31 2023-04-25 Qorvo Us, Inc. Package architecture utilizing wafer to wafer bonding
US20220344297A1 (en) * 2021-04-23 2022-10-27 Inphi Corporation Semiconductor package inhibiting viscous material spread
US11973005B2 (en) * 2021-05-05 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Coplanar control for film-type thermal interface
EP4099380A1 (en) * 2021-06-02 2022-12-07 3M Innovative Properties Co. Shell structures for thermal interface materials
TWI802905B (zh) * 2021-06-09 2023-05-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11735489B2 (en) * 2021-06-16 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming hybrid TIM layers
US11710723B2 (en) 2021-08-05 2023-07-25 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11942453B2 (en) 2021-08-05 2024-03-26 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11830785B2 (en) * 2021-10-06 2023-11-28 STATS ChipPAC Pte. Ltd. Package with windowed heat spreader
DE102021126041B3 (de) 2021-10-07 2022-12-01 Infineon Technologies Ag Flip-chip-gehäuse und verfahren zur herstellung eines flip-chip-gehäuses
US11823973B2 (en) * 2021-10-15 2023-11-21 STATS ChipPAC Pte. Ltd. Package with compartmentalized lid for heat spreader and EMI shield
US20230163040A1 (en) * 2021-11-23 2023-05-25 Bae Systems Information And Electronic Systems Integration Inc. Die level cavity heat sink
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备
TWI832496B (zh) * 2022-10-18 2024-02-11 宏碁股份有限公司 具有絕緣防護設計的散熱結構
US20240164007A1 (en) * 2022-11-16 2024-05-16 Micro-Star Int'l Co.,Ltd. Electronic assembly, method for manufacturing electronic assembly and composite thermally conductive sheet

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907474A (en) * 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6597575B1 (en) * 2002-01-04 2003-07-22 Intel Corporation Electronic packages having good reliability comprising low modulus thermal interface materials
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US20050141195A1 (en) * 2003-12-31 2005-06-30 Himanshu Pokharna Folded fin microchannel heat exchanger
US7312261B2 (en) * 2004-05-11 2007-12-25 International Business Machines Corporation Thermal interface adhesive and rework
TWI251917B (en) * 2004-09-02 2006-03-21 Advanced Semiconductor Eng Chip package for fixing heat spreader and method for packaging the same
US7394659B2 (en) * 2004-11-19 2008-07-01 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US20060118969A1 (en) * 2004-12-03 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
US7135769B2 (en) * 2005-03-29 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing thereof
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US7651938B2 (en) * 2006-06-07 2010-01-26 Advanced Micro Devices, Inc. Void reduction in indium thermal interface material
US20080001282A1 (en) * 2006-06-30 2008-01-03 Mitul Modi Microelectronic assembly having a periphery seal around a thermal interface material
US8063482B2 (en) * 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7489033B2 (en) * 2006-11-10 2009-02-10 Intel Corporation Electronic assembly with hot spot cooling
CN101060101A (zh) * 2007-05-25 2007-10-24 日月光半导体制造股份有限公司 半导体封装构造
EP2188834A4 (en) * 2007-09-11 2014-03-19 Dow Corning COMPOSITE, THERMAL INTERFACE MATERIAL CONTAINING THE COMPOSITE AND METHODS FOR THE PREPARATION AND USE THEREOF
US7833839B1 (en) * 2007-09-15 2010-11-16 Globalfoundries Inc. Method for decreasing surface delamination of gel-type thermal interface material by management of the material cure temperature
US8269340B2 (en) * 2007-09-19 2012-09-18 International Business Machines Corporation Curvilinear heat spreader/lid with improved heat dissipation
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
KR101725336B1 (ko) * 2009-03-16 2017-04-10 다우 코닝 코포레이션 열 전도성 그리스 및 상기 그리스를 사용하는 방법 및 디바이스
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
AR083614A1 (es) * 2010-10-28 2013-03-06 Total Sa Uso de monascus en la produccion de acidos organicos
JP5790023B2 (ja) * 2011-02-25 2015-10-07 富士通株式会社 電子部品の製造方法
JP5842349B2 (ja) * 2011-03-18 2016-01-13 富士通株式会社 シート状構造体、シート状構造体の製造方法、電子機器及び電子機器の製造方法
JP5838065B2 (ja) * 2011-09-29 2015-12-24 新光電気工業株式会社 熱伝導部材及び熱伝導部材を用いた接合構造
US20130091796A1 (en) * 2011-10-14 2013-04-18 American Cooler Technologies Corp. Modular exterior building
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
JP6015009B2 (ja) * 2012-01-25 2016-10-26 富士通株式会社 電子装置及びその製造方法
KR20130094107A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US20140138854A1 (en) * 2012-11-21 2014-05-22 Hitesh Arora Thermal interface material for integrated circuit package assembly and associated techniques and configurations
KR20140115668A (ko) * 2013-03-21 2014-10-01 삼성전자주식회사 방열판과 수동 소자를 갖는 반도체 패키지
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9252121B2 (en) * 2014-01-23 2016-02-02 International Business Machines Corporation Thermal interface material on package
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681544A (zh) * 2012-08-29 2014-03-26 美国博通公司 用于具有集成散热器的ic封装件的混合热界面材料
US9472485B2 (en) 2012-08-29 2016-10-18 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
CN109637934A (zh) * 2014-10-11 2019-04-16 意法半导体有限公司 电子器件及制造电子器件的方法
CN109637934B (zh) * 2014-10-11 2023-12-22 意法半导体有限公司 电子器件及制造电子器件的方法
CN108281389A (zh) * 2017-12-29 2018-07-13 苏州通富超威半导体有限公司 一种散热性佳的芯片组件及其制备方法
CN111834303A (zh) * 2019-04-18 2020-10-27 矽品精密工业股份有限公司 电子封装件及其制法与承载结构
CN111834303B (zh) * 2019-04-18 2023-01-13 矽品精密工业股份有限公司 电子封装件及其制法与承载结构
WO2021217319A1 (zh) * 2020-04-26 2021-11-04 华为技术有限公司 一种封装结构、电子设备及芯片封装方法
WO2022057597A1 (zh) * 2020-09-18 2022-03-24 华为技术有限公司 电路板组件、摄像模组及电子设备

Also Published As

Publication number Publication date
US20150228553A1 (en) 2015-08-13
TWI529878B (zh) 2016-04-11
US20140061893A1 (en) 2014-03-06
CN103681544A (zh) 2014-03-26
US9472485B2 (en) 2016-10-18
TW201411788A (zh) 2014-03-16
US9041192B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
CN203456452U (zh) 集成电路封装件
US10586761B2 (en) Semiconductor package and fabricating method thereof
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
KR100394809B1 (ko) 반도체 패키지 및 그 제조 방법
US7372151B1 (en) Ball grid array package and process for manufacturing same
US7271479B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
US5684330A (en) Chip-sized package having metal circuit substrate
US20110156226A1 (en) Interposer and semiconductor device
CN104779217A (zh) 具有翘曲控制结构的半导体器件封装件
CN101425486A (zh) 一种封装结构
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
CN105321908A (zh) 半导体器件及半导体器件的制造方法
JPH06506319A (ja) リードレス・パッド・アレイ・チップ・キャリア
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
WO2018082275A1 (zh) 一种柔性封装结构及其制备方法、可穿戴设备
CN107731764A (zh) 一种半导体封装结构
US20060175702A1 (en) Ball grid array package
KR100533763B1 (ko) 반도체패키지
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
US8050049B2 (en) Semiconductor device
TWI388041B (zh) 具散熱結構之半導體封裝件
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
KR20040056437A (ko) 적층형 반도체 패키지 및 그 제조방법
JP5934057B2 (ja) プリント回路基板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140226

Termination date: 20170828

CF01 Termination of patent right due to non-payment of annual fee