JP6332474B2 - セラミック基板、電子部品およびセラミック基板の製造方法 - Google Patents

セラミック基板、電子部品およびセラミック基板の製造方法 Download PDF

Info

Publication number
JP6332474B2
JP6332474B2 JP2016568719A JP2016568719A JP6332474B2 JP 6332474 B2 JP6332474 B2 JP 6332474B2 JP 2016568719 A JP2016568719 A JP 2016568719A JP 2016568719 A JP2016568719 A JP 2016568719A JP 6332474 B2 JP6332474 B2 JP 6332474B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
ceramic insulating
layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016568719A
Other languages
English (en)
Other versions
JPWO2016111281A1 (ja
Inventor
達典 菅
達典 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016111281A1 publication Critical patent/JPWO2016111281A1/ja
Application granted granted Critical
Publication of JP6332474B2 publication Critical patent/JP6332474B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、セラミック絶縁層およびその一主面上に形成された電極を備えるセラミック基板、この基板を備える電子部品およびこの基板の製造方法に関する。
従来、図７に示すように、蓋部材５０１により封止されたセラミック基板５０２のキャビティ５０３内に、水晶発振器、弾性波デバイス、ＭＥＭＳデバイス等の振動する部位を有するデバイス５０４が配置された構造を備える電子部品５００が提供されている（例えば特許文献１参照）。具体的には、セラミック基板５０２の所定領域に形成されたキャビティ５０３の周囲に設けられた堤部の上面に、キャビティ５０３を平面視で囲むように環状のメタライズ層５０５が形成され、メタライズ層５０５上に環状のめっき層５０６が形成されている。
また、蓋部材５０１の下面のめっき層５０６に対向する位置に環状の金属膜層５０７が金属ろうやはんだろうにより形成されている。そして、キャビティ５０３を閉塞するようにセラミック基板５０２上に蓋部材５０１が配置された状態で、めっき層５０６（メタライズ層５０５）と金属膜層５０７とがシーム溶接により接合されることによって、キャビティ５０３が封止されている。
また、キャビティ５０３の底部にパッド電極５０８が形成され、セラミック基板５０２の下面に外部接続用のランド電極５０９が形成され、パッド電極５０８とランド電極５０９とがセラミック基板５０２内のビア導体５１０により電気的に接続されている。そして、キャビティ５０３内において、デバイス５０４がパッド電極５０８に導電性の接合材５１１などにより電気的に接続されている。
特開２００１−１９６４８５号公報（段落００１６〜００２２、図１，２、要約書など）
ところで、めっき層５０６とセラミック基板５０２との密着性を向上し、蓋部材５０１によるキャビティ５０３の封止性を向上するために、セラミック基板５０２が形成された後に、セラミック基板５０２の上面にキャビティ５０３を囲むようにメタライズ層５０５が形成され、メタライズ層５０５上にめっき層５０６が形成される。しかしながら、従来の構成では、例えば、めっき層５０６と金属ろうやはんだろうにより形成された金属膜層５０７との接合時に大きな応力が生じることにより、メタライズ層５０５が形成されたセラミック絶縁層（セラミック基板５０２）に割れや欠けなどの構造欠陥が生じるおそれがある。これにより、たとえば、セラミック絶縁層を介して空気等の気体が通過すことによりキャビティ５０３の封止性が劣化するおそれがある。
この発明は、上記した課題に鑑みてなされたものであり、電極のセラミック絶縁層に対する密着性を向上するための密着層を形成することにより、セラミック絶縁層に構造欠陥が生じるのを抑制して、電極が配置された部分におけるセラミック絶縁層の構造を緻密化することができる技術を提供することを目的とする。
上記した目的を達成するために、本発明にかかる電子部品は、セラミック絶縁層と、前記セラミック絶縁層の一主面上に形成された電極とを備えるセラミック基板を備える電子部品において、蓋部材と、振動する部位を有するデバイスと、前記電極と前記セラミック絶縁層との間に、ガラスペーストを焼成して成る密着層とを備え、前記セラミック絶縁層の一主面上の所定領域を囲むように環状に形成された前記密着層上に前記電極が環状に形成され、前記蓋部材が前記所定領域を覆うように前記電極上に配置されてはんだにより前記電極に接合され、前記蓋部材と前記セラミック絶縁層の一主面との間に前記電極により囲まれて形成された空間に前記デバイスが配置されていることを特徴としている。
このように構成された発明では、電極とセラミック絶縁層との間にガラスペーストを焼成して成る密着層が配置されているので、電極のセラミック絶縁層に対する密着性を向上することができる。また、電極、セラミック絶縁層および密着層が同時に焼成される際に、密着層を形成するガラスペーストが焼結するのに要する時間は電極およびセラミック絶縁層が焼結するのに要する時間よりも長く、焼成時における電極およびセラミック絶縁層それぞれの収縮率の差に起因して生じる応力は、焼結する前の密着層により吸収されることによって緩和される。したがって、収縮率の差に起因して生じる応力により焼成時に収縮するのが妨げられてセラミック絶縁層の電極が配置された部分にボイドや欠陥等の構造欠陥が生じるのを抑制することができるので、当該部分におけるセラミック絶縁層の構造を密着層により緻密化することができる。また、蓋部材が接合される環状の電極とセラミック絶縁層との間に密着層が環状に形成されることにより、電極が配置された部分におけるセラミック絶縁層の構造が緻密化されている。したがって、電極が形成された部分においてセラミック絶縁層を空気等の気体が通過するのを抑制することができるので、蓋部材とセラミック絶縁層の一主面との間に電極により囲まれて形成された空間の密封性（気密封止性）を低コストで向上することができる。
また、前記電極の平面視における面積が前記密着層よりも小さく、前記電極が平面視で前記密着層の内側に配置されているとよい。
このように構成すると、電極下面の全面に渡って密着層が密着するので、電極のセラミック絶縁層に対する密着性をさらに効果的に向上することができる。
本発明によれば、電極のセラミック絶縁層に対する密着性を向上することができる密着層をガラスペーストを焼成することにより低コストで形成することができる。また、電極、セラミック絶縁層および密着層が同時に焼成される際に、密着層のガラスペーストが最後に焼結するため、収縮率の差に起因して生じる応力により焼成時に収縮するのが妨げられてセラミック絶縁層の電極が配置された部分にボイドや欠陥等が生じるのを抑制することができるので、当該部分におけるセラミック絶縁層の構造を密着層により緻密化することができる。
本発明の第１実施形態にかかる電子部品を示す断面図である。 図１のＡ−Ａ線矢視断面図である。 電極の剥離強度を示す図である。 従来のフレーミング構造と異なる点を説明するための図である。 本発明の第２実施形態にかかる電子部品を示す断面図である。 （ａ）〜（ｃ）それぞれは電極と密着層との配置関係の変形例を示す図である。 従来のセラミック基板を備える電子部品を示す図である。
＜第１実施形態＞
本発明にかかる電子部品の第１実施形態について、図１〜図３を参照して説明する。なお、図２でははんだＨが図示省略されている。
図１に示すように、電子部品１は、セラミック基板２と、蓋部材３と、デバイス４とを備えている。
セラミック基板２は、積層された複数のセラミックグリーンシートが一体的に焼成されて成るセラミック絶縁層２１と、セラミック基板２（セラミック絶縁層２１）の一主面２１ａ上に形成された各種の部品を実装するための電極２２，２３と、他主面２１ｂに形成された外部接続用の電極２４と、ガラスペーストが焼成されて成り、電極２２，２３とセラミック絶縁層２１との間に配置された密着層２５ａ，２５ｂとを備えている。また、セラミック絶縁層２１内には、面内導体２６ａと層間接続用のビア導体２６ｂとから成る内部配線電極２６が形成されている。
電極２２は、デバイス４が配置されるセラミック絶縁層２１の一主面２１ａ上の所定領域Ｒに形成され、はんだＨ等の接合材を用いて電極２２にデバイス４が実装される。また、電極２２は、内部配線電極２６を介してセラミック絶縁層２１の他主面２１ｂに形成された電極２４に接続されている。また、電極２２とセラミック絶縁層２１との間に配置された密着層２５ａの平面視における面積（但し、ビア導体２６ｂの形成領域を除く）は電極２２よりも大きく、電極２２は平面視で密着層２５ａの内側に配置されており、平面視で密着層２５ａが電極２２の外側にはみ出した配置状態となっている。換言すれば、電極２２は密着層２５ａの外形の内側に配置されている。
電極２３は、デバイス４が配置されるセラミック絶縁層２１の一主面２１ａ上の所定領域Ｒを囲むように環状に形成された密着層２５ｂ上に環状に形成されている。また、電極２３とセラミック絶縁層２１との間に配置された密着層２５ｂの平面視における面積は電極２３よりも大きく、かつ、電極２３は密着層２５ｂの内側に配置されており、平面視で密着層２５ｂが電極２３の外側にはみ出した配置状態となっている。
蓋部材３は、例えばコバール等の金属製のキャップ状の部材により形成されており、所定領域Ｒに配置されたデバイス４を覆うように開口側の環状の端面が電極２３上に配置され、ＳｎＡｇＣｕやＡｕＳｎ等のはんだＨにより開口の周縁部分が電極２３に接合されている。また、蓋部材３の内側面とセラミック絶縁層２１の一主面２１ａとの間に電極２３により囲まれて形成された空間にデバイス４が配置されている。
デバイス４は、水晶発振器、弾性波デバイス、ＭＥＭＳデバイス等の振動する部位を有するデバイスであり、図１に示すように、例えば水晶発振器から成るデバイス４が気密空間に配置される。
（セラミック基板２の製造方法）
セラミック基板２の製造法の一例について説明する。
まず、セラミック絶縁層２１を形成するセラミックグリーンシートが用意される。セラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーが成型器によりシート化されたものであり、約１０００℃前後の低い温度で、所謂、低温焼成できるように形成されている。そして、所定形状に切り取られたセラミックグリーンシートに、レーザー加工などによりビアホールが形成され、形成されたビアホールにＡｇやＣｕなどを含む導電ペーストが充填されたり、ビアフィルめっきが施されることにより層間接続用のビア導体２６ｂが形成され、導電ペーストによる印刷により種々の面内導体２６ａが形成されて、複数の絶縁層が形成される。
なお、セラミック絶縁層２１の最上層の絶縁層を形成するセラミックグリーンシートには、まず、その一主面２１ａ上の所定位置にガラスペーストが印刷されることにより密着層２５ａ，２５ｂが形成される（密着層形成工程）。次に、レーザー加工などにより形成されたビアホールに導電ペーストが充填されてビア導体２６ｂが形成される。そして、ガラスペースト上に導電ペーストが印刷されて電極２２，２３が形成される（電極形成工程）。
続いて、各セラミックグリーンシートが積層、圧着されてセラミック積層体が形成され、セラミックグリーンシート、密着層２５ａ，２５ｂおよび電極２２、２３，２４，２６が約１０００℃前後の低い温度で積層方向に加圧されながら、所謂、低温同時焼成されることによりセラミック基板２が形成される（焼成工程）。なお、単層のセラミック絶縁層によりセラミック基板２が形成されていてもよい。
（電極の剥離強度）
電極２２，２３の剥離強度について図３を参照して説明する。なお、図３では縦軸が電極の剥離強度を示し、同図中の左側のプロットが密着層が無い場合の剥離強度、同図中の右側のプロットが密着層がある場合の剥離強度を示している。
密着層２５ａ，２５ｂの有無と電極２２，２３の剥離強度との関係を調べるために、以下の計測を行った。すなわち、セラミック絶縁層上に形成された２ｍｍ×２ｍｍの正方形状の電極に治具をはんだにより接合し、治具を引っ張ることにより、密着層が形成されている場合と形成されていない場合とについて電極の剥離強度を計測した。その結果、図３に示すように、電極とセラミック絶縁層との間に密着層が形成されている場合には、密着層が形成されていない場合に比べて、約２割程度、電極の剥離強度が向上している。
以上のように、この実施形態では、電極２２，２３にデバイス４や蓋部材３などの各種の部品がはんだＨ等の接合材により接合されるため、例えば、はんだＨを溶融させる際などに熱履歴が生じるが、電極２２，２３とセラミック絶縁層２１との間にガラスペーストを焼成して成る密着層２５ａ，２５ｂが配置されているので、電極２２，２３のセラミック絶縁層２１に対する密着性を向上することができる。そのため、電極２２，２３に熱履歴が生じる過程において、例えば、はんだＨが凝固収縮する際に生じる応力により電極２２，２３が剥離したり破損するのを防止することができる。また、電極２２，２３，２４，２６およびセラミック絶縁層２１と同時に焼成して密着層２５ａ，２５ｂを形成することができるので、従来のようにメタライズ層やめっき層を形成する工程が必要なく、密着層２５ａ，２５ｂを低コストで形成することができる。
また、電極２２，２３、セラミック絶縁層２１および密着層２５ａ，２５ｂが同時に焼成される際に、密着層２５ａ，２５ｂを形成するガラスペーストが焼結するのに要する時間は電極２２，２３およびセラミック絶縁層２１が焼結するのに要する時間よりも長く、密着層２５ａ，２５ｂが最後に焼結するため、焼成時における電極２２，２３およびセラミック絶縁層２１それぞれの収縮率の差に起因して生じる応力は、焼結する前の密着層２５ａ，２５ｂにより吸収されることによって緩和される。したがって、収縮率の差に起因して生じる応力により焼成時に収縮するのが妨げられてセラミック絶縁層２１の電極２２，２３が配置された部分にボイドや欠陥等が生じるのを抑制することができるので、当該部分におけるセラミック絶縁層２１の構造を密着層２５ａ，２５ｂにより緻密化することができる。したがって、特に、電極２３が形成された部分においてセラミック絶縁層２１を空気等の気体が通過するのを抑制することができるので、蓋部材３の内側面とセラミック絶縁層２１の一主面２１ａとの間に電極２３により囲まれて形成された空間の密封性（気密封止性）を低コストで向上することができる。
また、電極２２下面の全面（但し、ビア導体２６ｂの形成領域を除く）に渡って密着層２５ａが密着し、電極２３下面の全面に渡って密着層２５ｂが密着するように各密着層２５ａ，２５ｂが配置されているので、電極２２，２３のセラミック絶縁層２１に対する密着性を効果的に向上することができる。また、各電極２２，２３それぞれは密着層２５ａ，２５ｂ上にどのように配置されてもよい。そのため、図４中の右側に配置されている電極２２の端縁部を被覆するフレーミング構造２５ａ＊のように、電極２２，２３の端縁部が例えばガラスペーストによりフレーミングされた構成と比較すると、図４中の左側に配置されている電極２２の下面に密着する密着層２５ａのように、上記した構成では、一主面２１ａ上の面方向における各電極２２，２３および各密着層２５ａ，２５ｂの位置誤差の許容度が大きく、設計の自由度が高い。したがって、上記した構成は、より小さな電極２２，２３を形成し、各電極２２，２３間の距離を小さくする際に有効であり、電子部品１の小型化に寄与することができる。
＜第２実施形態＞
本発明にかかる電子部品の第２実施形態について、図５を参照して説明する。なお、以下の説明では、上記した第１実施形態と異なる点を中心に説明を行い、上記した第１実施形態と同様の構成については同一符号を引用することによりその構成の説明を省略する。
図５に示す電子部品１ａが、図１の電子部品１と異なるのは、セラミック基板１２（セラミック絶縁層２１）の所定領域Ｒの位置にキャビティ２７が形成され、コバール等の金属製の平板状の蓋部材１３が、キャビティ２７を閉塞するように電極２３上に配置されてはんだＨにより電極２３に接合されている点である。また、デバイス４は、蓋部材１３により封止されたキャビティ２７内の空間に配置されている。
このように構成しても、上記した実施形態と同様の効果を奏することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した実施形態が備える構成をどのように組み合わせてもよい。例えば、上記した実施形態ではガラスペーストが焼成されることにより密着層２５ａ，２５ｂが形成されているが、ガラスペーストにアルミナ等のセラミック成分が含まれていてもよい。換言すれば、密着層２５ａ，２５ｂを形成するガラスペーストは、セラミック絶縁層２１を形成するセラミックグリーンシートよりも、ガラスの含有量が多いセラミックペーストであってもよい。
また、ガラスペーストがセラミック絶縁層２１の一主面２１ａの全面に渡って塗布されることにより密着層が形成されていてもよい。また、密着層２５ａが平面視で電極２２、２３と同じ大きさで重なるように配置されていてもよい。また、電極２２，２３の下面の少なくとも一部に密着層２５ａが配置されていてもよい。例えば、図６（ａ）に示すように、平面視で矩形枠状に形成された密着層２５ａと矩形状の電極２２，２３の周縁部とが重なるように密着層２５ａおよび電極２２，２３が配置されていたり、図６（ｂ）に示すように、電極２２，２３の一部が密着層２５ａと重なるように密着層２５ａおよび電極２２，２３が配置されていたり、図６（ｃ）に示すように、密着層２５ａが電極２２，２３の内側に配置されていてもよい。
また、電子部品１，１ａにおいて、セラミック絶縁層２１の一主面２１ａの所定領域Ｒに他の部品がさらに実装されていてもよいし、セラミック絶縁層２１の一主面２１ａの所定領域Ｒと異なる他の領域に他の部品がさらに実装されていてもよい。
本発明は、セラミック絶縁層およびその一主面上に形成された電極を備えるセラミック基板、この基板を備える電子部品およびこの基板の製造方法に広く適用することができる。
１，１ａ 電子部品
２，１２ セラミック基板
２１ セラミック絶縁層
２１ａ 一主面
２２，２３ 電極
２５ａ，２５ｂ 密着層
３，１３ 蓋部材
４ デバイス
Ｈ はんだ
Ｒ 所定領域

Claims (2)

  1. セラミック絶縁層と、前記セラミック絶縁層の一主面上に形成された電極とを備えるセラミック基板を備える電子部品において、
    蓋部材と、
    振動する部位を有するデバイスと、
    前記電極と前記セラミック絶縁層との間に、ガラスペーストを焼成して成る密着層とを備え、
    前記セラミック絶縁層の一主面上の所定領域を囲むように環状に形成された前記密着層上に前記電極が環状に形成され、
    前記蓋部材が前記所定領域を覆うように前記電極上に配置されてはんだにより前記電極に接合され、
    前記蓋部材と前記セラミック絶縁層の一主面との間に前記電極により囲まれて形成された空間に前記デバイスが配置されている
    ことを特徴とする電子部品。
  2. 前記電極の平面視における面積が前記密着層よりも小さく、前記電極が平面視で前記密着層の内側に配置されていることを特徴とする請求項１に記載の電子部品。
JP2016568719A 2015-01-07 2016-01-05 セラミック基板、電子部品およびセラミック基板の製造方法 Active JP6332474B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015001647 2015-01-07
JP2015001647 2015-01-07
PCT/JP2016/050098 WO2016111281A1 (ja) 2015-01-07 2016-01-05 セラミック基板、電子部品およびセラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016111281A1 JPWO2016111281A1 (ja) 2017-10-12
JP6332474B2 true JP6332474B2 (ja) 2018-05-30

Family

ID=56355969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016568719A Active JP6332474B2 (ja) 2015-01-07 2016-01-05 セラミック基板、電子部品およびセラミック基板の製造方法

Country Status (4)

Country Link
US (1) US10405430B2 (ja)
JP (1) JP6332474B2 (ja)
CN (1) CN107113985A (ja)
WO (1) WO2016111281A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108966491B (zh) * 2017-12-29 2019-07-16 深圳硅基仿生科技有限公司 气密馈通的陶瓷基板及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237081A (ja) * 1993-02-10 1994-08-23 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JPH07221218A (ja) * 1994-02-03 1995-08-18 Toshiba Corp 半導体装置
JPH09221375A (ja) * 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JP3736961B2 (ja) * 1998-01-27 2006-01-18 株式会社住友金属エレクトロデバイス セラミックス基板
US6237081B1 (en) * 1998-12-16 2001-05-22 International Business Machines Corporation Queuing method and apparatus for facilitating the rejection of sequential instructions in a processor
JP2001196485A (ja) * 2000-01-12 2001-07-19 Daishinku Corp 電子部品用パッケージおよび圧電振動デバイス
JP2001308214A (ja) * 2000-04-26 2001-11-02 Seiko Epson Corp セラミックパッケージの封止方法と封止構造
JP2002334943A (ja) * 2001-05-09 2002-11-22 Murata Mfg Co Ltd 電子部品
JP2003048785A (ja) * 2001-08-06 2003-02-21 Kyocera Corp 金属部材とセラミック部材との接合構造および金属部材とセラミック部材との接合方法
JP4339139B2 (ja) * 2004-01-26 2009-10-07 京セラ株式会社 セラミック配線基板
US7250576B2 (en) * 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
JP2009194091A (ja) 2008-02-13 2009-08-27 Seiko Instruments Inc 電子部品、電子機器、及びベース部材製造方法
CN103718288B (zh) * 2012-03-14 2016-08-17 日本特殊陶业株式会社 陶瓷基板及其制造方法
CN104364895B (zh) * 2012-06-04 2017-09-26 日立金属株式会社 密封环以及密封环的制造方法
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
JP6150249B2 (ja) * 2013-02-25 2017-06-21 京セラ株式会社 電子デバイスのガラス封止方法
US9673119B2 (en) * 2014-01-24 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for bonding package lid
CN105590869A (zh) * 2014-10-24 2016-05-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
US10405430B2 (en) 2019-09-03
WO2016111281A1 (ja) 2016-07-14
CN107113985A (zh) 2017-08-29
US20170303398A1 (en) 2017-10-19
JPWO2016111281A1 (ja) 2017-10-12

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
TWI604572B (zh) 陶瓷封裝體、電子零件裝置及其製造方法
WO2016084841A1 (ja) 電子部品収納用パッケージ、多数個取り配線基板および電子部品収納用パッケージの製造方法
JP2010073907A (ja) 電子部品用パッケージ、電子部品用パッケージのベース
WO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP6332474B2 (ja) セラミック基板、電子部品およびセラミック基板の製造方法
JP4761441B2 (ja) 電子部品収納用セラミックパッケージ
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP6129491B2 (ja) 多数個取り配線基板
JP6677547B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2015029201A (ja) 圧電振動素子搭載用基板および圧電装置
JP6312256B2 (ja) 電子部品収納用パッケージ
JP5831311B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP2010192760A (ja) セラミックパッケージ基板
JP2017228730A (ja) 配線基板、電子装置および電子モジュール
JP2010182709A (ja) 電子部品パッケージ、電子部品パッケージの製造方法、及び圧電デバイス
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2005079424A (ja) 電子部品用パッケージ
JP5882868B2 (ja) 圧電装置ならびに圧電装置の製造方法
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP6321477B2 (ja) 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法
JP2003110037A (ja) 電子部品収納用パッケージ
JP2011176088A (ja) 気密封止用パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180416

R150 Certificate of patent or registration of utility model

Ref document number: 6332474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150