TWI647802B - 散熱型封裝結構 - Google Patents

散熱型封裝結構 Download PDF

Info

Publication number
TWI647802B
TWI647802B TW105121353A TW105121353A TWI647802B TW I647802 B TWI647802 B TW I647802B TW 105121353 A TW105121353 A TW 105121353A TW 105121353 A TW105121353 A TW 105121353A TW I647802 B TWI647802 B TW I647802B
Authority
TW
Taiwan
Prior art keywords
heat
package structure
carrier
colloid
disposed
Prior art date
Application number
TW105121353A
Other languages
English (en)
Other versions
TW201803050A (zh
Inventor
潘吉安
周世民
林榮政
林志男
林長甫
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105121353A priority Critical patent/TWI647802B/zh
Priority to CN201610586896.5A priority patent/CN107591378A/zh
Publication of TW201803050A publication Critical patent/TW201803050A/zh
Application granted granted Critical
Publication of TWI647802B publication Critical patent/TWI647802B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種散熱型封裝結構,係包括:承載件、設於該承載件上之電子元件、設於該承載件上之柱體、以及設於該電子元件與該柱體上之散熱件,以藉由該柱體提供支撐力而避免封裝結構發生過大之翹曲。

Description

散熱型封裝結構
本發明係有關一種封裝結構,尤指一種散熱型封裝結構。
隨著電子產品在功能及處理速度之需求的提升,作為電子產品之核心組件的半導體晶片需具有更高密度之電子元件(Electronic Components)及電子電路(Electronic Circuits),故半導體晶片在運作時將隨之產生更大量的熱能,且包覆該半導體晶片之封裝膠體係為一種導熱係數僅0.8Wm-1k-1之不良傳熱材質(即熱量之逸散效率不佳),因而若不能有效逸散所產生之熱量,則會造成半導體晶片之損害或造成產品信賴性問題。
因此,為了迅速將熱能散逸至大氣中,通常在半導體封裝結構中配置散熱片(Heat Sink或Heat Spreader),且傳統散熱片係藉由散熱膠結合至晶片背面,以藉散熱膠與散熱片逸散出半導體晶片所產生之熱量,再者,通常令散熱片之頂面外露出封裝膠體或直接外露於大氣中為佳,俾取得較佳之散熱效果。
然而,散熱膠已不符合製程需求,故遂發展出導熱介 面材(Thermal Interface Material,簡稱TIM)製程。
習知TIM層係為低溫熔融之熱傳導材料(如銲錫材料),其設於半導體晶片背面與散熱片之間,而為了提升TIM層與晶片背面之間的接著強度,需於晶片背面上覆金(即所謂之Coating Gold On Chip Back),且需使用助焊劑(flux),以利於該TIM層接著於該金層上。
如第1A圖所示,習知散熱型之半導體封裝結構1之製法係先將一半導體晶片11以其作用面11a利用覆晶接合方式(即透過導電凸塊110與底膠111)設於一封裝基板10上,且將一金層(圖略)形成於該半導體晶片11之非作用面11b上,再將一散熱件13以其頂片130藉由TIM層12(其包含銲錫層與助焊劑)回銲結合於該金層上,且該散熱件13之支撐腳131藉由黏著層14架設於該封裝基板10上。接著,進行封裝壓模作業,以供封裝膠體(圖略)包覆該半導體晶片11及散熱件13,並使該散熱件13之頂片130外露出封裝膠體而直接與大氣接觸。
於運作時,該半導體晶片11所產生之熱能係經由該非作用面11b、金層、TIM層12而傳導至該散熱件13以散熱至該半導體封裝結構1之外部。
惟,當習知半導體封裝結構1之厚度薄化,且其面積越來越大時,使該散熱件13與TIM層12之間的熱膨脹係數差異(CTE Mismatch)而導致變形的情況(即翹曲程度)更明顯,故當變形量過大時,該散熱件13之頂片130與TIM層12’之間容易發生脫層(如第1B圖所示之間隙d), 不僅造成導熱效果下降,且會造成半導體封裝結構1外觀上的不良,因而嚴重影響產品之信賴性。
因此,如何克服上述習知技術之問題,實已成為目前業界亟待克服之難題。
鑑於上述習知技術之種種缺失,本發明提供一種散熱型封裝結構,係包括:承載件;電子元件,係設於該承載件上;柱體,係設於該承載件上;以及散熱件,係設於該電子元件與該柱體上。
前述之散熱型封裝結構中,該散熱件具有散熱體與設於該散熱體上之支撐腳,該散熱體係結合該柱體,且該支撐腳係結合於該承載件上,使該柱體位於該電子元件與該支撐腳之間。
該承載件上形成有用以結合該散熱件之第一膠體。該柱體之高度大於該第一膠體之高度。復包括形成於該承載件上之第二膠體。例如,該柱體之高度大於該第二膠體之高度:該第一膠體與該第二膠體係相鄰間隔設於該承載件上且位於該承載件之周緣;或者,該第二膠體之材質不同於該第一膠體之材質。
本發明復提供一種散熱型封裝結構,係包括:承載件;電子元件,係設於該承載件上;第一膠體,係設於該承載件上;第二膠體,係設於該承載件上;以及散熱件,係設於該電子元件上並結合該第一膠體及/或該第二膠體。
前述之散熱型封裝結構中,該第一膠體與該第二膠體 係相鄰間隔設於該承載件上且位於該承載件之周緣。
前述之散熱型封裝結構中,該第二膠體之材質不同於該第一膠體之材質。
前述之散熱型封裝結構中,該散熱件具有散熱體與設於該散熱體上之支撐腳,該散熱體係結合該電子元件,且該支撐腳係結合該第一膠體及/或該第二膠體。
前述之兩種散熱型封裝結構中,該承載件係為封裝基板或導線架。
前述之兩種散熱型封裝結構中,該電子元件係藉由結合層結合該散熱件。
由上可知,本發明之散熱型封裝結構,主要藉由柱體或第一膠體與第二膠體搭配之設計,以當薄化該散熱型封裝結構之厚度,且該散熱型封裝結構之面積越來越大時,該柱體或第一膠體與第二膠體搭配來分散應力,因而能避免發生過大之翹曲程度,故相較於習知技術,本發明能避免該散熱體與結合層之間發生脫層,進而提升導熱效果,且能提升產品之信賴性。
1,2‧‧‧封裝結構
10‧‧‧封裝基板
11‧‧‧半導體晶片
11a,21a‧‧‧作用面
11b,21b‧‧‧非作用面
110,210‧‧‧導電凸塊
111,211‧‧‧底膠
12,12’‧‧‧TIM層
13,23‧‧‧散熱件
130‧‧‧頂片
131,231‧‧‧支撐腳
14‧‧‧黏著層
20‧‧‧承載件
21‧‧‧電子元件
22‧‧‧結合層
230‧‧‧散熱體
24a‧‧‧第一膠體
24b‧‧‧第二膠體
25‧‧‧柱體
d‧‧‧間隙
h,t‧‧‧高度
第1A圖係為習知半導體封裝結構之剖視示意圖;第1B圖係為第1A圖之半導體封裝結構產生脫層情況之示意圖;第2圖係為本發明之散熱型封裝結構之剖視示意圖;第3A至3H圖係為第2圖之散熱型封裝結構省略散熱件與結合層之各種態樣的上視圖;以及 第4圖係為形成第一膠體或第二膠體之材質之圖表。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“上”、“下”、“第一”、‘“第二”及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
第2圖係為本發明之散熱型封裝結構2,其包括:一承載件20、一電子元件21、一結合層22、複數柱體25以及一散熱件23。
所述之承載件20係例如為封裝基板,且有關封裝基板之種類繁多,並無特別限制;於其它實施例中,該承載件20亦可為導線架。
所述之電子元件21係設於該承載件20上,且該電子元件21係為主動元件、被動元件、封裝元件或其三者之組 合。
於本實施例中,該主動元件係例如半導體晶片,該被動元件係例如電阻、電容及電感,且該封裝元件係包含基板、設於該基板上之晶片及包覆該晶片之封裝層。例如,該電子元件21具有相對之作用面21a及非作用面21b,且該作用面21a設有複數導電凸塊210,使該電子元件21藉該些導電凸塊210以覆晶方式結合並電性連接該承載件20,並以底膠211包覆該些導電凸塊210。於其它實施例中,該電子元件21亦可藉由打線封裝方式電性連接該承載件20。
所述之結合層22係為導熱介面材或導熱膠,其設於該電子元件21之非作用面21b上。
所述之柱體25係設於該承載件20上並位於該電子元件21之外圍,例如位於電子元件21角落處或側邊處,且該柱體25係為各式形狀之柱體,如第3A至3H圖所示之L形、圓形或矩形等形狀之組合,且可緊臨或遠離該電子元件21之周圍設置,但不限於上述。
再者,該柱體25之高度h大於該第一膠體24a之高度t。
所述之散熱件23係設於該結合層22上且具有一散熱體230與複數設於該散熱體230下側之支撐腳231,該散熱體230係為散熱片並以下側接觸該結合層22,且該支撐腳231係以第一膠體24a結合於該承載件20上,且相對位於該承載件20之上側表面,再者,該柱體25係位於該電 子元件21與該支撐腳231之間。
於本實施例中,於製作過程中,可先以導熱或不導熱膠材,或亦或金屬或絕緣材料製成該柱體25,再將該柱體25黏貼於該散熱體230下側或該承載件20上側。
再者,該柱體25之材質可相同或不同於該散熱體230之材質。
又,該第一膠體24a之佈設面積係可對應該支撐腳231之壓印形狀,如第3A至3H圖所示。於製程中,可先將該第一膠體24a形成於該支撐腳231之腳底上,再以該支撐腳231壓合該第一膠體24a於該承載件20上。
本發明之散熱型封裝結構2係藉由該柱體25較該支撐腳231更靠近該電子元件21周圍,故當薄化該散熱型封裝結構2之厚度,且該散熱型封裝結構2之面積越來越大時,透過該柱體25之設置可使該散熱型封裝結構2之翹曲(warpage)程度相較於習知封裝結構減少,且降低該電子元件21之表面分離應力(surface peeling stress)。
因此,該柱體25能提供結合力以維持該散熱體230中央與該承載件20之間的距離,故能避免該散熱體230與結合層22之間發生脫層,因而不僅能提升導熱效果,且能提升產品之信賴性。
於另一實施例中,如第3A至3H圖所示,該散熱型封裝結構2復包括形成於該承載件20上之第二膠體24b,其與該第一膠體24a係位於該承載件20之邊緣,以環繞該電子元件21與該柱體25之周圍,以加強散熱件23與承載件 20之結合。具體地,該第二膠體24b之材質與該第一膠體24a之材質可相同或不相同,且該第一膠體24a之材質與第二膠體24b之材質可參考第4圖之圖表,其中,該第二膠體24b可配合設於支撐腳231處,使該支撐腳231同時結合該第一膠體24a與該第二膠體24b而設於該承載件20上,亦或該第二膠體24b可無需結合支撐腳231,而使該第二膠體24b之材質可採用複數種類,不限於單一種類。另外,該柱體25之高度可大於該第二膠體24b之高度。
於其它實施例中,本發明亦可提供一種如上所述之散熱型封裝結構,但省略該柱體25,使該第二膠體24b與該第一膠體24a相鄰間隔設置於該承載件20之周緣且環繞該電子元件21,而使散熱件23設於該電子元件21上並結合該第一膠體24a及/或該第二膠體24b。藉此,當薄化該散熱型封裝結構之厚度,且該散熱型封裝結構之面積越來越大時,該散熱型封裝結構之翹曲程度仍會減少,且該電子元件21之表面分離應力會減少。因此,該第二膠體24b與該第一膠體24a能分散應力(較佳地,該第一膠體24a之材質與第二膠體24b之材質為不同),以維持該散熱體230中央與該承載件20之間的距離,故能避免該散熱體230與結合層22之間發生脫層,因而不僅能提升導熱效果,且能提升產品之信賴性。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修 改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。

Claims (14)

  1. 一種散熱型封裝結構,係包括:承載件;電子元件,係設於該承載件上;柱體,係設於該承載件上;以及散熱件,係設於該電子元件與該柱體上,且該散熱件包含有散熱體與設於該散熱體上之支撐腳,其中,該散熱體係結合該柱體與該電子元件,且該支撐腳係結合於該承載件上,使該柱體位於該電子元件與該支撐腳之間。
  2. 如申請專利範圍第1項所述之散熱型封裝結構,復包括設於該承載件上且用以結合該散熱件之第一膠體。
  3. 如申請專利範圍第2項所述之散熱型封裝結構,復包括設於該承載件上之第二膠體,以令該散熱件結合於該第一膠體及第二膠體上。
  4. 如申請專利範圍第3項所述之散熱型封裝結構,其中,該第一膠體及該第二膠體係相鄰間隔設於該承載件上。
  5. 如申請專利範圍第3項所述之散熱型封裝結構,其中,該第二膠體之材質不同於該第一膠體之材質。
  6. 如申請專利範圍第3項所述之散熱型封裝結構,其中,該柱體之高度大於該第二膠體之高度。
  7. 如申請專利範圍第2項所述之散熱型封裝結構,其中,該柱體之高度大於該第一膠體之高度。
  8. 如申請專利範圍第1項所述之散熱型封裝結構,其中, 該柱體係位於該電子元件外圍。
  9. 一種散熱型封裝結構,係包括:承載件;電子元件,係設於該承載件上;第一膠體,係設於該承載件上;第二膠體,係設於該承載件上;以及散熱件,係設於該電子元件上並結合該第一膠體及/或該第二膠體。
  10. 如申請專利範圍第9項所述之散熱型封裝結構,其中,該第一膠體及該第二膠體係相鄰間隔設於該承載件上。
  11. 如申請專利範圍第9項所述之散熱型封裝結構,其中,該第二膠體之材質不同於該第一膠體之材質。
  12. 如申請專利範圍第9項所述之散熱型封裝結構,其中,該散熱件具有散熱體與設於該散熱體上之支撐腳,該散熱體係結合該電子元件,且該支撐腳係結合該第一膠體及/或該第二膠體。
  13. 如申請專利範圍第1或9項所述之散熱型封裝結構,其中,該承載件係為封裝基板或導線架。
  14. 如申請專利範圍第1或9項所述之散熱型封裝結構,其中,該電子元件係藉由結合層結合該散熱件。
TW105121353A 2016-07-06 2016-07-06 散熱型封裝結構 TWI647802B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105121353A TWI647802B (zh) 2016-07-06 2016-07-06 散熱型封裝結構
CN201610586896.5A CN107591378A (zh) 2016-07-06 2016-07-25 散热型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105121353A TWI647802B (zh) 2016-07-06 2016-07-06 散熱型封裝結構

Publications (2)

Publication Number Publication Date
TW201803050A TW201803050A (zh) 2018-01-16
TWI647802B true TWI647802B (zh) 2019-01-11

Family

ID=61046672

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121353A TWI647802B (zh) 2016-07-06 2016-07-06 散熱型封裝結構

Country Status (2)

Country Link
CN (1) CN107591378A (zh)
TW (1) TWI647802B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备
TWI836979B (zh) * 2023-05-05 2024-03-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246174B (en) * 2004-09-22 2005-12-21 Taiwan Semiconductor Mfg Heat spreader, package and package method thereof
TW200623368A (en) * 2004-12-31 2006-07-01 Chipmos Technologies Inc Thermally enhanced flip chip package
TWI265608B (en) * 2003-11-05 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
US20070278665A1 (en) * 2005-03-29 2007-12-06 Ming-Hsiang Cheng Thermally Enhanced Three-Dimensional Package and Method for Manufacturing the Same
US20090230543A1 (en) * 2008-03-11 2009-09-17 Ping Hsun Yu Semiconductor package structure with heat sink
TWI339428B (en) * 2006-03-24 2011-03-21 Advanced Semiconductor Eng Package structure with heat sink

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306296B (en) * 2006-04-06 2009-02-11 Siliconware Precision Industries Co Ltd Semiconductor device with a heat sink and method for fabricating the same
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265608B (en) * 2003-11-05 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
TWI246174B (en) * 2004-09-22 2005-12-21 Taiwan Semiconductor Mfg Heat spreader, package and package method thereof
TW200623368A (en) * 2004-12-31 2006-07-01 Chipmos Technologies Inc Thermally enhanced flip chip package
US20070278665A1 (en) * 2005-03-29 2007-12-06 Ming-Hsiang Cheng Thermally Enhanced Three-Dimensional Package and Method for Manufacturing the Same
TWI339428B (en) * 2006-03-24 2011-03-21 Advanced Semiconductor Eng Package structure with heat sink
US20090230543A1 (en) * 2008-03-11 2009-09-17 Ping Hsun Yu Semiconductor package structure with heat sink

Also Published As

Publication number Publication date
TW201803050A (zh) 2018-01-16
CN107591378A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
TWI555147B (zh) 散熱型封裝結構及其散熱件
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP2014179611A5 (zh)
TW200415766A (en) Thermally enhanced semiconductor package with EMI shielding
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
TW201640627A (zh) 電子裝置及其製法
TWI659509B (zh) 電子封裝件及其製法
TW201834159A (zh) 電子封裝件及其製法
TWI658549B (zh) 散熱型封裝結構
TWI647802B (zh) 散熱型封裝結構
TW202040760A (zh) 電子封裝件及其製法與承載結構
TWI654722B (zh) 半導體裝置
TWI706523B (zh) 電子封裝件
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI766540B (zh) 電子封裝件及其製法
TW201440184A (zh) 半導體封裝件及其製法
TWI553799B (zh) 半導體封裝結構
TWI820922B (zh) 電子封裝件之製法
TWI735398B (zh) 電子封裝件及其製法
TWI545714B (zh) 電子封裝件及其製法
TWI634629B (zh) 電子封裝件及其製法
TWI837021B (zh) 電子封裝件
TWI841420B (zh) 電子封裝件及其製法
CN109935557B (zh) 电子封装件及其制法
WO2014171403A1 (ja) 半導体装置