TWI529878B - 集成電路封裝件及其裝配方法 - Google Patents

集成電路封裝件及其裝配方法 Download PDF

Info

Publication number
TWI529878B
TWI529878B TW102127766A TW102127766A TWI529878B TW I529878 B TWI529878 B TW I529878B TW 102127766 A TW102127766 A TW 102127766A TW 102127766 A TW102127766 A TW 102127766A TW I529878 B TWI529878 B TW I529878B
Authority
TW
Taiwan
Prior art keywords
chip
integrated circuit
interface material
tim
heat sink
Prior art date
Application number
TW102127766A
Other languages
English (en)
Other versions
TW201411788A (zh
Inventor
西野德瑪迪 賽迪
趙子群
Original Assignee
美國博通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國博通公司 filed Critical 美國博通公司
Publication of TW201411788A publication Critical patent/TW201411788A/zh
Application granted granted Critical
Publication of TWI529878B publication Critical patent/TWI529878B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

集成電路封裝件及其裝配方法
本發明涉及集成電路封裝技術。
通常使用可附接到印刷電路板(PCB)的封裝件將源自半導體晶片的集成電路(IC)芯片或管芯與其他電路接合。一種這樣類型的IC封裝件是球柵陣列(BGA)封裝件。BGA封裝提供比現在可用的許多其他封裝解決方案更小的痕跡。BGA封裝件包括附接到封裝件襯底的芯片，以及位於封裝件襯底的底部外表面上的焊球盤的陣列。焊球被附接到焊球盤。焊球被重熔(reflow)從而將封裝件附接到PCB。
在一些BGA封裝件中，使用焊線(wire bond)將芯片的信號與襯底的電氣特徵(例如，焊接指(bond finger))接合。在這種BGA封裝件中，焊線被連接在芯片的信號焊盤/端子與襯底的電氣特徵之間。在可被稱為“倒裝芯片封裝件”的另一類型的BGA封裝件中，芯片可在“倒裝芯片”取向上被附接到該封裝件的襯底。在這種BGA封裝件中，焊接凸點(solder bump)在芯片的信號焊盤/端子上形成，且芯片被顛倒(“倒裝”)並通過將焊接凸點重熔而附接到襯底，使得它們在襯底的表面上被附接到對應的焊盤。
通常IC封裝件(在垂直於襯底平面的方向上)是不對稱的，且機械地不平衡。該不對稱與在封裝中使用的不同材料(例如，具有與IC芯片不同的熱膨脹係數(CTE)的有機封裝件襯底)一 起引起機械應力和熱應力，這進而導致封裝翹曲和共面性問題。封裝翹曲可在芯片的焊點上施加應力，導致一些焊接凸點的脫離和/或對芯片的物理損傷。因此，倒裝封裝件經常被配置為散發所生成的熱，諸如通過包括散熱器來散熱。例如，罩蓋形式的散熱器可被安裝到芯片上方的封裝件，以幫助散發過多的熱並減小封裝翹曲。芯片可通過將熱從芯片傳導到散熱器的黏合劑來與散熱器接合。然而，黏合劑材料的性質確定了黏合劑在將熱從芯片傳遞到散熱器時是否更有效，或者在以增強封裝強度並由此減小封裝翹曲的方式黏合到散熱器時是否更有效。當前的黏合劑材料趨向於在熱傳遞或在防止翹曲方面更有效，但不在該兩個方面都高效。
針對倒裝芯片封裝件來描述方法、系統和設備，該倒裝芯片封裝件包括被用來將熱從芯片傳遞到散熱器並增強封裝機械強度/硬度的兩種或更多不同的熱界面材料，基本上如在附圖的至少一個中示出和/或結合該附圖的至少一個在此描述，如在申請專利範圍中更完整闡述。
本發明提供了一種集成電路(IC)封裝件，包括：襯底，具有相對的第一表面和第二表面；IC芯片(以下簡稱為「芯片」)，具有相對的第一表面和第二表面，其中，所述芯片的所述第一表面是被安裝到所述襯底的所述第一表面的倒裝芯片；第一熱界面材料(TIM)，以第一圖案位於所述芯片的所述第二表面上，所述第一TIM具有第一熱阻；第二TIM，以第二圖案位於所述芯片的所述第二表面上，所述第二TIM具有大於所述第一熱阻的第二熱阻；以及散熱器罩，具有開口端，所述開口端被安裝到所述襯底的所述第一表面，使得所述芯片位於由所述散熱器罩和所述襯底形成的外殼中，所述第一TIM和所述第二TIM各自與所述散熱器罩的內表面接觸。
在上述IC封裝件中，所述第二TIM具有比所述第一TIM的機械剛性更大的機械剛性。
在上述IC封裝件中，所述第二TIM的第一部分以所述第一圖案位於所述芯片的所述第二表面上並與所述散熱器罩的所述內表面接觸，所述IC封裝件還包括：所述第二TIM的第二部分，位於所述襯底的所述第一表面與所述散熱器罩的所述內表面之間並與所述襯底的所述第一表面和所述散熱器罩的所述內表面接觸，且通過間隙與所述芯片分離。
上述IC封裝件還包括：加強環，通過所述第二TIM被安裝到所述襯底的所述第一表面，並通過所述第二TIM被附接到所述散熱器罩的所述內表面，所述加強環在所述芯片周圍形成環。
在上述IC封裝件中，所述第一TIM被置於所述芯片的所述第二表面的中心區域上，且所述第二TIM在所述芯片的所述第二表面上形成圍繞所述第一TIM的環形圖案。
在上述IC封裝件中，所述第一TIM在所述芯片的所述第二表面的中心區域上形成十字形圖案，且所述第二TIM位於所述芯片的所述第二表面的至少一個角落區域上。
在上述IC封裝件中，所述第一TIM跨所述芯片的所述第二表面的中心區域形成第一矩形圖案，且所述第二TIM跨在所述芯片的所述第二表面上的第一和第二相對邊緣區分別形成第一、第二和第三矩形圖案。
在上述IC封裝件中，所述第一TIM位於所述芯片的至少一個已確定熱點上的所述芯片的所述第二表面上。
上述IC封裝件還包括：至少一個另外的TIM，在所述芯片的所述第二表面上並與所述散熱器罩的所述內表面接觸，所述至少一個另外的TIM具有與所述第一熱阻和所述第二熱阻不同的熱阻。
本發明還提供了一種集成電路(IC)封裝件，包括：襯底， 具有相對的第一表面和第二表面；IC芯片，具有相對的第一表面和第二表面，其中，所述芯片的所述第一表面是被安裝到所述襯底的所述第一表面的倒裝芯片；第一熱界面材料(TIM)，在所述芯片的所述第二表面上，所述第一TIM具有第一熱阻；散熱器罩，具有開口端，所述開口端被安裝到所述襯底的所述第一表面，使得所述芯片位於由所述散熱器罩和所述襯底形成的外殼中，所述第一TIM與所述散熱器罩的內表面接觸；以及第二TIM，被耦接在所述芯片的所述第一表面與所述散熱器罩的所述內表面之間，並通過間隙與所述芯片的邊緣分離，所述第二TIM具有大於所述第一熱阻的第二熱阻。
在上述IC封裝件中，所述第二TIM具有比所述第一TIM的機械剛性更大的機械剛性。
在上述IC封裝件中，所述第二TIM將所述襯底的所述第一表面連接到所述散熱器罩的所述內表面。
上述IC封裝件還包括：加強環，通過所述第二TIM被安裝到所述襯底的所述第一表面，並通過所述第二TIM被附接到所述散熱器罩的所述內表面，所述加強環在所述芯片周圍形成環。
在上述IC封裝件中，所述第一TIM被置於所述芯片的至少一個已確定熱點上的所述芯片的所述第二表面上。
上述IC封裝件還包括：至少一個另外的TIM，在所述芯片的所述第二表面上並與所述散熱器罩的所述內表面接觸，所述至少一個另外的TIM具有與所述第一熱阻和所述第二熱阻不同的熱阻。
本發明提供了一種用於裝配集成電路封裝件的方法，包括：通過多個導電焊接凸點將集成電路芯片的第一表面安裝到襯底的第一表面；以第一圖案在所述芯片的第二表面上塗覆第一熱界面材料(TIM)，所述第一TIM具有第一熱阻；將第二TIM塗覆到一表面，所述第二TIM具有大於所述第一熱阻的第二熱阻；將散 熱器罩的開口端安裝到所述襯底的所述第一表面，使得所述芯片位於由所述散熱器罩和所述襯底形成的外殼中，所述第一TIM和所述第二TIM各自與所述散熱器罩的內表面接觸；以及將多個`連構件附接到所述襯底的第二表面。
在上述方法中，所述將第二TIM塗覆到一表面包括：以第二圖案將所述第二TIM塗覆在所述芯片的所述第二表面上。
在上述方法中，所述將第二TIM塗覆到一表面包括：將所述第二TIM塗覆到通過間隙與所述芯片分離的所述襯底的所述第一表面，所述第二TIM被連接在所述襯底的所述第一表面與所述散熱器罩的所述內表面之間。
在上述方法中，所述將第二TIM塗覆到一表面包括：將加強環的第一表面通過所述第二TIM安裝到所述襯底的所述第一表面，所述加強環在所述芯片周圍形成環；以及將所述第二TIM塗覆到所述加強環的所述第二表面，以將所述加強環的所述第二表面連接到所述散熱器罩的所述內表面。
本發明提供了一種根據上述方法裝配的集成電路封裝件。
100‧‧‧倒裝芯片封裝件
102‧‧‧散熱器罩
104‧‧‧集成電路芯片/芯片
106‧‧‧黏合劑
108‧‧‧襯底
110‧‧‧焊接凸點/焊球
112‧‧‧黏合劑
300‧‧‧倒裝芯片封裝件
302‧‧‧散熱器罩
304‧‧‧集成電路芯片/芯片
308‧‧‧襯底
310‧‧‧第一表面
312‧‧‧第二表面
314‧‧‧黏合劑
316‧‧‧焊接凸點/焊球
318‧‧‧底部填充材料
320‧‧‧焊球
322‧‧‧第一熱界面材料(TIM)
324‧‧‧第二TIM
326‧‧‧第二表面
328‧‧‧第一表面
330‧‧‧內表面
402~410‧‧‧步驟
500‧‧‧倒裝芯片封裝件
600‧‧‧倒裝芯片封裝件
700‧‧‧倒裝芯片封裝件
800‧‧‧倒裝芯片封裝件
802‧‧‧第三TIM
804‧‧‧第四TIM
806‧‧‧第五TIM
902‧‧‧步驟
1000‧‧‧倒裝芯片封裝件
1002‧‧‧第二TIM
1004‧‧‧間隙
1202‧‧‧步驟
1204‧‧‧步驟
1300‧‧‧倒裝芯片封裝件
1302‧‧‧環形加強件
1304‧‧‧第二TIM
1306‧‧‧間隙
本文所結合的並形成本說明書的一部分的附圖示出了實施方式，並與描述一起進一步用來解釋實施方式的原理，且能使相關領域技術人員製作和使用該實施方式。
圖1示出了實例性倒裝芯片封裝件的剖面側視圖。
圖2示出了經歷由於在操作期間生成的熱而引起的封裝翹曲的圖1的倒裝芯片封裝件的剖面側視圖。
圖3示出了根據實例性實施方式的包括由第一和第二熱界面材料(TIM)附接的散熱器罩的倒裝芯片封裝件的剖面側視圖。
圖4示出了根據實例性實施方式的用於形成包括由第一和第二TIM附接的散熱器罩的倒裝芯片封裝件的工藝的流程圖。
圖5至圖8示出了根據實例性實施方式的倒裝芯片封裝件的 頂視圖，該倒裝芯片封裝件具有以對應實例性圖案在芯片上形成的兩種或更多TIM(其中散熱器罩不可見)。
圖9示出了根據實例性實施方式的一種工藝，該工藝可在圖4的流程圖期間被執行以形成包括第一TIM和第二TIM的倒裝芯片封裝件，該第一TIM將倒裝芯片管芯黏附到散熱器罩，該第二TIM將封裝件襯底黏附到散熱器罩。
圖10示出了根據實例性實施方式的倒裝芯片封裝件的剖面側視圖，該倒裝芯片封裝件包括將倒裝芯片管芯黏附到散熱器罩的第一TIM和將封裝件襯底黏附到散熱器罩的第二TIM。
圖11示出了根據實例性實施方式的倒裝芯片封裝件的頂視圖，該倒裝芯片封裝件具有在倒裝芯片管芯表面上的第一TIM和在封裝件襯底表面上的第二TIM(其中倒裝芯片封裝件的散熱器罩不可見)。
圖12示出了根據實例性實施方式的流程圖，該流程圖可在圖4的流程圖中被執行以形成包括第一TIM和第二TIM的倒裝芯片封裝件，該第一TIM將倒裝芯片管芯黏附到散熱器罩，該第二TIM在封裝件襯底與散熱器罩之間安裝加強環(stiffener ring，增硬環)。
圖13示出了根據實例性實施方式的倒裝芯片封裝件的剖面側視圖，該倒裝芯片封裝件包括將倒裝芯片管芯黏附到散熱器罩的第一TIM和在封裝件襯底與散熱器罩之間安裝加強環的第二TIM。
圖14示出了根據實例性實施方式的倒裝芯片封裝件的頂視圖，該倒裝芯片封裝件具有在倒裝芯片管芯表面上的第一TIM和在安裝到封裝件襯底表面的加強環上的第二TIM(其中倒裝芯片封裝件的散熱器罩不可見)。
現將參照附圖來描述實施方式。在附圖中，類似的附圖標記表示相同的或功能相似的元件。另外，附圖標記的最左數字識別 該附圖標記第一次出現的附圖。
引言
本說明書公開了衆多實例性實施方式。本專利申請的範圍不限於所公開的實施方式，而是還包括所公開的實施方式的組合，以及對所公開的實施方式的修改。
在本說明書中對“一種實施方式”、“實施方式”、“實例性實施方式”等的引用表示所描述的實施方式可包括特定特徵、結構或特性，但每種實施方式可不必包括該特定特徵、結構或特性。此外，這種短語不一定指代相同實施方式。此外，當特定特徵、結構或特性結合實施方式被描述時，認為在本領域技術人員的知識內能結合其他實施方式來實施這樣的特徵、結構或特性，而無論是否明確描述。
此外，應理解，本文中使用的空間描述(例如，“上方”、“下方”、“上”、“左”、“右”、“下”、“頂部”、“底部”、“垂直”、“水平”等)僅用於說明目的，且本文描述的結構的實際實施可用任何取向或方式在空間上排布。
實例性實施方式
“倒裝芯片封裝件”是將一個或多個集成電路芯片封裝的一類球柵陣列(BGA)封裝件。在倒裝芯片封裝件中，焊接凸點在芯片的信號焊盤/端子上形成，且芯片被顛倒(“倒裝”)並通過將焊接凸點重熔而被附接到封裝件的襯底，使得它們在襯底的表面上附接到對應焊盤。芯片在襯底上的該顛倒取向被稱為“倒裝芯片”取向。
圖1示出了實例性倒裝芯片封裝件100的剖面側視圖。如在圖1中所示，倒裝芯片封裝件100包括散熱器罩102、集成電路芯片104(以下簡稱為「芯片」)、黏合劑106、襯底108、多個焊接凸點/焊球110、以及黏合劑112。如在圖1中所示，芯片104由焊 接凸點/焊球110安裝到襯底108。散熱器罩102在芯片104上方被安裝到襯底108。黏合劑112將散熱器罩102的邊緣附接到襯底108。黏合劑106存在於芯片104的頂部表面上，以將芯片104與散熱器罩102的內表面接合。
通常IC封裝件(在垂直於襯底平面的方向上)是不對稱的，且機械地不平衡。該不對稱與在封裝中使用的不同材料(例如，具有與IC芯片不同的熱膨脹係數(CTE)的有機封裝材料)一起引起機械應力和熱應力，這進而導致封裝翹曲和共面性問題。
例如，圖2示出了由於芯片104在操作期間生成的熱而引起的圖1的倒裝芯片封裝件100翹曲的剖面側視圖。如在圖1中所示，由於來自由芯片104輸出的熱引起的熱膨脹，襯底108和散熱器罩102都翹曲(例如，在圖1中的向下凹入彎曲)。這種封裝翹曲可能在芯片104的焊接點上(諸如在焊接凸點110處)施加應力，從而導致焊接凸點110中的一些脫離和/或對芯片的物理損傷。此外，這種封裝翹曲可能導致芯片104與由黏合劑106黏合的散熱器罩102脫離(例如，脫層)，能使倒裝芯片封裝件100進一步翹曲。
散熱器罩102可存在於封裝件100中，以幫助從芯片104散發過多的熱並由此減小倒裝芯片封裝件100的翹曲。芯片104通過黏合劑106與散熱器罩102接合，該黏合劑106可被選擇為具有低熱阻(例如，對熱傳遞低熱阻抗)以從芯片104有效傳導熱。然而，由於當前黏合劑材料的限制，若黏合劑106具有低熱阻，則黏合劑106將相反地趨向於具有低“模量”。“模量”表示黏合劑的硬度性質。高模量是指黏合劑材料相對堅硬(在黏合劑材料彎曲時是相對硬的)，並且是較強的黏合劑，以及低模量是指黏合劑材料是較不堅硬的(例如，在黏合劑材料彎曲時是較柔軟的)，並且是較弱的黏合劑。具有較低熱阻(相對較高的導熱性)的黏合劑趨向於具有低模量(是相對較不堅硬的/較柔軟的)，以及 具有較高熱阻(相對較低的導熱性)的黏合劑趨向於具有高模量(是相對較堅硬的/較不柔軟的)。若黏合劑106具有相對低的熱阻並因此具有低模量，則黏合劑106不能將芯片104堅固地黏附到散熱器罩102。這導致散熱器罩102的更大折曲，並因此導致更大的封裝翹曲。當前的黏合劑材料通常在熱傳遞或在翹曲防止方面更有效，但不能在該兩方面都高效。
實施方式用黏合劑克服這些當前問題。在實施方式中，在集成電路封裝件中使用兩種或更多的熱界面材料/黏合劑以便能實現有效的熱傳導和減小的封裝翹曲。儘管實施方式在本文中通常針對芯片倒裝封裝件來描述，但在實施方式中，兩種或更多的熱界面材料/黏合劑可在其他類型的集成電路封裝件(諸如其他類型的BGA封裝件、引腳柵格陣列(PGA)封裝件、四方扁平封裝(QFP)的封裝件和其他類型的集成電路封裝件)中使用，以便能實現有效熱傳導和減小的封裝翹曲。
實施方式可採用各種方式配置。例如，圖3示出了根據實例性實施方式的倒裝芯片封裝件300的側面剖視圖。倒裝芯片封裝件300可以是塑料BGA(PBGA)封裝件、柔性BGA封裝件、陶瓷BGA封裝件或其他類型的倒裝芯片BGA封裝件。倒裝芯片封裝件300包括散熱器罩302、集成電路芯片304、襯底308、黏合劑314、多個焊接凸點/焊球316、底部填充材料318、多個焊球320、第一熱界面材料(TIM)322以及第二TIM 324。倒裝芯片封裝件300描述如下。
襯底308具有與襯底308的第二(例如，底部)表面312相對的第一(例如，頂部)表面310。襯底308可包括由一個或多個電絕緣層分離的一個或多個導電層(諸如第一表面310)。導電層可包括跡線/路徑、焊接指、接觸焊盤和/或其他導電特徵。例如，具有一個導電層、兩個導電層或四個導電層的BGA襯底是普遍的。導電層可由導電材料(諸如金屬或金屬/合金的組合，包括銅、 鋁、錫、鎳、金、銀等)來製作。在實施方式中，襯底308可以是剛性的或可以是柔性的(例如，“柔性”襯底)。電絕緣層可由陶瓷、塑料、條帶和/或其他合適材料製作。例如，襯底308的電絕緣層可由有機材料(諸如BT(雙馬來醯亞胺三嗪)層疊/樹脂)、柔性條帶材料(諸如聚醯亞胺)、阻燃玻纖複合基材板材料(例如，FR-4)等製作。導電和不導電層可被堆疊和層疊在一起或以其他方式相互附接，從而以相關領域技術人員已知的方式形成襯底308。
如在圖3中所示，芯片304具有相對的第二表面326和第一表面328(例如，在圖3中的底部和頂部表面)。芯片304以“倒裝芯片”方式被附接到襯底308。焊接凸點316或任何其他導電特徵(例如，焊球等)在芯片304的信號焊盤/端子上和/或在襯底308的第一表面310上的對應焊盤上形成。芯片304在相對於芯片在焊線BGA封裝配置中的附接相反(“倒裝”)的取向上被附接到襯底308。在這一取向上，芯片304的有效表面面向襯底308。通過將焊接凸點316重熔來將芯片304附接到襯底308，使得焊接凸點316被附接到襯底308的第一表面310上的對應焊盤。儘管在圖3中不可見，但襯底308的第一表面310具有用於倒裝芯片管芯的安裝區。該安裝區包括與焊接凸點316對應的焊球/焊盤的陣列。任何數目的焊盤可存在於安裝區中，這取決於在待安裝到此處的倒裝芯片管芯上的焊接凸點316的數目。當芯片304被安裝到安裝區時，焊接凸點316被附接到襯底308上的焊盤陣列。
底部填充材料318可任選地存在，如在圖3中所示。底部填充材料318在焊接凸點316之間填充芯片304與襯底308之間的空間。如相關領域技術人員已知，底部填充材料318可以是環氧樹脂或任何其他合適類型的底部填充材料。
多個焊球320被附接到襯底308的第二表面312(例如，通過球安裝工藝)。焊球320在襯底308的第二表面312上被附接到焊 球盤的陣列(在圖3中不可見)。任何數目的焊球盤可存在於第二表面312上以用於接收焊球320，且該陣列可在任何數目的行和列中排列。注意，焊球盤的陣列可以缺少一些焊盤，使得在第二表面312上不必存在焊球320的完整陣列。焊球盤通過襯底308(例如，通過導電通孔和/或路徑)電耦接到襯底308的第一表面310的導電特徵(例如，跡線、焊接指、接觸區等)，從而能使芯片304的信號通過襯底308電連接到焊球320。
散熱器罩302的開口端在芯片304上方被安裝到襯底308的第一表面310，使得芯片304被置於由散熱器罩302和襯底308形成的外殼(enclosure，包圍)中。散熱器罩302從頂側和橫向側面(與襯底308的第一表面310垂直的表面)包圍芯片304，而在圖3中襯底308在芯片304下面覆蓋散熱器罩302的開口端。例如，散熱器罩302可具有框架或環(例如，矩形環、圓環或其他環形)的形狀，該形狀具有與實心/封閉端(包覆/罩端)相對的開口端。因此，在一種實施方式中，散熱器罩302可具有相對平坦的箱形，該形狀具有一個開口端。芯片304在散熱器罩302中的凹處或空腔內被安置在襯底308上，該凹處或空腔可接近散熱器罩302的開口端處。
散熱器罩302可存在以提供對於芯片304的環境保護、對於芯片304的EMI屏蔽以及對於倒裝芯片封裝件300的翹曲減小。散熱器罩302可由金屬(諸如不銹鋼(例如，0.07英寸厚))和/或其他材料製作。
如在圖3中所示，第一TIM 322和第二TIM 324都與芯片304的第一表面328接觸，並與散熱器罩302的內表面330接觸。內表面330是在由散熱器罩302形成的空腔內的中心表面(在圖3中面向下)。第一TIM 322和第二TIM 324是將芯片304黏附到散熱器罩302的黏合劑，並在芯片304的操作期間將熱從芯片304傳遞到散熱器罩302。第一TIM 322以第一圖案在芯片304的第一 表面328上排布，以及第二TIM 324以第二圖案在芯片304的第一表面328上排布。第一TIM 322和第二TIM 324共面且不垂直重疊。
此外，第一TIM 322具有第一熱阻，且第二TIM 324具有比第一TIM 322的第一熱阻更大的第二熱阻。因此，第一TIM 322比第二TIM 324更有效地將熱從芯片304傳導到散熱器罩302，且可在芯片304與散熱器罩302的交界面處實現較低的結溫。此外，第二TIM 324具有比第一TIM 322的第二模量更大的第一模量(例如，機械硬度或剛度)。因此，第一TIM 322可存在於芯片304與散熱器罩302之間，以在芯片304與散熱器罩302之間提供有效熱傳遞，且第二TIM 324可存在於芯片304與散熱器罩302之間，以在芯片304與散熱器罩302之間提供更好的黏附並因此提供減小的封裝翹曲。與包括提供高熱傳遞或高翹曲減小但不能提供該兩者的單種黏合劑的常規封裝件相比，第一TIM 322和第二TIM 324在倒裝芯片封裝件300中的存在能實現相對較高的熱傳遞和相對較高的封裝硬度。
第一TIM 322和第二TIM 324可各自均由諸如環氧樹脂、黏合膠、膠水、焊劑或另一類型的熱界面材料的材料構成。在一種實施方式中，第一TIM 322可以是黏合膠。與一些其他材料(諸如環氧樹脂)相比，黏合膠可被配置為相對較低的熱阻(例如，可包括導熱顆粒，諸如金屬顆粒(例如，銀微粒、金微粒等))，以用於更大的熱傳遞。當被用作TIM時，黏合膠可被塗覆並固化以形成交聯聚合物，從而變得較少黏滯並提供黏合膠的黏合性質。
在一種實施方式中，第二TIM 324可以是環氧樹脂(例如，熱固聚合物)，其可以比一些其他材料(例如，黏合膠)更具剛性和黏附性，向封裝件提供更大硬度和芯片從散熱器罩脫離的更小可能。當被用作TIM時，環氧樹脂可被塗覆並固化以將環氧樹脂聚合，從而變得更硬且提供黏合膠的黏合性質。
例如，在一個實例中，第一TIM 322可以是源自Shin-Etsu的X23-7772-4凝膠，其具有相對較低的熱阻(0.25℃cm2/W)，但具有相對較低的模量(0.0004GPa)。此外，第二TIM 324可以是源自Dow-Corning的SE4450環氧樹脂，其具有相對較高的模量(0.005GPa)，但具有相對較高的熱阻(0.5℃cm2/W)。SE4450環氧樹脂具有是X23-7772-4的熱阻兩倍大小的熱阻，但提供較小的封裝翹曲。通過將這些類型的TIM在相同的倒裝芯片封裝件中一起使用，可實現更大熱傳遞，同時也實現更大封裝硬度。
含有兩種或更多TIM的封裝件可採用各種方式來製造。例如，圖4示出了根據實例性實施方式的用於形成倒裝芯片封裝件的工藝的流程圖400，該倒裝芯片封裝件包括由第一和第二TIM附接的散熱器罩。例如，倒裝芯片封裝件300可根據流程圖400來裝配。注意，流程圖400的步驟不必以示出的順序來執行。為了說明的目的，以下參照圖3的倒裝芯片封裝件300來描述流程圖400。
流程圖400以步驟402開始。在步驟402中，集成電路芯片被安裝到襯底的表面。例如，如在圖3中所示，芯片304可被安裝到襯底308的第一表面310。芯片304可採用任何方式(諸如由取放機或其他機制)被施加到第一表面310。焊劑可被塗覆到芯片304的第二表面326上和/或襯底308的第一表面310上的焊盤上的端子，芯片304可與在第一表面310上的焊盤對齊，且焊劑可被重熔以形成焊接凸點316並將芯片304附接到襯底308。底部填充材料318可採用任何方式被塗覆以在芯片304下面包圍焊接凸點316，包括根據私有的或常規的技術(例如，被塗覆並固化等)。
在步驟404中，第一熱界面材料(TIM)以第一圖案在芯片的表面上被塗覆。例如，如在圖3中所示，第一TIM 322可被塗覆到芯片304的第一表面328。第一TIM 322可採用任何方式被塗覆，包括通過常規的或私有的黏合劑分配器。如在下文進一步描 述，第一TIM 322可以任何圖案在芯片304的第一表面328上被塗覆。注意，在可替換實施方式中，第一TIM 322可在散熱器罩302的內表面330上可替換地或另外地被塗覆。
在步驟406中，第二TIM以第二圖案在芯片的第二表面上被塗覆。例如，如在圖3中所示，第二TIM 324可被塗覆到芯片304的第一表面328。第二TIM 324可採用任何方式來塗覆，包括通過常規的或私有的黏合劑分配器。如在下文進一步描述，第二TIM 324可以任何圖案在芯片304的第一表面328上被塗覆。注意，在可替換實施方式中，第二TIM 324可在散熱器罩302的內表面330上可替換地或另外地被塗覆。
如上文所述，第一TIM 322和第二TIM 324可以任何合適的圖案被塗覆。這樣的圖案可互補或聯鎖，以使得芯片304的第一表面328的整體被覆蓋，或使得芯片304的第一表面328的一個或多個部分不被覆蓋。此外，一種或多種其他TIM的一個或多個附加圖案可在第一表面328上被塗覆。實例性TIM圖案包括矩形圖案、圓形圖案、卵形圖案、橢圓形圖案、三角形圖案、條紋圖案、環形圖案、不規則形狀圖案、其他多邊形圖案等。在此描述(或以其他方式已知)的實例性TIM圖案可被組合或在任何組合中一起使用。
例如，圖5至圖8示出了根據實例性實施方式的在對應實例性圖案中包括兩種或更多TIM的倒裝芯片封裝件的頂視圖，且其中散熱器罩不可見。圖5示出了倒裝芯片封裝件500的頂視圖。如在圖5中所示，襯底308的第一表面310是可見的。黏合劑314沿第一表面310的周邊以矩環形圖案被示出。黏合劑314被配置為將散熱器罩(諸如圖3的散熱器罩302)的邊框附接到襯底308。散熱器罩在圖5至圖8中不可見。第一TIM 322以第一圖案覆蓋芯片表面的第一部分(例如，芯片304的第一表面328，其在圖3中不可見)，且第二TIM 324以第二圖案覆蓋芯片表面的第二部 分。在圖5的實例中，第一TIM 322的第一圖案是中心定位矩形圖案(例如，位於芯片表面的中心上方)，且第二TIM 324的第二圖案是圍繞第一TIM 322的第一圖案(例如，沿芯片表面的四個周邊)的周邊矩環形圖案。第一TIM 322和第二TIM 324將散熱器罩的內部中心區(例如，圖3的散熱器罩302的內表面330)黏附到芯片表面。
在圖5的實施方式中，從芯片中心到散熱器罩的更大熱傳遞由具有比第二TIM 324更低的熱阻的第一TIM 322來實現。因為芯片通常在其中心(更多有源電路的位置)或其中心附近相對於芯片表面的周邊區生成更多的熱，所以這可以是有用的。此外，到散熱器罩的更大黏附和更大硬度由具有比第一TIM 322更大模量的第二TIM 324在芯片的周邊提供。這可以是有用的，以便通過沿芯片表面的邊緣和在芯片表面的每個角落提供更硬的材料來為倒裝芯片封裝件500提供更大硬度和減小的翹曲。
圖6示出了倒裝芯片封裝件600的頂視圖。如在圖6中所示，襯底308的第一表面310可見。黏合劑314沿第一表面310的周邊以矩環形圖案被示出(以附接散熱器罩)。第一TIM 322以第一圖案覆蓋芯片表面的第一部分，且第二TIM 324以第二圖案覆蓋芯片表面的第二部分。在圖6的實例中，第一TIM 322的第一圖案是從芯片表面的邊緣到相對邊緣跨芯片表面的中心區擴展的第一矩形圖案，且第二TIM 324的第二圖案包括第二和第三矩形圖案。第二和第三矩形圖案沿芯片表面的相對邊緣(從角落到角落)擴展。第一TIM 322的第一矩形圖案在第二TIM 324的第二和第三矩形圖案之間。第一TIM 322和第二TIM 324都將芯片表面黏附到散熱器罩的內部中心區。
在圖6的實施方式中，跨芯片中心到散熱器罩的更大邊緣到邊緣熱傳遞由具有比第二TIM 324更低的熱阻的第一TIM 322實現。此外，因為第二TIM 324具有比第一TIM 322更大的模量， 所以到散熱器罩的更大黏附和更大硬度由第二TIM 324沿著被第二TIM 324覆蓋的芯片的兩個相對周邊並在芯片表面的每個角落提供。
在另一實施方式中，較高模量TIM可在芯片表面的一個或多個角落處被圖案化。例如，圖7示出了倒裝芯片封裝件700的頂視圖。如在圖7中所示，襯底308的第一表面310可見。黏合劑314沿第一表面310的周邊以矩環形圖案被示出(以附接散熱器罩)。第一TIM 322以第一圖案覆蓋芯片表面的第一部分，該第一圖案是延伸到芯片表面的每個邊緣的在芯片表面中心區上的十字形圖案，且第二TIM 324以第二圖案覆蓋芯片表面的第二部分，該第二圖案在芯片表面的每個角落處包括矩形。第一TIM 322和第二TIM 324將芯片表面黏附到散熱器罩的內部中心區。
在圖7的實施方式中，從芯片中心到散熱器罩的更大熱傳遞由具有比第二TIM 324更低的熱阻的第一TIM 322實現。此外，到散熱器罩的更大黏附和更大硬度由具有比第一TIM 322更大模量的第二TIM 324在芯片表面的每個角落處提供。
圖8示出了倒裝芯片封裝件800的頂視圖。如在圖8中所示，襯底308的第一表面310可見。黏合劑314沿第一表面310的周邊以矩環形圖案被示出(以附接散熱器罩)。第一TIM 322以第一圖案覆蓋芯片表面的第一部分，該第一圖案是在芯片表面上的中心定位矩形區，且第二TIM 324覆蓋圍繞第一TIM 322的第一圖案(例如，沿芯片表面的四個周邊)的周邊矩環形圖案。此外，圓形的第三TIM 802、卵形的第四TIM 804和矩形的第五TIM 806各自都存在於第一TIM 322的矩形圖案內。第一至第五TIM(322、324、802、804和806)均將芯片表面黏附到散熱器罩的內部中心區。
在圖8的實施方式中，從芯片中心到散熱器罩的更大熱傳遞由具有比第二TIM 324更低的熱阻的第一TIM 322實現。此外， 第三至第五TIM(802、804和806)可位於芯片的對應熱點上方。例如，在一種實施方式中，可為芯片生成熱量圖(例如，通過在操作期間測量熱、通過識別芯片的高功率功能塊等)，且可基於該熱量圖識別在芯片表面上的一個或更多熱點。可選擇具有相對較低的熱阻的TIM以在所識別的熱點處塗覆到芯片表面。例如，在芯片表面上的第三至第五TIM(802、804和806)的位置可對應於三個已確定熱點。
此外，到散熱器罩的更大黏附和更大硬度由具有比第一TIM 322更大模量的第二TIM 324在芯片表面的周邊周圍提供。
例如，在為說明的目的而提供的實施方式中，第一TIM 322可以是黏合膠，第二TIM 324可以是環氧樹脂，且第三至第五TIM(802、804和806)可以是焊劑。焊劑具有非常高的熱傳遞(低熱阻)(例如，高於黏合膠和環氧樹脂)和非常高的模量(非常堅硬)(高於黏合膠和環氧樹脂)。然而，由於焊劑在固化時非常堅硬且具有高熱膨脹係數(CTE)，所以若焊劑被塗覆到芯片304的第一表面328的較大面積，則該焊劑可能在芯片304的操作期間在加熱時導致大量應力和對芯片的損傷。因此，在一種實施方式中，少量焊劑可被直接塗覆到芯片304的熱點，諸如在第三至第五TIM(802、804和806)的位置，以便在該熱點處提供非常高的熱傳遞。第一TIM 322可如在圖8中所示而被塗覆，以便在芯片304的第一表面328的中心區的剩餘部分周圍提供一般較高的熱傳遞(不會有過多硬度和導致對芯片304的損傷)。第二TIM 324可在芯片304的第一表面328的周邊周圍提供，從而向散熱器罩302提供足夠剛度和黏附性以減小封裝翹曲。
再參照圖4，在步驟408中，散熱器罩的開口端被安裝到襯底的表面，以使得芯片被置於由散熱器罩和襯底形成的外殼中，第一TIM和第二TIM各自均與散熱器罩的內表面接觸。例如，如在圖3中所示，散熱器罩302的開口端(在圖3中的下端)可通過 黏合劑314被安裝到襯底308的第一表面310。黏合劑314可以環形被塗覆到第一表面310，和/或可在開口端周圍被塗覆到散熱器罩302的邊框，且散熱器罩302的邊框可被安裝到第一表面310。若可適用，則黏合劑314可被固化。任何合適黏合劑材料均可被用於黏合劑314，包括環氧樹脂、黏合膠、膠水、焊劑等，包括在本文其他地方描述的TIM。如在圖3中所示，芯片304被置於由散熱器罩302和襯底308形成的外殼中。此外，第一TIM 322和第二TIM 324各自均與散熱器罩302的內表面330接觸。這樣，第一TIM 322和第二TIM 324提供從芯片304到散熱器罩302的熱傳遞。此外，第一TIM 322和第二TIM 324以減小倒裝芯片封裝件300的翹曲的方式將散熱器罩302黏附到芯片304。
在步驟410中，多個互連構件被附接到襯底的第二表面。在一種實施方式中，焊球320在襯底308的第二表面312上以常規或私有的方式被附接到焊球焊盤。焊球320可被重熔以將倒裝芯片封裝件300附接到印刷電路板(PCB)。在可替換實施方式中，其他類型的互連構件可代替焊球320來使用，諸如管腳、支柱等。
因此，在實施方式中，一種或多種TIM可被用來將芯片表面附接到散熱器罩。TIM中的一種或多種可被選擇為更大的熱傳遞，而TIM中的一種或多種其他TIM可被選擇為更高模量以提高封裝硬度。
在另一實施方式中，第一TIM可被塗覆以將芯片的表面與散熱器罩的表面接合，且第二TIM可被塗覆以將封裝件襯底的表面與散熱器罩的表面直接接合。這樣，第一TIM可被選擇為具有比第二TIM更低的熱阻，從而提供從芯片到散熱器罩的較高熱傳遞。此外，將襯底直接連接到散熱器罩的第二TIM可被選擇為具有比第一TIM更高的模量，從而為封裝件提供更大的結構/機械穩定性，減小封裝翹曲。
例如，圖9示出了根據實例性實施方式的可代替流程圖400 (圖4)的步驟406來執行的步驟902。在步驟902中，第二TIM被塗覆到由間隙與芯片分離的襯底的第一表面，第二TIM在襯底的第一表面與散熱器罩的內表面之間被連接。因此，步驟902能實現形成倒裝芯片封裝件，該倒裝芯片封裝件包括將倒裝芯片管芯黏附到散熱器罩的第一TIM以及將封裝件襯底黏附到散熱器罩的第二TIM。
圖10示出了根據實例性實施方式的倒裝芯片封裝件1000的剖面側視圖。倒裝芯片封裝件1000可根據流程圖400來裝配，其中執行步驟902來代替步驟406。如在圖10中所示，倒裝芯片封裝件1000總體上類似於圖3的倒裝芯片封裝件300，除了單個TIM(第一TIM 322)將芯片304與散熱器罩302接合且第二TIM 1002將襯底308與散熱器罩302接合之外。注意，在可替換實施方式中，多種不同TIM可將芯片304與散熱器罩302接合。如在圖10中所示，第一TIM 322覆蓋芯片304的第一表面328的全部，且與散熱器罩302的內表面330接觸。第二TIM 1002被塗覆到襯底308的第一表面310，且與散熱器罩302的內表面330接觸(可替換地，第二TIM 1002可被塗覆到內表面330而不是第一表面310)。因此，第一TIM 322將芯片304黏附到散熱器罩302，且第二TIM 1002將襯底308黏附到散熱器罩302。第一TIM 322可被選擇為具有比第二TIM 1002更低的熱阻，從而提供從芯片304到散熱器罩302的較高熱傳遞。第二TIM 1002可被選擇為具有比第一TIM 322更高的模量，從而提供更大的硬度/剛度和黏附性，減小倒裝芯片封裝件1000的翹曲。此外，通過以環形部分或完全圍繞芯片304，第二TIM 1002可減小由於倒裝芯片封裝件1000的任何翹曲而引起的芯片304上的壓力。
圖11示出了根據實例性實施方式的倒裝芯片封裝件1000的頂視圖(散熱器罩302在圖11中不可見)。如在圖11中所示，第二TIM 1002可以部分或中斷的矩環形狀部分圍繞第一TIM 322覆 蓋的芯片304。在圖11的實例中，第二TIM 1002的矩環形狀具有兩個開口或中斷，但在其他實施方式中，可具有更少或更大數目的開口或中斷。此外，在另一實施方式中，第二TIM 1002的矩環形狀可在芯片304周圍連續(沒有中斷或開口)。此外，在其他實施方式中，第二TIM 1002可具有矩形之外的其他形狀，包括圓形，或具有在本文其他地方提到的或以其他方式已知的其他形狀。
在圖10和圖11的實例中，第二TIM 1002不與芯片304接觸，但由間隙1004與芯片304分離。在其他實施方式中，第二TIM 1002可與芯片304的一側或多側接觸。
在將散熱器罩302安裝到襯底308之前或之後，可以任何方式(包括根據常規的或私有的技術來塗覆)將第二TIM 1002塗覆到襯底308和/或散熱器罩302。
在另一實施方式中，第一TIM可被塗覆以將芯片的表面與散熱器罩的表面接合，且第二TIM可被塗覆以將在封裝件襯底的表面與散熱器罩的表面之間的環形加強件接合。這樣，第一TIM可被選擇為具有比第二TIM更低的熱阻，從而提供從芯片到散熱器罩的較高熱傳遞。此外，環形加強件和可被選擇為具有比第一TIM更高的模量的第二TIM為封裝件提供更大的結構/機械穩定性，減小芯片翹曲。
例如，圖12示出了根據實例性實施方式的可代替流程圖400(圖4)的步驟406來執行的流程圖1200。此外，圖13示出了根據實例性實施方式的倒裝芯片封裝件1300的剖面側視圖。如在圖13中所示，倒裝芯片封裝件1300總體上類似於圖3的倒裝芯片封裝件300，除了單個TIM(第一TIM 322)將芯片304與散熱器罩302接合且第二TIM 1304在襯底308與散熱器罩302之間安裝環形加強件1302之外。注意，在可替換實施方式中，多種不同TIM可將芯片304與散熱器罩302接合。例如，倒裝芯片封裝件1300可根據流程圖400來裝配，其中流程圖1200代替步驟406來執行。 為說明的目的，以下參照圖13的倒裝芯片封裝件1300來描述流程圖1200。
流程圖1200以步驟1202開始。在步驟1202中，加強環的第一表面由第二TIM安裝到襯底的第一表面，該加強環在芯片周圍形成環。例如，如在圖13中所示，環形加強件1302可由第二TIM 1304安裝到襯底308的第一表面310。第二TIM 1304可在芯片304周圍以環形被塗覆到第一表面310，且環形加強件1302可在第一表面310上被安裝到第二TIM 1304。第二TIM 1304可採用任何方式被塗覆到第一表面310(例如，如在本文其他地方針對TIM所描述)，包括根據常規或私有的技術來塗覆。隨後，環形加強件1302的第一(下)表面可被置於芯片304周圍的第一表面310上與第二TIM 1304接觸。例如，如由相關領域技術人員已知，環形加強件1302可根據拾放工藝或以另一方式被安裝。這樣，環形加強件1302由第二TIM 1304附接到襯底308。
在步驟1204中，第二TIM被塗覆到加強環的第二表面以將加強環的第二表面連接到散熱器罩的內表面。例如，如在圖13中所示，第二TIM 1304可被塗覆到環形加強件1302的第二(上)表面。第二TIM 1304可用任何方式被塗覆到環形加強件1302(例如，如在本文其他地方針對TIM所描述)，包括根據常規或私有的技術來塗覆。此外，第二TIM 1304可在步驟1202之前或之後被塗覆到環形加強件1302。隨後，當散熱器罩302被安裝到襯底308時，第二TIM 1304接觸散熱器罩302的內表面330，使得第二TIM 1304將環形加強件1302黏附到散熱器罩302。
因此，流程圖1200能使倒裝芯片封裝件被形成，該倒裝芯片封裝件包括將倒裝芯片管芯黏附到散熱器罩的第一TIM以及在封裝件襯底與散熱器罩之間黏附加強環的第二TIM。在圖13中，第一TIM 322可被選擇為具有比第二TIM 1304更低的熱阻以提供從芯片304到散熱器罩302的較高熱傳遞。第二TIM 1304可被選擇 為具有比第一TIM 322更高的模量，使得第二TIM 1304和環形加強件1302的組合提供更大的硬度/剛度和黏附性，減小倒裝芯片封裝件1300的翹曲。通過以環形部分或完全圍繞芯片304，第二TIM 1304和環形加強件1302可減小由於倒裝芯片封裝件1300的任何翹曲而引起的芯片304上的壓力。
圖14示出了根據實例性實施方式的倒裝芯片封裝件1300的頂視圖(散熱器罩302在圖14中不可見)。如在圖14中所示，環形加強件1302可以連續的矩環形狀圍繞被第一TIM322覆蓋的芯片304。在另一實施方式中，環形加強件1302的矩環形狀可具有一個或多個中斷或開口。此外，在其他實施方式中，環形加強件1302可具有包括圓形的除矩形之外的其他形狀，或具有本文提到的或以其他方式已知的其他形狀。
在圖13和圖14的實例中，環形加強件1302不與芯片304接觸，由間隙1306與芯片304分離。在其他實施方式中，環形加強件1302可被調整尺寸以與芯片304的一側或多側接觸。
環形加強件1302可由導電或不導電的一種或多種材料製成，包括聚合物、陶瓷材料或金屬或者金屬/合金的組合，包括銅、鋁、錫、鎳、金、銀、鐵、鋼等。
注意，本文中描述的實施方式可用任何方式來組合。此外，實施方式可被應用於包括多於一個的IC芯片的倒裝芯片封裝件。此外，實施方式可被應用於在非倒裝芯片取向上被安裝的芯片，其中，芯片的非有效表面被安裝在加強件、散熱器或散熱片上。
實施方式能用低封裝翹曲實現所希望的熱性能。實施方式可在包括微小、中等和巨大尺寸的封裝件的任何尺寸的IC封裝件中使用。實施方式減小或消除了對使用厚核心襯底以減小封裝翹曲的需要，且減小或消除了對使用厚散熱器以減小封裝翹曲的需要。可使用較薄散熱器罩，這也可有助於減小焊接凸點上的應力水平。此外，可使用標準封裝裝配線，而採用很少甚至沒有的裝 配線工裝修改。
結論
儘管各種實施方式已在上文中被描述，但應理解，它們僅作為實例而呈現且並非限定。對於相關領域技術人員而言，顯然在不背離實施方式的精神和範圍的情況下，可在形式和細節上對其進行各種改變。因此，所描述的實施方式的廣度和範圍不應限於任何以上描述的示例性實施方式，但應僅根據所附申請專利範圍及其等同物來限定。
300‧‧‧倒裝芯片封裝件
302‧‧‧散熱器罩
304‧‧‧集成電路芯片/芯片
308‧‧‧襯底
310‧‧‧第一表面
312‧‧‧第二表面
314‧‧‧黏合劑
316‧‧‧焊接凸點/焊球
318‧‧‧底部填充材料
320‧‧‧焊球
322‧‧‧第一熱界面材料(TIM)
324‧‧‧第二TIM
326‧‧‧第二表面
328‧‧‧第一表面
330‧‧‧內表面

Claims (10)

  1. 一種集成電路封裝件，包括：襯底，具有相對的第一表面和第二表面；集成電路芯片，具有相對的第一表面和第二表面，其中，所述集成電路芯片的所述第一表面是被安裝到所述襯底的所述第一表面的倒裝芯片；第一熱界面材料，以第一圖案位於所述集成電路芯片的所述第二表面上，所述第一熱界面材料具有第一熱阻；第二熱界面材料，以第二圖案位於所述集成電路芯片的所述第二表面上，所述第二熱界面材料具有大於所述第一熱阻的第二熱阻以及具有比所述第一熱界面材料的機械剛性更大的機械剛性；以及散熱器罩，具有開口端，所述開口端被安裝到所述襯底的所述第一表面，使得所述集成電路芯片位於由所述散熱器罩和所述襯底形成的外殼中，所述第一熱界面材料和所述第二熱界面材料各自與所述散熱器罩的內表面接觸。
  2. 根據請求項1所述的集成電路封裝件，其中，所述第二熱界面材料為環氧樹脂，所述第一熱界面材料為黏合膠。
  3. 根據請求項2所述的集成電路封裝件，其中，所述第二熱界面材料的第一部分以所述第一圖案位於所述集成電路芯片的所述第二表面上並與所述散熱器罩的所述內表面接觸，所述集成電路封裝件還包括：所述第二熱界面材料的第二部分，位於所述襯底的所述第一表面與所述散熱器罩的所述內表面之間並與所述襯底的所述第一表面和所述散熱器罩的所述內表面接觸，且通過間隙與所述集成電路芯片分離。
  4. 根據請求項2所述的集成電路封裝件，還包括：加強環，通過所述第二熱界面材料被安裝到所述襯底的所述 第一表面，並通過所述第二熱界面材料被附接到所述散熱器罩的所述內表面，所述加強環在所述集成電路芯片周圍形成環。
  5. 根據請求項1所述的集成電路封裝件，其中，所述第一熱界面材料位於所述集成電路芯片的所述第二表面的中心區域上，且所述第二熱界面材料在所述集成電路芯片的所述第二表面上形成圍繞所述第一熱界面材料的環形圖案。
  6. 根據請求項1所述的集成電路封裝件，其中，所述第一熱界面材料在所述集成電路芯片的所述第二表面的中心區域上形成十字形圖案，且所述第二熱界面材料位於所述集成電路芯片的所述第二表面的至少一個角落區域上。
  7. 根據請求項1所述的集成電路封裝件，其中，所述第一熱界面材料跨所述集成電路芯片的所述第二表面的中心區域形成第一矩形圖案，且所述第二熱界面材料跨在所述集成電路芯片的所述第二表面上的第一和第二相對邊緣區分別形成第一、第二和第三矩形圖案。
  8. 根據請求項1所述的集成電路封裝件，還包括：至少一個另外的熱界面材料，在所述集成電路芯片的所述第二表面上並與所述散熱器罩的所述內表面接觸，所述至少一個另外的熱界面材料具有與所述第一熱阻和所述第二熱阻不同的熱阻。
  9. 一種集成電路封裝件，包括：襯底，具有相對的第一表面和第二表面；集成電路芯片，具有相對的第一表面和第二表面，其中，所述集成電路芯片的所述第一表面是被安裝到所述襯底的所述第一表面的倒裝芯片；第一熱界面材料，在所述集成電路芯片的所述第二表面上，所述第一熱界面材料具有第一熱阻；散熱器罩，具有開口端，所述開口端被安裝到所述襯底的所 述第一表面，使得所述集成電路芯片位於由所述散熱器罩和所述襯底形成的外殼中，所述第一熱界面材料與所述散熱器罩的內表面接觸；以及第二熱界面材料，被耦接在所述集成電路芯片的所述第一表面與所述散熱器罩的所述內表面之間，並通過間隙與所述集成電路芯片的邊緣分離，所述第二熱界面材料具有大於所述第一熱阻的第二熱阻以及具有比所述第一熱界面材料的機械剛性更大的機械剛性。
  10. 一種用於裝配集成電路封裝件的方法，包括：通過多個導電焊接凸點將集成電路芯片的第一表面安裝到襯底的第一表面；以第一圖案在所述集成電路芯片的第二表面上塗覆第一熱界面材料，所述第一熱界面材料具有第一熱阻；將第二熱界面材料塗覆到一表面，所述第二熱界面材料具有大於所述第一熱阻的第二熱阻以及具有比所述第一熱界面材料的機械剛性更大的機械剛性；將散熱器罩的開口端安裝到所述襯底的所述第一表面，使得所述集成電路芯片位於由所述散熱器罩和所述襯底形成的外殼中，所述第一熱界面材料和所述第二熱界面材料各自與所述散熱器罩的內表面接觸；以及將多個互連構件附接到所述襯底的第二表面。
TW102127766A 2012-08-29 2013-08-02 集成電路封裝件及其裝配方法 TWI529878B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/598,291 US9041192B2 (en) 2012-08-29 2012-08-29 Hybrid thermal interface material for IC packages with integrated heat spreader

Publications (2)

Publication Number Publication Date
TW201411788A TW201411788A (zh) 2014-03-16
TWI529878B true TWI529878B (zh) 2016-04-11

Family

ID=50136309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127766A TWI529878B (zh) 2012-08-29 2013-08-02 集成電路封裝件及其裝配方法

Country Status (3)

Country Link
US (2) US9041192B2 (zh)
CN (2) CN103681544A (zh)
TW (1) TWI529878B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741388B (zh) * 2019-07-29 2021-10-01 台灣積體電路製造股份有限公司 半導體封裝體及其製造方法

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
EP2727445A4 (en) * 2011-06-28 2015-04-15 Ericsson Telefon Ab L M ELECTRONIC DEVICE HAVING A HEAT DISSIPATION STRUCTURE
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US9165857B2 (en) * 2012-11-08 2015-10-20 Intel Corporation Heat dissipation lid having direct liquid contact conduits
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9076754B2 (en) 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9583415B2 (en) 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
JP2015088683A (ja) * 2013-11-01 2015-05-07 富士通株式会社 熱接合シート、及びプロセッサ
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
JP6261352B2 (ja) * 2014-01-23 2018-01-17 新光電気工業株式会社 カーボンナノチューブシート及び半導体装置とカーボンナノチューブシートの製造方法及び半導体装置の製造方法
FR3023975A1 (fr) * 2014-07-18 2016-01-22 Thales Sa Dispositif d'interface thermique avec joint microporeux capable d'empecher la migration de graisse thermique
CN109637934B (zh) * 2014-10-11 2023-12-22 意法半导体有限公司 电子器件及制造电子器件的方法
WO2016111281A1 (ja) * 2015-01-07 2016-07-14 株式会社村田製作所 セラミック基板、電子部品およびセラミック基板の製造方法
US10410948B2 (en) * 2015-01-30 2019-09-10 Netgear, Inc. Integrated heat sink and electromagnetic interference (EMI) shield assembly
JP6421050B2 (ja) * 2015-02-09 2018-11-07 株式会社ジェイデバイス 半導体装置
TWI545714B (zh) * 2015-03-06 2016-08-11 矽品精密工業股份有限公司 電子封裝件及其製法
US9965003B2 (en) * 2015-07-09 2018-05-08 Htc Corporation Electronic assembly and electronic device
US10061363B2 (en) * 2015-09-04 2018-08-28 Apple Inc. Combination parallel path heatsink and EMI shield
US10032727B2 (en) 2015-11-24 2018-07-24 International Business Machines Corporation Electrical package including bimetal lid
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9799610B2 (en) * 2015-12-18 2017-10-24 Intel Corporation Plurality of stiffeners with thickness variation
US20190045666A1 (en) * 2015-12-24 2019-02-07 Intel Corporation Electronic device heat transfer system and related methods
US20170287799A1 (en) * 2016-04-01 2017-10-05 Steven A. Klein Removable ic package stiffener
TWI647802B (zh) * 2016-07-06 2019-01-11 矽品精密工業股份有限公司 散熱型封裝結構
US11014203B2 (en) 2016-07-11 2021-05-25 Laird Technologies, Inc. System for applying interface materials
US10741519B2 (en) 2016-07-11 2020-08-11 Laird Technologies, Inc. Systems of applying materials to components
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
TWI658549B (zh) * 2017-01-25 2019-05-01 矽品精密工業股份有限公司 散熱型封裝結構
US20180305563A1 (en) * 2017-04-19 2018-10-25 Electronics And Telecommunications Research Institute Liquid metal mixture and method of forming a conductive pattern using the same
US10224262B2 (en) * 2017-05-12 2019-03-05 Globalfoundries Inc. Flexible heat spreader lid
US10319609B2 (en) 2017-06-21 2019-06-11 International Business Machines Corporation Adhesive-bonded thermal interface structures
US11676873B2 (en) * 2017-06-30 2023-06-13 Intel Corporation Semiconductor package having sealant bridge
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10957611B2 (en) 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
WO2019066801A1 (en) * 2017-09-27 2019-04-04 Intel Corporation INTEGRATED CIRCUIT BOXES WITH PATTERNED PROTECTIVE MATERIAL
US11233015B2 (en) 2017-09-30 2022-01-25 Intel Corporation Warpage mitigation structures created on substrate using high throughput additive manufacturing
USD881822S1 (en) 2017-10-06 2020-04-21 Laird Technologies, Inc. Material having an edge shape
USD879046S1 (en) 2017-10-06 2020-03-24 Laird Technologies, Inc. Material having edging
USD999405S1 (en) 2017-10-06 2023-09-19 Laird Technologies, Inc. Material having edging
WO2019094001A1 (en) * 2017-11-08 2019-05-16 Intel Corporation Thermal interface structure having an edge structure and a thermal interface material
WO2019112582A1 (en) * 2017-12-07 2019-06-13 Intel Corporation A heat dissipation structure for an integrated circuit package
US10209542B1 (en) 2017-12-15 2019-02-19 Didrew Technology (Bvi) Limited System and method of embedding driver IC (EmDIC) in LCD display substrate
CN108281389A (zh) * 2017-12-29 2018-07-13 苏州通富超威半导体有限公司 一种散热性佳的芯片组件及其制备方法
WO2019135783A1 (en) 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
US10957665B2 (en) * 2018-01-19 2021-03-23 International Business Machines Corporation Direct C4 to C4 bonding without substrate
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
WO2019156695A1 (en) 2018-02-09 2019-08-15 Didrew Technology (Bvi) Limited Method of manufacturing fan out package with carrier-less molded cavity
WO2019160570A1 (en) 2018-02-15 2019-08-22 Didrew Technolgy (Bvi) Limited System and method of fabricating tim-less hermetic flat top his/emi shield package
WO2019160566A1 (en) 2018-02-15 2019-08-22 Didrew Technology (Bvi) Limited Method of simultaneously fabricating multiple wafers on large carrier with warpage control stiffener
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US11141823B2 (en) 2018-04-28 2021-10-12 Laird Technologies, Inc. Systems and methods of applying materials to components
US10515869B1 (en) * 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure having a multi-thermal interface material structure
US10861797B2 (en) 2018-07-16 2020-12-08 Micron Technology, Inc. Electrically or temperature activated shape-memory materials for warpage control
KR102545473B1 (ko) * 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
US11545410B2 (en) * 2018-12-17 2023-01-03 Intel Corporation Enhanced systems and methods for improved heat transfer from semiconductor packages
US11328936B2 (en) * 2018-12-21 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US10804181B2 (en) 2019-03-12 2020-10-13 International Business Machines Corporation Heterogeneous thermal interface material for corner and or edge degradation mitigation
TWI691025B (zh) * 2019-04-18 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其製法與承載結構
KR102635184B1 (ko) * 2019-04-29 2024-02-08 삼성전자주식회사 반도체 패키지
US20200373220A1 (en) * 2019-05-22 2020-11-26 Intel Corporation Integrated circuit packages with thermal interface materials with different material compositions
JP7098574B2 (ja) * 2019-05-28 2022-07-11 矢崎総業株式会社 放熱構造
US11621211B2 (en) * 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
US11735552B2 (en) 2019-06-25 2023-08-22 Intel Corporation Microelectronic package with solder array thermal interface material (SA-TIM)
US11037860B2 (en) 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
US11710677B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Ultraviolet (UV)-curable sealant in a microelectronic package
US10943874B1 (en) * 2019-08-29 2021-03-09 Juniper Networks, Inc Apparatus, system, and method for mitigating warpage of integrated circuits during reflow processes
US11004325B2 (en) 2019-09-26 2021-05-11 International Business Machines Corporation Smartphone based reminding system for forgotten objects
US11264306B2 (en) 2019-09-27 2022-03-01 International Business Machines Corporation Hybrid TIMs for electronic package cooling
US11302682B2 (en) * 2019-10-25 2022-04-12 Advanced Semiconductor Engineering, Inc. Optical device package
KR20210075270A (ko) 2019-12-12 2021-06-23 삼성전자주식회사 반도체 모듈
US11282764B2 (en) 2020-02-07 2022-03-22 Semiconductor Components Industries, Llc Structure and method related to a power module using a hybrid spacer
US11984377B2 (en) 2020-03-26 2024-05-14 Intel Corporation IC die and heat spreaders with solderable thermal interface structures for assemblies including solder array thermal interconnects
US11774190B2 (en) 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
CN115244685A (zh) * 2020-04-26 2022-10-25 华为技术有限公司 一种封装结构、电子设备及芯片封装方法
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US11462468B2 (en) * 2020-06-05 2022-10-04 Intel Corporation Semiconductor package, semiconductor system, and method of forming semiconductor package
KR20220030551A (ko) * 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지
CN214101429U (zh) * 2020-09-18 2021-08-31 华为技术有限公司 电路板组件、摄像模组及电子设备
DE102020212532A1 (de) 2020-10-05 2022-04-07 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung mit einem Bauelement, einem Kühlkörper und einer wärmeleitenden Schicht
TWI735398B (zh) * 2020-12-21 2021-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11637050B2 (en) * 2021-03-31 2023-04-25 Qorvo Us, Inc. Package architecture utilizing wafer to wafer bonding
US20220319954A1 (en) * 2021-03-31 2022-10-06 Texas Instruments Incorporated Package heat dissipation
US20220344297A1 (en) * 2021-04-23 2022-10-27 Inphi Corporation Semiconductor package inhibiting viscous material spread
US11973005B2 (en) 2021-05-05 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Coplanar control for film-type thermal interface
EP4099380A1 (en) * 2021-06-02 2022-12-07 3M Innovative Properties Co. Shell structures for thermal interface materials
TWI802905B (zh) * 2021-06-09 2023-05-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11735489B2 (en) * 2021-06-16 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming hybrid TIM layers
US11710723B2 (en) 2021-08-05 2023-07-25 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11942453B2 (en) 2021-08-05 2024-03-26 Kambix Innovations, Llc Thermal management of three-dimensional integrated circuits
US11830785B2 (en) * 2021-10-06 2023-11-28 STATS ChipPAC Pte. Ltd. Package with windowed heat spreader
DE102021126041B3 (de) 2021-10-07 2022-12-01 Infineon Technologies Ag Flip-chip-gehäuse und verfahren zur herstellung eines flip-chip-gehäuses
US11823973B2 (en) * 2021-10-15 2023-11-21 STATS ChipPAC Pte. Ltd. Package with compartmentalized lid for heat spreader and EMI shield
US20230163040A1 (en) * 2021-11-23 2023-05-25 Bae Systems Information And Electronic Systems Integration Inc. Die level cavity heat sink
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备
TWI832496B (zh) * 2022-10-18 2024-02-11 宏碁股份有限公司 具有絕緣防護設計的散熱結構
US20240164007A1 (en) * 2022-11-16 2024-05-16 Micro-Star Int'l Co.,Ltd. Electronic assembly, method for manufacturing electronic assembly and composite thermally conductive sheet

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907474A (en) * 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US6597575B1 (en) * 2002-01-04 2003-07-22 Intel Corporation Electronic packages having good reliability comprising low modulus thermal interface materials
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US20050141195A1 (en) * 2003-12-31 2005-06-30 Himanshu Pokharna Folded fin microchannel heat exchanger
US7312261B2 (en) * 2004-05-11 2007-12-25 International Business Machines Corporation Thermal interface adhesive and rework
TWI251917B (en) * 2004-09-02 2006-03-21 Advanced Semiconductor Eng Chip package for fixing heat spreader and method for packaging the same
US7394659B2 (en) * 2004-11-19 2008-07-01 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US20060118969A1 (en) * 2004-12-03 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flip chip ball grid array package assemblies and electronic devices with heat dissipation capability
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
US7135769B2 (en) * 2005-03-29 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing thereof
US20060270106A1 (en) * 2005-05-31 2006-11-30 Tz-Cheng Chiu System and method for polymer encapsulated solder lid attach
US7651938B2 (en) * 2006-06-07 2010-01-26 Advanced Micro Devices, Inc. Void reduction in indium thermal interface material
US20080001282A1 (en) * 2006-06-30 2008-01-03 Mitul Modi Microelectronic assembly having a periphery seal around a thermal interface material
US8063482B2 (en) * 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7489033B2 (en) * 2006-11-10 2009-02-10 Intel Corporation Electronic assembly with hot spot cooling
CN101060101A (zh) * 2007-05-25 2007-10-24 日月光半导体制造股份有限公司 半导体封装构造
CN101803009B (zh) * 2007-09-11 2012-07-04 陶氏康宁公司 组合物，包括这种组合物的热界面材料,及其制备方法和用途
US7833839B1 (en) * 2007-09-15 2010-11-16 Globalfoundries Inc. Method for decreasing surface delamination of gel-type thermal interface material by management of the material cure temperature
US8269340B2 (en) * 2007-09-19 2012-09-18 International Business Machines Corporation Curvilinear heat spreader/lid with improved heat dissipation
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US8618211B2 (en) * 2009-03-16 2013-12-31 Dow Corning Corporation Thermally conductive grease and methods and devices in which said grease is used
US8362607B2 (en) * 2009-06-03 2013-01-29 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
JP5295932B2 (ja) * 2009-11-02 2013-09-18 新光電気工業株式会社 半導体パッケージ及びその評価方法、並びにその製造方法
US8299633B2 (en) * 2009-12-21 2012-10-30 Advanced Micro Devices, Inc. Semiconductor chip device with solder diffusion protection
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US9385055B2 (en) * 2010-08-20 2016-07-05 Ati Technologies Ulc Stacked semiconductor chips with thermal management
EP2633085B1 (en) * 2010-10-28 2014-07-16 Total Marketing Services Use of monascus in organic acid production
JP5790023B2 (ja) * 2011-02-25 2015-10-07 富士通株式会社 電子部品の製造方法
JP5842349B2 (ja) * 2011-03-18 2016-01-13 富士通株式会社 シート状構造体、シート状構造体の製造方法、電子機器及び電子機器の製造方法
JP5838065B2 (ja) * 2011-09-29 2015-12-24 新光電気工業株式会社 熱伝導部材及び熱伝導部材を用いた接合構造
US20130091796A1 (en) * 2011-10-14 2013-04-18 American Cooler Technologies Corp. Modular exterior building
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
JP6015009B2 (ja) * 2012-01-25 2016-10-26 富士通株式会社 電子装置及びその製造方法
KR20130094107A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US20140138854A1 (en) * 2012-11-21 2014-05-22 Hitesh Arora Thermal interface material for integrated circuit package assembly and associated techniques and configurations
KR20140115668A (ko) * 2013-03-21 2014-10-01 삼성전자주식회사 방열판과 수동 소자를 갖는 반도체 패키지
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9252121B2 (en) * 2014-01-23 2016-02-02 International Business Machines Corporation Thermal interface material on package
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741388B (zh) * 2019-07-29 2021-10-01 台灣積體電路製造股份有限公司 半導體封裝體及其製造方法
US11728238B2 (en) 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof

Also Published As

Publication number Publication date
US20150228553A1 (en) 2015-08-13
TW201411788A (zh) 2014-03-16
US9472485B2 (en) 2016-10-18
US9041192B2 (en) 2015-05-26
CN203456452U (zh) 2014-02-26
CN103681544A (zh) 2014-03-26
US20140061893A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US7372151B1 (en) Ball grid array package and process for manufacturing same
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US11967570B2 (en) Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6657311B1 (en) Heat dissipating flip-chip ball grid array
KR100716871B1 (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US20060249852A1 (en) Flip-chip semiconductor device
JP2003068931A (ja) 半導体パッケージ及びその製造方法
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP3565090B2 (ja) 半導体装置の製造方法
TW202127591A (zh) 半導體結構及其製造方法
JP2002270717A (ja) 半導体装置
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
US7151308B2 (en) Semiconductor chip package
JP3547303B2 (ja) 半導体装置の製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
TWI388041B (zh) 具散熱結構之半導體封裝件
US8050049B2 (en) Semiconductor device
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR20040037561A (ko) 반도체패키지
KR100779345B1 (ko) 반도체패키지
JP7473156B2 (ja) 半導体パッケージ
WO2014171403A1 (ja) 半導体装置