CN117650165B - 半导体装置 - Google Patents

Abstract

本发明公开了一种半导体装置，半导体装置包括：第一导电类型的漂移层；第二导电类型的阱区；介质层，介质层设置于阱区的上表面；栅极焊盘，栅极焊盘设置于介质层上表面；场截止层，场截止层设置于漂移层的下表面；第二导电类型的集电极层，集电极层设置于场截止层的下表面，集电极层的至少部分设置有发射极层，发射极层位于半导体装置的快恢复二极管区域中，发射极层与栅极焊盘上下对应。由此，通过在集电极层对应栅极焊盘的下方设置发射极层，这样不仅可以使半导体装置反向导通，而且还可以提高半导体装置的集成度，从而在实现半导体装置反向导通的同时，缩小半导体装置的尺寸。

Description

半导体装置

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体装置。

背景技术

在半导体器件中，逆导型导通绝缘栅型双极晶体管是指在单个芯片上集成了绝缘栅型双极晶体管和续流二极管或者快恢复二极管。一般而言，行业中通常将绝缘栅型双极晶体管和快恢复二极管通过集总式或分布式的方法，集成在芯片的元胞区，二者共用终端，从而实现了集成度较高的逆导型导通绝缘栅型双极晶体管，无需再通过封装将绝缘栅型双极晶体管和快恢复二极管两个分立器件连接起来。

现有技术中，由于绝缘栅型双极晶体管和快恢复二极管共用器件的元胞区，为了达到绝缘栅型双极晶体管器件的理论性能，在芯片设计的时候，需要通过增加元胞区的面积来容纳快恢复二极管区域。因此，随着芯片面积的变大，同样尺寸的晶圆上，可以生产的芯片数量减少，在成本上进行了一定的妥协。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体装置，该半导体装置的集成度更高。

根据本发明实施例的半导体装置，包括：第一导电类型的漂移层；第二导电类型的阱区，所述阱区设置于所述漂移层且上表面构成所述漂移层上表面的至少部分；介质层，所述介质层设置于所述阱区的上表面；栅极焊盘，所述栅极焊盘设置于所述介质层的上表面；场截止层，所述场截止层设置于所述漂移层的下表面；第二导电类型的集电极层，所述集电极层设置于所述场截止层的下表面，所述集电极层的至少部分设置有发射极层，所述集电极层位于所述半导体装置的绝缘栅双极晶体管区域中，所述发射极层位于所述半导体装置的快恢复二极管区域中，所述发射极层与所述栅极焊盘上下对应。

由此，通过在集电极层对应栅极焊盘的下方设置发射极层，这样不仅可以使半导体装置反向导通，而且还可以提高半导体装置的集成度，从而在实现半导体装置反向导通的同时，缩小半导体装置的尺寸。

在本发明的一些示例中，所述阱区第一方向上宽度为W1，所述发射极层第一方向上的宽度为W2，W1和W2满足关系式：W1＞W2。

在本发明的一些示例中，所述发射极层在在上下方向上的横截面呈在第一方向上连续的长条形。

在本发明的一些示例中，所述发射极层在上下方向上的横截面包括多个发射部，多个所述发射部在第一方向上间隔设置，多个所述发射部在第一方向上的宽度之和为W2。

在本发明的一些示例中，多个所述发射部第一方向上的宽度均相同；或多个所述发射部第一方向上的宽度不完全相同。

在本发明的一些示例中，从俯视视角看，所述发射极层为正方形、圆角矩形、圆形、小椭圆和六边形中的至少一种；和/或，所述发射极层为多个小正方形、小圆形、小椭圆、小圆角矩形中的至少两种组合而成。

在本发明的一些示例中，所述漂移层在对应所述半导体装置的有源区的部分设置有多个第一方向间隔设置的沟槽部，相邻两个所述沟槽部在第一方向上的间隔距离为L1，多个所述沟槽部中邻近所述阱区的一个第一方向上到所述阱区的距离为W3，W3和L1满足关系式：W3≥L1。

在本发明的一些示例中，所述漂移层设置有沟槽部，所述沟槽部在第二方向上延伸设置，所述沟槽部为多个，多个所述沟槽部在第一方向上间隔设置；或所述沟槽部在第一方向上延伸设置，所述沟槽部为多个，多个所述沟槽部在第二方向上间隔设置。

在本发明的一些示例中，所述栅极焊盘位于所述漂移层第二方向的一侧，所述栅极焊盘关于所述漂移层第二方向延伸的中心线对称设置；或所述栅极焊盘位于所述漂移层第一方向的一端。

在本发明的一些示例中，所述介质层上表面还设置有发射极金属，所述介质层上设置有第一接触孔，所述发射极金属的至少部分穿设所述第一接触孔且与所述阱区接触，所述第一接触孔呈连续的长条形；或所述第一接触孔呈矩形为多个，多个所述第一接触孔在第一方向上间隔设置。

在本发明的一些示例中，所述沟槽部包括栅极沟槽部和假栅沟槽部，相邻两个所述栅极沟槽部之间设置有至少一个假栅沟槽部，所述第一接触孔位于相邻的两个所述栅极沟槽部之间且与所述假栅沟槽部在第二方向上间隔设置；和/或，所述第一接触孔与所述栅极沟槽部在第一方向上间隔设置。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本发明实施例的半导体装置的示意图；

图2为图1中A1-A1方向的截面局部图；

图3为图1中A1-A1方向另一些实施例的截面局部图；

图4为图1中A1-A1方向再一些实施例的截面局部图；

图5是根据本发明另一些实施例的半导体装置的示意图；

图6是根据本发明再一些实施例的半导体装置的示意图；

图7是根据本发明再一些实施例的半导体装置的示意图；

图8为图5中A2-A2方向或图6中A3-A3方向的截面局部图；

图9为图6中B1区域的示意图；

图10为7中B2区域或图5中B3区域的示意图；

图11是根据本发明实施例的半导体装置另一视角的示意图；

图12是根据本发明实施例的半导体装置的制备方法的流程图；

图13是根据本发明实施例的半导体装置制备工艺的局部过程图；

图14是根据本发明实施例的半导体装置制备工艺的局部过程图；

图15是根据本发明实施例的半导体装置制备工艺的局部过程图；

图16是根据本发明实施例的半导体装置制备工艺的局部过程图；

图17是根据本发明实施例的半导体装置制备工艺的局部过程图；

图18是根据本发明实施例的半导体装置制备工艺的局部过程图；

图19是根据本发明实施例的半导体装置制备工艺的局部过程图；

图20是根据本发明实施例的半导体装置制备工艺的局部过程图。

附图标记：

100、半导体装置；

1、漂移层；101、阱区；2、栅极焊盘；3、场截止层；4、集电极层；

5、发射极层；501、发射部；

6、有源区；

7、沟槽部； 701、栅极沟槽部； 702、假栅沟槽部；

8、多晶硅场板； 9、介质层；

1001、发射极金属； 1002、集电极金属层；

1101、第一接触孔； 1102、第二接触孔；

12、衬垫区；

13、终端区；1301、场氧化层；1302、场截止环；1303、场限环；

14、过渡区；15、栅极金属；16、栅极流道；17、发射极区；18、基极区。

具体实施方式

下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。

下面参考图1-图10描述根据本发明实施例的半导体装置100。该半导体装置100例如是反向导通绝缘栅型双极晶体管。在以下的说明中，N及P表示半导体的导电类型，在本发明中，将第一导电类型设为N型、第二导电类型设为P型而进行说明。

结合图2和图8所示，根据本发明的半导体装置100可以主要包括：第一导电类型的漂移层1、第二导电类型的阱区101、介质层9、栅极焊盘2、场截止层3和第二导电类型的集电极层4，其中，在半导体装置100中设置第一导电类型的漂移层1、第二导电类型的阱区101、介质层9、栅极焊盘2、场截止层3和第二导电类型的集电极层4，并且在漂移层1的下表面设置场截止层3，在场截止层3的下表面设置集电极层4，在漂移层1的上表面设置栅极焊盘2，这样可以形成半导体结构的基本结构，保证半导体装置100的正常工作。

进一步地，阱区101设置于漂移层1，并且上表面构成漂移层1上表面的至少部分。具体地，在漂移层1至少部分的上表面设置第二导电类型的阱区101，可以作为主结优化终端电场分布，有利于提高半导体装置100的耐压性。阱区101至少部分地设置于漂移层1的上表面，并且位于栅极焊盘2的下方，可以与快恢复二极管结构中的发射极层5相对应，以形成快恢复二极管的电流流道。

进一步地，介质层9设置于阱区101的上表面，可以防止阱区101与栅极焊盘2接触电连接，可以保证半导体装置100的可靠性。栅极焊盘2设置于介质层9的上表面，场截止层3设置于漂移层1的下表面，集电极层4设置于漂移层1的下表面。这样可以形成半导体结构的基本结构，保证半导体装置100的正常工作。

进一步地，集电极层4的至少部分设置有发射极层5，集电极层4位于半导体装置100的绝缘栅双极晶体管区域中，发射极层5位于半导体装置100的快恢复二极管区域中，发射极层5与栅极焊盘2上下对应。具体地，集电极层4的导电类型为第二导电类型，集电极层4中的发射极层5的导电类型为第一导电类型，在集电极层4对应栅极焊盘2的下方部分地设置发射极层5，发射极层5与栅极焊盘2下方对应的部分阱区101可以形成PN结，发射极层5上方对应的阱区101可以作为快恢复二极管的集电极，这样可以在半导体装置100对应栅极焊盘2的区域形成快恢复二极管结构，以实现半导体装置100的反向导通。

现有技术中，反向导通绝缘栅型双极晶体管中的绝缘栅双极晶体管和快恢复二极管集成设置于半导体装置的有源区域，半导体装置正向导通时，在栅压驱动下，绝缘栅双极晶体管器件中第一导电类型的发射极层通过沟道向第一导电类型的漂移区注入电子，半导体装置背面的第二导电类型的集电区向上注入空穴，形成一个从上到下的导电通路。反向导电时，半导体装置内集成的快恢复二极管区域开始工作，正面的第二导电类型的阱区作为快恢复二极管阳极向漂移区注入空穴，背面的第二导电类型的发射极层作为阴极向漂移区注入电子，实现在同一半导体装置内集成绝缘栅双极晶体管区域和快恢复二极管区域。但是快恢复二极管区域需要占用半导体装置有源区的一部分面积，在绝缘栅双极晶体管区域内有效栅极沟槽的比例保持不变的前提下，绝缘栅双极晶体管的饱和电流减小，需要补足半导体装置有源区的面积，这样会增加半导体装置的整体尺寸。另外，半导体装置有源区的面积增加会导致绝缘栅双极晶体管工作时产生的热量增加，从而降低绝缘栅双极晶体管的可靠性。

进一步地，本发明实施例中将构成快恢复二极管的发射极层5结构设置于半导体装置100中集电极层4对应栅极焊盘2的部分，这样可以将快恢复二极管结构设置于衬垫区12，不仅可以实现半导体装置100的反向导通，而且还可以减少半导体装置100中设置于有源区6的结构，可以减少半导体装置100的有源区6面积，这样可以提高半导体装置100的集成度。另需说明的是，可以在栅极焊盘2的上表面设置第二接触孔1102，这样可以优化栅极金属15上的热量分布。

如此设置，在同样尺寸的晶圆上可以生产更多的半导体装置100，进而提高晶圆的利用率，有利于降低半导体装置100的生产成本。以30A电流规格的半导体装置100为例，通过将快恢复二极管集成在栅极焊盘2的下方，可以节省约27％的面积。以8英寸的晶圆为例，每块晶圆上可生产的半导体装置100数量从2778片增加至3771片，极大提高半导体装置100的生产效率和晶圆的利用率，可以节约半导体装置100的生产成本。

另外，在保证绝缘栅双极晶体管的理论性能符合要求的情况下，减少半导体装置100的有源区6面积，进而可以减少半导体装置100的整体面积，这样可以使绝缘栅双极晶体管在工作时产生的热量减少，以降低半导体装置100的功耗，提高半导体装置100的可靠性。将发射极层5设置于半导体装置100的栅极焊盘2下方，发射极层5与栅极焊盘2下方的阱区101可以构成PN结，发射极层5上方对应的阱区101可以作为快恢复二极管的集电极，以形成快恢复二极管结构，漂移层1上方除了与栅极焊盘2下方对应的部分阱区101可以作为快恢复二极管的集电极，其他部分的阱区101作为主结优化终端电场分布，如此设置，一方面保证了半导体装置100的耐压能力不受影响，另一方面将阱区101整合为快恢复二极管区域，提高了芯片的集成度，降低了芯片总体面积从而降低了成本。

由此，通过在集电极层4对应栅极焊盘2的下方设置发射极层5，这样不仅可以使半导体装置100反向导通，而且还可以提高半导体装置100的集成度，从而在实现半导体装置100反向导通的同时，可以在不增加有源区6面积的前提下，保证绝缘栅双极晶体管结构的饱和电流，相较于同规格的反向导通绝缘栅双极晶体管器件，本发明的半导体装置100具有面积尺寸上的优势。

结合图2-图3所示，阱区101第一方向上宽度为W1，发射极层5第一方向上的宽度为W2，W1和W2满足关系式：W1＞W2。设置阱区101在第一方向上的宽度大于发射极层5在第一方向上的宽度，如此设置，可以保证快恢复二极管结果中电流反向流动的可靠性，从而可以保证半导体装置100反向导通的可靠性。根据本发明的另一些实施例，阱区101在第一方向上的宽度等于发射极层5在第一方向上的宽度，这样也可以实现半导体装置100的反向导通。另需说明的是，半导体装置100中快恢复二极管区域的发射极层5在第一方向上的宽度需要根据反向导通绝缘栅双极晶体管器件中快恢复二极管的规格进行设定。

根据本发明的一些实施例，结合图3所示，发射极层5在上下方向上的横截面呈在第一方向上连续的长条形。具体地，将发射极层5上下方向的横截面在第一方形上的形状设置为连续的长条形，阱区101在第一方向上的宽度足以满足快恢复二极管结构的发射极层5在集电极层4对应栅极焊盘2的部分设置，可以为发射极层5提供足够大的设置空间，以使快恢复二极管结构符合半导体装置100的实际需求和设计目标。

根据本发明的另一些实施例，结合图4所示，发射极层5在上下方向上的横截面包括多个发射部501，多个发射部501在第一方向上间隔设置，多个发射部501在第一方向上的宽度之和为W2。具体地，半导体装置100中快恢复二极管的发射极层5还可以由多个发射部501共同组成，阱区101在第一方向上的宽度足以满足快恢复二极管结构的发射极层5在集电极层4对应栅极焊盘2的部分设置，可以为发射极层5提供足够大的设置空间，以使快恢复二极管结构符合半导体装置100的实际需求和设计目标。另需说明的是，在本发明的实施例中，多个发射部501上下方向的横截面在第一方向上的宽度之和不超过阱区101在第一方向上的宽度，以保证多个发射部501均与阱区101上下对应。

根据本发明的一些实施例，多个发射部501第一方向上的宽度均相同，这样不仅可以使快恢复二极管结构符合半导体装置100的实际需求和设计目标，而且还可以简化快恢复二极管结构的制备工艺，可以提高半导体装置100的生产便利性。根据本发明的另一些实施例，多个发射部501第一方向上的宽度不完全相同，如此设置，可以提高发射极层5的设置便利性，这对高频率工作的绝缘栅型双极晶体管具有重要意义。

根据本发明的一些实施例，从俯视视角看，发射极层5为正方形、圆角矩形、圆形、小椭圆和六边形中的至少一种。具体地，将发射极层5的俯视形状设置为正方形、圆角矩形、圆形、小椭圆和六边形中的至少一种，可以使快恢复二极管中的发射极层5根据半导体装置100的实际需求和设计目标设置成不同的形状，以适用于不同规格的半导体装置100，有利于提高半导体装置100的可靠性。另需说明的是，俯视视角为图1中垂直于直面方向的视角。

根据本发明的另一些实施例，从俯视视角看，发射极层5为多个小正方形、小圆形、小椭圆、小圆角矩形中的至少两种组合而成。具体地，将发射极层5的俯视形状设置为多个小正方形、小圆形、小椭圆、小圆角矩形中的至少两种组合而成种，可以使快恢复二极管中的发射极层5根据半导体装置100的实际需求和设计目标设置成不同的形状和大小，以适用于不同规格的半导体装置100，有利于提高半导体装置100的可靠性。另需说明的是，俯视视角为图1中垂直于直面方向的视角。

根据本发明的再一些实施例，从俯视视角看，发射极层5为正方形、圆角矩形和圆形中的至少一种，以及发射极层5为多个小正方形、小圆形、小椭圆、小圆角矩形中的至少两种组合而成。具体地，将发射极层5的俯视形状设置为正方形、圆角矩形和圆形中的至少一种，以及多个小正方形、小圆形、小椭圆、小圆角矩形中的至少两种组合而成，可以使快恢复二极管中的发射极层5根据半导体装置100的实际需求和设计目标设置成不同的形状和大小，以适用于不同规格的半导体装置100，有利于提高半导体装置100的可靠性。另需说明的是，俯视视角为图1中垂直于直面方向的视角

结合图3和图4所示，漂移层1在对应半导体装置100的有源区6的部分设置有多个第一方向间隔设置的沟槽部7，相邻两个沟槽部7在第一方向上的间隔距离为L1，多个沟槽部7中邻近阱区101的一个第一方向上到阱区101的距离为W3，W3和L1满足关系式：W3≥L1。具体地，漂移层1在对应半导体装置100的有源区6部分设置有沟槽部7，沟槽部7用于形成半导体装置100的栅极，沟槽部7为多个，可以根据半导体装置100的规格设置沟槽部7的数量，多个沟槽部7延第一方向间隔设置，可以保证多个沟槽部7之间的相互独立性，以保证半导体装置100的可靠性。

在本发明的实施例中，半导体装置100的有源区6面积仅用于设置绝缘栅型双极晶体管结构，这样可以缩小有源区6的面积，提高有效沟槽的密度，进而可以绝缘栅型双极晶体管的电流密度提高，从而可以降低半导体装置100的导通压降，有利于降低半导体装置100的开关损耗。

进一步地，设置相邻两个沟槽部7在第一方向上的间隔距离不超过过个沟槽部7中临近阱区101的一个第一方向上到阱区101的距离，如此设置，可以为半导体装置100中的过渡区14提供设置空间，以使过渡区14对半导体装置100的有源区6和终端区13进行过渡，可以保证半导体装置100的可靠性。

根据本发明的一些实施例，结合图1和图5所示，漂移层1设置有沟槽部7，沟槽部7在第二方向上延伸设置，沟槽部7为多个，多个沟槽部7在第一方向上间隔设置。具体地，漂移层1中设置的多个沟槽部7可以延第二方向延伸，并且多个沟槽部7可以在第一方向上间隔设置，以满足不同规格的半导体装置100的结构设置，可以使快恢复二极管结构符合半导体装置100的实际需求和设计目标。

根据本发明的另一些实施例，结合图6和图7所示，沟槽部7在第一方向上延伸设置，沟槽部7为多个，多个沟槽部7在第二方向上间隔设置。具体地，漂移层1中设置的多个沟槽部7可以延第一方向延伸，并且多个沟槽部7可以在第二方向上间隔设置，以满足不同规格的半导体装置100的结构设置，可以使快恢复二极管结构符合半导体装置100的实际需求和设计目标。

根据本发明的一些实施例，结合图1和图6所示，栅极焊盘2位于漂移层1第二方向的一侧，栅极焊盘2关于漂移层1第二方向延伸的中心线对称设置。具体地，将栅极焊盘2设置于漂移层1第二方向的一侧，并且使栅极焊盘2关于漂移层1第二方向延伸的中心线对称设置，可以在保证半导体装置100的结构可靠性和功能可靠性的前提下，满足不同规格的半导体装置100的结构设置，可以使快恢复二极管结构在半导体装置100中对应栅极焊盘2的位置自由设置，从而可以使快恢复二极管的设置符合半导体装置100的实际需求和设计目标。

根据本发明的另一些实施例，结合图5和图7所示，栅极焊盘2位于漂移层1第二方向的一侧，并且使栅极焊盘2位于漂移层1第一方向的一端，如此设置，可以在保证半导体装置100的结构可靠性和功能可靠性的前提下，节省半导体装置100的面积，这样可以满足不同规格的半导体装置100的结构设置，可以使快恢复二极管结构在半导体装置100中对应栅极焊盘2的位置自由设置，从而可以使快恢复二极管的设置符合半导体装置100的实际需求和设计目标。

结合图2、图8和图11所示，介质层9上表面还设置有发射极金属1001，介质层9上设置有第一接触孔1101，发射极金属1001的至少部分穿设第一接触孔1101，并且与阱区101接触。具体地，介质层9上表面的发射极金属1001可以作为绝缘栅双极晶体管区域的发射极，可以形成半导体中绝缘栅双极晶体管区域的基本结构，保证半导体装置100的正常工作。介质层9上通过刻蚀形成有第一接触孔1101，第一接触孔1101可以用于发射极金属1001和阱区101电连接。在沉积金属以形成发射极金属1001时，至少部分的发射极金属1001穿设第一接触孔1101，以用于与阱区101电连接，从而可以实现半导体装置100中快恢复二极管的电导通，此时快恢复二极管区域的发射极层5与栅极焊盘2下方对应的部分阱区101形成PN结，此部分的阱区101可以作为快恢复二极管中的集电极。

根据本发明的一些实施例，第一接触孔1101呈连续的长条形，可以便于发射极金属1001与多晶硅场板8接触电连接，可以增加发射极金属1001与多晶硅场板8的接触面积，从而可以保证半导体装置100的电路可靠性。

根据本发明的另一些实施例，结合图9所示，第一接触孔1101呈矩形为多个，多个第一接触孔1101在第一方向上间隔设置。具体地，第一接触孔1101还可以设置呈多个矩形，并且多个矩形的第一接触孔1101在第一方向上间隔设置，以使发射极金属1001在第一方向上的多个间隔位置与多晶硅场板8接触电连接，以适于对不同规格和尺寸的快恢复二极管电导通，从而可以保证半导体装置100的可靠性。

结合图2、图8、图9和图10所示，沟槽部7包括栅极沟槽部701和假栅沟槽部702，相邻两个栅极沟槽部701之间设置有至少一个假栅沟槽部702。具体地，在相邻两个栅极沟槽部701之间设置至少一个假栅沟槽部702，不仅可以保证半导体装置100中的绝缘栅型双极晶体管区域的结构可靠性，而且还可以用于控制半导体装置100的短路性能，保证半导体装置100的可靠性。第一接触孔1101位于相邻的两个栅极沟槽部701之间且与假栅沟槽部702在第二方向上间隔设置；和/或，第一接触孔1101与栅极沟槽部701在第二方向上间隔设置。

结合图10所示。根据本发明的一些实施例，第一接触孔1101位于相邻的两个栅极沟槽部701之间，并且与假栅沟槽部702在第二方向上间隔设置。根据本发明的另一些实施例，第一接触孔1101与栅极沟槽部701在第一方向上间隔设置。根据本发明的再一些实施例，至少部分的第一接触孔1101位于相邻的两个栅极沟槽部701之间，并且与假栅沟槽部702在第二方向上间隔设置，至少部分的第一接触孔1101与栅极沟槽部701在第一方向上间隔设置。如此设置，可以使第一接触孔1101在半导体装置100上自由设置，以满足不同规格的半导体装置100的结构设置，可以使快恢复二极管结构符合半导体装置100的实际需求和设计目标。

结合图8所示，半导体装置100中绝缘栅型双极晶体管区域的结构还包括：第一导电类型的发射极区17、第二导电类型的基极区18、载流子存储层、集电极金属层1002、栅极、有源区6、过渡区14、衬垫区12和终端区13。其中，终端区13包括场截止环1302、场限环1303、金属场板、多晶硅场板8等结构，这些结构按一定的间隔距离在终端区13上顺序排列，以提高绝缘栅型双极晶体管的耐压能力，以保证半导体装置100的稳定性。

进一步地，衬垫区12中包括栅极金属15，栅极金属15用于连接外界电线，以及作为栅极流道16的重点，控制绝缘栅型双极晶体管器件的栅极。过渡区14内可以设置假栅沟槽部702，也可以不设置假栅沟槽部702，并且过渡区14内不设置第一导电类型的发射极区17或第二导电类型的接触层。

结合图12-图20所示，下面描述本发明的一些实施例描述半导体装置100的制备方法：

提供一块第一导电类型的半导体基底，为结构一；

在结构一的基础上，采取一定的保护措施后，向终端区13注入第二导电类型的阱区101，形成结构二；

在结构二的基础上，生长场氧化层1301，得到结构三；

在结构三的基础上，刻蚀沟槽部7，并且完成沟槽部7的圆角化和栅极氧化层生长等工艺，得到结构四；

在结构四的基础上，生长多晶硅，得到结构五；

在结构五的基础上，注入第一导电类型的发射极区17、载流子存储层、第二导电类型的接触层等结构，得到结构六；

在结构六的基础上，生长介质层9，得到结构七；

在结构七的基础上，刻蚀介质层9，得到结构八；

在结构八的基础上，沉积发射极金属1001，得到结构九；

在结构九的基础上，在半导体装置100的背面形成场截止层3和第二导电类型的集电极层4，得到结构十；

在结构十的基础上，在集电极层4对应栅极焊盘2的区域形成第一导电类型的发射极层5，形成结构十一；

在结构十一的基础上，在半导体装置100的背面沉积集电极金属层1002，最终形成绝缘栅型双极晶体管器件的结构。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“周向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种半导体装置，其特征在于，包括：

第一导电类型的漂移层（1）；

第二导电类型的阱区（101），所述阱区（101）设置于所述漂移层（1）且上表面构成所述漂移层（1）上表面的至少部分；

介质层（9），所述介质层（9）设置于所述阱区（101）的上表面；

栅极焊盘（2），所述栅极焊盘（2）设置于所述介质层（9）的上表面；

场截止层（3），所述场截止层（3）设置于所述漂移层（1）的下表面；

第二导电类型的集电极层（4），所述集电极层（4）设置于所述场截止层（3）的下表面，所述集电极层（4）的至少部分设置有快恢复二极管的发射极层（5），所述集电极层（4）位于所述半导体装置（100）的绝缘栅双极晶体管区域中，所述发射极层（5）位于所述半导体装置（100）的快恢复二极管区域中，所述发射极层（5）与所述栅极焊盘（2）上下对应，从而将快恢复二极管结构设置于衬垫区。

2.根据权利要求1所述的半导体装置，其特征在于，所述阱区（101）第一方向上宽度为W1，所述发射极层（5）第一方向上的宽度为W2，W1和W2满足关系式：W1＞W2。

3.根据权利要求2所述的半导体装置，其特征在于，所述发射极层（5）在上下方向上的横截面呈在第一方向上连续的长条形。

4.根据权利要求2所述的半导体装置，其特征在于，所述发射极层（5）在上下方向上的横截面包括多个发射部（501），多个所述发射部（501）在第一方向上间隔设置，多个所述发射部（501）在第一方向上的宽度之和为W2，多个所述发射部（501）第一方向上的宽度均相同；或多个所述发射部（501）第一方向上的宽度不完全相同。

5.根据权利要求1所述的半导体装置，其特征在于，从俯视视角看，所述发射极层（5）为正方形、圆角矩形、圆形、小椭圆和六边形中的至少一种；和/或，所述发射极层（5）为多个小正方形、小圆形、小椭圆、小圆角矩形中的至少两种组合而成。

6.根据权利要求2所述的半导体装置，其特征在于，所述漂移层（1）在对应所述半导体装置（100）的有源区（6）的部分设置有多个第一方向间隔设置的沟槽部（7），相邻两个所述沟槽部（7）在第一方向上的间隔距离为L1，多个所述沟槽部（7）中邻近所述阱区（101）的一个第一方向上到所述阱区（101）的距离为W3，W3和L1满足关系式：W3≥L1。

7.根据权利要求1所述的半导体装置，其特征在于，所述漂移层（1）设置有沟槽部（7），所述沟槽部（7）在第二方向上延伸设置，所述沟槽部（7）为多个，多个所述沟槽部（7）在第一方向上间隔设置；或

所述沟槽部（7）在第一方向上延伸设置，所述沟槽部（7）为多个，多个所述沟槽部（7）在第二方向上间隔设置。

8.根据权利要求1所述的半导体装置，其特征在于，所述栅极焊盘（2）位于所述漂移层（1）第二方向的一侧，所述栅极焊盘（2）关于所述漂移层（1）第二方向延伸的中心线对称设置；或所述栅极焊盘（2）位于所述漂移层（1）第一方向的一端。

9.根据权利要求7所述的半导体装置，其特征在于，所述介质层（9）上表面还设置有发射极金属（1001），所述介质层（9）上设置有第一接触孔（1101），所述发射极金属（1001）的至少部分穿设所述第一接触孔（1101）且与所述阱区（101）接触，所述第一接触孔（1101）呈连续的长条形；或

所述第一接触孔（1101）呈矩形为多个，多个所述第一接触孔（1101）在第一方向上间隔设置。

10.根据权利要求9所述的半导体装置，其特征在于，所述沟槽部（7）包括栅极沟槽部（701）和假栅沟槽部（702），相邻两个所述栅极沟槽部（701）之间设置有至少一个假栅沟槽部（702），所述第一接触孔（1101）位于相邻的两个所述栅极沟槽部（701）之间且与所述假栅沟槽部（702）在第二方向上间隔设置；

所述第一接触孔（1101）与所述栅极沟槽部（701）在第一方向上间隔设置。