JP6244763B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6244763B2
JP6244763B2 JP2013189578A JP2013189578A JP6244763B2 JP 6244763 B2 JP6244763 B2 JP 6244763B2 JP 2013189578 A JP2013189578 A JP 2013189578A JP 2013189578 A JP2013189578 A JP 2013189578A JP 6244763 B2 JP6244763 B2 JP 6244763B2
Authority
JP
Japan
Prior art keywords
electrode
silicon carbide
gate
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013189578A
Other languages
English (en)
Other versions
JP2015056543A (ja
Inventor
透 日吉
透 日吉
和田　圭司
圭司 和田
増田　健良
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013189578A priority Critical patent/JP6244763B2/ja
Priority to PCT/JP2014/069797 priority patent/WO2015037348A1/ja
Priority to US15/021,624 priority patent/US9627525B2/en
Publication of JP2015056543A publication Critical patent/JP2015056543A/ja
Application granted granted Critical
Publication of JP6244763B2 publication Critical patent/JP6244763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置に関する。より特定的には、本発明は、トランジスタ素子とショットキーバリアダイオードとを備えた炭化珪素半導体装置に関する。
近年、半導体装置を構成する材料に炭化珪素（ＳｉＣ）を採用することが進められつつある。炭化珪素基板を採用した半導体装置として、トランジスタ素子とショットキーバリアダイオード（以下、ＳＢＤとも呼ぶ）とを集積化した半導体装置が提案されている。
たとえば特開２００９−１９４１２７号公報（特許文献１）によれば、炭化珪素半導体装置は、ＤＭＯＳＦＥＴ領域と、ＳＢＤ領域とを有する。ＳＢＤ領域は、ＤＭＯＳＦＥＴ領域とは異なる領域である。たとえば特開２００３−２２９５７０号公報（特許文献２）によれば、ＳＢＤは、電界効果トランジスタのドレイン領域のうちのゲート絶縁膜に覆われていない部分と、金属とによって構成される。たとえば特開２００９−８８３２６号公報（特許文献３）によれば、ＳＢＤは、ＭＯＳＦＥＴの２つのセルの間に形成される。
特開２００９−１９４１２７号公報 特開２００３−２２９５７０号公報 特開２００９−８８３２６号公報
特開２００９−１９４１２７号公報は、半導体装置におけるＳＢＤ領域の配置を具体的に開示していない。一般に、半導体装置は半導体チップの形態で実現される。ＳＢＤ領域とＤＭＯＳＦＥＴ領域との両方を半導体装置に配置することにより、半導体チップの面積が増大するという問題が発生する。
一方、特開２００３−２２９５７０号公報によれば、ＳＢＤがトランジスタセルに一体化される。このため、トランジスタセルのサイズが大きくなる。特開２００３−２２９５７０号公報によれば、複数のトランジスタセルの間にＳＢＤが配置される。このため、複数のトランジスタセル同士の間隔が大きくなる。これらの構成によれば、ＭＯＳＦＥＴの活性領域、すなわちＭＯＳＦＥＴにおいて電流を流すことに寄与する領域の面積が減少する。言い換えると、ある大きさの電流を流すために必要な半導体チップの面積が増加する。
本発明の目的は、活性領域の減少を避けつつトランジスタ素子とショットキーバリアダイオードとを集積化することが可能な炭化珪素半導体装置を提供することである。
本発明の一局面に係る炭化珪素半導体装置は、第１の主面と、第１の主面に対して反対側に位置する第２の主面とを有する炭化珪素層を備える。炭化珪素層は、第１の導電型を有し、炭化珪素層の第１の主面を規定するドリフト層と、ドリフト層に設けられて、第１の導電型とは異なる第２の導電型を有し、ドリフト層を露出させる少なくとも１つの開口部が設けられたボディ領域とを含む。炭化珪素半導体装置は、炭化珪素層第１の主面上に配置されて、開口部に対応する位置に第１の主面を露出させるための第１のコンタクトホールが形成されたゲート絶縁膜と、第１のコンタクトホールおよび開口部を通じて、ドリフト層にショットキー接合されたショットキー電極と、ゲート絶縁膜上に配置されたゲート電極と、ゲート絶縁膜、ゲート電極およびショットキー電極を覆うように配置されて、ゲート電極を露出させるための第２のコンタクトホールが形成された絶縁層と、平面視においてショットキー電極と重なるように、絶縁層上に配置されて、第２のコンタクトホールを通じてゲート電極と電気的に接続されたゲートパッド電極とを備える。
本発明によれば、活性領域の減少を避けつつトランジスタ素子とショットキーバリアダイオードとを集積化することが可能な炭化珪素半導体装置を提供することができる。
本発明の第１の実施の形態に係る炭化珪素半導体装置１の構成を概略的に示す平面図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 ゲートパッド電極、ゲート電極およびショットキー電極の配置を示す平面図である。 ゲートパッド電極の下方の一般的な構造を示した図である。 第１の実施の形態に係る炭化珪素半導体装置１の等価回路図である。 第１の実施の形態に係る炭化珪素半導体装置１によって構成されたインバータ回路の一例を示した回路図である。 本発明の第２の実施の形態に係る炭化珪素半導体装置１Ａの構成を概略的に示す平面図である。 図７のＶＩＩＩ−ＶＩＩＩ線に沿った、炭化珪素半導体装置１Ａの一部断面図である。 図４に示した構成において、ドレイン電極とソースパッド電極との間に逆バイアス電圧が印加された状態を模式的に示した断面図である。 第２の実施の形態に係る炭化珪素半導体装置１Ａに逆バイアス電圧が印加された状態を模式的に示した断面図である。 本発明の第３の実施の形態に係る炭化珪素半導体装置１Ｂの構成を概略的に示す平面図である。 図１１のＸＩＩ−ＸＩＩ線に沿った一部断面図である。 第３の実施の形態に係る炭化珪素半導体装置１Ｂの別の構成を示す断面図である。 第３の実施の形態に係る炭化珪素半導体装置のさらに別の構成を示した図である。 第３の実施の形態に係る炭化珪素半導体装置のさらに別の構成を示した図である。 ショットキー電極２５の配置の別の実施形態を示した平面図である。 ショットキー電極２５の配置のさらに別の実施形態を示した平面図である。
[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。
（１）本発明の実施形態に係る炭化珪素半導体装置（１，１Ａ，１Ｂ）は、第１の主面（１０ａ）と、第１の主面（１０ａ）に対して反対側に位置する第２の主面（１０ｂ）とを有する炭化珪素層（１０）を備える。炭化珪素層（１０）は、第１の導電型を有し、炭化珪素層（１０）の第１の主面（１０ａ）を規定するドリフト層（１２）と、ドリフト層（１２）に設けられて、第１の導電型とは異なる第２の導電型を有し、ドリフト層（１２）を露出させる少なくとも１つの開口部（３０ａ）が設けられたボディ領域（１３）とを含む。炭化珪素半導体装置（１，１Ａ，１Ｂ）は、炭化珪素層（１０）の第１の主面（１０ａ）上に配置されて、開口部（３０ａ）上に第１の主面（１０ａ）を露出させるための第１のコンタクトホール（ＧＨ１）が形成されたゲート絶縁膜（１５）と、第１のコンタクトホール（ＧＨ１）および開口部（３０ａ）を通じて、ドリフト層（１２）にショットキー接合されたショットキー電極（２５）と、ゲート絶縁膜（１５）上に配置されたゲート電極（２７）と、ゲート絶縁膜（１５）、ゲート電極（２７）およびショットキー電極（２５）を覆うように配置されて、ゲート電極（２７）を露出させるための第２のコンタクトホールが形成された絶縁層（７０）と、平面視においてショットキー電極（２５）と重なるように、絶縁層（７０）上に配置されて、第２のコンタクトホールを通じてゲート電極（２７）と電気的に接続されたゲートパッド電極（５９）とを備える。
この構成によれば、活性領域の減少を避けつつトランジスタ素子とショットキーバリアダイオードとを集積化することが可能な炭化珪素半導体装置を実現することができる。ゲートパッド電極は、半導体チップにおいて比較的大きな面積を占める。このゲートパッド電極の下方にショットキー電極を配置することにより、ゲートパッド電極の下にショットキーバリアダイオードが形成される。ゲートパッド電極の下方にはトランジスタ素子が形成されていない。このため、活性領域の減少を防ぐことができる。
なお、「平面視」とは、第１の主面の法線方向に沿って第１の主面（あるいは第２の主面）を見ることに相当する。
（２）好ましくは、開口部（３０ａ）は、第１のコンタクトホール（ＧＨ１）の内側に配置される。ショットキー電極（２５）は、ドリフト層（１２）とボディ領域（１３）との両方にショットキー接合される。
この構成によれば、ショットキー電極が第１の領域にもショットキー接合されているので、ショットキー電極が第１の領域に対して直接的にキャリアを注入および引き抜くことができる。したがって、より確実に耐圧を確保することができる。
ドリフト層とボディ領域との間に空乏層が存在する場合、ショットキー電極からボディ領域に対してキャリアを注入することで、空乏層をより速やかに縮小することができる。なお、この明細書では、空乏層の縮小を「空乏化の解除」とも呼ぶ。
一方、ドリフト層とボディ領域との間に逆バイアス電圧を印加する場合、ショットキー電極からキャリアを引き抜くことにより、空乏層をより速やかに広げることができる。これにより、耐圧を確保することができる。
（３）好ましくは、炭化珪素層（１０）は、ボディ領域（１３）に配置されて、第１の導電型を有する第１の領域（１４）と、ボディ領域（１３）に配置されて、第２の導電型を有する第２の領域（１８）とをさらに含む。絶縁層（７０）は、ゲート絶縁膜（１５）およびゲート電極（２７）を覆うように配置されて、ショットキー電極（２５）を露出させるための第３のコンタクトホールと、第１および第２の領域（１４，１８）を露出させるための第４のコンタクトホールとが形成された第１の層間絶縁膜（７１）と、第１の層間絶縁膜（７１）の上に配置される第２の層間絶縁膜（７２）とを含む。炭化珪素半導体装置（１，１Ａ，１Ｂ）は、第１の層間絶縁膜（７１）上に配置されて、第３のコンタクトホールを通じてショットキー電極（２５）と電気的に接続されるとともに、第４のコンタクトホールを通じて第１および第２の領域（１４，１８）に電気的に接続されるソースパッド電極とをさらに備える。
この構成によれば、１つの半導体チップの中に、トランジスタとフリーホイールダイオードとを集積化することができる。これにより、インバータ回路のような、トランジスタとフリーホイールダイオードとを含む回路を、より小型かつ簡素な構成で実現することができる。
（４）好ましくは、少なくとも１つの開口部（３０ａ）は、間隔によって互いに分離された、複数の開口部である。ゲート電極（２７）は、ゲートパッド電極（５９）の外周部においてゲートパッド電極（５９）と電気的に接続される。平面視において、複数の開口部は、ゲート電極（２７）よりも内側に位置するとともに、ゲートパッド電極（５９）の中央部（４０，４５）を囲むように並べられる。
この構成によれば、複数の開口部を、互いに間隔を設けて配置することにより、複数の開口部よりも内側の領域と、複数の開口部よりも外側の領域とが分断されることを防ぐことができる。したがって、これら２つの領域の一方（たとえば複数の開口部よりも外側の領域）の電位が浮遊電位になることを防ぐことができる。
さらに、ショットキーバリアダイオードが損傷する可能性を小さくすることができる。たとえば炭化珪素半導体装置の試験時に、ゲートパッド電極にプローブ針が接触することがある。また、ワイヤボンディング工程において、ゲートパッド電極にワイヤが接続される。これらの場合には、ゲートパッド電極の中央部に衝撃が加わりやすい。ゲートパッド電極の中央部を避けてショットキーバリアダイオードが配置されることにより、ショットキーバリアダイオードが衝撃により損傷する可能性を小さくすることができる。
（５）好ましくは、複数の開口部（３０ａ）の間の間隔の長さは、一定である。
この構成によれば、複数の開口部よりも内側の領域と複数の開口部よりも外側の領域とが分断されることを防ぐことができる。
（６）好ましくは、開口部（３０ａ）は、ボディ領域（１３）を貫通してドリフト層（１２）に達する溝（ＴＲ）を有する。ショットキー電極（２５）は、溝（ＴＲ）の内周面を覆うように配置される。
この構成によれば、炭化珪素層とショットキー接合されるショットキー電極の面積を大きくすることができる。したがって、ショットキー電極を通じて、より多くのキャリアを注入および引き抜くことができる。
（７）好ましくは、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。
この構成によれば、炭化珪素半導体装置の製造しやすさを向上することができる。
[本願発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る炭化珪素半導体装置１の構成を概略的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。図１および図２を参照して、本発明の一実施形態に係る炭化珪素半導体装置１は、炭化珪素層１０と、ゲート絶縁膜１５と、ソース電極１６と、ゲート電極２７と、ショットキー電極２５と、絶縁層７０と、ゲートパッド電極５９と、ゲートランナ６６と、ソースパッド電極６５と、ドレイン電極２０と、裏面保護電極５０とを有する。
炭化珪素層１０は、第１の主面１０ａと、第２の主面１０ｂとを有する。第２の主面１０ｂは、第１の主面１０ａに対して反対側に位置する。
炭化珪素層１０は、ｎ+基板１１と、ドリフト層１２とを有する。ｎ+基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。ｎ+基板１１は、高濃度の不純物（ドナー）を含む。ｎ+基板１１に含まれる不純物の濃度は、たとえば１．０×１０18ｃｍ-3程度である。不純物の種類は、たとえばＮ（窒素）である。
ドリフト層１２は、ｎ+基板１１の上に配置される。ドリフト層１２は、たとえばエピタキシャル成長によって形成された層である。ドリフト層１２は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。ドリフト層１２の表面は、炭化珪素層１０の第１の主面１０ａを規定する。
ドリフト層１２における不純物濃度は、ｎ+基板１１における不純物濃度よりも低い。たとえばドリフト層１２に含まれる不純物濃度は７．５×１０15ｃｍ-3程度である。ドリフト層１２の厚みは、たとえば１０μｍ程度以上３５μｍ程度以下である。ドリフト層１２に含まれる不純物は、たとえば窒素である。
この実施の形態において、炭化珪素半導体装置１は、複数のトランジスタ素子７を含む。トランジスタ素子７は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ＭＯＳＦＥＴを構成するために、ボディ領域１３がドリフト層１２に配置される。さらに、ソース領域１４（第１の領域）およびｐ+領域１８（第２の領域）がボディ領域１３に配置される。
ボディ領域１３は、ｎ型とは異なるｐ型を有する領域である。ボディ領域の深部における不純物濃度は１×１０18ｃｍ-3程度である。ボディ領域１３の厚みは、たとえば０．５μｍ程度以上１．０μｍ程度以下である。
図２に示されるように、ゲートパッド電極５９の下方に位置するボディ領域１３の一部において、開口部３０ａが設けられる。開口部３０ａは、ドリフト層１２を、炭化珪素層の第１の主面１０ａに露出させる。すなわち、開口部３０ａの下の領域の導電型はｎ型である。
ソース領域１４は、ｎ型を有する領域である。ソース領域１４に含まれる不純物の濃度は、ドリフト層１２に含まれる不純物の濃度よりも高い。ソース領域１４は、たとえばＰ（リン）などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。
ｐ+領域１８は、ｐ型を有する領域である。ｐ+領域１８はソース領域１４と接するように配置される。ｐ+領域１８に含まれる不純物の濃度は、ボディ領域１３に含まれる不純物の濃度よりも高い。ｐ+領域１８は、たとえばアルミニウムやホウ素などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。
ゲート絶縁膜１５は、ボディ領域１３に形成されるチャネル領域ＣＨと対向する位置に設けられる。ゲート絶縁膜１５は、炭化珪素層１０の第１の主面１０ａにおいて、ボディ領域１３、ソース領域１４、およびドリフト層１２に接する。ゲート絶縁膜１５はたとえば二酸化珪素からなる。ゲート絶縁膜１５の厚み（第１の主面１０ａの法線方向に沿ったゲート絶縁膜１５の寸法）は、たとえば５０ｎｍ程度である。
ゲート絶縁膜１５において、開口部３０ａと重なる位置に、コンタクトホールＧＨ１（第１のコンタクトホール）が形成されるとともに、ソース領域１４およびｐ+領域１８と重なる位置にコンタクトホールＧＨ２が形成される。コンタクトホールＧＨ１，ＧＨ２は、炭化珪素層１０の第１の主面１０ａを露出させる。より具体的にはコンタクトホールＧＨ１は、開口部３０ａを通じてドリフト層１２を露出させる。コンタクトホールＧＨ２は、ソース領域１４およびｐ+領域１８を露出させる。
ショットキー電極２５は、ゲートパッド電極５９の下に配置される。ショットキー電極２５は、コンタクトホールＧＨ１および開口部３０ａを通じて、ドリフト層１２にショットキー接合される。ショットキー電極２５および炭化珪素層１０とにより、ゲートパッド電極５９の下に、ショットキーバリアダイオード（ＳＢＤ）が形成される。
ショットキー電極２５の材料は、ドリフト層１２すなわち炭化珪素半導体層との間でショットキー接合を達成できる金属であれば特に限定されず、たとえば、チタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などである。
ゲート電極２７は、ゲート絶縁膜１５上に配置される。ゲート電極２７は、トランジスタ素子７のソース領域１４上から他方のソース領域１４上にまで延在するように、ドリフト層１２、ソース領域１４およびボディ領域１３と対向する。ゲート電極２７は、たとえば不純物が添加されたポリシリコン、あるいはアルミニウムなどの導電体からなっている。
絶縁層７０は、ゲート絶縁膜１５、ゲート電極２７およびショットキー電極２５を覆うように配置される。絶縁層７０には、ゲート電極２７を露出させるためのコンタクトホールＳＨ（第２のコンタクトホール）が形成される。
より具体的には、絶縁層７０は、第１の層間絶縁膜７１と、第２の層間絶縁膜７２とを含む。第１の層間絶縁膜７１は、ゲート絶縁膜１５およびゲート電極２７を覆うように配置される。たとえば第１の層間絶縁膜７１は、二酸化珪素からなる。第１の層間絶縁膜７１の厚みはたとえば１μｍ程度である。
第２の層間絶縁膜７２は、第１の層間絶縁膜７１の上に配置される。たとえば第２の層間絶縁膜７２は、二酸化珪素からなる。第２の層間絶縁膜７２の厚みはたとえば１μｍ程度である。なお、第２の層間絶縁膜７２は、第１の層間絶縁膜７１よりも高い強度を有する膜であってもよい。たとえば、第２の層間絶縁膜７２は、窒化珪素（ＳｉＮ）からなる膜であってもよい。
コンタクトホールＳＨは、第１の層間絶縁膜７１および第２の層間絶縁膜７２を貫通するコンタクトホールである。第１の層間絶縁膜７１には、コンタクトホールＳＨに加えて、ショットキー電極２５を露出させるためのコンタクトホールＳＨａ（第３のコンタクトホール）と、ソース領域１４およびｐ+領域１８を露出させるためのコンタクトホールＳＨｂ（第４のコンタクトホール）とが形成される。コンタクトホールＳＨｂ，ＧＨ２は、第１の層間絶縁膜７１およびゲート絶縁膜１５を貫通するコンタクトホールである。
ソース電極１６は、コンタクトホールＳＨｂ，ＧＨ２に配置されてソース領域１４およびｐ+領域１８に接触する。これにより、ソース電極１６は、ソース領域１４およびｐ+領域１８に電気的に接続される。好ましくは、ソース電極１６は、ニッケルおよびシリコンを有する材料からなる。ソース電極１６は、チタン、アルミニウムおよびシリコンを有する材料からなっていてもよい。好ましくは、ソース電極１６はソース領域１４およびｐ+領域１８とオーミック接合している。
ソースパッド電極６５は、第１の層間絶縁膜７１上に配置される。ソースパッド電極６５はたとえばアルミニウムからなる。ソースパッド電極６５は、コンタクトホールＳＨａを通じてショットキー電極２５に電気的に接続される。さらに、ソースパッド電極６５は、コンタクトホールＳＨｂ，ＧＨ２を通じてソース電極１６に電気的に接続される。
ゲートパッド電極５９およびゲートランナ６６は、第２の層間絶縁膜７２上に配置される。ゲートパッド電極５９およびゲートランナ６６は、たとえばアルミニウムからなる。ただし図２ではゲートランナ６６は示されていない。
ゲートパッド電極５９は、ショットキー電極２５を覆うように、第２の層間絶縁膜７２上に配置される。図１に示されるように、平面視においてゲートパッド電極５９は、ショットキー電極２５と重なる。
ゲートパッド電極５９は、絶縁層７０（第１の層間絶縁膜７１および第２の層間絶縁膜７２）に形成されたコンタクトホールＳＨを通じて、ゲート電極２７と電気的に接続される。
ドレイン電極２０は、炭化珪素層１０の第２の主面１０ｂに接触する。これにより、ドレイン電極２０はｎ+基板１１と電気的に接続されている。ドレイン電極２０は、たとえば上記ソース電極１６と同様の構成を有していてもよい。あるいは、ドレイン電極２０は、たとえばニッケルなど、ｎ+基板１１とオーミック接合可能な他の材料からなっていてもよい。
裏面保護電極５０は、ドレイン電極２０に接して配置される。裏面保護電極５０は、たとえばチタン、ニッケル、銀やそれらの合金からなる。
ショットキー電極２５とソースパッド電極６５とが電気的に接続されることで、ＭＯＳＦＥＴのソースとＳＢＤのアノードとが電気的に接続される。一方、ドレイン電極２０は、ＭＯＳＦＥＴのドレイン電極であるとともに、ＳＢＤのカソードでもある。
図３は、ゲートパッド電極、ゲート電極およびショットキー電極の配置を示す平面図である。図３を参照して、平面視において、ゲート電極２７は、ゲートパッド電極５９の外周部においてゲートパッド電極５９と重なる。言い換えると、ゲート電極２７は、ゲートパッド電極５９の中央部に対応する領域には形成されていない。
ゲート電極２７は、ゲートパッド電極５９の外周部においてゲートパッド電極５９と電気的に接続される。上記の通り、絶縁層７０（図３には示さず）に形成されたコンタクトホールＳＨを通じてゲートパッド電極５９がゲート電極２７に電気的に接続される。
同様に、ゲートランナ６６は、ゲートパッド電極５９に接続されるとともに、コンタクトホールＳＨを通じてゲート電極２７に接続される。
ゲート電極２７、ゲート絶縁膜１５（図２を参照）およびボディ領域１３により、キャパシタが形成される。ゲート電極２７の面積が大きくなるほど、キャパシタの容量値が大きくなる。容量値が大きいほど、ゲート電極２７を伝達する信号の遅延時間が大きくなる。このような問題を回避するために、ゲート電極２７は、ゲートパッド電極５９の下方において、ゲートパッド電極５９との電気的な接続を確保しつつ、できるだけ小さな面積を有するように形成される。
したがって、この実施の形態では、ゲート電極２７は、ゲートパッド電極５９の直下において、ゲートパッド電極５９の外周部と重なるよう形成される。さらに、ゲートランナ６６がゲート電極２７を囲むように配置されるとともにゲート電極２７に電気的に接続される。
ショットキー電極２５は、ゲート電極２７よりも内側に配置される。平面視において、ショットキー電極２５は、ボディ領域１３に囲まれるよう配置される。すなわち、ボディ領域１３には不連続な部分が存在しない。したがって、ボディ領域１３に、電位が浮遊する部分が発生することを防止できる。
図４は、ゲートパッド電極の下方の一般的な構造を示した図である。図４を参照して、ゲートパッド電極５９の下方には、第１の層間絶縁膜７１、およびゲート絶縁膜１５を介してボディ領域１３が存在する。
ＭＯＳＦＥＴのドレインおよびソースの間に逆バイアス電圧が印加された場合に、素子の保護の観点から、ゲートパッド電極５９の下に高電界が生じることは望ましくない。このためにゲートパッド電極５９の下は、ドリフト層１２およびボディ領域１３によって形成されたｐｎ接合により保護される。
図１に示されるように、ゲートパッド電極５９は、半導体チップにおいて比較的大きな面積を占める。しかしながら、ゲートパッド電極５９の直下の領域には、ＭＯＳＦＥＴは形成されていない。
たとえば炭化珪素半導体装置の試験時に、ゲートパッド電極にプローブ針が接触することがある。また、ワイヤボンディング工程において、ゲートパッド電極にワイヤが接続される。これらの場合には、ゲートパッド電極５９に比較的大きな力が加わる。ゲートパッド電極５９下の領域に素子を作製すると、ゲートパッド電極に加わる衝撃によって素子が損傷することが懸念される。このため、図４に示された構造では、ゲートパッド電極５９の下方にＭＯＳＦＥＴ等の素子が形成されていない。
一方、この実施の形態では、ゲートパッド電極５９の下方においてショットキー電極２５が形成される。これにより、ゲートパッド電極５９の下方にＳＢＤが形成される。上記のように、ゲートパッド電極５９の下方の領域は、トランジスタ素子が形成されていない領域である。この領域にＳＢＤを形成することによって、活性領域の減少を防ぐことができる。ＳＢＤは、ショットキー電極２５と炭化珪素層１０とにより構成されるので構造が単純である。したがって、ゲートパッド電極５９の下方にＳＢＤを配置することを実現できる。
上記のように、ゲートパッド電極５９下の領域に素子を作製すると、ゲートパッド電極に加わる衝撃によって素子が損傷することが懸念される。この実施の形態では、ゲートパッド電極５９とショットキー電極２５との間に、２つの層間絶縁膜７１，７２が積まれている。したがって、ゲートパッド電極５９の下方に形成されたＳＢＤを、ゲートパッド電極５９に加わる衝撃から保護することができる。
図５は、第１の実施の形態に係る炭化珪素半導体装置１の等価回路図である。図５を参照して、炭化珪素半導体装置１は、ＭＯＳトランジスタＭ１と、ショットキーバリアダイオードＤ１とを有する。
ＭＯＳトランジスタＭ１は、集積化されたトランジスタ素子７を表わしている。ＭＯＳトランジスタＭ１のドレイン電極と、ショットキーバリアダイオードＤ１のカソード電極とは電気的に接続される。ＭＯＳトランジスタＭ１のドレイン電極と、ショットキーバリアダイオードＤ１のカソード電極とは、ドレイン電極２０によって実現される。
ＭＯＳトランジスタＭ１のソース電極と、ショットキーバリアダイオードＤ１のアノード電極とは電気的に接続される。ＭＯＳトランジスタＭ１のソース電極は図２に示すソース電極１６（およびソースパッド電極６５）によって実現される。一方、ショットキーバリアダイオードＤ１のアノード電極は、ショットキー電極２５によって実現される。このショットキー電極２５は、ソース電極１６およびソースパッド電極６５を通じてＭＯＳＦＥＴのソースに電気的に接続される。
図６は、第１の実施の形態に係る炭化珪素半導体装置１によって構成されたインバータ回路の一例を示した回路図である。図６を参照して、インバータ回路１０１はたとえば単相インバータである。インバータ回路１０１は、正極端子５および負極端子６を介して、直流電源８の正極および負極にそれぞれ接続される。インバータ回路１０１は、直流電源８から供給される直流電力を単相交流に変換する。単相負荷９Ａは、誘導性負荷であり、たとえば単相モータである。ただし単相負荷９Ａの種類は特に限定されるものではない。
インバータ回路１０１は、炭化珪素半導体装置１−１〜１−４を含む。炭化珪素半導体装置１−１〜１−４の各々の構成は、図５に示される構成と同じである。したがって炭化珪素半導体装置１−１〜１−４の各々を、この実施の形態に係る炭化珪素半導体装置１によって実現することができる。
炭化珪素半導体装置１−１，１−２は、正極端子５と負極端子６との間に直列に接続される。同じく、炭化珪素半導体装置１−３，１−４は、正極端子５と負極端子６との間に直列に接続される。
なお、インバータ回路１０１は、三相インバータでもよい。この場合、正極端子５と負極端子６との間に直列に接続される２つの炭化珪素半導体装置を、図６に示す構成に追加すればよい。
インダクタンス成分を含む負荷、すなわち誘導性負荷をスイッチングする際に、サージ電流のような大電流が発生しうる。このサージ電流により、ＭＯＳトランジスタが損傷する可能性がある。ＭＯＳトランジスタの損傷を回避するために、フリーホイールダイオードがＭＯＳトランジスタに逆並列に接続される。
多くの例では、フリーホイールダイオードは、ＭＯＳトランジスタとは別のチップ、あるいはディスクリート素子によって実現される。一方、この実施の形態では、ＭＯＳトランジスタとＳＢＤとが１つの半導体チップに集積化されている。したがって、インバータ回路を、より小型かつ簡素な構成で実現することができる。したがって、コスト面で優れたシステムを構築することが可能になる。
トランジスタ素子７が集積化された領域（素子領域と呼ぶ）の内部にＳＢＤを配置すると、素子領域に配置されるトランジスタ素子の数が減少する。すなわち、炭化珪素半導体装置の活性領域の面積が減少する。
この実施の形態によれば、ゲートパッド電極５９の下方の領域にＳＢＤが形成される。ゲートパッド電極５９の下方の領域は比較的大きな面積を有する一方で、トランジスタ素子が形成されていない。したがって、この領域にＳＢＤを形成することにより、活性領域の減少を避けることができる。
さらにこの実施の形態によれば、ボディ領域１３に複数の開口部３０ａが形成されるとともに、複数の開口部３０ａの各々において、ショットキー電極２５がドリフト層１２にショットキー接合される。これにより、十分なサイズを有するＳＢＤを実現することができるので、ＳＢＤにより多くの電流を流すことができる。
＜第２の実施の形態＞
図７は、本発明の第２の実施の形態に係る炭化珪素半導体装置１Ａの構成を概略的に示す平面図である。図１および図７を参照して、炭化珪素半導体装置１Ａの構成は、基本的には、第１の実施の形態に係る炭化珪素半導体装置１と同様である。ショットキー電極の配置の点において、第２の実施の形態に係る炭化珪素半導体装置１Ａは、第１の実施の形態に係る炭化珪素半導体装置１と相違する。以下、この点について詳細に説明する。
図８は、図７のＶＩＩＩ−ＶＩＩＩ線に沿った、炭化珪素半導体装置１Ａの一部断面図である。図７および図８を参照して、ショットキー電極２５は、ドリフト層１２とボディ領域１３との両方を覆うように配置される。言い換えると、開口部（３０ａ）は、第１のコンタクトホール（ＧＨ１）の内側に配置される。
ショットキー電極２５の端部２５ａは、ボディ領域１３に被さっている。したがって、ショットキー電極２５は、ボディ領域１３およびドリフト層１２の両方にショットキー接合される。
なお、第２の実施の形態におけるショットキー電極２５（言い換えると開口部３０ａ）の配置は、図３に示される配置と同様である。
第２の実施の形態によれば、第１の実施の形態と同様の効果を達成することができる。特に、第２の実施の形態によれば、ショットキー電極２５がドリフト層１２だけでなくボディ領域１３にもショットキー接合されている。
この構成により、炭化珪素半導体装置１Ａのスイッチング特性を改善することができる。これにより、炭化珪素半導体装置１Ａの耐圧をより高めることができる。この効果について、図面を参照して更に詳細に説明する。
図９は、図４に示した構成において、ドレイン電極とソースパッド電極との間に逆バイアス電圧が印加された状態を模式的に示した断面図である。図９を参照して、ＭＯＳＦＥＴ（トランジスタ素子７）がオフの状態において、ドレイン電極２０の電位がソースパッド電極６５の電位よりも高くなるようにドレイン電極２０とソースパッド電極６５との間に電圧が印加される。このような状態は、図６に示すインバータ回路１０１の動作中に発生しうる。この場合、ドリフト層１２とボディ領域１３との境界面（接合部）から空乏層４０が広がる。
ＭＯＳＦＥＴのスイッチング速度が速くなると、ｐ型領域に対して正孔を十分に出し入れすることができない可能性がある。このために、ｐｎ接合の空乏化と空乏化の解除との間での円滑な切換えが難しくなる可能性がある。このような場合には、ＭＯＳＦＥＴのスイッチング速度を遅くしなければならない。
図４に示された構成においては、ソースパッド電極６５を、ゲートパッド電極５９の下方に配置できない。したがって、ボディ領域１３は、ゲートパッド電極５９の周囲において、ソースパッド電極６５と接続される。ｐ+領域１８およびソースパッド電極６５によって、ボディ領域１３に対する正孔の注入および引抜きが行なわれる。しかし、ボディ領域１３におけるゲートパッド電極５９の下方の部分は、ソースパッド電極６５とボディ領域１３とが電気的に接続された位置（すなわちｐ+領域１８の位置）から比較的離れている。
ゲートパッド電極５９の下方のボディ領域１３を空乏化するためにはゲートパッド電極５９の周囲においてボディ領域１３に接続されたソースパッド電極６５まで正孔を移動させる必要がある。このためボディ領域１３の空乏化に要する時間が長くなる。逆に、ボディ領域１３の空乏化を解除するためには、ゲートパッド電極５９の周囲からソースパッド電極６５を介して正孔を注入しなければならないので、ボディ領域１３の空乏化を解除するのに要する時間も長くなる。
ボディ領域１３の空乏化および空乏化の解除に要する時間が長くなることは、ＭＯＳＦＥＴのスイッチング速度の向上を難しくする要因となる。ｐｎ接合の空乏化に時間がかかると、空乏層が十分に広がらないまま、ｐｎ接合に逆バイアス電圧が印加される可能性がある。この場合、空乏層における電界の強度が高くなるため、十分な耐圧を確保できない可能性も生じ得る。
この問題を解決するために、ボディ領域１３の不純物濃度を高くすることが考えられる。しかし、ボディ領域１３側に空乏層が広がりにくくなるために、トランジスタ素子７の耐圧が低下する可能性がある。また、炭化珪素半導体では、ｐ型領域の表面に酸化膜によって絶縁膜を形成する場合、ｐ型領域の不純物濃度が高くなるほど、その酸化膜の信頼性が低下しやすい。
図１０は、第２の実施の形態に係る炭化珪素半導体装置１Ａに逆バイアス電圧が印加された状態を模式的に示した断面図である。図１０を参照して、この実施の形態によれば、ショットキー電極２５から正孔が注入される。これにより、ボディ領域１３の不純物濃度を高くしなくても、ボディ領域１３におけるゲートパッド電極５９の下方の部分の空乏化を短時間で解除することができる。
一方、ＳＢＤおよびＭＯＳＦＥＴに逆バイアスが印加される場合には、ショットキー電極２５の電位がドレイン電極２０の電位よりも低くなる。この場合には、ドレイン電極２０によって、ドリフト層１２から電子が引き抜かれる。一方、ソースパッド電極６５およびショットキー電極２５によって、ボディ領域１３から正孔が引き抜かれる。ショットキー電極２５によって、ボディ領域１３におけるゲートパッド電極５９の下方の部分をより短時間での空乏化することができる。空乏層４０をできるだけ早く広げることによって、空乏層４０に印加される電界の強度を下げることができる。したがって炭化珪素半導体装置１Ａ（ＭＯＳＦＥＴ）の耐圧を向上させることができる。
＜第３の実施の形態＞
図１１は、本発明の第３の実施の形態に係る炭化珪素半導体装置１Ｂの構成を概略的に示す平面図である。図１および図１１を参照して、炭化珪素半導体装置１Ｂの構成は、基本的には、第１の実施の形態に係る炭化珪素半導体装置１と同様である。ＳＢＤの断面形状の点において第３の実施の形態に係る炭化珪素半導体装置１Ｂは、第１の実施の形態に係る炭化珪素半導体装置１と相違する。以下、この点について詳細に説明する。
図１２は、図１１のＸＩＩ−ＸＩＩ線に沿った一部断面図である。図１１および図１２を参照して、開口部３０ａは溝（トレンチＴＲ）を有する。トレンチＴＲは側壁面ＳＷおよび底面ＢＴを有する。すなわち開口部３０ａは側壁面ＳＷおよび底面ＢＴを有する。
側壁面ＳＷは、炭化珪素層１０の主面１０ｂに近づくように、炭化珪素層１０の主面１０ａに対して傾斜した面である。言い換えると、対向する２つの側壁面ＳＷは、炭化珪素層１０の第１の主面１０ａに向かってテーパ状に拡がっている。
側壁面ＳＷは、たとえば｛０００−１｝面に対して５０度以上８０度以下傾斜した面である。より具体的には、側壁面ＳＷは、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有し得る。なお、「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
このような開口部３０ａ（トレンチＴＲ）は、たとえば熱エッチングにより形成することができる。本明細書において「熱エッチング」とは、エッチングされる対象を高温下でエッチングガスにさらすことによって行なわれるエッチング処理であり、物理的エッチング作用を実質的に有しない処理である。熱エッチングのプロセスガスは、ハロゲン元素を含有する。より好ましくは、ハロゲン元素は塩素またはフッ素である。具体的には、プロセスガスとして、Ｃｌ2、ＢＣｌ3、ＣＦ4、およびＳＦ6の少なくともいずれかを含有するプロセスガスを用いることができ、特にＣｌ2を好適に用いることができる。
またプロセスガスは、さらに酸素ガスを含有することが好ましい。またプロセスガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスであり得る。
熱エッチングの熱処理温度は、好ましくは７００℃以上１２００℃以下である。この温度の下限は、より好ましくは８００℃、さらに好ましくは９００℃である。これによりエッチング速度を十分実用的な値とすることができる。またこの温度の上限は、より好ましくは１１００℃、さらに好ましくは１０００℃である。熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば７０μｍ／時程度になる。
ショットキー電極２５は、トレンチＴＲの内周面（側壁面ＳＷおよび底面ＢＴ）を覆うように配置される。なお、図１５に示されるように、開口部３０ａは、ショットキー電極２５によって埋められていてもよい。
第３の実施の形態によれば、第１の実施の形態と同様の効果を達成することができる。特に、第３の実施の形態によれば、ドリフト層１２にショットキー接合されるショットキー電極２５の面積を大きくすることができる。したがって、ショットキー電極を通じて、より多くのキャリアを注入および引き抜くことができる。
ＳＢＤに順方向に電流を流す場合において、より多くのキャリア（電子）をショットキー電極２５からドリフト層１２に注入することができる。これにより、ドリフト層１２における空乏化を速やかに解除することも可能になる。
ＳＢＤおよびトランジスタ素子７に逆バイアスが印加される場合には、ショットキー電極２５によって、ボディ領域１３からより多くの正孔を引き抜くことができる。これにより、空乏層４０をより速く広げることができる。
図１３は、第３の実施の形態に係る炭化珪素半導体装置１Ｂの別の構成を示す断面図である。図１３を参照して、ショットキー電極２５の端部２５ａは、ボディ領域１３に被さっている。ショットキー電極２５の端部２５ａにおいて、ショットキー電極２５がボディ領域１３にショットキー接合される。これにより、ＳＢＤおよびトランジスタ素子に逆バイアスが印加される場合には、ボディ領域１３から正孔をより速く引き抜くことができる。一方、ＳＢＤに順バイアスが印加される場合には、ボディ領域１３およびドリフト領域の空乏化をより早く解除することができる。
図１４は、第３の実施の形態に係る炭化珪素半導体装置のさらに別の構成を示した図である。図１４を参照して、開口部３０ａから底面ＢＴが省略されてもよい。すなわち、開口部３０ａの断面形状がＶ字形状でもよい。このような構成によれば、開口部３０ａの寸法を小さくすることができる。
図１５は、第３の実施の形態に係る炭化珪素半導体装置のさらに別の構成を示した図である。図１５を参照して、開口部３０ａから底面ＢＴが省略される。さらに、ショットキー電極２５の端部２５ａは、ボディ領域１３に被さっている。この構成によれば、ＳＢＤの寸法を小さくすることができる。さらに、図１３に示した構造と同じく、ＳＢＤおよびトランジスタ素子に逆バイアスが印加される場合には、正孔をより早く引き抜くことができる。したがって、空乏層４０をより早く広げることができる。空乏層４０をより早く広げることにより、耐圧をより向上させることができる。一方、ＳＢＤに順バイアスが印加される場合には、ボディ領域１３およびドリフト領域の空乏化をより早く解除することができる。
さらに、平面視におけるショットキー電極２５の配置（ショットキー電極２５の平面レイアウト）は、図３に示された配置に限定されない。
図１６は、ショットキー電極２５の配置の別の実施形態を示した平面図である。図１６を参照して、ショットキー電極２５と開口部３０ａとは重なっている。
複数のショットキー電極２５（言い換えると複数の開口部３０ａ）は、平面視において、ゲート電極２７よりも内側に位置するとともに、ゲートパッド電極５９の中央部８０を囲むように配置される。中央部８０は、図示しないワイヤが接続されるゲートパッド電極５９の領域である。
たとえばワイヤボンディングの際に、中央部８０に、強い力が加わる可能性がある。図１６によれば、ゲートパッド電極５９の中央部８０を避けるように複数のショットキー電極２５が配置される。これにより、ゲートパッド電極５９への衝撃によりＳＢＤが損傷する可能性をより低減することができる。
複数のショットキー電極２５（言い換えると開口部３０ａ）は一定の間隔ａ１で分離されている。開口部３０ａにおいてドリフト層１２が露出する。開口部３０ａの直下の領域は、ｎ型の領域である。このため、連続的な（言い換えると切れ目のない）１つの開口部をボディ領域１３に形成すると、ボディ領域１３は、開口部よりも内側の領域と、開口部よりも外側の領域とに分断される。
開口部よりも外側の領域は、ソース電極１６およびソースパッド電極６５によって電位が与えられる。一方、開口部よりも内側の領域の電位は、浮遊電位になる。複数の開口部を間隔を設けて配置することで、これら２つの領域が電気的に接続される。したがって、開口部よりも外側の領域の電位が浮遊電位になることを防ぐことができる。
図１７は、ショットキー電極２５の配置のさらに別の実施形態を示した平面図である。図１７に示されたショットキー電極２５（開口部３０ａ）は、図１６に示されたショットキー電極２５（開口部３０ａ）よりも小さい。これにより、ショットキー電極２５（開口部３０ａ）の数が増えるため、ギャップの部分も増える。したがって、複数の開口部３０ａの内側の領域と、複数の開口部３０ａの外側の領域との間の電位差をより小さくすることができる。
なお、複数のショットキー電極２５は中央部８０を一重に囲むものと限定されない。複数のショットキー電極２５は、たとえば中央部８０を二重に囲んでもよい。
また、開口部３０ａの数は、単数でもよい。この場合にも、開口部３０ａよりも内側の領域の電位が浮遊電位になるのを避けるため、開口部３０ａは切れ目を有していればよい。
また、上記実施の形態では、炭化珪素半導体装置に配置されるトランジスタとしてＭＯＳＦＥＴを例示した。しかしながら、この実施の形態にかかる炭化珪素半導体装置に配置されるトランジスタ素子は、ドリフト層およびボディ領域を有していればよい。したがって、トランジスタ素子は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。
また、上記実施の形態では、炭化珪素層１０は、ｎ+基板１１と、ｎ型のドリフト層１２とを有する。炭化珪素層１０は、全体として、ｎ型の炭化珪素の層である。つまり、上記実施の形態では、炭化珪素層１０の導電型である第１の導電型はｎ型であり、ボディ領域１３の導電型である第２の導電型はｐ型である。ｐ型の領域をｎ型の炭化珪素層に形成することによって、炭化珪素半導体装置の製造しやすさを向上することができる。しかしながら第１導電型がｐ型であり、かつ第２導電型がｎ型であってもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１，１Ａ，１Ｂ 炭化珪素半導体装置、５ 正極端子、６ 負極端子、７ トランジスタ素子、８ 直流電源、９Ａ 単相負荷、１０ 炭化珪素層、１０ａ 第１の主面、１０ｂ 第２の主面、１１ ｎ+基板、１２ ドリフト層、１３ ボディ領域、１４ ソース領域、１５ ゲート絶縁膜、１６ ソース電極、１８ ｐ+領域、２０ ドレイン電極、２５ ショットキー電極、２５ａ 端部（ショットキー電極）、２７ ゲート電極、３０ａ 開口部、４０ 空乏層、５０ 裏面保護電極、５９ ゲートパッド電極、６５ ソースパッド電極、６６ ゲートランナ、７０ 絶縁層、７１ 第１の層間絶縁膜、７２ 第２の層間絶縁膜、８０ 中央部（ゲートパッド電極）、１０１ インバータ回路、ＢＴ 底面、ＣＨ チャネル領域、Ｄ１ ショットキーバリアダイオード、ＧＨ１，ＧＨ２，ＳＨ，ＳＨａ，ＳＨｂ コンタクトホール、Ｍ１ ＭＯＳトランジスタ、ＳＷ 側壁面、ＴＲ トレンチ、ａ１ 間隔。

Claims (7)

  1. 炭化珪素半導体装置であって、
    第１の主面と、前記第１の主面に対して反対側に位置する第２の主面とを有する炭化珪素層と、
    前記第１の主面を覆うゲート絶縁膜とを備え、
    前記炭化珪素層は、
    第１の導電型を有し、前記炭化珪素層の前記第１の主面を規定するドリフト層と、
    前記ドリフト層に設けられて、前記第１の導電型とは異なる第２の導電型を有するボディ領域とを含み、
    前記ゲート絶縁膜には、前記第１の主面を露出させるための第１のコンタクトホールが形成され、前記ボディ領域には、トランジスタ素子が形成されず、かつ、前記第１のコンタクトホールに対応した位置に、前記ドリフト層を露出させる少なくとも１つの開口部が設けられ、
    前記炭化珪素半導体装置は、
    前記第１のコンタクトホールおよび前記開口部を通じて、前記ドリフト層にショットキー接合されたショットキー電極と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記ゲート絶縁膜、前記ゲート電極および前記ショットキー電極を覆うように配置されて、前記ゲート電極を露出させるための第２のコンタクトホールが形成された絶縁層と、
    平面視において前記ショットキー電極と重なるように、前記絶縁層上に配置されて、前記第２のコンタクトホールを通じて前記ゲート電極と電気的に接続されたゲートパッド電極とを備える、炭化珪素半導体装置。
  2. 前記開口部は、前記第１のコンタクトホールの内側に配置され、
    前記ショットキー電極は、前記ドリフト層と前記ボディ領域との両方にショットキー接合される、請求項１に記載の炭化珪素半導体装置。
  3. 前記炭化珪素層は、
    前記ボディ領域に配置されて、前記第１の導電型を有する第１の領域と、
    前記ボディ領域に配置されて、前記第２の導電型を有する第２の領域とをさらに含み、
    前記絶縁層は、
    前記ゲート絶縁膜および前記ゲート電極を覆うように配置されて、前記ショットキー電極を露出させるための第３のコンタクトホールと、前記第１および第２の領域を露出させるための第４のコンタクトホールとが形成された第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に配置される第２の層間絶縁膜とを含み、
    前記炭化珪素半導体装置は、
    前記第１の層間絶縁膜上に配置されて、前記第３のコンタクトホールを通じて前記ショットキー電極と電気的に接続されるとともに、前記第４のコンタクトホールを通じて前記第１および第２の領域に電気的に接続されるソースパッド電極とをさらに備える、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記少なくとも１つの開口部は、間隔によって互いに分離された、複数の開口部であり、
    前記ゲート電極は、前記ゲートパッド電極の外周部において前記ゲートパッド電極と電気的に接続され、
    平面視において、前記複数の開口部は、前記ゲート電極よりも内側に位置するとともに、前記ゲートパッド電極の中央部を囲むように並べられる、請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記複数の開口部の間の前記間隔の長さは、一定である、請求項４に記載の炭化珪素半導体装置。
  6. 炭化珪素半導体装置であって、
    第１の主面と、前記第１の主面に対して反対側に位置する第２の主面とを有する炭化珪素層と、
    前記第１の主面を覆うゲート絶縁膜とを備え、
    前記炭化珪素層は、
    第１の導電型を有し、前記炭化珪素層の前記第１の主面を規定するドリフト層と、
    前記ドリフト層に設けられて、前記第１の導電型とは異なる第２の導電型を有するボディ領域とを含み、
    前記ゲート絶縁膜には、前記第１の主面を露出させるための第１のコンタクトホールが形成され、前記ボディ領域には、トランジスタ素子が形成されず、かつ、前記第１のコンタクトホールに対応した位置に、前記ボディ領域を貫通して前記ドリフト層に達する溝を有する開口部が設けられ、
    前記炭化珪素半導体装置は、
    前記第１のコンタクトホールおよび前記開口部を通じて、前記ドリフト層にショットキー接合されたショットキー電極と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記ゲート絶縁膜、前記ゲート電極および前記ショットキー電極を覆うように配置されて、前記ゲート電極を露出させるための第２のコンタクトホールが形成された絶縁層と、
    平面視において前記ショットキー電極と重なるように、前記絶縁層上に配置されて、前記第２のコンタクトホールを通じて前記ゲート電極と電気的に接続されたゲートパッド電極とを備える、炭化珪素半導体装置。
  7. 前記第１の導電型は、ｎ型であり、
    前記第２の導電型は、ｐ型である、請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
JP2013189578A 2013-09-12 2013-09-12 炭化珪素半導体装置 Active JP6244763B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013189578A JP6244763B2 (ja) 2013-09-12 2013-09-12 炭化珪素半導体装置
PCT/JP2014/069797 WO2015037348A1 (ja) 2013-09-12 2014-07-28 炭化珪素半導体装置
US15/021,624 US9627525B2 (en) 2013-09-12 2014-07-28 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189578A JP6244763B2 (ja) 2013-09-12 2013-09-12 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2015056543A JP2015056543A (ja) 2015-03-23
JP6244763B2 true JP6244763B2 (ja) 2017-12-13

Family

ID=52665470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189578A Active JP6244763B2 (ja) 2013-09-12 2013-09-12 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US9627525B2 (ja)
JP (1) JP6244763B2 (ja)
WO (1) WO2015037348A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121566B4 (de) * 2015-12-10 2021-12-09 Infineon Technologies Ag Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111373546B (zh) * 2017-11-13 2023-12-29 新电元工业株式会社 宽带隙半导体装置
TWI791674B (zh) * 2017-11-15 2023-02-11 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置及半導體系統
WO2019098298A1 (ja) * 2017-11-15 2019-05-23 株式会社Flosfia 半導体装置
EP3726586A4 (en) 2017-12-14 2021-07-21 Shindengen Electric Manufacturing Co., Ltd. WIDE-BAND SEMICONDUCTOR DEVICE
DE102018115728B4 (de) 2018-06-29 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält
JP2020047679A (ja) 2018-09-14 2020-03-26 株式会社東芝 半導体装置
JP7061953B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
EP4131342A4 (en) 2020-03-27 2024-04-17 Shindengen Electric Mfg WIDE BAND GAP SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING WIDE BAND GAIN SEMICONDUCTOR DEVICE
CN115989584A (zh) 2020-08-27 2023-04-18 新电元工业株式会社 宽带隙半导体装置
CN117650165B (zh) * 2023-10-31 2024-05-31 海信家电集团股份有限公司 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4197400B2 (ja) * 2001-03-29 2008-12-17 三菱電機株式会社 炭化珪素半導体からなる半導体装置
JP3826828B2 (ja) * 2001-11-27 2006-09-27 日産自動車株式会社 炭化珪素半導体を用いた電界効果トランジスタ
JP2005011846A (ja) * 2003-06-16 2005-01-13 Nissan Motor Co Ltd 半導体装置
JP5428144B2 (ja) * 2007-10-01 2014-02-26 富士電機株式会社 半導体装置
JP2009194127A (ja) 2008-02-14 2009-08-27 Panasonic Corp 半導体装置およびその製造方法
JP5637093B2 (ja) * 2011-08-05 2014-12-10 住友電気工業株式会社 炭化珪素半導体装置
WO2013177552A1 (en) * 2012-05-24 2013-11-28 Microsemi Corporation Monolithically integrated sic mosfet and schottky barrier diode
WO2014038110A1 (ja) * 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置
JP6021032B2 (ja) * 2014-05-28 2016-11-02 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
TWI528565B (zh) * 2014-07-02 2016-04-01 Hestia Power Inc Silicon carbide semiconductor components

Also Published As

Publication number Publication date
JP2015056543A (ja) 2015-03-23
WO2015037348A1 (ja) 2015-03-19
US20160225891A1 (en) 2016-08-04
US9627525B2 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
JP6244763B2 (ja) 炭化珪素半導体装置
JP6244762B2 (ja) 炭化珪素半導体装置
JP6627973B2 (ja) 半導体装置
EP2741336B1 (en) Semiconductor device, and manufacturing method for same
JPWO2019069580A1 (ja) 半導体装置
JP2016009712A (ja) 炭化珪素半導体装置
JP6650431B2 (ja) 半導体装置およびその製造方法
JP7383917B2 (ja) 半導体装置および半導体装置の製造方法
US11527660B2 (en) Semiconductor device with a lifetime killer region in the substrate
JP2024019464A (ja) 半導体装置
US10381445B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP7099017B2 (ja) 半導体装置
JP2020129624A (ja) 半導体装置および半導体装置の製造方法
US11133385B2 (en) Semiconductor device
JP6919713B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7476502B2 (ja) 半導体装置
JP7103435B2 (ja) 半導体装置および半導体装置の製造方法
JP7400487B2 (ja) 半導体装置
US11121221B2 (en) Semiconductor device
JP2024010716A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6244763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250