CN109148572A - 一种反向阻断型fs-gbt - Google Patents

一种反向阻断型fs-gbt Download PDF

Info

Publication number
CN109148572A
CN109148572A CN201810737634.3A CN201810737634A CN109148572A CN 109148572 A CN109148572 A CN 109148572A CN 201810737634 A CN201810737634 A CN 201810737634A CN 109148572 A CN109148572 A CN 109148572A
Authority
CN
China
Prior art keywords
region
groove profile
gate structure
conductor
profile gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810737634.3A
Other languages
English (en)
Other versions
CN109148572B (zh
Inventor
黄铭敏
刘丰豪
李睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan University
Original Assignee
Sichuan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan University filed Critical Sichuan University
Priority to CN201810737634.3A priority Critical patent/CN109148572B/zh
Publication of CN109148572A publication Critical patent/CN109148572A/zh
Application granted granted Critical
Publication of CN109148572B publication Critical patent/CN109148572B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种反向阻断型场截止绝缘栅双极型晶体管（Reverse Blocking Field Stop Insulated Gate Bipolar Transistor，RB FS‑IGBT）器件，其漂移区顶部有载流子存储区和连接栅极的槽型栅极结构，底部有场截止区和连接集电极的槽型栅极结构。在正向阻断态下，连接栅极的槽型栅极结构屏蔽了载流子存储区的高电场，场截止区截止了漂移区底部的电场；在反向阻断态下，连接集电极的槽型栅极结构屏蔽了截止区的高电场，载流子存储区截止了漂移区顶部的电场。

Description

一种反向阻断型FS-GBT
技术领域
本发明属于半导体器件，特别是半导体功率器件。
背景技术
反向阻断型绝缘栅双极型晶体管（Reverse Blocking Insulated Gate BipolarTransistor，RB-IGBT）是一种具有反向阻断能力的IGBT。反向阻断型绝缘栅双极型晶体管（RB-IGBT）能够构成双向开关，应用于3电平变频器电路，有利于降低导通功耗，提升逆变器的效率。然而，由于考虑反向阻断耐压，普通RB-IGBT都采用的是非穿通型（Non PunchThrough，NPT）的结构而不是采用场截止（Field Stop，FS）型结构，这对正向导通压降和关断功耗均有不利的影响。另外，普通RB-IGBT通常需要一个贯穿整个芯片的p+区来作为反向耐压的终端结构，这给制造工艺带来了诸多困难。
发明内容
本发明的目的在于提供一种反向阻断型绝缘栅双极型晶体管（RB-IGBT）器件，与普通RB-IGBT相比，本发明提供的RB-IGBT器件在正向阻断和反向阻断的电场分布均是场截止（Field Stop, FS）型电场，且终端结构均能承受较高的正向阻断电压和反向阻断电压。
本发明提供一种反向阻断型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区21，与所述漂移区21的底部平面相接触的集电结构（由10和20构成），与所述漂移区21的顶部平面相接触的第二导电类型的基区（由30和31构成），与所述基区（由30和31构成）至少有部分接触的重掺杂的第一导电类型的发射区32，与所述发射区32、所述基区（由30和31构成）以及所述漂移区21均接触的用于控制开关的槽型栅极结构（由33和34构成），与所述集电结构（由10和20构成）和所述漂移区21均接触的用于屏蔽反向高电场的槽型栅极结构（由11和12构成），覆盖于所述集电结构（由10和20构成）和所述用于屏蔽反向高电场的槽型栅极结构（由11和12构成）的导体1形成的集电极C，覆盖于所述发射区32和所述基区（由30和31构成）的导体2形成的发射极E，覆盖于所述用于控制开关的槽型栅极结构（由33和34构成）的导体3形成的栅极G，其特征在于（参考图1-2）：
所述漂移区21与所述基区（由30和31构成）通过一个第一导电类型的载流子存储区22间接接触，所述载流子存储区22的掺杂浓度高于所述漂移区21的掺杂浓度；
所述集电结构（由10和20构成）由至少一个第二导电类型的集电区10和至少一个第一导电类型的场截止区20构成，所述场截止区20的底部平面与所述第二导电类型的集电区10直接接触，所述场截止区20的顶部平面与所述漂移区21的底部平面直接接触，所述集电区10与所述集电极导体1直接接触；
所述用于屏蔽反向高电场的槽型栅极结构（由11和12构成）从所述集电区10底部平面深入漂移区21的底部区域，所述用于槽型栅极结构（由11和12构成）包括至少一个绝缘介质层12和至少一个导体区11，所述绝缘层介质12与所述集电区10、所述场截止区20以及所述漂移区21均直接接触，所述导体区11与所述绝缘介质层12直接接触并通过所述绝缘介质层12与其它半导体区相隔离，所述导体区11与所述集电极导体1直接接触；
所述用于控制开关的槽型栅极结构（由33和34构成）从所述发射区32顶部平面深入所述漂移区21顶部区域，所述槽型栅极结构（由33和34构成）包括至少一个绝缘介质层34和至少一个导体区33，所述绝缘介质层34与所述发射区32、所述基区（由30和31构成）、所述载流子存储区22以及所述漂移区21均直接接触，所述导体区33与所述绝缘介质层34直接接触并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区33与所述栅极导体3直接接触；
在发射极E一侧，除了含有所述用于控制开关的槽型栅极结构（由33和34构成）之外，还可以含有用于屏蔽正向高电场的槽型栅极结构（由34和35构成）；所述用于屏蔽正向高电场的槽型栅极结构（由34和35构成）从所述基区（由30和31构成）顶部平面深入所述漂移区21顶部区域，所述槽型栅极结构（由34和35构成）包括至少一个绝缘介质层34和至少一个导体区35，所述绝缘介质层34与所述基区（由30和31构成）、所述载流子存储区22以及所述漂移区21均直接接触，所述导体区35与所述绝缘介质层34直接接触并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区35与所述发射极导体2直接接触；
所述基区（由30和31构成）中可以有至少一个重掺杂的区域31与所述发射极导体2直接接触，以便形成欧姆接触；所述槽型栅极结构中的导体区（11、33、35）是由重掺杂的多晶半导体材料或/和其它导体材料构成。
参照图3-4，所述反向阻断型绝缘栅双极型晶体管器件的众多元胞构成的元胞区的***还有终端区，所述终端区的上表面和下表面均包括至少一个连有场板的槽型栅极结构（由34和35构成以及由11和12构成）以及多个第二导电类型的浮空场限环（36、37、38以及13、14、15），所述连有场板的槽型栅极结构（由34和35构成以及由11和12构成）紧挨着所述元胞区并位于所述元胞区与所述浮空场限环（36、37、38以及13、14、15）之间；
在所述终端区的上表面，所述连有场板的槽型栅极结构（由34和35构成）从所述基区（由30和31构成）顶部平面深入所述漂移区21顶部区域，所述槽型栅极结构（由34和35构成）包括至少一个绝缘介质层34和至少一个导体区35，所述绝缘介质层34与所述基区（由30和31构成）、所述载流子存储区22以及所述漂移区21均直接接触，所述导体区35与所述绝缘介质层34直接接触并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区35与所述发射极导体2直接接触，所述终端区中半导体区域的上表面覆盖有一层绝缘介质层38，所述发射极导体2覆盖了部分所述绝缘介质层39作为场板2，所述场板2的起点位于所述连有场板的槽型栅极结构（由34和35构成）而终点位于所述连有场板的槽型栅极结构（由34和35构成）和离元胞区最近的一个所述浮空场限环36之间的某个位置；
在所述终端区的下表面，所述连有场板的槽型栅极结构（由11和12构成）从所述集电区10底部平面深入所述漂移区21底部区域，所述槽型栅极结构（由11和12构成）包括至少一个绝缘介质层12和至少一个导体区11，所述绝缘介质层12与所述集电区10、所述场截止区20以及所述漂移区21均直接接触，所述导体区11与所述绝缘介质层12直接接触并通过所述绝缘介质层12与其它半导体区相隔离，所述导体区11与所述集电极导体1直接接触，所述终端区中半导体区域的下表面覆盖有一层绝缘介质层16，所述集电极导体1覆盖了部分所述绝缘介质层16作为场板1，所述场板1的起点位于所述连有场板的槽型栅极结构（由11和12构成）而终点位于所述连有场板的槽型栅极结构（由11和12构成）和离元胞区最近的一个所述浮空场限环13之间的某个位置；
所述终端区的上表面和下表面均还可以有至少一个第一导电类型的截止环（40、17），所述截止环（40、17）位于所述浮空场限环（36、37、38以及13、14、15）的***。
参照图5-6，所述场板（1、2）可以是阶梯状的场板，随着离所述连有场板的槽型栅极结构（由34和35构成、由11和12构成）的距离增加，所述场板（1、2）下方的绝缘层介质（39、16）的厚度阶梯增加。
参照图7-8，所述每一个浮空场限环（36、37、38以及13、14、15）连有各自的浮空场板（7、8、9以及4、5、6），所述浮空场板（7、8、9以及4、5、6）的起点位于各自的浮空场限环（36、37、38以及13、14、15）而终点位于距离各自的浮空场限环（36、37、38以及13、14、15）有一定距离的位置，且所述浮空场板不与其它浮空场板相连。
参照图9-10，在所述终端区的上表面，所述连有场板的槽型栅极结构（由34和35构成）与所述浮空场限环（36、37、38）之间还可以有至少有一个等位的槽型栅极结构（由34和35构成）；所述等位的槽型栅极结构（由34和35构成）从终端区顶部平面深入所述漂移区21顶部区域，所述槽型栅极结构（由34和35构成）包括至少一个绝缘介质层34和至少一个导体区35，所述绝缘介质层34与所述漂移区21直接接触，所述导体区35与所述绝缘介质层34直接接触并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区35与所述发射极导2体直接接触，所述连有场板的槽型栅极结构（由34和35构成）与所述等位的槽型栅极结构（由34和35构成）之间的区域以及两个所述等位的槽型栅极结构（由34和35构成）之间的区域可以是所述漂移区21，也还可以是掺杂类型或/和掺杂浓度与所述漂移区不同的半导体区19；
在所述终端区的下表面，所述连有场板的槽型栅极结构（由11和12构成）与所述浮空场限环（13、14、15）之间还可以有至少有一个等位的槽型栅极结构，所述等位的槽型栅极结构（由11和12构成）从终端区底部平面深入所述漂移区21底部区域，所述槽型栅极结构（由11和12构成）包括至少一个绝缘介质层12和至少一个导体区11，所述绝缘介质层12与所述漂移区21直接接触，所述导体区11与所述绝缘介质层12直接接触并通过所述绝缘介质层12与其它半导体区相隔离，所述导体区11与所述集电极导体1直接接触，所述连有场板的槽型栅极结构（由11和12构成）与所述等位的槽型栅极结构（由11和12构成）之间的区域以及两个所述等位的槽型栅极结构（由11和12构成）之间的区域可以是所述漂移区21，还可以是掺杂类型或/和掺杂浓度与所述漂移区不同的半导体区18。
参照图11，在所述终端区的上表面，所述连有场板的槽型栅极结构（由34和35构成）与所述等位的槽型栅极结构（由34和35构成）之间的区域以及两个所述等位的槽型栅极结构（由34和35构成）之间的区域是所述基区30、所述载流子存储区22和所述漂移区21，所述基区30与所述发射极导体2相接触；
在所述终端区的下表面，所述连有场板的槽型栅极结构（由11和12构成）与所述等位的槽型栅极结构（由11和12构成）之间的区域以及两个所述等位的槽型栅极结构（由11和12构成）之间的区域是所述集电区10和所述场截止区20，所述集电区10与所述集电极导体1相接触。
附图说明
图1: 本发明的一种RB FS-IGBT，其含有用于屏蔽反向高电场的槽型栅极结构；
图2: 本发明的又一种RB FS-IGBT，其含有用于屏蔽反向高电场的槽型栅极结构和含有用于屏蔽正向高电场的槽型栅极结构；
图3: 根据图1，本发明的一种RB FS-IGBT的终端结构，其终端区中含有连有场板的槽型栅极结构和浮空场限环；
图4: 根据图1，本发明的一种RB FS-IGBT的终端结构，其终端区中含有连有场板的槽型栅极结构、浮空场限环和截止环；
图5: 根据图3，本发明的又一种RB FS-IGBT的终端结构，其场板是阶梯场板；
图6: 根据图4，本发明的又一种RB FS-IGBT的终端结构，其场板是阶梯场板；
图7: 根据图3，本发明的又一种RB FS-IGBT的终端结构，其场限环连有浮空场板；
图8: 根据图4，本发明的又一种RB FS-IGBT的终端结构，其场限环连有浮空场板；
图9: 根据图4，本发明的又一种RB FS-IGBT的终端结构，其连有场板的槽型栅极结构与场限环之间有等位的槽型栅极结构，连有场板的槽型栅极结构与等位的槽型栅极结构之间的区域为漂移区；
图10: 根据图4，本发明的又一种RB FS-IGBT的终端结构，其连有场板的槽型栅极结构与场限环之间有等位的槽型栅极结构，连有场板的槽型栅极结构与等位的槽型栅极结构之间的区域为掺杂类型或/和掺杂浓度与所述漂移区不同的半导体区；
图11: 根据图10，本发明的又一种RB FS-IGBT的终端结构，连有场板的槽型栅极结构与等位的槽型栅极结构之间的区域为基区、载流子存储区和漂移区，发射极导体与所述基区直接接触；
图12: 图6中本发明的RB FS-IGBT的正向耐压I-V曲线和反向耐压I-V曲线。
具体实施方式
下面结合附图对本发明进行详细的描述。
本发明的主要目的是为了提供一种具有反向阻断能力的FS-IGBT。
图1是本发明的一种反向阻断型FS-IGBT元胞结构示意图，其含有两类槽型栅极结构。一类是用于控制开关的槽型栅极结构（由33和34构成），另一类是用于屏蔽反向高电场的槽型栅极结构（由11和12构成），其中的绝缘介质层（34和12）可以是SiO2介质层，用于控制开关的槽型栅极结构的导体区（33）和用于屏蔽反向高电场的槽型栅极结构的导体区（11）可以是重掺杂的n型或p型多晶硅材料。用于控制开关的槽型栅极结构（由33和34构成）深入到漂移区（n-区21）体内，并与发射区（n+区32）、基区（由p-base区30和p+区31构成）、载流子存储区（n-cs区22）以及漂移区（n-区21）均接触，用于控制开关的槽型栅极结构（由33和34构成）的导体区（33）连接栅极（G）。用于屏蔽反向高电场的槽型栅极结构（由11和12构成）深入到漂移区（n-区21）体内，并与集电区（p-collector区10）、场截止区（n-fs区20）以及漂移区（n-区21）均接触，用于屏蔽反向高电场的槽型栅极结构（由11和12构成）的导体区（11）连接集电极（C）。需补充说明的是，基区（由p-base区30和p+区31构成）中的重掺杂区（p+区31）是为了与发射极（E）形成良好的欧姆接触，当基区（p-base区30）表面的掺杂浓度足够高时，基区中的重掺杂的区域（p+区31）并不是必须要的。
在正向阻断态下（栅极电压V G小于阈值电压V TH，集电极与发射极之间的电压V CE >0），大部分的耗尽的漂移区（n-区21）中的电离施主产生的电力线被用于控制开关的槽型栅极结构（由33和34构成）的导体区（33）中的负电荷吸收，而只有很少被基区（p-base区30）的电离受主吸收，因此基区（p-base区30）与载流子存储区（n-cs区22）构成的pn结不会承受高电场，即用于控制开关的槽型栅极结构（由33和34构成）屏蔽了基区（p-base区30）与载流子存储区（n-cs区22）构成的pn结处的高电场，避免了载流子存储区（n-cs区22）发生雪崩击穿。随着V CE的增加，漂移区（n-区21）的耗尽区从上往下扩展，当漂移区（n-区21）的耗尽区扩展到场截止区（n-fs区20）时，场截止区（n-fs区20）终止了电场继续往集电区（p-collector区10）扩展，避免发生穿通击穿。
在反向阻断态下（V G < V TH，V CE < 0），大部分的耗尽的漂移区（n-区21）中的电离施主产生的电力线被用于屏蔽反向高电场的槽型栅极结构（由11和12构成）的导体区（11）中的负电荷吸收，而只有很少被集电区（p-collector区10）的电离受主吸收，因此集电区（p-collector区10）与场截止区（n-fs区20）构成的pn结不会承受高电场，即用于屏蔽反向高电场的槽型栅极结构（由11和12构成）屏蔽了集电区（p-collector区10）与场截止区（n-fs区20）构成的pn结处的高电场，避免了场截止区（n-fs区20）发生雪崩击穿。随着反偏V CE的增加，漂移区（n-区21）的耗尽区从下往上扩展，当漂移区（n-区21）的耗尽区扩展到载流子存储区（n-cs区22）时，载流子存储区（n-cs区22）终止了电场继续往基区（p-base区30）扩展，避免发生穿通击穿。
在正向导通态下（V G > V TH，V CE > 0.7 V），基区（p-base区30）与用于控制开关的槽型栅极结构（由33和34构成）的绝缘介质层（34）的界面发生反型形成电子沟道，电子从发射区（n+区32）经过电子沟道进入载流子存储区（n-cs区22）、漂移区（n-区21）、场截止区（n-fs区20），最后进入集电区（p-collector区10）引起大量空穴从集电区（p-collector区10）注入到漂移区（n-区21）。由于载流子存储区（n-cs区22）的掺杂浓度要高于漂移区（n-区21），载流子存储区（n-cs区22）会起到阻碍空穴进入基区（p-base区30）的作用，从而增强漂移区（n-区21）体内的载流子存储效应（或电导调制效应），降低导通压降，获得较为优异的导通压降与关断功耗的折中关系。
在图2中，与图1的结构的主要区别在于，元胞中还有用于用于屏蔽正向高电场的槽型栅极结构（由34和35构成）。用于屏蔽正向高电场的槽型栅极结构（由34和35构成）与用于控制开关的槽型栅极结构（由33和34构成）的区别在于，前者的导体区（35）与发射极（E）相连，后者的导体区（33）与栅极（G）相连。在正向阻断态下，用于屏蔽正向高电场的槽型栅极结构（由34和35构成）与用于控制开关的槽型栅极结构（由33和34构成）起到相似的作用，即都用于屏蔽基区（p-base区30）与载流子存储区（n-cs区22）构成的pn结处的高电场，避免载流子存储区（n-cs区22）发生雪崩击穿。
图3给出的是适用于本发明的反向阻断型FS-IGBT的一种终端结构，图的左半部分是由反向阻断型FS-IGBT元胞构成的元胞区，图的右半部分是终端区。在该终端区的上下两个平面都各自有一个连有场板的槽型栅极结构（由34和35构成以及由11和12构成）以及多个p型的浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15），其中连有场板的槽型栅极结构（由34和35构成以及由11和12构成）靠近元胞区，多个p型的浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）位于的连有场板的槽型栅极结构（由34和35构成以及由11和12构成）的***。在上表面，连有场板的槽型栅极结构（由34和35构成）的导体区（35）与发射极导体（2）相连，发射极导体（2）覆盖在一个绝缘层介质（39）之上作为场板，场板（2）的边缘与最靠近元胞区的p型的浮空场限环（p环36）之间留有一段距离。在下表面，连有场板的槽型栅极结构（由11和12构成）的导体区（11）与集电极导体（1）相连，集电极导体（1）覆盖在一个绝缘层介质（16）之下作为场板，场板（1）的边缘与最靠近元胞区的p型的浮空场限环（p环13）之间留有一段距离。
在图4中，与图3的结构的主要区别在于，在p型的浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）的***还有一个n型截止环（n环40以及n环17）。n型截止环（n环40以及n环17）的作用是为了截止电场，保证n型截止环（n环40以及n环17）的***的漂移区（n-区21）在正向阻断态和反向阻断态下均为中性区。
在图5中，与图3的结构的主要区别在于，其场板（1以及2）是阶梯状的场板，在靠近连有场板的槽型栅极结构（由34和35构成以及由11和12构成）处的场板下方的绝缘层介质（39以及16）的厚度较薄，在远离连有场板的槽型栅极结构（由34和35构成以及由11和12构成）处的场板下方的绝缘层介质（39以及16）的厚度较厚。
在图6中，与图5的结构的主要区别在于，在p型的浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）的***还有一个n型截止环（n环40以及n环17）。
在图7中，与图3的结构的主要区别在于，p型的浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）连有浮空场板（7、8、9以及4、5、6），浮空场板（7、8、9以及4、5、6）由导体构成，每个浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）各自的浮空场板（7、8、9以及4、5、6）不与其相邻浮空场限环（的浮空场板相连接。
在图8中，与图7的结构的主要区别在于，在p型的浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）的***还有一个n型截止环（n环40以及n环17）。
在图9中，与图4的结构的主要区别在于，连有场板的槽型栅极结构（由34和35构成以及由11和12构成）与浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）之间有一个等位的槽型栅极结构（由34和35构成以及由11和12构成）。在连有场板的槽型栅极结构（由34和35构成以及由11和12构成）与等位的槽型栅极结构（由34和35构成以及由11和12构成）之间是漂移区（n-区21）。等位的槽型栅极结构（由34和35构成以及由11和12构成）的导体区（35以及11）与连有场板的槽型栅极结构（由34和35构成以及由11和12构成）的导体区（35以及11）通过导体（2以及1）相连接，场板（2以及1）延伸到等位的槽型栅极结构（由34和35构成以及由11和12构成）的***。
在图10中，与图9的结构的主要区别在于，连有场板的槽型栅极结构（由34和35构成以及由11和12构成）与浮空场限环（p环36、p环37、p环38以及p环13、p环14、p环15）之间还可以有多个等位的槽型栅极结构（由34和35构成以及由11和12构成），在连有场板的槽型栅极结构（由34和35构成以及由11和12构成）与等位的槽型栅极结构（由34和35构成以及由11和12构成）之间以及两个等位的槽型栅极结构（由34和35构成以及由11和12构成）之间可以是掺杂与漂移区（n-区21）不同的半导体区域（19）。
在图11中，与图9的结构的主要区别在于，在连有场板的槽型栅极结构（由34和35构成以及由11和12构成）与等位的槽型栅极结构（由34和35构成以及由11和12构成）之间是基区（p-base区30）、载流子存储区（n-cs区22）和漂移区（n-区21），连有场板的槽型栅极结构（由34和35构成以及由11和12构成）与等位的槽型栅极结构（由34和35构成以及由11和12构成）之间的基区（p-base区30）与集电极导体（2）相接触。
为了说明本发明的RB FS-IGBT的优越性，这里以图6中本发明的RB FS-IGBT结构为例设计了目标耐压为1200 V的结构并作了仿真验证。在仿真中，元胞区的宽度为12 μm，终端区的宽度为450 μm，阶梯场板的长度为251 μm，从第一个场限环（p环36）到截止环（n环40）的距离为200 μm，绝缘介质层（34、12、39和16）采用的是SiO2，槽型栅极结构（由34和35构成，以及由11和12构成）的宽度和深度分别为2 μm和5 μm，漂移区（n-区21）的厚度和掺杂浓度分别为134 μm和4×1013 cm-3，场截止区（n-fs区20）的厚度和掺杂浓度峰值分别为1.5μm和4×1016 cm-3，载流子存储区（n-cs区22）的厚度和掺杂浓度峰值分别为1.5 μm和4×1016 cm-3，集电区（p-collector区10）的厚度和掺杂浓度峰值均分别为1.5 μm和2×1019cm-3。
图12是图6中本发明的RB FS-IGBT的正向耐压I-V曲线和反向耐压I-V曲线，其中栅压V G = 0 V，横坐标为集电极与发射极之间的施加的电压V CE，纵坐标为集电极与发射极之间的电流I CE。从图中可以看到，本发明的RB FS-IGBT同时具备较高的正向阻断能力和较高的反向阻断能力，正向击穿电压约为1240 V，反向击穿电压约为1390 V。
以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。

Claims (6)

1.一种反向阻断型绝缘栅双极型晶体管器件，其元胞结构包括：轻掺杂的第一导电类型的漂移区，与所述漂移区的底部平面相接触的集电结构，与所述漂移区的顶部平面相接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区，与所述发射区、所述基区以及所述漂移区均接触的用于控制开关的槽型栅极结构，与所述集电结构和所述漂移区均接触的用于屏蔽反向高电场的槽型栅极结构，覆盖于所述集电结构和所述用于屏蔽反向高电场的槽型栅极结构的导体形成的集电极，覆盖于所述发射区和所述基区的导体形成的发射极，覆盖于所述用于控制开关的槽型栅极结构的导体形成的栅极，其特征在于：
所述漂移区与所述基区通过一个第一导电类型的载流子存储区间接接触，所述载流子存储区的掺杂浓度高于所述漂移区的掺杂浓度；
所述集电结构由至少一个第二导电类型的集电区和至少一个第一导电类型的场截止区构成，所述场截止区的底部平面与所述第二导电类型的集电区直接接触，所述场截止区的顶部平面与所述漂移区的底部平面直接接触，所述集电区与所述集电极导体直接接触；
所述用于屏蔽反向高电场的槽型栅极结构从所述集电区底部平面深入漂移区的底部区域，所述用于槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘层介质与所述集电区、所述场截止区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述集电极导体直接接触；
所述用于控制开关的槽型栅极结构从所述发射区顶部平面深入所述漂移区顶部区域，所述槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述发射区、所述基区、所述载流子存储区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述栅极导体直接接触；
在发射极一侧，除了含有所述用于控制开关的槽型栅极结构之外，还可以含有用于屏蔽正向高电场的槽型栅极结构；所述用于屏蔽正向高电场的槽型栅极结构从所述基区顶部平面深入所述漂移区顶部区域，所述槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述基区、所述载流子存储区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述发射极导体直接接触；
所述基区中可以有至少一个重掺杂的区域与所述发射极导体直接接触，以便形成欧姆接触；所述槽型栅极结构中的导体区是由重掺杂的多晶半导体材料或/和其它导体材料构成。
2.如权利要求1所述的一种反向阻断型绝缘栅双极型晶体管器件，其特征在于：
所述反向阻断型绝缘栅双极型晶体管器件的众多元胞构成的元胞区的***还有终端区，所述终端区的上表面和下表面均包括至少一个连有场板的槽型栅极结构以及多个第二导电类型的浮空场限环，所述连有场板的槽型栅极结构紧挨着所述元胞区并位于所述元胞区与所述浮空场限环之间；
在所述终端区的上表面，所述连有场板的槽型栅极结构从所述基区顶部平面深入所述漂移区顶部区域，所述槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述基区、所述载流子存储区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述发射极导体直接接触，所述终端区中半导体区域的上表面覆盖有一层绝缘介质层，所述发射极导体覆盖了部分所述绝缘介质层作为场板，所述场板的起点位于所述连有场板的槽型栅极结构而终点位于所述连有场板的槽型栅极结构和离元胞区最近的一个所述浮空场限环之间的某个位置；
在所述终端区的下表面，所述连有场板的槽型栅极结构从所述集电区底部平面深入所述漂移区底部区域，所述槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述集电区、所述场截止区以及所述漂移区均直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述集电极导体直接接触，所述终端区中半导体区域的下表面覆盖有一层绝缘介质层，所述集电极导体覆盖了部分所述绝缘介质层作为场板，所述场板的起点位于所述连有场板的槽型栅极结构而终点位于所述连有场板的槽型栅极结构和离元胞区最近的一个所述浮空场限环之间的某个位置；
所述终端区的上表面和下表面均还可以有至少一个第一导电类型的截止环，所述截止环位于所述浮空场限环的***。
3.如权利要求2所述的一种反向阻断型绝缘栅双极型晶体管器件，其特征在于：所述场板可以是阶梯状的场板，随着离所述连有场板的槽型栅极结构的距离增加，所述场板下方的绝缘层介质的厚度阶梯增加。
4.如权利要求2所述的一种反向阻断型绝缘栅双极型晶体管器件，其特征在于：所述每一个浮空场限环连有各自的浮空场板，所述浮空场板的起点位于各自的浮空场限环而终点位于距离各自的浮空场限环有一定距离的位置，且所述浮空场板不与其它浮空场板相连。
5.如权利要求2所述的一种反向阻断型绝缘栅双极型晶体管器件，其特征在于：
在所述终端区的上表面，所述连有场板的槽型栅极结构与所述浮空场限环之间还可以有至少有一个等位的槽型栅极结构；所述等位的槽型栅极结构从终端区顶部平面深入所述漂移区顶部区域，所述槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述漂移区直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述发射极导体直接接触，所述连有场板的槽型栅极结构与所述等位的槽型栅极结构之间的区域以及两个所述等位的槽型栅极结构之间的区域可以是所述漂移区，也还可以是掺杂类型或/和掺杂浓度与所述漂移区不同的半导体区；
在所述终端区的下表面，所述连有场板的槽型栅极结构与所述浮空场限环之间还可以有至少有一个等位的槽型栅极结构，所述等位的槽型栅极结构从终端区底部平面深入所述漂移区底部区域，所述槽型栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述漂移区直接接触，所述导体区与所述绝缘介质层直接接触并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与所述集电极导体直接接触，所述连有场板的槽型栅极结构与所述等位的槽型栅极结构之间的区域以及两个所述等位的槽型栅极结构之间的区域可以是所述漂移区，还可以是掺杂类型或/和掺杂浓度与所述漂移区不同的半导体区。
6.如权利要求5所述的一种反向阻断型绝缘栅双极型晶体管器件，其特征在于：
在所述终端区的上表面，所述连有场板的槽型栅极结构与所述等位的槽型栅极结构之间的区域以及两个所述等位的槽型栅极结构之间的区域是所述基区、所述载流子存储区和所述漂移区，所述基区与所述发射极导体相接触；
在所述终端区的下表面，所述连有场板的槽型栅极结构与所述等位的槽型栅极结构之间的区域以及两个所述等位的槽型栅极结构之间的区域是所述集电区和所述场截止区，所述集电区与所述集电极导体相接触。
CN201810737634.3A 2018-07-02 2018-07-02 一种反向阻断型fs-igbt Expired - Fee Related CN109148572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810737634.3A CN109148572B (zh) 2018-07-02 2018-07-02 一种反向阻断型fs-igbt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810737634.3A CN109148572B (zh) 2018-07-02 2018-07-02 一种反向阻断型fs-igbt

Publications (2)

Publication Number Publication Date
CN109148572A true CN109148572A (zh) 2019-01-04
CN109148572B CN109148572B (zh) 2021-04-20

Family

ID=64799913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810737634.3A Expired - Fee Related CN109148572B (zh) 2018-07-02 2018-07-02 一种反向阻断型fs-igbt

Country Status (1)

Country Link
CN (1) CN109148572B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035939A (zh) * 2021-03-17 2021-06-25 四川大学 一种含有隔离p-top区的逆导型超结IGBT
WO2022183959A1 (zh) * 2021-03-02 2022-09-09 华为技术有限公司 半导体器件及其制作方法、及电子设备
CN117650165A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318399A (ja) * 2002-04-25 2003-11-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN107293579A (zh) * 2017-06-29 2017-10-24 四川大学 一种具有低导通压降的超结igbt
CN107464842A (zh) * 2017-08-03 2017-12-12 电子科技大学 一种具有集电极槽的超结逆导型igbt
CN108198851A (zh) * 2017-12-27 2018-06-22 四川大学 一种具有增强载流子存储效应的超结igbt

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318399A (ja) * 2002-04-25 2003-11-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
CN107293579A (zh) * 2017-06-29 2017-10-24 四川大学 一种具有低导通压降的超结igbt
CN107464842A (zh) * 2017-08-03 2017-12-12 电子科技大学 一种具有集电极槽的超结逆导型igbt
CN108198851A (zh) * 2017-12-27 2018-06-22 四川大学 一种具有增强载流子存储效应的超结igbt

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022183959A1 (zh) * 2021-03-02 2022-09-09 华为技术有限公司 半导体器件及其制作方法、及电子设备
CN113035939A (zh) * 2021-03-17 2021-06-25 四川大学 一种含有隔离p-top区的逆导型超结IGBT
CN117650165A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置
CN117650165B (zh) * 2023-10-31 2024-05-31 海信家电集团股份有限公司 半导体装置

Also Published As

Publication number Publication date
CN109148572B (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
CN108389901B (zh) 一种载流子存储增强型超结igbt
CN107293579B (zh) 一种具有低导通压降的超结igbt
CN102683403B (zh) 一种沟槽栅电荷存储型igbt
CN108198851A (zh) 一种具有增强载流子存储效应的超结igbt
CN108389902B (zh) 一种含有背面槽栅的逆导型igbt
US10340373B2 (en) Reverse conducting IGBT
CN102456718A (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
CN109244136B (zh) 槽底肖特基接触SiC MOSFET器件
JP2016082097A (ja) 半導体装置
JP2020532143A (ja) 半導体デバイス
CN107195678B (zh) 一种载流子存储增强的超结igbt
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN106252399B (zh) 一种逆导型igbt
CN109148572A (zh) 一种反向阻断型fs-gbt
CN109449202A (zh) 一种逆导双极型晶体管
CN112928156A (zh) 一种浮空p柱的逆导型槽栅超结IGBT
CN109192774A (zh) 栅极双箝位的igbt器件
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN208580747U (zh) 栅极双箝位的igbt器件
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN109904221B (zh) 一种超结双向开关
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
CN110911481A (zh) 一种含有浮空区及终止环的逆导型igbt
CN207602575U (zh) 提升抗闩锁能力的低通态压降igbt
US20150187922A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210420