CN111508950A - 集成静电防护能力的碳化硅mosfet器件及其制造方法 - Google Patents

集成静电防护能力的碳化硅mosfet器件及其制造方法 Download PDF

Info

Publication number
CN111508950A
CN111508950A CN202010275034.7A CN202010275034A CN111508950A CN 111508950 A CN111508950 A CN 111508950A CN 202010275034 A CN202010275034 A CN 202010275034A CN 111508950 A CN111508950 A CN 111508950A
Authority
CN
China
Prior art keywords
region
epitaxial layer
silicon carbide
conductivity type
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010275034.7A
Other languages
English (en)
Other versions
CN111508950B (zh
Inventor
刘强
黄润华
柏松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202010275034.7A priority Critical patent/CN111508950B/zh
Publication of CN111508950A publication Critical patent/CN111508950A/zh
Application granted granted Critical
Publication of CN111508950B publication Critical patent/CN111508950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件及其制造方法。所述器件包含正面的源极金属、栅极金属和背面的漏极金属，其中，源极金属下方有欧姆接触，与栅电极块下方最深的第二导电类型区实现电连接。栅电极块下方有中等深度的浮空第一导电类型区，浮空第一导电类型区内有最浅的第二导电类型区，栅电极与该最浅的第二导电类型区有欧姆接触，同时与多晶硅栅相连，因此栅源之间存在一个PNP（或NPN）结，即尾尾（或首首）对接的碳化硅齐纳二极管。本发明结构简洁，不占用额外空间，实现方法简单，可提升碳化硅MOSFET器件栅极的抗静电冲击的能力。

Description

集成静电防护能力的碳化硅MOSFET器件及其制造方法
技术领域
本发明涉及碳化硅功率半导体器件的设计和制造领域，特别涉及一种集成静电防护二极管的碳化硅MOSFET器件的结构和制造方法。
背景技术
碳化硅作为第三代半导体材料之一，与硅相比有诸多优点，如宽禁带、高击穿场强、热导率高、高饱和电子迁移率、化学性能稳定等，因此碳化硅功率器件在高温、高频、大功率的电力电子领域有巨大的应用优势。全碳化硅功率模块与硅的相比，电能损耗更小，体积更小，且更适合在高温下应用，因此它在高端的开关电源、新能源汽车以及轨道交通等方面的应用有极大的优势。
碳化硅MOSFET是全碳化硅功率模块的重要组成部分，其性能和可靠性至关重要。静电失效是半导体器件失效的常见方式之一，一般器件在受到静电冲击时，最薄弱的栅氧层会被击穿，产生不可逆的损伤。
现有带静电防护二极管的MOSFET器件主要通过在栅源间增加多晶硅齐纳二极管实现，需要在其下方生长有厚场氧，增加了工艺的难度和复杂度，另外该方案还需要额外的空间来放置该齐纳二极管。
发明内容
本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件的结构及制造方法，用于减轻过冲电压及静电放电对器件栅介质层的损伤，通过栅源间并联碳化硅齐纳二极管，且不占据多余的空间，不增加工艺的复杂程度。
技术方案：
为实现上述目的及其他相关目的，本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件，包括：
第一导电类型的半导体衬底和第一导电类型的外延层，所述外延层位于所述半导体衬底上；
相邻设置的第二导电类型的阱区和分别位于各阱区上的第二导电类型的体区，所述阱区位于有源区内外延层的上部；
相邻设置的第二导电类型的阱区之间设置第一导电类型的JFET区；
第一导电类型的源区，位于有源区内阱区的上部，体区的两侧，其边界在阱区的内部，距离阱区边界有一定的长度；
栅电极，位于外延层上，在所述栅电极与所述外延层之间填充有栅介质层；
静电防护二极管，位于外延层的上部，包含一个最深的第二导电类型区、一个稍浅的浮空的第一导电类型区和一个最浅的第二导电类型区，该最深的第二导电类型区和有源区内的阱区为电性连接；
层间介质层，位于栅电极及裸露的外延层上；
栅极端，经由层间介质层的接触孔与所述栅电极、所述静电防护二极管的一端电性连接；
源极端，经由层间介质层的接触孔与所述第一导电类型的源区、第二导电类型的体区、静电防护二极管的另一端电性连接；
漏极端金属，位于所述半导体衬底的下方。
进一步的，所述半导体衬底为碳化硅衬底。
进一步的，所述外延层为碳化硅外延层。
进一步的，所述栅电极的材料为第二导电类型的重掺杂的多晶硅。
进一步的，所述静电防护二极管为碳化硅齐纳二极管。
进一步的，所述静电防护二极管为PNP二极管或NPN二极管，即尾尾（或首首）对接的两个PN结，其中，一个第二导电类型区与源极金属电连接，另一个第二导电类型区与栅极金属电连接，第一导电类型区为电浮空。
更进一步的，所述PNP二极管或NPN二极管的结构中，两个第二导电类型区的深度一深一浅，第一导电类型区的深度位于中间。
进一步的，本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件的制备方法，包括以下步骤：
S1.在第一导电类型的半导体衬底上形成第一导电类型的外延层；
S2.在所述外延层的上部形成第二导电类型的阱区和第二导电类型的体区，以及第一导电类型的源区和JFET区；
S3.在所述外延层的上部形成静电防护二极管的最深的第二导电类型区、浮空的第一导电类型区和最浅的第二导电类型区；
S4.在所述外延层的上部形成终端场限环掺杂区；
S5.在所述外延层上形成栅介质层和栅电极；
S6.在所述栅电极和裸露的外延层上形成层间介质层；
S7.在层间介质内形成接触孔；
S8.形成栅极端、源极端、漏极端的金属层。
进一步的，步骤S3中，所述静电防护二极管最深的第二导电类型区可以和阱区同步形成，浮空的第一导电类型区和最浅的第二导电类型区单独形成。
进一步的，步骤S5中，所述栅介质层由热氧化、LPCVD、PECVD或ALD方式中一种或几种形成，所述多晶硅电极为原位掺杂形成，或非掺多晶硅通过掺杂形成。
有益效果：
本发明提出的集成静电防护二极管的碳化硅MOSFET器件及其制造方法，其结构简洁，不占据多余的芯片空间，实现方法简单，通过在栅源间引入齐纳二极管提高栅源间的抗静电冲击能力。
附图说明
图1为本发明的具体实施方式中集成静电防护二极管的碳化硅MOSFET器件的在衬底上形成外延层，并通过离子注入得到阱区、体区、源区及JFET区等结构的示意图；
图2为本发明的具体实施方式中在栅电极块下方通过离子注入得到静电防护二极管的示意图；
图3为本发明的具体实施方式中在外延层上方形成栅介质层、多晶硅电极、层间介质层、金属层的示意图。
图4为栅电极块周围的器件平面图，有源区单胞剖面图的截取位置为BB’，栅电极块剖面图的截取位置为AA’。
以上图1-3中，100为半导体衬底，200为外延层，210为阱区，220为体区，230为源区，240为最深的第二导电类型区，250为浮空的第一导电类型区，260为最浅的第二导电类型区，300为栅介质层，400为栅电极，500为层间介质层，600为栅极端，700为源极端，800为漏极端金属。
具体实施方式：
以下结合附图对本发明提供的集成静电防护二极管的碳化硅MOSFET器件进行进一步说明。
在本发明的一个实施例中，提供了一种集成静电防护二极管的碳化硅MOSFET器件，其有源区单胞结构如图1所示，包括在第一导电类型的半导体衬底100上设置的第一导电类型的外延层200，在外延层200的上部设置有相邻的第二导电类型的阱区210，阱区210上部设置第二导电类型的体区230；在阱区210的上部且体区230的两侧，设有第一导电类型的源区220，源区220的边界在阱区210的边界内部，且距离阱区210的边界有一定长度。在相邻的阱区210之间的外延层200的上部设有第一导电类型的JFET区（211）。
如图2和图3所示，外延层200上还形成有栅介质层300和栅电极400，栅介质层300填充于述栅电极400与所述外延层200之间；在栅电极块的下方设有静电防护二极管的最深的第二导电类型区240、稍浅的浮空的第一导电类型区250和最浅的第二导电类型区260；在栅电极400和裸露的外延层200上设有层间介质层500。层间介质层500内设置接触孔，层间介质层500上部设有栅极端600和源极端700，栅极端600通过接触孔与栅电极400以及静电防护二极管的一端电性连接，源极端700通过接触孔与第一导电类型的源区230、第二导电类型的体区220以及静电防护二极管的另一端电性连接。
如图4所示，BB’位置的剖面图为有源区单胞图（图1），AA’位置的剖面图为栅电极块的剖面图（图2），栅电极块下方的最深的第二导电类型区240和有源区的阱区210同为第二导电类型区，为电连通。
在本发明的另一个实施例中，半导体衬底100采用为碳化硅衬底，外延层200采用碳化硅外延层，栅电极400的材料采用第二导电类型的重掺杂的多晶硅，静电防护二极管采用碳化硅齐纳二极管。
进一步，在本发明的一个实施例中，静电防护二极管采用PNP二极管或NPN二极管，以上类型的二极管即尾尾（或首首）对接的两个PN结，其中，一个第二导电类型区与源极金属电连接，另一个第二导电类型区与栅极金属电连接，第一导电类型区为电浮空，两个第二导电类型区的深度一深一浅，第一导电类型区的深度位于中间。
在本发明的一个实施例中，提供了以上集成静电防护二极管的碳化硅MOSFET制造方法，包括以下步骤：
S1.在第一导电类型的半导体衬底100上通过气相沉积形成第一导电类型的外延层200，如图1所示；
S2.在所述外延层200的上部通过离子注入形成第二导电类型的阱区210和第二导电类型的体区220，以及第一导电类型的源区230和JFET区，如图1所示；
S3.在所述外延层的上部通过离子注入形成静电防护二极管的最深的第二导电类型区240、稍浅的浮空的第一导电类型区250和最浅的第二导电类型区260，如图2所示；
S4.在所述外延层的上部通过离子注入形成场限环结构的终端掺杂区；
S5.在所述外延层上形成栅介质层300，通过LPCVD形成栅电极400，如图3所示；
S6.在所述栅电极400和裸露的外延层200上通过LPCVD或PECVD形成层间介质层500，如图3所示；
S7.在层间介质内通过光刻加刻蚀形成接触孔；
S8.通过PVD形成栅极端600、源极端700、漏极端金属800，如图3所示。
进一步的，在步骤S3中，所述静电防护二极管最深的第二导电类型区240可以和阱区210同步形成，浮空的第一导电类型区250和最浅的第二导电类型区260单独形成。
进一步的，在步骤S5中，所述栅介质层300可由热氧化、LPCVD、PECVD、ALD等方式之一（或之二）形成，所述多晶硅电极为原位掺杂形成，或非掺多晶硅通过掺杂形成。

Claims (9)

1.一种集成静电防护二极管的碳化硅MOSFET器件，其特征在于，包括：
第一导电类型的半导体衬底（100）和第一导电类型的外延层（200），所述外延层（200）位于所述半导体衬底（100）上；
相邻设置的第二导电类型的阱区（210）和分别位于各阱区（210）上的第二导电类型的体区（220），所述阱区（210）位于有源区内外延层（200）的上部；
相邻设置的第二导电类型的阱区（210）之间设置第一导电类型的JFET区（211）；
第一导电类型的源区（230），位于有源区内阱区（210）的上部，体区（220）的两侧，其边界在阱区（210）的内部，距离阱区（210）边界有一定的长度；
栅电极（400），位于外延层（200）上，在所述栅电极（400）与所述外延层（200）之间填充有栅介质层（300）；
静电防护二极管，位于外延层（200）的上部，包含一个最深的第二导电类型区（240）、一个稍浅的浮空的第一导电类型区（250）和一个最浅的第二导电类型区（260），该最深的第二导电类型区（240）和有源区内的阱区（210）为电性连接；
层间介质层（500），位于栅电极（400）及裸露的外延层（200）上；
栅极端（600），经由层间介质层（500）的接触孔与所述栅电极（400）、所述静电防护二极管的一端电性连接；
源极端（700），经由层间介质层（500）的接触孔与所述第一导电类型的源区（230）、第二导电类型的体区（220）、静电防护二极管的另一端电性连接；
漏极端金属（800），位于所述半导体衬底（100）的下方。
2.根据权利要求1所述的集成静电防护二极管的碳化硅MOSFET器件，其特征在于，所述半导体衬底（100）为碳化硅衬底。
3.根据权利要求1所述的集成静电防护二极管的碳化硅MOSFET器件，其特征在于，所述外延层（200）为碳化硅外延层。
4.根据权利要求1所述的集成静电防护二极管的碳化硅MOSFET器件，其特征在于，所述栅电极（400）的材料为第二导电类型的重掺杂的多晶硅。
5.根据权利要求1所述的集成静电防护二极管的碳化硅MOSFET器件，其特征在于，所述静电防护二极管为碳化硅齐纳二极管。
6.根据权利要求1所述的集成静电防护二极管的碳化硅MOSFET器件，其特征在于，所述静电防护二极管为PNP二极管或NPN二极管。
7.一种集成静电防护二极管的碳化硅MOSFET器件的制备方法，其特征在于，包括以下步骤：
S1.在第一导电类型的半导体衬底上形成第一导电类型的外延层；
S2.在所述外延层的上部形成第二导电类型的阱区和第二导电类型的体区，以及第一导电类型的源区和JFET区；
S3.在所述外延层的上部形成静电防护二极管的最深的第二导电类型区、浮空的第一导电类型区和最浅的第二导电类型区；
S4.在所述外延层的上部形成场限环结构的终端掺杂区；
S5.在所述外延层上形成栅介质层和栅电极；
S6.在所述栅电极和裸露的外延层上形成层间介质层；
S7.在层间介质内形成接触孔；
S8.形成栅极端、源极端、漏极端的金属层。
8.根据权利要求7所述的集成静电防护二极管的碳化硅MOSFET器件的制备方法，其特征在于，步骤S3中，所述静电防护二极管最深的第二导电类型区可以和阱区同步形成，稍浅的浮空的第一导电类型区和最浅的第二导电类型区单独形成。
9.根据权利要求7所述的集成静电防护二极管的碳化硅MOSFET器件的制备方法，其特征在于，步骤S5中，所述栅介质层由热氧化、LPCVD、PECVD或ALD方式中一种或几种形成，所述多晶硅电极为原位掺杂形成，或非掺多晶硅通过掺杂形成。
CN202010275034.7A 2020-04-09 2020-04-09 集成静电防护能力的碳化硅mosfet器件及其制造方法 Active CN111508950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010275034.7A CN111508950B (zh) 2020-04-09 2020-04-09 集成静电防护能力的碳化硅mosfet器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010275034.7A CN111508950B (zh) 2020-04-09 2020-04-09 集成静电防护能力的碳化硅mosfet器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111508950A true CN111508950A (zh) 2020-08-07
CN111508950B CN111508950B (zh) 2022-07-29

Family

ID=71864067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010275034.7A Active CN111508950B (zh) 2020-04-09 2020-04-09 集成静电防护能力的碳化硅mosfet器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111508950B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995096A (zh) * 2023-03-14 2023-11-03 安徽芯塔电子科技有限公司 平面型mosfet器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733508A (zh) * 2013-12-18 2015-06-24 比亚迪股份有限公司 带静电保护结构的mosfet及其制备方法
CN106024634A (zh) * 2016-07-06 2016-10-12 深圳深爱半导体股份有限公司 带静电放电保护二极管结构的功率晶体管及其制造方法
CN108389858A (zh) * 2018-02-05 2018-08-10 华润微电子（重庆）有限公司 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法
CN110739303A (zh) * 2019-10-30 2020-01-31 珠海迈巨微电子有限责任公司 集成ESD防护的Trench VDMOS器件及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733508A (zh) * 2013-12-18 2015-06-24 比亚迪股份有限公司 带静电保护结构的mosfet及其制备方法
CN106024634A (zh) * 2016-07-06 2016-10-12 深圳深爱半导体股份有限公司 带静电放电保护二极管结构的功率晶体管及其制造方法
CN108389858A (zh) * 2018-02-05 2018-08-10 华润微电子（重庆）有限公司 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法
CN110739303A (zh) * 2019-10-30 2020-01-31 珠海迈巨微电子有限责任公司 集成ESD防护的Trench VDMOS器件及制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995096A (zh) * 2023-03-14 2023-11-03 安徽芯塔电子科技有限公司 平面型mosfet器件及其制备方法

Also Published As

Publication number Publication date
CN111508950B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN110047910B (zh) 一种高耐压能力的异质结半导体器件
US20050082640A1 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
JPH05152574A (ja) 半導体装置
CN103887331B (zh) 高压igbt器件的vld终端及其制备方法
CN104518029A (zh) 半导体器件及其制造方法
US20220406896A1 (en) Cellular structure of silicon carbide mosfet device, and silicon carbide mosfet device
CN114823886A (zh) 提升转换效率的沟槽型rc-igbt器件及制备方法
CN112786680B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
CN111508950B (zh) 集成静电防护能力的碳化硅mosfet器件及其制造方法
CN112670340B (zh) P型栅hemt器件
CN117637828A (zh) 半导体装置
CN113054015B (zh) 碳化硅mosfet芯片
US20220216331A1 (en) Semiconductor device and method for designing thereof
CN113421922B (zh) 一种具备栅极自钳位功能的三维igbt及其制造方法
EP4084084A1 (en) Cellular structure of reverse conduction igbt and reverse conduction igbt
CN109390336B (zh) 一种新型宽禁带功率半导体器件及其制作方法
CN107863386B (zh) 集成tmbs结构的沟槽mos器件及其制造方法
US7291899B2 (en) Power semiconductor component
CN114512531A (zh) 碳化硅器件
JP2002026314A (ja) 半導体装置
CN114121946A (zh) 一种半导体集成芯片和igbt模块
CN220821568U (zh) 可抑制短路失效的igbt器件
CN216793695U (zh) 一种集成结势垒肖特基的mosfet器件
CN212967714U (zh) 具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant