CN103839993A - 用于绝缘栅双极晶体管的防闩锁终端区 - Google Patents
用于绝缘栅双极晶体管的防闩锁终端区 Download PDFInfo
- Publication number
- CN103839993A CN103839993A CN201310086355.2A CN201310086355A CN103839993A CN 103839993 A CN103839993 A CN 103839993A CN 201310086355 A CN201310086355 A CN 201310086355A CN 103839993 A CN103839993 A CN 103839993A
- Authority
- CN
- China
- Prior art keywords
- type
- substrate
- igbt
- emitter
- unit bag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 title abstract 5
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 6
- 238000004070 electrodeposition Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 6
- 238000000576 coating method Methods 0.000 abstract 6
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了用于绝缘栅双极晶体管的防闩锁终端区，包括：在正面结构中，包括衬底、场限环、覆盖场限环的氧化层或者钝化层、绝缘栅双极晶体管IGBT元包的基区、IGBT元包的发射极及发射极金属电极，所述场限环的掺杂类型与衬底相反，IGBT元包的基区掺杂类型与衬底相反，IGBT元包的发射极掺杂类型与衬底相同；在背面结构中，采用一层掩膜版对有源区的背面进行P型注入，形成P型发射极，而终端区发射极的位置保持N型掺杂。本发明还公开了另外两种用于绝缘栅双极晶体管的防闩锁终端区。本发明将终端背面的集电区P型层用绝缘物质代替，避免了器件关断过程中元包发生闩锁并最终失效。
Description
技术领域
本发明涉及功率器件的终端结构，特别涉及用于绝缘栅双极晶体管的防闩锁终端区，更进一步本发明更适用于逆导型绝缘栅双极晶体管。
背景技术
绝缘栅双极晶体管IGBT（Insulated Gate Bipolar Transistor）是新型的大功率器件，集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。近年来不断发展的逆导IGBT（RC-IGBT，ReverseConducting IGBT）以其可以降低损耗、提高***效率，减小大功率***中器件并联的数目，减小热沉大小等优点逐渐占有一定市场，并不断发展壮大，其集电极不是连续的P+区，而是部分地引入一些N+短路区。
IGBT终端区是围绕器件有源区***的保护结构，主要形成于功率器件正表面，是保证耐压的区域。根据工作的原理可以分为电场延伸型和电场截断型：电场延伸型，在主结边缘处设置延伸结构，将主结耗尽区向外展宽，降低内部电场强度提高击穿电压，用于平面工艺，如场板（FP)、阻性场板(SIPOS）、场限环(FGR)、结终端延伸（JTE)、横向变掺杂（VLD)等；电场截断型，刻蚀深槽，截断曲面结，影响表面电场分布，常用于台面或刻蚀工艺。优良的终端保护结构是功率器件（诸如功率二极管、功率MOS管、IGBT等）实现预定耐压的重要保障。
IGBT在版图的实现上，是由并联的元胞构成的有源区101（图中未给出具体的并联形式）、有源区***一圈的终端区102（图中未设定特定的终端结构）、栅PAD103（图中未设定PAD103特定的位置，PAD是电极的压线盘）、源PAD104（图中未设定PAD特定的位置）等构成，如图1所示。
图2所示的是IGBT芯片终端和最靠近IGBT终端最外延的一圈元包的结构示意图。201为衬底结构，202为背面集电极，其掺杂类型与衬底区相反，203为IGBT元包的基区，其掺杂类型与衬底区的相反，204为IGBT元包的发射极，其掺杂类型与衬底区的相同，205为IGBT芯片场限环终端的场限环，其掺杂类型与衬底相反，206为覆盖终端区域的氧化层或称为钝化层，207为连接背面集电极的金属电极，208为连接正面发射极的金属电极。
以N型沟道的IGBT元包为例，图3为其所示的等效结构图。IGBT在集电极与发射极之间有一个寄生NPNP晶闸管，可以等效成NPN晶体管和PNP晶体管组成的正反馈电路，其等效电路如图3所示。当N+层与P型层接触面上存在横向流动的空穴电流时，NPN晶闸管就很容易导通。NPN晶体管导通时，NPN管和PNP管会形成一个互相反馈的回路，使集电极与发射极之间的电流增加，最终导致栅极对器件电流的控制能力下降甚至消失，通常还会引起器件击穿问题。这种晶闸管导通现象被称为IGBT闩锁，这一特殊现象严重地限制了IGBT的安全工作区。
图4是一个RC-IGBT的元包结构。401为衬底结构，403为IGBT元包的基区，其掺杂类型与衬底区的相反，404为IGBT元包的发射极，其掺杂类型与衬底区的相同，306为覆盖终端区域的氧化层或称为钝化层，这些正面结构与常规的IGBT相同。对比图2中的元包结构和图4中的元包结构的背面可以发现，对于RC-IGBT的背面集电极，其由与衬底401掺杂浓度相同（图中402B）和相反（图中402A）的两种结构组成的，407为连接背面集电极的金属电极。
专利JP2005136092-A提供的技术方案，其终端区域所对应的P型基区的掺杂浓度小于有源区所对应的P型基区的掺杂浓度。该方案在背面采用多一层掩膜版形成终端区域的低掺杂的P型集电极，但是该层仍为P型区，仍然会在关断时向终端区域的耗尽区注入大量的空穴，对器件抗闩锁能力的改进有限。
专利JP2005142288-A提供的技术方案，其终端所对应的P型基区被绝缘层代替，有源区对应的仍为P型基区。该方案在背面首先采用一层掩膜版刻蚀掉终端区所对应芯片背面的半导体材料，然后淀积绝缘物质，进一步再采用一层掩膜版对绝缘物质进行刻蚀，形成P型集电极的注入窗口，随后通过注入窗口进行P型注入，形成P型集电极。该方案虽然能够达到提高器件抗闩锁能力，但是在背面需要两个掩膜版，增加了工艺制作难度的同时提高了器件的制作成本。
发明内容
有鉴于此，本发明的目的在于提供一种用于绝缘栅双极晶体管的防闩锁终端区，用于降低功率器件IGBT的动态闩锁。
本发明提供了一种用于绝缘栅双极晶体管的防闩锁终端区，包括：
在正面结构中，包括衬底、场限环、覆盖场限环的氧化层或者钝化层、IGBT元包的基区、IGBT元包的发射极及发射极金属电极，所述场限环的掺杂类型与衬底相反，IGBT元包的基区掺杂类型与衬底相反，IGBT元包的发射极掺杂类型与衬底相同；
在背面结构中，采用一层掩膜版对有源区的背面进行P型注入，形成P型发射极，而终端区发射极的位置保持N型掺杂。
该方法将终端背面的集电区P型层用Ｎ型层代替，避免了器件关断过程中大量空穴由终端背面的集电区注入到终端区的耗尽层，并进一步被扫出耗尽层，电流流向与终端区紧邻的第一圈有源区元包，并最终导致该区域元包发生闩锁并最终失效。该终端设计方案在开启过程中，终端区域不存在PN结，能够迅速导走器件处于截止区时，耗尽区大量的载流子，提高器件的开启速度。
本发明还提供了一种用于绝缘栅双极晶体管的防闩锁终端区，包括：
在正面结构中，包括衬底、场限环、覆盖场限环的氧化层或者钝化层、IGBT元包的基区、IGBT元包的发射极及发射极金属电极，所述场限环的掺杂类型与衬底相反，IGBT元包的基区掺杂类型与衬底相反，IGBT元包的发射极掺杂类型与衬底相同；
在背面结构中，对背面进行P型注入，形成P型发射极后，采用一层掩膜版对终端区的发射极进行刻蚀，将注入的P型集电极层刻蚀掉，并进行背面的金属化，形成背面集电极金属电极，在终端背面P型集电极位置形成金属。
该方法将终端背面的集电区P型层用金属层代替，避免了器件关断过程中大量空穴由终端背面的集电区注入到终端区的耗尽层，并进一步被扫出耗尽层，电流流向与终端区紧邻的第一圈有源区元包，并最终导致该区域元包发生闩锁并最终失效。该终端设计方案在开启过程中，终端区域不存在PN结，能够迅速导走器件处于截止区时，耗尽区大量的载流子，提高器件的开启速度。
本发明还提供了一种用于绝缘栅双极晶体管的防闩锁终端区，包括：
在正面结构中，包括衬底、场限环、覆盖场限环的氧化层或者钝化层、IGBT元包的基区、IGBT元包的发射极及发射极金属电极，所述场限环的掺杂类型与衬底相反，IGBT元包的基区掺杂类型与衬底相反，IGBT元包的发射极掺杂类型与衬底相同；
在背面结构中，在背面淀积一层绝缘物质，并采用掩膜版刻蚀掉有源区的绝缘物质，并对有源区的背面进行P型注入，形成P型发射极，终端区背面的P集电极层对应的是绝缘物质，然后进行背面的金属化，形成背面集电极金属电极。
该方法将终端背面的集电区P型层用绝缘物质代替，避免了器件关断过程中大量空穴由终端背面的集电区注入到终端区的耗尽层，并进一步被扫出耗尽层，电流流向与终端区紧邻的第一圈有源区元包，并最终导致该区域元包发生闩锁并最终失效。
附图说明
图1为现有技术中IGBT的结构示意图；
图2为现有技术中IGBT芯片终端和最靠近IGBT终端最外延的一圈元包的结构示意图；
图3为现有技术中N型沟道的IGBT元包的等效结构图；
图4为现有技术中RC-IGBT的元包结构示意图；
图5为本发明实施例提供的一种防闩锁终端区结构示意图；
图6为本发明实施例提供的另一种防闩锁终端区结构示意图；
图7为本发明实施例提供的第三种防闩锁终端区结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
本发明实施例实现了采用N型注入，或刻蚀后淀积金属层，或刻蚀后淀积绝缘层的方式形成IGBT芯片终端区域的背面的区域。该方案与RC-IGBT的工艺过程相兼容，同时适用于具有正向阻断能力的功率器件IGBT，能够有效降低功率器件IGBT在开启过程中由于P型发射极注入的大量空穴造成的动态闩锁；同时也可以快速导走器件处于阻断状态下耗尽区内大量的电子和空穴，也可以增加器件的开启速度。
本发明实施例提供的终端区结构，只对芯片的背面做更改，对正面结构无特殊要求，即正面的终端结构可以为场限环终端、场板终端、JTE终端，也可为场限环与场板结合的终端结构，以下实施例以场限环终端为例。
实施例一
本实施例提供的防闩锁终端区结构如图5所示，终端区背面的集电极层用Ｎ型层代替。在正面结构中，501为衬底；505为场限环，其掺杂类型与衬底501相反；506为覆盖场限环的氧化层或者钝化层；503为IGBT元包的基区，其掺杂类型与衬底501相反；504为IGBT元包的发射极，其掺杂类型与衬底501相同；508为发射极金属电极。在背面结构，与常规IGBT终端结构不同，本实施例所提出的终端结构，采用一层掩膜版对有源区的背面进行P型注入，形成P型发射极，如图中502A，而终端区发射极的位置保持N型掺杂，图示502B。
图5所对应的终端区结构的另外一种实施方式：在背面进行N型注入后，采用一层掩膜版对有源区的背面进行P型注入，形成P型发射极，图示502A，而终端区发射极的位置保持N型高掺杂，图示502B。
本实施例将终端背面的集电区P型层用Ｎ型层代替，避免了器件关断过程中大量空穴由终端背面的集电区注入到终端区的耗尽层，并进一步被扫除耗尽层，最终如图5所示从箭头所示的路径，电流流向与终端区紧邻的第一圈有源区元包，并最终导致该区域元包发生闩锁并最终失效。该终端设计方案在开启过程中，终端区域不存在PN结，能够迅速导走器件处于截止区时，耗尽区大量的载流子，提高器件的开启速度。
实施例二
本实施例提供的防闩锁终端区结构如图6所示，终端区背面的集电极层用金属层代替。在正面结构中，601为衬底；605为场限环，其掺杂类型与衬底601相反；606为覆盖场限环的氧化层或者钝化层；603为IGBT元包的基区，其掺杂类型与衬底601相反；604为IGBT元包的发射极，其掺杂类型与衬底601相同；608为发射极金属电极。在背面结构，与常规IGBT终端结构不同，本实施例所提出的终端结构，对背面进行P型注入，形成P型发射极（图示602A）后，采用一层掩膜版对终端区的发射极进行刻蚀，将注入的P型集电极层刻蚀掉，然后进一步进行背面的金属化，形成背面集电极金属电极，在终端背面P型集电极位置形成金属602B。需进一步说明刻蚀掉P型集电极层的深度，可小于、等于或大于P型集电极层的厚度，所得到的抗动态闩锁的能力依次递减。
本实施例将终端背面的集电区P型层用金属层代替，避免了器件关断过程中大量空穴由终端背面的集电区注入到终端区的耗尽层，并进一步被扫除耗尽层，最终如图6所示从箭头所示的路径，电流流向与终端区紧邻的第一圈有源区元包，并最终导致该区域元包发生闩锁并最终失效。该终端设计方案在开启过程中，终端区域不存在PN结，能够迅速导走器件处于截止区时，耗尽区大量的载流子，提高器件的开启速度。
实施例三
本实施例提供的防闩锁终端区结构如图7所示，终端区背面的集电极层用绝缘物质（如SiO2等）代替。在正面结构中，701为衬底；705为场限环，其掺杂类型与衬底701相反；706为覆盖场限环的氧化层或者钝化层；703为IGBT元包的基区，其掺杂类型与衬底701相反；704为IGBT元包的发射极，其掺杂类型与衬底701相同；708为发射极金属电极。在背面结构，与常规IGBT终端结构不同，本实施例所提出的终端结构，首先在背面淀积一层绝缘物质（如SiO2等），并进一步采用掩膜版刻蚀掉有源区的绝缘物质，并对有源区的背面进行P型注入，形成P型发射极（图示702A），终端背面的P集电极层对应的是绝缘物质702B，然后进一步进行背面的金属化，形成背面集电极金属电极。
本实施例将终端背面的集电区P型层用绝缘物质代替，避免了器件关断过程中大量空穴由终端背面的集电区注入到终端区的耗尽层，并进一步被扫除耗尽层，最终如图7所示从箭头所示的路径，电流流向与终端区紧邻的第一圈有源区元包，并最终导致该区域元包发生闩锁并最终失效。
本发明实施例所提出的IGBT终端区解决方案，与RC-IGBT的制作方案相兼容，但也适用于其他常规结构的IGBT，以及其他功率器件（如VDMOS，功率二极管diode、MCT等）。
总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (6)
1.一种用于绝缘栅双极晶体管的防闩锁终端区，其特征在于，包括：
在正面结构中，包括衬底（501）、场限环（505）、覆盖场限环（505）的氧化层或者钝化层（506）、绝缘栅双极晶体管IGBT元包的基区（503）、IGBT元包的发射极（504）及发射极金属电极（508），所述场限环（505）的掺杂类型与衬底（501）相反，IGBT元包的基区（503）掺杂类型与衬底（501）相反，IGBT元包的发射极（504）掺杂类型与衬底（501）相同；
在背面结构中，采用一层掩膜版对有源区的背面进行P型注入，形成P型发射极（502A），而终端区发射极的位置保持N型掺杂（502B）。
2.根据权利要求1所述的用于绝缘栅双极晶体管的防闩锁终端区，其特征在于，在所述采用一层掩膜版对有源区的背面进行P型注入前，进一步包括：在背面进行N型注入。
3.一种用于绝缘栅双极晶体管的防闩锁终端区，其特征在于，包括：
在正面结构中，包括衬底（601）、场限环（605）、覆盖场限环（605）的氧化层或者钝化层（606）、IGBT元包的基区（603）、IGBT元包的发射极（604）及发射极金属电极（608），所述场限环（605）的掺杂类型与衬底（601）相反，IGBT元包的基区（603）掺杂类型与衬底（601）相反，IGBT元包的发射极（604）掺杂类型与衬底（601）相同；
在背面结构中，对背面进行P型注入，形成P型发射极（602A）后，采用一层掩膜版对终端区的发射极进行刻蚀，将注入的P型集电极层刻蚀掉，并进行背面的金属化，形成背面集电极金属电极，在终端背面P型集电极位置形成金属（602B）。
4.根据权利要求3所述的用于绝缘栅双极晶体管的防闩锁终端区，其特征在于，所述刻蚀掉的P型集电极层的深度小于、等于或大于P型集电极层的厚度，得到的抗动态闩锁的能力依次递减。
5.一种用于绝缘栅双极晶体管的防闩锁终端区，其特征在于，包括：
在正面结构中，包括衬底（701）、场限环（705）、覆盖场限环（705）的氧化层或者钝化层（706）、IGBT元包的基区（703）、IGBT元包的发射极（704）及发射极金属电极（708），所述场限环（705）的掺杂类型与衬底（701）相反，IGBT元包的基区（703）掺杂类型与衬底（701）相反，IGBT元包的发射极（704）掺杂类型与衬底（701）相同；
在背面结构中，在背面淀积一层绝缘物质，并采用掩膜版刻蚀掉有源区的绝缘物质，并对有源区的背面进行P型注入，形成P型发射极（702A），终端区背面的P集电极层对应的是绝缘物质（702B），然后进行背面的金属化，形成背面集电极金属电极。
6.根据权利要求5所述的用于绝缘栅双极晶体管的防闩锁终端区，其特征在于，所述绝缘物质为SiO2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310086355.2A CN103839993A (zh) | 2012-11-23 | 2013-03-18 | 用于绝缘栅双极晶体管的防闩锁终端区 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210483703 | 2012-11-23 | ||
| CN201210483703.5 | 2012-11-23 | ||
| CN201310086355.2A CN103839993A (zh) | 2012-11-23 | 2013-03-18 | 用于绝缘栅双极晶体管的防闩锁终端区 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103839993A true CN103839993A (zh) | 2014-06-04 |
Family
ID=50803313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310086355.2A Pending CN103839993A (zh) | 2012-11-23 | 2013-03-18 | 用于绝缘栅双极晶体管的防闩锁终端区 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839993A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711206A (zh) * | 2015-11-16 | 2017-05-24 | 上海联星电子有限公司 | 一种igbt及其制作方法 |
| CN107578998A (zh) * | 2017-07-24 | 2018-01-12 | 全球能源互联网研究院有限公司 | Igbt芯片制造方法及igbt芯片 |
| CN108039366A (zh) * | 2017-10-24 | 2018-05-15 | 全球能源互联网研究院 | 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176772A (ja) * | 2008-01-21 | 2009-08-06 | Denso Corp | 半導体装置 |
| CN101946325A (zh) * | 2008-02-19 | 2011-01-12 | 丰田自动车株式会社 | Igbt以及制造igbt的方法 |
| CN102005473A (zh) * | 2009-08-28 | 2011-04-06 | 比亚迪股份有限公司 | 具有改进终端的igbt |
| WO2012001967A1 (ja) * | 2010-07-01 | 2012-01-05 | 株式会社デンソー | 半導体装置 |
-
2013
- 2013-03-18 CN CN201310086355.2A patent/CN103839993A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009176772A (ja) * | 2008-01-21 | 2009-08-06 | Denso Corp | 半導体装置 |
| CN101946325A (zh) * | 2008-02-19 | 2011-01-12 | 丰田自动车株式会社 | Igbt以及制造igbt的方法 |
| CN102005473A (zh) * | 2009-08-28 | 2011-04-06 | 比亚迪股份有限公司 | 具有改进终端的igbt |
| WO2012001967A1 (ja) * | 2010-07-01 | 2012-01-05 | 株式会社デンソー | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106711206A (zh) * | 2015-11-16 | 2017-05-24 | 上海联星电子有限公司 | 一种igbt及其制作方法 |
| CN107578998A (zh) * | 2017-07-24 | 2018-01-12 | 全球能源互联网研究院有限公司 | Igbt芯片制造方法及igbt芯片 |
| CN107578998B (zh) * | 2017-07-24 | 2021-02-09 | 全球能源互联网研究院有限公司 | Igbt芯片制造方法及igbt芯片 |
| CN108039366A (zh) * | 2017-10-24 | 2018-05-15 | 全球能源互联网研究院 | 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| CN102779840B (zh) | 一种具有终端深能级杂质层的igbt | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN102832240A (zh) | 一种集电极终端具有介质层的绝缘栅双极型晶体管 | |
| CN204632762U (zh) | 结终端延伸的终端版图结构及其终端结构 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN104103682A (zh) | 一种具有新型缓冲层结构的igbt及其制造方法 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN103839993A (zh) | 用于绝缘栅双极晶体管的防闩锁终端区 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN203179900U (zh) | 一种快恢复二极管frd芯片 | |
| CN111403385B (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| CN116153992B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| CN104779279A (zh) | 一种能抑制负阻效应的rc-igbt | |
| CN214588866U (zh) | 低电容igbt器件 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| CN103022114B (zh) | 一种基于截止环的高压大功率igbt芯片及其设计方法 | |
| CN106611779A (zh) | 一种逆导型绝缘栅双极晶体管及其制作方法 | |
| CN103606557A (zh) | 一种集成二极管的集电极短路igbt结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140604 |