CN117650163A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117650163A CN117650163A CN202311440110.5A CN202311440110A CN117650163A CN 117650163 A CN117650163 A CN 117650163A CN 202311440110 A CN202311440110 A CN 202311440110A CN 117650163 A CN117650163 A CN 117650163A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- layer
- metal
- emitter
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 239000002184 metal Substances 0.000 claims description 98
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 230000007704 transition Effects 0.000 claims description 12
- 238000011084 recovery Methods 0.000 description 21
- 230000006835 compression Effects 0.000 description 15
- 238000007906 compression Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- WSNMPAVSZJSIMT-UHFFFAOYSA-N COc1c(C)c2COC(=O)c2c(O)c1CC(O)C1(C)CCC(=O)O1 Chemical compound COc1c(C)c2COC(=O)c2c(O)c1CC(O)C1(C)CCC(=O)O1 WSNMPAVSZJSIMT-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体装置,半导体装置包括:第一导电类型的漂移层;第二导电类型的耐压环,耐压环设置于漂移层对应半导体装置的终端区的部分,耐压环的上表面构成漂移层上表面的一部分;场截止层,场截止层设置于漂移层的下表面;集电极层,集电极层设置于场截止层的下表面,集电极层内设置有发射极层,发射极层位于集电极层对应终端区的部分。由此,通过在集电极层对应终端区的位置设置发射极层,这样不仅可以使半导体装置反向导通,而且还可以提高半导体装置的面积利用率,可以防止半导体装置的整体面积增大,从而在实现半导体装置反向导通的同时,有利于降低半导体装置的功耗,提高半导体装置的可靠性。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种半导体装置。
背景技术
反向导通绝缘栅双极晶体管是指在单个芯片上集成了绝缘栅双极晶体管和续流二极管(或者集成绝缘栅双极晶体管和快恢复二极管)。通常在行业中制备反向导通绝缘栅双极晶体管时,将绝缘栅双极晶体管和快恢复二极管集成在器件的元胞区,两个器件共用终端,从而实现在绝缘栅双极晶体管上集成快恢复二极管的目的。
现有技术中,由于绝缘栅双极晶体管和快恢复二极管共用器件的元胞区,该方法中存在的缺点是牺牲了一部分绝缘栅双极晶体管的元胞区,在器件设计的时候,为了达到绝缘栅双极晶体管器件的理论性能,必须增加器件元胞区域的面积,这样带来的后果就是绝缘栅双极晶体管在工作时所产生的热量进一步增加,降低了器件的可靠性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明的一个目的在于提出一种半导体装置,该半导体装置可以提高半导体装置的可靠性。
根据本发明实施例的半导体装置,包括:第一导电类型的漂移层;第二导电类型的耐压环,所述耐压环设置于所述漂移层对应所述半导体装置的终端区的部分,所述耐压环的上表面构成所述漂移层上表面的一部分;场截止层,所述场截止层设置于所述漂移层的下表面;集电极层,所述集电极层设置于所述场截止层的下表面,所述集电极层内设置有发射极层,所述发射极层位于所述集电极层对应所述终端区的部分。
由此,通过在集电极层对应终端区的位置设置发射极层,这样不仅可以使半导体装置反向导通,而且还可以提高半导体装置的面积利用率,可以防止半导体装置的整体面积增大,从而在实现半导体装置反向导通的同时,有利于降低半导体装置的功耗,提高半导体装置的可靠性。
在本发明的一些示例中,所述漂移层对应所述半导体装置的有源区部分的上表面设置有发射极金属,所述耐压环和所述发射极金属之间连接有金属连接通道。
在本发明的一些示例中,所述耐压环表面的上方设置有多晶硅场板,所述多晶硅场板表面的上方设置有介质层,所述介质层开设有穿孔,所述金属连接通道的一端穿设所述穿孔且与所述多晶硅场板接触电连接,所述金属连接通道的另一端与所述发射极金属接触电连接。
在本发明的一些示例中,所述耐压环为多个,多个所述耐压环间隔设置,所述多晶硅场板为多个,多个所述多晶硅场板与多个所述耐压环一一对应设置,所述金属连接通道的一端与多个所述耐压环中的一个上的所述多晶硅场板接触电连接。
在本发明的一些示例中,所述耐压环为多个,多个所述耐压环间隔设置,所述多晶硅场板为多个,多个所述多晶硅场板与多个所述耐压环一一对应设置,所述金属连接通道的一端与多个所述耐压环中的至少两个上的所述多晶硅场板分别接触电连接。
在本发明的一些示例中,所述发射极层为至少一个,至少一个所述发射极层和至少一个所述耐压环一一对应。
在本发明的一些示例中,所述半导体装置具有过渡区,所述过渡区连接在所述有源区和所述终端区之间,所述过渡区的上表面靠近所述有源区的位置设置有金属层,所述金属层与所述发射极金属连接,所述金属连接通道的另一端与所述金属层接触电连接。
在本发明的一些示例中,所述金属连接通道包括第一部分、第二部分和第三部分,所述第一部分穿设所述穿孔且与所述多晶硅场板接触电连接,所述第三部分与所述发射极金属接触电连接,所述第一部分和所述第三部分在上下方向上延伸设置,所述第二部分连接在所述第一部分和所述第三部分之间。
在本发明的一些示例中,所述第一部分和所述第三部分上下方向的横截面的宽度相等,所述第二部分上下方向的横截面的宽度小于所述第一部分和所述第三部分上下方向横截面的宽度。
在本发明的一些示例中,所述发射极层的掺杂浓度大于所述漂移层的掺杂浓度。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是根据本发明实施例的半导体装置的示意图;
图2是根据本发明实施例的半导体装置的局部示意图;
图3是根据本发明实施例的半导体装置另一视角的示意图;
图4是根据本发明实施例的半导体装置的局部示意图;
图5是根据本发明另一些实施例的半导体装置的局部示意图;
图6是根据本发明实施例的半导体装置的局部示意图;
图7是根据本发明实施例的半导体装置的局部示意图;
图8是根据本发明实施例的半导体装置的局部示意图;
图9是根据本发明实施例的半导体装置的制备流程图。
附图标记:
100、半导体装置;
1、有源区;
2、过渡区;201、金属层;
3、终端区;4、漂移层;5、耐压环;6、场截止层;7、集电极层;8、发射极层;9、发射极金属;
10、金属连接通道;1001、第一部分;1002、第二部分;1003、第三部分;
11、多晶硅场板;12、介质层;1201、穿孔;
13、基区;14、载流子存储层;15、集电极金属层;16、栅极;17、发射极区;18、沟槽。
具体实施方式
下面详细描述本发明的实施例,参考附图描述的实施例是示例性的,下面详细描述本发明的实施例。
下面参考图1-图8描述根据本发明实施例的半导体装置100。该半导体装置100例如是反向导通绝缘栅型双极晶体管。在以下的说明中,N及P表示半导体的导电类型,在本发明中,将第一导电类型设为N型、第二导电类型设为P型而进行说明。
结合图1-图2所示,根据本发明的半导体装置100可以主要包括:第一导电类型的漂移层4、第二导电类型的耐压环5、场截止层6和集电极层7,其中,耐压环5设置于漂移层4对应半导体装置100的终端区3的部分,耐压环5的上表面构成漂移层4上表面的一部分。
具体地,在半导体装置100中设置第一导电类型的漂移层4、第二导电类型的耐压环5、场截止层6和集电极层7,并且在漂移层4的下表面设置场截止层6,在场截止层6的下表面设置集电极层7,这样可以形成半导体结构的基本结构,保证半导体装置100的正常工作。
进一步地,考虑到半导体装置100的终端区3的电场场强较强,单位长度所承担的电压较大,比较容易在该处发生电压击穿,通过将耐压环5设置于漂移层4的表面对应半导体装置100的终端区3的部分,这样耐压环5可以优化终端区3的电场分布,提高终端区3的耐压能力。
进一步地,集电极层7内设置有发射极层8,发射极层8位于集电极层7对应终端区3的部分。具体地,集电极层7的导电类型为第二导电类型,集电极层7中的发射极层8的导电类型为第一导电类型,在集电极层7对应终端区3的部分设置发射极层8,这样可以使集电极层7中第一导电类型的发射极层8、第一导电类型的漂移层4与终端区3中的第二导电类型的耐压环5形成半导体装置100中的反向导通结构,可以保证半导体装置100的反向导通。
现有技术中,反向导通绝缘栅型双极晶体管中的绝缘栅双极晶体管和快恢复二极管集成设置于半导体装置的有源区域,需要占用半导体装置有源区的一部分面积。另外,为达到绝缘栅双极晶体管的理论性能,需要增加绝缘栅双极晶体管有源区的面积,这样会增加绝缘栅双极晶体管工作时产生的热量,降低绝缘栅双极晶体管的可靠性。
进一步地,本发明实施例中将构成快恢复二极管的发射极层8结构设置于半导体装置100中集电极层7对应终端区3的部分,这样可以将快恢复二极管结构设置于终端区3,不仅可以实现半导体装置100的反向导通,而且还可以减少半导体装置100中设置于有源区1的结构,可以使有源区1的面积尽可能多地用于设置绝缘栅双极晶体管结构,从而可以提高有源区1的面积利用率。
另外,在保证绝缘栅双极晶体管的理论性能符合要求的情况下,可以减少半导体装置100的有源区1面积,使绝缘栅双极晶体管在工作时产生的热量减少,降低半导体装置100的功耗,从而可以减少半导体装置100的整体面积,提高半导体装置100的可靠性。
由此,通过在集电极层7对应终端区3的位置设置发射极层8,这样不仅可以使半导体装置100反向导通,而且还可以提高半导体装置100的面积利用率,可以防止半导体装置100的整体面积增大,从而在实现半导体装置100反向导通的同时,有利于降低半导体装置100的功耗,提高半导体装置100的可靠性。
结合图1-图2所示,漂移层4对应半导体装置100的有源区1部分的上表面设置有发射极金属9,耐压环5和发射极金属9之间连接有金属连接通道10。具体地,将发射极金属9设置于漂移层4对应半导体装置100的有源区1部分的上表面,以形成绝缘栅双极晶体管的基本结构,保证绝缘栅双极晶体管在半导体装置100中正常工作。耐压环5和发射极金属9之间连接有金属连接通道10,可以使设置于终端区3的快恢复二极管与设置于有源区1的绝缘栅双极晶体管反向并联,以使反向导通绝缘栅型双极晶体管正常工作。
结合图1、图2、图6、图7和图8所示,耐压环5表面的上方设置有多晶硅场板11,多晶硅场板11表面的上方设置有介质层12,介质层12开设有穿孔1201,金属连接通道10的一端穿设穿孔1201,并且与多晶硅场板11接触电连接,金属连接通道10的另一端与发射极金属9接触电连接。具体地,耐压环5表面的上方设置多晶硅场板11,多晶硅场板11具有高电导率和低电阻率,可以用于连接耐压环5与其他结构通电。多晶硅场板11表面的上方设置有介质层12,介质层12具有绝缘性,可以防止半导体装置100中的其他结构与多晶硅场板11接触通电,这样可以防止半导体装置100中的电路连通可靠性。介质层12开设有穿孔1201,可以使穿孔1201对应的多晶硅场板11暴露,以便于半导体装置100中的其他结构与多晶硅场板11电连接。
进一步地,金属连接通道10具有导电性,金属连接通道10的一端穿设穿孔1201,可以与多晶硅场板11接触,以使多晶硅场板11与金属连接通道10电连接,保证电流可以在金属连接通道10和多晶硅场板11之间导通,金属连接通道10的另一端与发射极金属9接触,以使发射极金属9与金属连接通道10电连接,保证电流可以在金属连接通道10和发射极金属9之间导通,从而可以使快恢复二极管与绝缘栅双极晶体管反向并联,保证半导体装置100的结构可靠性。
根据本发明的一些实施例,结合图1-图4所示,耐压环5为多个,多个耐压环5间隔设置,多晶硅场板11为多个,多个多晶硅场板11与多个耐压环5一一对应设置,金属连接通道10的一端与多个耐压环5中的一个上的多晶硅场板11接触电连接。具体地,终端区3上的耐压环5可以设置多个,并且多个耐压环5间隔设置,这样可以增强耐压环5对终端区3电场分布的优化结果,可以进一步地提高终端区3的耐压能力。多晶硅场板11为多个,并且多个多晶硅场板11与多个耐压环5一一对应设置,这样可以便于多个耐压环5分别与半导体装置100中的其他结构电连接,有利于提升半导体装置100的连接便利性。
进一步地,本发明的实施例中,半导体装置100中设置一个快恢复二极管结构,金属连接通道10的一端与多个耐压环5中的一个上的多晶硅场板11接触电连接,以保证该快恢复二极管结构与绝缘栅双极晶体管结构反向并联。
根据本发明的另一些实施例,结合图1、图2、图3和图5所示,耐压环5为多个,多个耐压环5间隔设置,多晶硅场板11为多个,多个多晶硅场板11与多个耐压环5一一对应设置,金属连接通道10的一端与多个耐压环5中的至少两个上的多晶硅场板11分别接触电连接。具体地,终端区3上的耐压环5可以设置多个,并且多个耐压环5间隔设置,这样可以增强耐压环5对终端区3电场分布的优化结果,可以进一步地提高终端区3的耐压能力。多晶硅场板11为多个,并且多个多晶硅场板11与多个耐压环5一一对应设置,这样可以便于多个耐压环5分别与半导体装置100中的其他结构电连接,有利于提升半导体装置100的连接便利性。
进一步地,本发明的实施例中,半导体装置100中设置有至少两个的快恢复二极管结构,金属连接通道10的一端与多个耐压环5中的至少两个上的多晶硅场板11分别接触电连接,可以使证半导体装置100中至少两个的快恢复二极管结构与绝缘栅双极晶体管结构反向并联。
结合图1所示,发射极层8为至少一个,至少一个发射极层8和至少一个耐压环5一一对应。具体地,发射极层8的数量需要根据半导体装置100中快恢复二极管结构的数量设置。根据本发明的一些实施例,发射极层8的数量为一个,该发射极层8与连接有金属连接通道10的一个耐压环5对应设置,以使金属连接通道10与终端区3上的快恢复二极管结构对应电连接。根据本发明的另一些实施例,发射极层8的数量为多个,多个发射极层8与分别连接有金属连接通道10的多个耐压环5一一对应设置,以使金属连接通道10与终端区3上并联设置的多个快恢复二极管结构分别对应电连接。
结合图1所示,半导体装置100具有过渡区2,过渡区2连接在有源区1和终端区3之间,过渡区2的上表面靠近有源区1的位置设置有金属层201,金属层201与发射极金属9连接,金属连接通道10的另一端与金属层201接触电连接。具体地,半导体装置100中还设置有过渡区2,过渡区2设置于有源区1和终端区3之间,用于过渡有源区1和终端区3。过渡区2的上表面在靠近有源区1的位置设置有金属层201,金属层201具有导电作用,将金属层201与发射极金属9连接,可以使金属层201与发射极金属9之间电连接,并且金属层201与耐压环5之间的距离相较于发射极金属9与耐压环5之间的距离更短,将金属连接通道10的另一端与金属层201接触电连接,不仅可以保证半导体装置100中的快恢复二极管结构与绝缘栅双极晶体管结构反向并联,而且还可以保证绝缘栅双极晶体管的结构可靠性,从而可以提高半导体装置100的可靠性。
结合图1所示,金属连接通道10包括第一部分1001、第二部分1002和第三部分1003,第一部分1001穿设穿孔1201,并且与多晶硅场板11接触电连接,第三部分1003与发射极金属9接触电连接,第一部分1001和第三部分1003在上下方向上延伸设置,第二部分1002连接在第一部分1001和第三部分1003之间。具体地,金属连接通道10可以分为第一部分1001、第二部分1002和第三部门,第一部分1001穿设穿孔1201,伸入穿孔1201内部,不仅可以与介质层12下方的多晶硅场板11接触电连接,而且介质层12上的穿孔1201具有一定的高度,可以对金属连接通道10的第一部分1001起到加强支撑的作用,以增强金属连接通道10与多晶硅场板11的连接可靠性。
进一步地,金属连接通道10的第三部分1003与发射极金属9接触电连接,第二部分1002连接于第一部分1001和第二部分1002之间,这样可以使金属连接通道10将快恢复二极管结构和绝缘栅双极晶体管结构连通。第一部分1001和第三部分1003均在上下方向上延伸设置,这样可以使第二部分1002与发射极金属9和介质层12沿上下方向相互间隔,可以防止金属连接通道10与快恢复二极管结构和绝缘栅双极晶体管结构之间的其他结构误接触造成半导体装置100的短路,从而可以提高半导体装置100的工作可靠性。
结合图1所示,第一部分1001和第三部分1003上下方向的横截面的宽度相等,并且第二部分1002上下方向的横截面的宽度小于第一部分1001和第三部分1003上下方向横截面的宽度,如此设置,在通过金属连接通道10使快恢复二极管结构与绝缘栅双极晶体管结构反向并联的同时,可以减少金属连接通道10的制成材料,这样有利于降低半导体装置100的生产成本。
根据本发明的实施例,发射极层8的掺杂浓度大于漂移层4的掺杂浓度。具体地,在本发明的实施例中,需要对集电极层7对应耐压环5的部分注入电子以形成发射极层8,发射极层8掺杂的电子浓度必须大于漂移层4的掺杂浓度,这样才可以使发射极层8具有足够多的电子进行电流注入,使发射极层8输出足够大的电流,保证半导体装置100正常工作。
根据本发明的实施例,半导体装置100还包括:第二导电类型的基区13、载流子存储层14、集电极金属层15、绝缘层和栅极16。下面描述半导体装置100的制备流程:
S1、提供由第二导电类型的集电极层7、第一导电类型的场截止层6、第一导电类型的漂移层4、第一导电类型的载流子存储层14、第二导电类型的基层以及第二导电类型的发射极层8构成的半导体基板,该结构为结构一;
S2、在结构一的基础上,在其指定位置注入空穴离子,并且通过快速热退火的方式将注入的离子激活,形成半导体装置100的终端结构,此操作可以形成主结和耐压环5,该结构为结构二;
S3、在结构二的基础上,沉积一层氧化物以形成场氧化层,然后通过光刻对半导体装置100指定区域形成阻挡层,通过离子注入形成载流子存储层14,该结构为结构三;
S4、在结构三的基础上,以光刻的形式形成阻挡层,对半导体装置100的指定有源区1进行刻蚀,形成沟槽18,该结构为结构四;
S5、在结构四中沟槽18的基础上生长氧化层,形成栅极16的氧化物,该结构为结构五;
S6、在结构五的基础上,对半导体装置100沉积一层多晶硅,并通过光刻、刻蚀工艺取出多余区域的多晶硅,形成结构六;
S7、在结构六的基础上,通过光刻、离子注入工艺、快速热退火工艺依次形成第二导电类型的基区13、第一导电类型的发射极区17,形成结构七;
S8、在结构七的基础上,沉积一层介质层12,形成结构八;
S9、在结构八的基础上,沉积发射极金属9,并且通过光刻、刻蚀工艺取出多余金属,形成结构九,至此,半导体装置100常规部分制备完成;
S10、在结构九的基础上,对半导体装置100耐压环5上方区域的介质层12进行光刻和刻蚀工艺,以形成穿孔1201,再在穿孔1201处沉积一层金属,形成结构十;
S11、在结构十的基础上,沉积一层绝缘介质,随后对半导体装置100进行光刻,在指定区域开孔,沉积金属形成金属连接通道10,使耐压环5区域和发射极金属9电连接,并且去除多余光刻胶。在半导体装置100的正面沉积一层绝缘层,用于保护半导体装置100正面结构,至此,半导体装置100的正面工艺完成,形成结构十一;
S12、在结构十一的基础上,进行半导体装置100的背面工艺,先将背面第二导电类型的漂移层4研磨抛光,以使其减薄至指定厚度,随后通过离子注入工艺、快速热退火工艺在漂移层4背面依次形成场截止层6和第二导电类型的集电极层7,然后通过光刻工艺、离子注入工艺和快速热退火工艺在耐压环5下方对应区域的集电极层7注入电子,以形成第一导电类型的发射极层8,用于形成快恢复二极管结构,最后在集电极层7背面沉积集电极金属以形成集电极金属层15,至此,半导体装置100制备完成。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“周向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种半导体装置,其特征在于,包括:
第一导电类型的漂移层(4);
第二导电类型的耐压环(5),所述耐压环(5)设置于所述漂移层(4)对应所述半导体装置(100)的终端区(3)的部分,所述耐压环(5)的上表面构成所述漂移层(4)上表面的一部分;
场截止层(6),所述场截止层(6)设置于所述漂移层(4)的下表面;
集电极层(7),所述集电极层(7)设置于所述场截止层(6)的下表面,所述集电极层(7)内设置有发射极层(8),所述发射极层(8)位于所述集电极层(7)对应所述终端区(3)的部分。
2.根据权利要求1所述的半导体装置,其特征在于,所述漂移层(4)对应所述半导体装置(100)的有源区(1)部分的上表面设置有发射极金属(9),所述耐压环(5)和所述发射极金属(9)之间连接有金属连接通道(10)。
3.根据权利要求2所述的半导体装置,其特征在于,所述耐压环(5)表面的上方设置有多晶硅场板(11),所述多晶硅场板(11)表面的上方设置有介质层(12),所述介质层(12)开设有穿孔(1201),所述金属连接通道(10)的一端穿设所述穿孔(1201)且与所述多晶硅场板(11)接触电连接,所述金属连接通道(10)的另一端与所述发射极金属(9)接触电连接。
4.根据权利要求3所述的半导体装置,其特征在于,所述耐压环(5)为多个,多个所述耐压环(5)间隔设置,所述多晶硅场板(11)为多个,多个所述多晶硅场板(11)与多个所述耐压环(5)一一对应设置,所述金属连接通道(10)的一端与多个所述耐压环(5)中的一个上的所述多晶硅场板(11)接触电连接。
5.根据权利要求3所述的半导体装置,其特征在于,所述耐压环(5)为多个,多个所述耐压环(5)间隔设置,所述多晶硅场板(11)为多个,多个所述多晶硅场板(11)与多个所述耐压环(5)一一对应设置,所述金属连接通道(10)的一端与多个所述耐压环(5)中的至少两个上的所述多晶硅场板(11)分别接触电连接。
6.根据权利要求1所述的半导体装置,其特征在于,所述发射极层(8)为至少一个,至少一个所述发射极层(8)和至少一个所述耐压环(5)一一对应。
7.根据权利要求3所述的半导体装置,其特征在于,所述半导体装置(100)具有过渡区(2),所述过渡区(2)连接在所述有源区(1)和所述终端区(3)之间,所述过渡区(2)的上表面靠近所述有源区(1)的位置设置有金属层(201),所述金属层(201)与所述发射极金属(9)连接,所述金属连接通道(10)的另一端与所述金属层(201)接触电连接。
8.根据权利要求3所述的半导体装置,其特征在于,所述金属连接通道(10)包括第一部分(1001)、第二部分(1002)和第三部分(1003),所述第一部分(1001)穿设所述穿孔(1201)且与所述多晶硅场板(11)接触电连接,所述第三部分(1003)与所述发射极金属(9)接触电连接,所述第一部分(1001)和所述第三部分(1003)在上下方向上延伸设置,所述第二部分(1002)连接在所述第一部分(1001)和所述第三部分(1003)之间。
9.根据权利要求8所述的半导体装置,其特征在于,所述第一部分(1001)和所述第三部分(1003)上下方向的横截面的宽度相等,所述第二部分(1002)上下方向的横截面的宽度小于所述第一部分(1001)和所述第三部分(1003)上下方向横截面的宽度。
10.根据权利要求7所述的半导体装置,其特征在于,所述发射极层(8)的掺杂浓度大于所述漂移层(4)的掺杂浓度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311440110.5A CN117650163A (zh) | 2023-10-31 | 2023-10-31 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311440110.5A CN117650163A (zh) | 2023-10-31 | 2023-10-31 | 半导体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117650163A true CN117650163A (zh) | 2024-03-05 |
Family
ID=90046829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311440110.5A Pending CN117650163A (zh) | 2023-10-31 | 2023-10-31 | 半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117650163A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681665A (zh) * | 2012-09-24 | 2014-03-26 | 株式会社东芝 | 半导体装置 |
CN106847891A (zh) * | 2017-02-23 | 2017-06-13 | 重庆邮电大学 | 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件 |
CN113394278A (zh) * | 2020-03-11 | 2021-09-14 | 珠海格力电器股份有限公司 | 逆导型igbt及其制备方法 |
-
2023
- 2023-10-31 CN CN202311440110.5A patent/CN117650163A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681665A (zh) * | 2012-09-24 | 2014-03-26 | 株式会社东芝 | 半导体装置 |
CN106847891A (zh) * | 2017-02-23 | 2017-06-13 | 重庆邮电大学 | 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件 |
CN113394278A (zh) * | 2020-03-11 | 2021-09-14 | 珠海格力电器股份有限公司 | 逆导型igbt及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040178441A1 (en) | Insulated gate type semiconductor device and method of manufacturing the same | |
JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US6818940B2 (en) | Insulated gate bipolar transistor having trench gates of rectangular upper surfaces with different widths | |
US11462615B2 (en) | Semiconductor device | |
CN113555354B (zh) | 一种集成sbd的沟槽终端结构及其制备方法 | |
CN107949916A (zh) | 半导体元件 | |
CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
CN117747648A (zh) | 半导体装置 | |
CN111106043B (zh) | 功率半导体器件元胞结构、其制备方法及功率半导体器件 | |
CN219738973U (zh) | 背接触太阳能电池、电池组件和光伏*** | |
CN117650163A (zh) | 半导体装置 | |
US20210305240A1 (en) | Semiconductor device | |
CN114975621A (zh) | 能提升短路能力的igbt器件及制备方法 | |
CN117650165B (zh) | 半导体装置 | |
CN117650166A (zh) | 半导体装置 | |
JP2001015738A (ja) | 半導体装置 | |
CN117637829A (zh) | 半导体装置 | |
CN117199120B (zh) | Igbt器件结构及其制备方法 | |
CN118116901A (zh) | 半导体装置 | |
CN220672583U (zh) | Igbt芯片及电子设备 | |
CN211150564U (zh) | Igbt芯片及制造igbt芯片时使用的掩膜版 | |
CN116344534B (zh) | 可抗esd的沟槽型功率半导体器件及制备方法 | |
US20240072178A1 (en) | Diode and manufacturing method therefor, and semiconductor device | |
US20220173231A1 (en) | Semiconductor device | |
CN116504615A (zh) | 一种新型栅极总线结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |