CN111211118A - 半导体装置以及半导体芯片 - Google Patents

半导体装置以及半导体芯片 Download PDF

Info

Publication number
CN111211118A
CN111211118A CN201910943436.7A CN201910943436A CN111211118A CN 111211118 A CN111211118 A CN 111211118A CN 201910943436 A CN201910943436 A CN 201910943436A CN 111211118 A CN111211118 A CN 111211118A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
conductive structure
disposed
rounded corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910943436.7A
Other languages
English (en)
Inventor
沈贤洙
金润圣
金尹熙
裴秉文
尹俊浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111211118A publication Critical patent/CN111211118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)

Abstract

本申请提供一种半导体装置及半导体芯片。半导体装置包含半导体衬底，半导体衬底具有定义于其中的划线。多个半导体芯片形成于半导体衬底的上表面上。至少一个导电结构在其划线内布置在半导体衬底的上表面上。圆角布置在导电结构的至少一个侧表面上。圆角被配置成引发经由导电结构的中心部分沿划线扩散的切割线。

Description

半导体装置以及半导体芯片
相关申请案
本申请主张在韩国知识产权局(Korean Intellectual Property Office；KIPO)于2018年11月22日提交的韩国专利申请第10-2018-0145198号的优先权，所述申请的内容以全文引用的方式并入本文中。
技术领域
本公开涉及一种半导体装置，且更具体地说涉及一种半导体装置、由半导体装置形成的半导体芯片以及切割包含半导体装置的半导体衬底的方法。
背景技术
通常，形成于单个半导体衬底上的多个半导体芯片或裸片或晶片可沿划线分割(“切割”)。例如测试元件组(test element group；TEG)、对准键等各种导电结构可布置在划线上。
为了切割半导体衬底，可使用激光沿划线切割以在划线及导电结构处形成切割线。切割线可沿位于划线内的导电结构中的每一个的侧表面扩散。
在此情况下，位于划线两侧处的两个半导体裸片中的任一个可包含没有切割线的导电结构。导电结构可因此从半导体裸片的侧表面突出，且在后续处理步骤中，此突出可能导致短路、电流泄漏等。
虽然一些裸片可具有从其中突出的导电结构，但其它裸片可具有凹槽，导电结构可定位于所述凹槽中。凹槽可充当半导体裸片的裂纹晶种。此外，在以下模制工艺中，凹槽可充当空隙。
发明内容
一种半导体装置包含半导体衬底，所述半导体衬底具有定义于其中的划线。多个半导体芯片形成于半导体衬底的上表面上。至少一个导电结构在其划线内布置在半导体衬底的上表面上。圆角布置在导电结构的至少一个侧表面上。圆角被配置成引发经由导电结构的中心部分沿划线扩散的切割线。
半导体芯片包含内部电路。至少一个导电结构布置在内部电路的旁侧。圆角布置在导电结构的至少一个侧表面上。
一种切割半导体衬底的方法包含在至少一个导电结构的至少一个侧表面上形成圆角，所述至少一个导电结构位于半导体衬底的划线的上表面上，多个半导体芯片形成于所述上表面上。将激光引导至划线以沿划线、圆角以及导电结构的中心部分形成切割线。
附图说明
本公开的示例性实施例将从结合附图进行的以下详细描述而更加清楚地理解。图1至图20示出本公开的各种示例性实施例，如本文所描述。
图1为示出根据本公开的示例性实施例的半导体装置的平面视图。
图2为沿图1中的线II-II'截取的横截面视图。
图3为沿图1中的线III-III'截取的横截面视图。
图4为图2中的部分“IV”的放大横截面视图。
图5为示出图1中的TEG及圆角(fillet)的透视图。
图6为沿图1中的线VI-VI'截取的横截面视图。
图7为示出根据本公开的示例性实施例的半导体装置的平面视图。
图8为沿图7中的线VIII-VIII'截取的横截面视图。
图9为沿图7中的线XI-XI'截取的横截面视图。
图10为示出图7中的TEG及圆角的透视图。
图11为示出根据本公开的示例性实施例的半导体装置的横截面视图。
图12为示出根据本公开的示例性实施例的半导体装置的横截面视图。
图13至图16为示出根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。
图17为示出根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。
图18为根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。
图19为示出根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。
图20为示出根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。
具体实施方式
在下文中，将参考附图详细解释本公开的示例性实施例。
半导体装置
图1为示出根据本公开的示例性实施例的半导体装置的平面视图。图2为沿图1的线II-II'截取的横截面视图。图3为沿图1的线III-III'截取的横截面视图。图4为图2中的部分“IV”的放大横截面视图。图5为示出图1的TEG及圆角(fillet)的透视图。图6为沿图1的线VI-VI'截取的横截面视图。
参看图1至图6，半导体装置可包含半导体衬底110、多个半导体芯片(或裸片)120、导电结构以及圆角(fillet)140。
半导体芯片120可布置在半导体衬底110的上表面上。半导体芯片120可经半导体衬底110的划线112分割。在本公开的示例性实施例中，划线112可具有十字形。
导电结构可布置在划线112的上表面上。在本公开的示例性实施例中，导电结构可包含多个测试元件组(TEG)130及对准键150。测试元件组130可用于测试半导体芯片120。对准键150可用于对准半导体衬底110。
每个测试元件组130可包含测试垫132及测试线134。测试垫132可布置在划线112的上表面上。测试垫132可具有长方体形状。因此，测试垫132可具有大体上垂直于划线112的四个侧表面。测试线134可电性连接于测试垫132与半导体芯片120之间。举例来说，测试线134可从测试垫132的下表面延伸。测试线134可连接到半导体芯片120的内部电路122。
圆角140可布置在测试元件组130的至少一个侧表面上。在本公开的示例性实施例中，圆角140可布置在测试垫132的四个侧表面上。圆角140可包含绝缘材料。圆角140可定位于划线112的上表面上的容纳凹槽114中。容纳凹槽114可沿划线112的长度方向形成。容纳凹槽114的宽度可大于测试垫132的宽度，以经由容纳凹槽114暴露测试垫132的四个侧表面。此处，测试垫132的宽度可为沿大体上垂直于划线112的长度方向的方向所测量的长度。
如图3中可见，圆角140可具有下表面142、侧表面144以及倾斜上表面146。圆角140可大体上成形为直角三角形，如所示出，其中下表面142为三角形的相邻侧，侧表面144为三角形的相对侧，且倾斜上表面146为三角形的斜边。圆角140的下表面142可被配置成与划线112的上表面进行接触。圆角140的侧表面144可从下表面142延伸。圆角140的侧表面144可被配置成与测试垫132的侧表面进行接触。圆角140的倾斜上表面146可连接于侧表面144与下表面142之间。圆角140的侧表面144可具有上部端，所述上部端可低于测试垫132的侧表面。或者，圆角140的侧表面144可具有上部端，所述上部端与测试垫132的侧表面大体上共面。
圆角140的倾斜上表面146可提供渐进倾斜结构以连接划线112及测试垫132。因此，当可使用激光切割划线112时，切割线CL可沿划线112的长度方向扩散(如图5中可见)。切割线CL可随后沿圆角140的倾斜上表面146传送到测试垫132。举例来说，切割线CL可沿测试垫132的中心部分扩散。因此，测试垫132可沿切割线CL分为相同的半部，以使得划线112的两侧处的每个半导体芯片120可包含测试垫132的半部。
此外，圆角140可布置在对准键150的四个侧表面当中的至少一个侧表面上。在本公开的示例性实施例中，圆角140可布置在对准键150的四个侧表面上。因此，其宽度大于划线112的宽度的容纳凹槽114可暴露对准键150的四个侧表面。圆角140可布置在容纳凹槽114中，且被配置成至少部分地包围对准键150。
对准键150上的圆角140可具有一结构，且可大体上与测试元件组130上的圆角140的功能一样。因此，为简洁起见，在本文中可省略关于对准键150上的圆角140的结构及功能的任何另外说明。可假定，任何省略细节至少类似于已在本文中描述的相应细节。
圆角140的倾斜上表面146还可提供划线112与对准键150之间的渐进连接。因此，当可使用激光切割划线112时，切割线CL可沿划线112的长度方向扩散。切割线CL可随后经由圆角140的倾斜上表面146传送到对准键150。举例来说，切割线CL可沿对准键150的中心部分扩散。因此，对准键150可分为相同的半部，以使得划线112的两侧处的每个半导体芯片120可包含对准键150的半部。
图7为示出根据本公开的示例性实施例的半导体装置的平面视图。图8为沿图7的线VIII-VIII'截取的横截面视图。图9为沿图7中的线XI-XI'截取的横截面视图。图10为示出图7的TEG及圆角的透视图。
半导体装置可包含大体上与图1中所示的半导体装置的元件相同的元件，除测试元件组以外。因此，相同附图标记可指代相同元件，且为简洁起见，在本文中可省略关于相同元件的任何另外说明。可假定，任何省略细节至少类似于已在本文中描述的相应细节。
参看图7至图10，测试元件组130可与半导体芯片120直接连接。举例来说，TEG130的测试垫可具有电性连接到半导体芯片120的内部电路122的第一相对表面。TEG130的第一相对侧表面可朝向划线112的两侧处的半导体芯片120定向。因此，电连接结构可布置在TEG130的第一相对侧表面与半导体芯片120之间，以使得容纳凹槽114a可不形成于TEG130的第一相对侧表面与半导体芯片120之间的划线112处。因此，容纳凹槽114a可仅沿划线112的长度方向(即切割线CL的方向)形成，如图9中所示。因此，切割线CL上的TEG130的第二相对侧表面(其可大体上垂直于第一相对侧表面)可经由容纳凹槽114a暴露。
由于圆角140可布置在容纳凹槽114a中，因此圆角140可布置在切割线CL上的TEG130的第二相对侧表面上。尽管圆角140可布置在TEG130的第二相对侧表面上，但沿划线112扩散的切割线CL可沿TEG130的中心部分形成。
半导体芯片
图11为示出根据本公开的示例性实施例的半导体装置的横截面视图。
参看图11，半导体芯片120可通过沿划线112切割图1中的半导体衬底110而形成。因此，半导体芯片120可包含内部电路122、TEG130、圆角140以及对准键150。
由于TEG130、圆角140以及对准键150可通过切割半导体衬底110而切割一半，因此半导体芯片120中的TEG130可具有图1中的TEG130的形状的一半。半导体芯片120中的对准键150可具有图1中的对准键150的形状的一半。半导体芯片120中的圆角140可具有图1中的圆角140的形状的一半。相反，由于朝向内部电路122定向的TEG130的内表面上的圆角140可能未经切割，因此朝向内部电路122定向的TEG130的内表面上的圆角140可具有大体上与图1中的圆角140的形状相同的形状。举例来说，圆角140可布置在TEG130的三个侧表面上，除TEG130的外侧表面以外。
图12为示出根据本公开的示例性实施例的半导体装置的横截面视图。
参看图12，半导体芯片120可通过沿划线112切割图7中的半导体衬底110而形成。因此，半导体芯片120可包含内部电路122、TEG130、圆角140以及对准键150。
由于TEG130、圆角140以及对准键150可通过切割半导体衬底110而切割一半，因此半导体芯片120中的TEG130可具有图7中的TEG130的形状的一半。半导体芯片120中的对准键150可具有图7中的对准键150的形状的一半。半导体芯片120中的圆角140可具有图7中的圆角140的形状的一半。举例来说，圆角140可布置在切割线CL上的TEG130的相对侧表面上。
切割半导体衬底的方法
图13至图16为示出根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。此方法可应用于图1中的半导体衬底110。
参看图13，裸片贴附膜160可附接到半导体衬底110的上表面。
参看图14，激光170可布置在半导体衬底110下方。激光170可将激光束导引至划线112的下表面。
参看图15，切割线CL可通过激光形成于划线112中。切割线CL可沿划线112的长度方向扩散。
如上文所提及，圆角140可提供划线112与TEG130之间的渐进倾斜结构。因此，切割线CL可经由圆角140的中心部分沿TEG130的中心部分扩散。切割线CL还可通过圆角140沿对准键150的中心部分扩散。
因此，TEG130及对准键150可分为一个半部。因此，划线112的两个侧表面处的半导体芯片120可具有TEG130及对准键150的半部。
参看图16，可通过研磨工艺部分地去除半导体衬底110的下表面以减小半导体衬底110的厚度。可通过研磨工艺促进切割线CL的扩散，以使得半导体芯片120可沿划线112分隔。
可去除裸片贴附膜160以完成图11中的半导体芯片120。
图17至图20为示出根据本公开的示例性实施例的切割半导体衬底的方法的横截面视图。
参看图17，裸片贴附膜160可附接到半导体衬底110的上表面。
参看图18，可通过研磨工艺部分地去除半导体衬底110的下表面以减小半导体衬底110的厚度。
参看图19，激光170可布置在半导体衬底110下方。激光170可将激光束导引至划线112的下表面。
参看图20，切割线CL可通过激光形成于划线112中。切割线CL可沿划线112的长度方向扩散。
如上文所提及，圆角140可提供划线112与TEG130之间的渐进倾斜结构。因此，切割线CL可经由圆角140的中心部分沿TEG130的中心部分扩散。切割线CL还可通过圆角140沿对准键150的中心部分扩散。
因此，TEG130及对准键150可分为半部。因此，划线112的两个侧表面处的半导体芯片120可具有TEG130及对准键150的半部。
可去除裸片贴附膜160以完成图12中的半导体芯片120。
根据本公开的示例性实施例，圆角可布置在导电结构的侧表面上，以使得切割线可由于圆角沿导电结构的中心部分扩散。因此，导电结构可能未朝向半导体芯片中的任一个撕开。因此，可能未在半导体芯片中于划线的任一侧处产生裂纹、短路、泄漏电流等。
前述内容说明本公开的示例性实施例，是不应被理解为对其的限制。虽然已经描述本公开的几个示例性实施例，但本领域的技术人员将容易了解，在不实质上脱离本发明的新颖教示及各方面的情况下，许多修改是可能的。因此，所有此类修改意图包含在本公开的范围内。

Claims (25)

1.一种半导体装置，包括：
半导体衬底，具有定义于其中的划线；
多个半导体芯片，形成于所述半导体衬底的上表面上；
至少一个导电结构，在所述半导体衬底的所述划线内布置在所述半导体衬底的上表面上；以及
圆角，布置在所述导电结构的至少一个侧表面上，所述圆角被配置成引发经由所述导电结构的中心部分沿所述划线扩散的切割线。
2.根据权利要求1所述的半导体装置，其中所述圆角布置在所述切割线上的所述导电结构的所述侧表面上。
3.根据权利要求1所述的半导体装置，其中所述圆角包括：
下表面，与所述划线接触；
侧表面，从所述下表面延伸以与所述导电结构的所述侧表面进行接触；以及
倾斜上表面，连接于所述下表面与所述侧表面之间。
4.根据权利要求3所述的半导体装置，其中所述圆角的所述侧表面具有与所述导电结构的所述侧表面共面的上部端。
5.根据权利要求3所述的半导体装置，其中所述圆角的所述侧表面具有低于所述导电结构的所述侧表面的上部端。
6.根据权利要求1所述的半导体装置，其中所述圆角布置在所述切割线上的所述导电结构的多个侧表面上。
7.根据权利要求1所述的半导体装置，其中所述圆角布置在所述导电结构的整个侧表面上。
8.根据权利要求1所述的半导体装置，其中所述圆角包括绝缘材料。
9.根据权利要求1所述的半导体装置，其中用于容纳所述圆角的容纳凹槽形成于所述划线上。
10.根据权利要求9所述的半导体装置，其中所述容纳凹槽具有至少与所述划线的宽度一样大的宽度。
11.根据权利要求1所述的半导体装置，其中所述导电结构包括被配置成用于测试所述多个半导体芯片的测试元件组。
12.根据权利要求11所述的半导体装置，其中所述测试元件组包括测试垫，所述测试垫具有电性连接到所述多个半导体芯片的侧表面。
13.根据权利要求12所述的半导体装置，其中所述圆角布置在所述切割线上的所述测试垫的所述侧表面上。
14.根据权利要求11所述的半导体装置，其中所述测试元件组包括：
测试垫；以及
测试线，从所述测试垫的下表面延伸且与所述多个半导体芯片连接。
15.根据权利要求14所述的半导体装置，其中所述圆角布置在所述测试垫的整个侧表面上。
16.根据权利要求1所述的半导体装置，其中所述导电结构包括被配置成用于对准所述半导体衬底的对准键。
17.根据权利要求16所述的半导体装置，其中所述圆角布置在所述对准键的整个侧表面上。
18.一种半导体芯片，包括：
内部电路；
至少一个导电结构，布置在所述内部电路的旁侧；以及
圆角，布置在所述导电结构的至少一个侧表面上。
19.根据权利要求18所述的半导体芯片，其中所述圆角包括：
下表面，布置在所述内部电路与所述导电结构之间；
侧表面，从所述下表面延伸且与所述导电结构的所述侧表面接触；以及
倾斜上表面，连接于所述下表面与所述侧表面之间。
20.根据权利要求18所述的半导体芯片，更包括形成于所述内部电路与所述导电结构之间的容纳凹槽，所述容纳凹槽被配置成容纳所述圆角。
21.根据权利要求18所述的半导体芯片，其中所述导电结构包括被配置成用于测试所述半导体芯片的测试元件组的部分。
22.根据权利要求21所述的半导体芯片，其中所述测试元件组包括测试垫，所述测试垫具有与所述内部电路电性连接的侧表面。
23.根据权利要求22所述的半导体芯片，其中所述圆角布置在所述测试垫的相对侧表面上，除与所述内部电路电性连接的所述侧表面以外。
24.根据权利要求21所述的半导体芯片，其中所述测试元件组包括：
测试垫；以及
测试线，从所述测试垫的下表面延伸且与所述内部电路连接。
25.根据权利要求24所述的半导体芯片，其中所述圆角布置在所述测试垫的侧表面上，除所述测试垫的外侧表面以外。
CN201910943436.7A 2018-11-22 2019-09-30 半导体装置以及半导体芯片 Pending CN111211118A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0145198 2018-11-22
KR1020180145198A KR102653165B1 (ko) 2018-11-22 2018-11-22 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Publications (1)

Publication Number Publication Date
CN111211118A true CN111211118A (zh) 2020-05-29

Family

ID=70770856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910943436.7A Pending CN111211118A (zh) 2018-11-22 2019-09-30 半导体装置以及半导体芯片

Country Status (4)

Country Link
US (2) US11107773B2 (zh)
KR (1) KR102653165B1 (zh)
CN (1) CN111211118A (zh)
TW (1) TW202036840A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
KR0172557B1 (ko) 1995-03-08 1999-03-30 김주용 중첩마크가 구비된 반도체 장치
JP3316371B2 (ja) * 1996-03-25 2002-08-19 三洋電機株式会社 ウエハのスクライブライン構造
JP3529581B2 (ja) * 1997-03-14 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体ウェーハ及びｉｃカード
KR19990000220A (ko) 1997-06-03 1999-01-15 문정환 고체 촬상 소자의 제조 방법
KR19990008510A (ko) * 1997-07-01 1999-02-05 문정환 테스트패턴 패드 형성방법
KR20030039677A (ko) * 2001-11-14 2003-05-22 주식회사 하이닉스반도체 이미지센서의 제조 방법
JP3888439B2 (ja) 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
JP2004342725A (ja) 2003-05-14 2004-12-02 Ricoh Co Ltd 半導体ウエハ
KR100569711B1 (ko) * 2003-08-13 2006-04-10 삼성전자주식회사 반도체 장치 및 이를 형성하는 방법
JP4769429B2 (ja) * 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7223673B2 (en) 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
KR100665202B1 (ko) 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
JP2007317935A (ja) 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2007335459A (ja) 2006-06-12 2007-12-27 Fujitsu Ltd 半導体ウエハ、半導体装置、及び半導体装置の製造方法
KR100800786B1 (ko) 2006-11-06 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크
KR100812085B1 (ko) 2006-12-22 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 개별화 방법
US8704336B2 (en) * 2007-08-31 2014-04-22 Intel Corporation Selective removal of on-die redistribution interconnects from scribe-lines
KR20090057696A (ko) 2007-12-03 2009-06-08 주식회사 하이닉스반도체 반도체 소자 및 그의 키 형성방법
JP2011054632A (ja) 2009-08-31 2011-03-17 Disco Abrasive Syst Ltd 切削工具
ITMI20111418A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Architettura di testing di circuiti integrati su un wafer
US20130299947A1 (en) * 2012-05-14 2013-11-14 Freescale Semiconductor, Inc. Passivated test structures to enable saw singulation of wafer
JP6064831B2 (ja) 2013-08-08 2017-01-25 三菱電機株式会社 試験装置、試験方法
CN105336711B (zh) 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封
US9831194B1 (en) * 2016-07-06 2017-11-28 Globalfoundries Inc. Edge compression layers
CN107680954B (zh) 2016-08-01 2019-12-10 中芯国际集成电路制造(北京)有限公司 半导体测试单元及半导体测试结构
JP6815692B2 (ja) 2016-12-09 2021-01-20 株式会社ディスコ ウェーハの加工方法
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Also Published As

Publication number Publication date
TW202036840A (zh) 2020-10-01
US11710706B2 (en) 2023-07-25
US20210366837A1 (en) 2021-11-25
KR102653165B1 (ko) 2024-04-01
KR20200059888A (ko) 2020-05-29
US11107773B2 (en) 2021-08-31
US20200168556A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US7112874B2 (en) Forming a multi segment integrated circuit with isolated substrates
US20050230005A1 (en) Test pad for reducing die sawing damage
US20070279890A1 (en) Stacked mounting structure and method of manufacturing stacked mounting structure
KR970008442A (ko) 멀티칩 스택용 단부캡 칩, 멀티칩 스택 및 단부캡 칩 형성 방법
KR100295637B1 (ko) 반도체웨이퍼의구조및반도체칩의제조방법
JP2001085361A (ja) 半導体装置およびその製造方法
KR950034544A (ko) 반도체 웨이퍼 및 반도체 디바이스
KR20040009866A (ko) 테스트 소자 그룹이 구비된 반도체 소자
US10163741B2 (en) Scribe lane structure in which pad including via hole is arranged on sawing line
CN100517672C (zh) 半导体器件
US11710706B2 (en) Method of dicing a semiconductor substrate having a scribe lane defined therein
CN109585440A (zh) 包括静电放电保护图案的半导体器件及其制造方法
JP3395620B2 (ja) 半導体発光素子及びその製造方法
US7154188B2 (en) Semiconductor chip, semiconductor device, circuit board, and electronic instrument
US11581232B2 (en) Semiconductor device with a dielectric between portions
JP2012174789A (ja) 半導体装置
KR102507961B1 (ko) 반도체 칩 스택 배열체 및 이러한 반도체 칩 스택 배열체를 제조하기 위한 반도체 칩
US20200075445A1 (en) Electronic chip package
CN106024891B (zh) 包括辅助沟槽结构的半导体器件和集成电路
KR101591501B1 (ko) 접촉율이 향상된 컨택트 핀
US20230197545A1 (en) Semiconductor device with a dielectric between portions
US8193530B2 (en) Semiconductor device having pairs of pads
KR20070045359A (ko) 적어도 하나의 테스트 컨택트 구조를 포함하는 칩과 이를포함한 웨이퍼
KR20060104403A (ko) 반도체 웨이퍼

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination