KR100800786B1 - 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크 - Google Patents

반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크 Download PDF

Info

Publication number
KR100800786B1
KR100800786B1 KR1020060108688A KR20060108688A KR100800786B1 KR 100800786 B1 KR100800786 B1 KR 100800786B1 KR 1020060108688 A KR1020060108688 A KR 1020060108688A KR 20060108688 A KR20060108688 A KR 20060108688A KR 100800786 B1 KR100800786 B1 KR 100800786B1
Authority
KR
South Korea
Prior art keywords
overlay mark
bar
wall
semiconductor device
vertical inner
Prior art date
Application number
KR1020060108688A
Other languages
English (en)
Inventor
김활표
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060108688A priority Critical patent/KR100800786B1/ko
Application granted granted Critical
Publication of KR100800786B1 publication Critical patent/KR100800786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크(overlay mark)에 관한 것으로서, 오버레이 마크의 함몰되도록 형성되는 각 바(bar)의 수직내측벽을 계단 형태나 경사 형태로 형성함으로써, W-CMP에 따라 그 내부로 유입된 이물질인 산화물 물질이 W-CMP에 뒤이은 후세정공정에서의 세정액 분사나 브러쉬 마찰에 의해 해당 수직내측벽을 원활히 타고 넘어 외부로 배출되어 제거되도록 하게 된다.
오버레이, 정렬, 마크, CMP, 후세정, 금속, 배선, 웨이퍼, 반도체

Description

반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크{OVERLAY MARK FOR FORMING MULTI-LAYERED METAL LINE OF SEMICONDUCTOR DEVICE}
도 1은 종래의 다층 금속 배선 형성을 위한 비아 컨택(via contact) 형성 과정중 W-CMP공정을 설명하기 위한 반도체 소자에 대한 공정 단면도,
도 2는 종래의 다층 금속 배선 형성을 위한 오버레이 마크를 보여주는 사진,
도 3은 종래에 있어 W-CMP에 따라 연마되어 제거된 산화물 물질이 오버레이 마크의 함몰된 바 내부로 유입된 것을 보여주는 사진,
도 4는 종래에 있어 오버레이 마크의 함몰된 바 내부로 유입된 산화물 물질에 의해 이후 감광막 도포공정에서 도포 불량이 발생된 것을 보여주는 사진,
도 5는 본 발명의 바람직한 실시예에 따른 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크를 보여주는 단면도,
도 6은 본 발명의 바람직한 실시예에 따른 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크를 설명하는 단면도,
도 7은 본 발명의 바람직한 실시예에 따른 오버레이 마크의 형성 방법을 설명하기 위한 반도체 소자에 대한 공정 단면도,
도 8은 본 발명의 다른 실시예에 따른 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크를 보여주는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 층간절연막 10-R : 유입된 산화물 물질
12 : 비아홀 14 : 텡스텐막
16 : 오버레이 마크 16a, 16a' : 바
16a-1 : 상부단 16a-2 : 하부단
OA : 감광막 개방 영역 VW : 계단 형태 수직내측벽
VW' : 경사 형태 수직내측벽 VW-U : 상부단 수직내측벽
VW-D : 하부단 수직내측벽
본 발명은 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크(overlay mark)에 관한 것으로서, 더욱 상세하게는 오버레이 마크의 함몰되도록 형성되는 각 바(bar)의 수직내측벽을 계단 형태나 경사 형태로 형성함으로써, W-CMP에 따라 그 내부로 유입된 이물질인 산화물 물질이 W-CMP에 뒤이은 후세정공정에서의 세정액 분사나 브러쉬 마찰에 의해 해당 수직내측벽을 원활히 타고 넘어 외부로 배출되어 제거되도록 하게 되는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크에 관한 것이다.
일반적으로, 최근 들어 반도체 소자의 집적도가 대폭 증가되게 됨에 따라 회로의 전기적 연결을 위한 금속 배선(metal line)도 점점 다층 구조화되어 가고 있 으며, 이에 따라 하부 금속막과 상부 금속막을 수직되도록 전기적으로 연결하기 위한 비아 컨택(via contact)이 채택되고 있다.
도 1은 종래의 다층 금속 배선 형성을 위한 비아 컨택 형성 방법을 보여주는 반도체 소자에 대한 공정 단면도이다.
잘 알려진 바와 같이, 반도체 기판상의 구조물인 하부 금속막(미도시)과 상부 금속막(미도시)의 사이에는 층간절연막(10)이 형성되게 되며, 해당 층간절연막(10)은 주로 산화막(oxide)으로 형성되게 된다.
그리고, 해당 층간절연막(10)상에는 다수개의 비아홀(via hole)(12)이 상하방향으로 관통되어 개구되도록 식각(etching)에 의해 형성되게 되며, 이후 해당 비아홀들(12)이 완전하게 채워지도록 도전성을 갖으면서 갭필(gap fill) 특성이 우수한 금속막인 텅스텐(W)막(14)을 증착하여 충진하게 됨으로써 해당 비아홀들(12)이 완전하게 매립되도록 하게 되며, 이어서 CMP(Chemical-Mechanical Polishing ; 화학적 기계적 연마)공정을 통해 표면을 광역적으로 평탄화되도록 연마하여 층간절연막(10)의 상면이 노출되도록 함으로써, 완전하게 비아 컨택이 형성되게 된다.
전술한 CMP공정은 익히 주지된 바와 같이, 연마패드(polishing pad)를 가공 대상물의 표면에 밀착시킨 상태에서 그들 간에 슬러리(slurry)를 분사하여 주입하면서 상대 운동시켜 연마하게 되는 것으로, 이상과 같이 텡스텐막(14)에 대해 실시하는 CMP를 통상 W-CMP라 칭하며, 해당 W-CMP공정에서는 산화막인 층간절연막(10)에 비해 상대적으로 무른 금속재질의 텡스텐막(14)이 선택적으로 연마되게 된다.
한편, 이상과 같이 반도체 기판상에 다층 구조로 금속 배선을 형성함에 있 어, 또한 해당 반도체 기판상의 일측 영역에서 다이(die)와 다이 사이를 분할하면서 칩이 형성되지 않게 되는 영역인 스크라이브 레인(scribe lane) 영역상에는 오버레이 마크(overlay mark ; 정렬마크)(16)가 형성되게 되며, 이 오버레이 마크(16)를 이용하여 전술한 바와 같은 금속 배선의 다층 구조 형성시 상하 레이어(layer)간의 정렬을 실시하게 된다.
이러한 오버레이 마크(16)는 도 2의 사진에 나타낸 바와 같이, 일정 간격으로 배열되는 하나 이상의 바(bar)(16a)로 이루어지게 되며, 각 바(16a)는 트렌치(trench) 구조로 함물되게 형성되게 된다.
즉, 각 바(16a)는 층간절연막(10)상에 감광액(PR ; Photo Resist)을 도포하여 감광막을 형성한 후 해당 감광막에 대해 노광 및 현상을 실시하여 감광막이 패터닝되도록 한 다음, 해당 감광막 패턴을 마스크로 이용하여 선택적으로 식각함으로써 층간절연막(10)상에 함몰된 형태로 형성되게 되며, 물론 이후 지금까지 이용되었던 감광막 패턴은 제거되게 된다.
도 2에 나타낸 오버레이 마크(16)는 선행 공정에서 형성된 것으로 그에 대한 상대적인 위치에는 후행 공정에서 형성되는 바들이 또한 위치되게 되며, 이로써 선행 공정의 바(16a)와 후행 공정의 바를 이용하여 공정간의 층간 정렬을 실시하게 된다.
또한, 도 2에서는 오버레이 마크(16)의 바들(16a)이 서로 평행하게 배열되는 것으로 나타내었으나, 이와 다르게 다수개의 바(16a)가 사각형 박스(box)와 같은 소정 형태를 이루도록 배열되는 경우도 많다.
그러나, 전술한 W-CMP공정에서는 통상 층간절연막(10)상의 텡스텐 물질을 완벽하게 제거하기 위해서 약간의 오버 폴리싱(over polishing) 개념으로 실시되게 되며, 따라서 층간절연막(10)상의 텅스텐막(14)이 완전히 제거된 다음 추가적으로 층간절연막(10)의 상부면도 일부 연마되어 제거되게 되고, 이에 따라 종국적으로 도 1의 (b) 및 도 3의 사진을 통해 나타낸 바와 같이, 오버 폴리싱에 따라 제거된 층간절연막(10)의 산화물 물질(10-R)이 인접하는 오버레이 마크(16)의 함몰된 바(16a) 내부로 유입되어 존재하게 되며, 특히 이후 문제시되게 되는 것은 오버레이 마크(16)의 바(16a)의 수직내측벽 하부측의 모서리 부분에 존재하게 되는 산화물 물질(10-R)이다.
즉, 이후에 상부 금속막 형성을 위한 금속 증착을 실시하게 되면, 오버레이 마크(16)내에 잔류하는 산화물 물질(10-R)로 인해 오버레이 마크(16)의 바(16a)의 가장자리 부분이 더욱 돌출되게 되고, 이와 같은 토폴로지(topology) 변화 부분은 이후 증착된 금속막을 식각하기 위해 먼저 감광막을 스핀 코팅(spin coating) 방식으로 도포할 때 불균일하게 도포되는 도포 불량을 야기하게 된다.
즉, 스핀 코팅시에는 회전되는 반도체 기판상의 중앙부로 감광액을 공급하여 공급된 감광액이 기판의 에지 방향을 향해 퍼져 나가 균일하게 도포되게 되는데, 이상과 같이 오버레이 마크(16)의 바(16a)의 가장자리 부분이 상부로 돌출되어 있으면 해당 돌출된 부분부터 방사상으로 연결되는 기판상의 에지 부분까지 전혀 감광액이 도포되지 않게 되고, 결국 도 4의 사진에 나타낸 바와 같이, 감광액이 전혀 도포되지 않은 개방 영역(OA)이 형성되게 된다.
따라서, 이후 감광막 개방 영역(OA)은 그대로 노출되어 뒤이은 식각공정에서 전부 제거되게 됨으로써, 결국 메탈 쇼트(metal short) 및 브릿지(bridge) 등의 결함이 유발되게 되어, 제조되는 반도체 소자의 수율 및 신뢰성을 대폭 저하시키게 된다.
덧붙여, 물론 W-CMP공정 후에 진행하는 후세정(post cleaning)공정에서 세정액 분사나 브러쉬(brush) 마찰을 이용하여 오버레이 마크(16)의 바(16a) 내부로 유입된 산화물 물질(10-R)을 제거하고는 있으나, 사실상 제거효율이 매우 미약한 실정으로, 그에 대한 원인을 검토해 본 바, 바(16a)내의 중앙 부분에 존재하는 산화물 물질(10-R)은 후세정공정을 통해 원활히 제거되는데 반해, 바(16a)내의 모서리 부분의 산화물 물질(10-R)이 거의 제거되지 않는 것으로 보아, 바(16a)의 함몰 깊이가 다소 깊어 세정액 분사나 브러쉬 마찰에도 해당 산화물 물질(10-R)이 다소 높은 높이의 바(16a)의 수직내측벽을 원활히 타고 넘지 못하여 거의 빠져 나오지 못하는 것으로 판단되고 있다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 바의 수직내측벽을 계단 형태로 하여 각 단의 높이를 낮추거나 기울어지는 경사 형태로 함으로써 후세정에 따라 산화물 물질이 원활히 빠져 나와 제거되도록 하게 되는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크를 제공하는데 그 목적이 있다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의 해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
상술한 목적을 달성하기 위한 본 발명의 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크는, 반도체 기판의 스크라이브 레인 영역상에 적어도 하나 이상의 바(bar)의 배열로 형성되게 되며, 상기 바는 함몰되는 트렌치 구조로 형성되어 모서리 부분들에 수직내측벽을 구비하는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크에 있어서, 내부로 유입된 이물질의 용이한 배출이 가능하도록, 중간 높이에서 한번 이상 절곡되어, 상부측으로 갈수록 확장되는 계단 형태로 형성되는 상기 수직내측벽을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 5는 본 발명의 바람직한 실시예에 따른 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크를 보여주는 단면도이다.
설명에 앞서, 종래와 동일한 구성요소에 대해서는 동일한 도면 부호를 부기하고, 그 상세한 설명은 일부 생략함을 밝힌다.
본 발명에 따르면, 오버레이 마크(16)의 바(16a)의 수직내측벽(VW)을 중간 높이에서 한번 이상 절곡하여 상부측으로 갈수록 확장되는 계단 형태로 형성하여 각 단의 수직내측벽(VW-U, VW-D)의 높이가 줄어들도록 함으로써 W-CMP공정에 따라 바(16a)의 함몰된 내측으로 유입되어 각 단상에 존재하는 산화물 물질(10-R)이 이 후의 후세정공정에서 원활히 각 단의 수직내측벽(VW-U, VW-D)을 타고 넘어 외부로 배출되어 제거되도록 하게 된다.
즉, 도 6에 나타낸 바와 같이, 본 발명에 따른 오버레이 마크(16)의 바(16a)는 전체적인 함몰 깊이는 종래와 유사하게 되나 수직내측벽(VW)이 한번 이상 절곡되어 계단 형태로 형성되어 있으므로, W-CMP공정에 따라 바(16a) 내부로 유입되는 산화물 물질(10-R)이 계단 형태의 각 단상에 나누어져 쌓이게 되고, 이렇게 나누어져 쌓인 산화물 물질(10-R)은 이후 후세정공정에서 세정액 분사나 브러쉬 마찰을 통해 제거되게 될 때 상대적으로 높이가 낮은 각 단의 수직내측벽(VW-U, VW-D)을 원활히 타고 넘어 외부로 배출되어 제거될 수 있게 된다.
이상과 같은 본 발명에 따른 오버레이 마크(16)를 형성하는 방법에 대해 도 7을 참조로 설명하기로 한다.
도 7의 (a)와 같이, 스크라이브 레인 영역의 층간절연막(10)상에 선택적인 식각을 통해 함몰되도록 상부단(16a-1)을 형성하게 된다.
그 후, 도 7의 (b)와 같이, 함몰되도록 형성된 상부단(16a-1)의 수직내측벽(VW-U)에 대해 일정두께 부가되도록 감광막 패턴(20)을 형성하여 상부단(16a-1)의 내부 폭이 감소되도록 하게 된다.
이어서, 도 7의 (c)와 같이, 해당 감광막 패턴(20)을 마스크로 이용하여 식각을 실시하면, 감광막 패턴(20)이 존재하지 않는 상부단(16a-1)의 좁아진 내측 부분이 추가적으로 함몰되도록 제거되어 하부단(16a-2)이 형성되게 된다.
다음으로, 이용되었던 감광막 패턴(20)을 제거하게 되면, 종국적으로 도 7의 (d)와 같이 한번 절곡된 2단 형태의 내측수직벽(VW-U, VW-D)을 갖는 오버레이 마크(16)의 바(16a)가 형성되게 된다.
물론, 이상과 같이 상부단(16a-1)을 먼저 형성한 후 하부단(16a-2)을 형성하지 않고, 반대로 먼저 하부단(16a-2)을 형성한 후 그 주변에 상부단(16a-1)을 형성할 수도 있는 등, 감광막 패턴을 마스크로 이용하여 식각하는 방식을 통해 모두 원활히 형성할 수 있는 것이다.
한편, 이상에서는 오버레이 마크(16)의 함몰된 바(16a) 내부로 유입된 산화물 물질(10-R)이 후세정공정에서 원활히 외부로 빠져 나가 제거되도록 하기 위해 바(16a)의 수직내측벽(VW)을 계단 형태로 형성하였으나, 이와 다른 실시예로서, 도 8에 나타낸 바와 같이, 오버레이 마크(16)의 바(16a')의 수직내측벽(VW')을 상부측으로 갈수록 확장되는 경사 형태로 형성하여도, 후세정공정시 산화물 물질(10-R)이 해당 경사진 수직내측벽(VW')을 원활히 타고 넘어 외부로 배출되어 제거될 수 있을 것이다.
물론, 나아가 이상의 두가지 실시예를 합하여, 수직내측벽(VW)을 계단 형태로 형성함과 아울러 또한 전체적으로 내측 수직벽(VW')을 경사지게 형성한다면, 산화물 물질(10-R)의 제거효율은 더욱 극대화될 수 있을 것이다.
마지막으로, 이상과 같은 본 발명에 의하면, W-CMP에 따라 오버레이 마크(16)의 바(16a) 내부로 유입되어 잔류하게 되는 산화물 물질(10-R)이 후세정공정을 통해 해당 바(16a) 내부로부터 원활히 빠져 나와 제거될 수 있게 되므로, 종래에 바(16a) 내부로부터 산화물 물질(10-R)이 완벽하게 제거되지 못하여 결국 메탈 쇼트 및 브릿지 결함을 유발하던 것을 방지할 수 있게 되어, 제조되는 반도체 소자의 수율 및 신뢰성을 대폭 향상시킬 수 있게 된다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
본 발명에 따르면, W-CMP공정에 따라 바람직하지 않은 불순물로서 오버레이 마크의 함몰된 바 내부로 유입되게 되는 산화물 물질이 W-CMP공정에 뒤이은 후세정공정을 통해 원활히 외부로 빠져 나와 제거될 수 있게 되므로, 기존에 함몰된 바 내부에 산화물 물질이 잔류하여 이후 공정에서 감광막 도포 불량 및 그에 이은 메탈 쇼트 및 브릿지의 결함 유발을 방지할 수 있게 되어, 제조되는 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 달성될 수 있다.

Claims (3)

  1. 반도체 기판의 스크라이브 레인 영역상에 적어도 하나 이상의 바(bar)(16a)의 배열로 형성되게 되며, 상기 바(16a)는 함몰되는 트렌치 구조로 형성되어 모서리 부분들에 수직내측벽(VW)을 구비하는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크(16)에 있어서,
    내부로 유입된 이물질의 용이한 배출이 가능하도록, 중간 높이에서 한번 이상 절곡되어, 상부측으로 갈수록 확장되는 계단 형태로 형성되는 상기 수직내측벽(VW-U, VW-D)을 구비하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크.
  2. 제 1 항에 있어서,
    상기 수직내측벽(VW-U, VW-D)은,
    전체적으로 경사지게 형성되는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크.
  3. 반도체 기판의 스크라이브 레인 영역상에 적어도 하나 이상의 바(bar)(16a')의 배열로 형성되게 되며, 상기 바(16a')는 함몰되는 트렌치 구조로 형성되어 모서리 부분들에 수직내측벽(VW)을 구비하는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크(16)에 있어서,
    내부로 유입된 이물질의 용이한 배출이 가능하도록, 상부측으로 갈수록 확장되는 경사 형태로 형성되는 상기 수직내측벽(VW')을 구비하는 것을 특징으로 하는 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크.
KR1020060108688A 2006-11-06 2006-11-06 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크 KR100800786B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108688A KR100800786B1 (ko) 2006-11-06 2006-11-06 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108688A KR100800786B1 (ko) 2006-11-06 2006-11-06 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크

Publications (1)

Publication Number Publication Date
KR100800786B1 true KR100800786B1 (ko) 2008-02-01

Family

ID=39342294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108688A KR100800786B1 (ko) 2006-11-06 2006-11-06 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크

Country Status (1)

Country Link
KR (1) KR100800786B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831186B2 (en) 2014-07-25 2017-11-28 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using alignment marks to align layers
US11107773B2 (en) 2018-11-22 2021-08-31 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor chip and method of dicing a semiconductor substrate
US11411004B2 (en) 2019-10-30 2022-08-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084594A (ko) 2000-02-28 2001-09-06 윤종용 반도체 소자의 제조방법
KR20040005481A (ko) 2002-07-10 2004-01-16 주식회사 하이닉스반도체 듀얼 다마신 오버레이 마크 형성 방법
KR20060009248A (ko) 2003-04-08 2006-01-31 에이오티아이 오퍼레이팅 컴퍼니 인코포레이티드 오버레이 측정 마크
KR20070046400A (ko) 2005-10-31 2007-05-03 주식회사 하이닉스반도체 정렬 마크 및 그의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084594A (ko) 2000-02-28 2001-09-06 윤종용 반도체 소자의 제조방법
KR20040005481A (ko) 2002-07-10 2004-01-16 주식회사 하이닉스반도체 듀얼 다마신 오버레이 마크 형성 방법
KR20060009248A (ko) 2003-04-08 2006-01-31 에이오티아이 오퍼레이팅 컴퍼니 인코포레이티드 오버레이 측정 마크
KR20070046400A (ko) 2005-10-31 2007-05-03 주식회사 하이닉스반도체 정렬 마크 및 그의 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831186B2 (en) 2014-07-25 2017-11-28 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices using alignment marks to align layers
US11107773B2 (en) 2018-11-22 2021-08-31 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor chip and method of dicing a semiconductor substrate
US11710706B2 (en) 2018-11-22 2023-07-25 Samsung Electronics Co., Ltd. Method of dicing a semiconductor substrate having a scribe lane defined therein
US11411004B2 (en) 2019-10-30 2022-08-09 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US11910594B2 (en) 2019-10-30 2024-02-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100201035B1 (ko) 자동 정렬 야금술
KR100901054B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR100800786B1 (ko) 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크
KR100525014B1 (ko) 반도체 디스크의 정렬용 마크 형성 방법
JP4627448B2 (ja) 半導体装置及び半導体装置の製造方法
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
CN109887880B (zh) 一种半导体连接结构及其制作方法
US20090267237A1 (en) Method for manufacturing a semiconductor device
KR100763760B1 (ko) 반도체 소자 제조 방법
KR20020009972A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100560307B1 (ko) 반도체 소자 제조방법
KR100899084B1 (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
KR100645459B1 (ko) 반도체 장치 제조 방법
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100595319B1 (ko) 반도체 소자의 다층 금속배선 및 그 제조방법
KR100447977B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선 형성방법
KR20020010937A (ko) 함몰부 없는 구리 다마신 구조 제조 방법
KR100799068B1 (ko) 반도체 소자 제조 방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR20070016238A (ko) 반도체 소자의 제조방법
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR100548527B1 (ko) 금속배선 형성방법
KR100212005B1 (ko) 반도체 소자의 다중 금속층 형성방법
US7550378B2 (en) Method of manufacturing a semiconductor device having a cell area with a high device element density
KR0182043B1 (ko) 금속-절연막의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee