JP6815692B2 - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP6815692B2
JP6815692B2 JP2016239559A JP2016239559A JP6815692B2 JP 6815692 B2 JP6815692 B2 JP 6815692B2 JP 2016239559 A JP2016239559 A JP 2016239559A JP 2016239559 A JP2016239559 A JP 2016239559A JP 6815692 B2 JP6815692 B2 JP 6815692B2
Authority
JP
Japan
Prior art keywords
wafer
division line
planned division
teg
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016239559A
Other languages
English (en)
Other versions
JP2018098296A (ja
Inventor
田中 圭
圭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016239559A priority Critical patent/JP6815692B2/ja
Priority to KR1020170167305A priority patent/KR102349663B1/ko
Publication of JP2018098296A publication Critical patent/JP2018098296A/ja
Application granted granted Critical
Publication of JP6815692B2 publication Critical patent/JP6815692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、機能層と、該機能層を含む複数のデバイスと、該デバイスを区画する分割予定ラインと、該分割予定ラインと重なる金属を含むTEGと、を表面に有するウェーハを該分割予定ラインに沿って分割するウェーハの加工方法に関する。
ICチップ等のデバイスチップを構成するデバイスには、電気信号や電力等を伝送するために幾重にも配線層が形成されている。近年、該デバイスチップの小型化への要求が高く、デバイスの微細化が進むのに伴い、該配線層同士の距離も小さくなっており、配線間に形成される寄生容量が無視できない程の大きさになっている。
そこで、寄生容量の容量値を低減するために、層間絶縁膜に誘電率の低いいわゆるLow−k材料を有する機能層が用いられている。Low−k材料は、低誘電率を実現するためにポーラス(多孔質)構造とされる傾向にある。しかし、材料をポーラス構造にすると機械的な強度も低下する。
複数のデバイスが形成されたウェーハを分割してデバイスチップを形成するとき、従来では、回転する円板状の切削ブレードを該ウェーハの分割予定ラインに沿って切り込ませて該ウェーハを分割する。しかし、Low−k材料を有する機能層を含むウェーハを切削すると、該機能層の機械的な強度が低いため、該機能層が剥離し易い。
そこで、レーザビームを用いたアブレーション加工により該機能層を分断する。アブレーション加工では、被加工物の上面にパルスレーザビームが照射されて、被加工物が分解されて除去される。アブレーション加工が実施されると、被加工物には所定の深さの加工溝が形成される。
一方、ウェーハを分割する方法として、該ウェーハに対して透過性を有する波長のレーザビームを照射して、多光子吸収によりウェーハの内部に改質層を形成し、該改質層を分割の起点としてウェーハを分割する技術が開発されている。そして、この技術をアブレーション加工によるLow−k材料を有する機能層を分割する技術と組み合わせることが検討されている。すなわち、アブレーション加工によりLow−k材料を有する機能層を分断し、ウェーハに改質層を形成してウェーハを分割する加工方法が検討されている。
特開2007−173475号公報
ウェーハの表面側には、半導体素子や配線層を含むデバイスとともに、TEG(Test Element Group)と呼ばれる回路パターンが形成される。該TEGは、半導体素子の形成プロセス上の問題や、設計上の問題の有無を検知するために用いられる回路パターンであり、該分割予定ライン上に形成される場合がある。TEGは、デバイスに含まれる各層を含み、金属を含む層も形成されている。また、TEGにはプローブ電極を当てるための金属を含む電極パッドが形成されている。
そのため、分割予定ラインに沿ってウェーハの表面側からレーザビームを照射してアブレーション加工を行い、ウェーハの表面側にLow−k材料を有する層を分断する溝を形成するとき、TEGに含まれる金属を含む層にも同じ加工を行うこととなる。該金属を含む層に対してアブレーション加工を実施すると、分断された部分からウェーハに垂直な方向に伸びるバリと呼ばれる金属の突起が形成されてしまう。
デバイスチップは所定の実装対象に実装されて使用されるが、デバイスチップの実装に要する面積を小さくするために、複数のデバイスチップを積層(スタック)させて積層チップを形成する技術が開発されている。しかし、表面に金属のバリを有する複数のデバイスチップを積層させると、バリが干渉して適切な積層を妨げる場合がある。
本発明はかかる問題に鑑みてなされたものであり、その目的とするところは、機能層と、該機能層を含む複数のデバイスと、該デバイスを区画する分割予定ラインと、該分割予定ラインと重なる金属を含むTEGと、を表面に有するウェーハを、該分割予定ラインに沿って、該機能層を剥離させず、かつ、該金属のバリを生じさせずに分割できるウェーハの加工方法を提供することである。
本発明の一態様によれば、機能層と、該機能層を含む複数のデバイスと、該デバイスを区画する分割予定ラインと、該分割予定ラインと重なる金属を含むTEGと、を表面に有するウェーハを該分割予定ラインに沿って分割するウェーハの加工方法であって、該機能層に吸収される波長のレーザビームを、ウェーハの該表面側から該分割予定ラインに沿って照射し、該機能層を分断する加工溝を形成する加工溝形成ステップと、該ウェーハに対して透過性を有する波長のレーザビームを、該ウェーハの裏面側から該分割予定ラインに沿って照射し、該ウェーハの内部に該分割予定ラインに沿う改質層を形成する改質層形成ステップと、該加工溝及び該改質層が形成されたウェーハに外力を付与し、該改質層を起点にウェーハを該分割予定ラインに沿って分割する分割ステップと、を備え、該加工溝形成ステップでは、該分割予定ラインの該TEGが形成されていない領域にのみ該レーザビームを照射し、該TEGの前後に分かれた該加工溝を形成することを特徴とするウェーハの加工方法が提供される。
なお、本発明の一態様において、該分割ステップは、ウェーハを裏面側から研削して仕上がり厚さまで薄化する研削ステップを含み、該研削ステップでは、該TEGの形成箇所において該改質層からウェーハの該表面にクラックを伸長させて該TEGを分断してもよい。
本発明の一態様に係るウェーハの加工方法によると、機能層に吸収される波長のレーザビームを、ウェーハの該表面側から分割予定ラインに沿って照射し、該機能層を分断する加工溝を形成する加工溝形成ステップを実施する。該機能層を機械的に分断しないため、該機能層は剥離しない。
その上で、該加工溝形成ステップでは、該分割予定ラインの該TEGが形成されていない領域にのみ該レーザビームを照射する。つまり、TEGにはアブレーション加工を実施しないため、アブレーション加工に起因する金属のバリは生じない。分割予定ラインの裏面側からレーザビームを照射してウェーハ中に改質層を形成し、該改質層からウェーハの表面に至るクラックを伸長させると、該TEGも分断できる。
したがって、本発明の一態様により、機能層と、該機能層を含む複数のデバイスと、該デバイスを区画する分割予定ラインと、該分割予定ラインと重なる金属を含むTEGと、を表面に有するウェーハを、該分割予定ラインに沿って、該機能層を剥離させず、かつ、該金属のバリを生じさせずに分割できるウェーハの加工方法が提供される。
図1(A)は、ウェーハを示す斜視図であり、図1(B)は、ウェーハの一部を示す上面図である。 図2(A)は、加工溝形成ステップを説明する斜視図であり、図2(B)は、加工溝形成ステップ後のウェーハの一部を示す上面図である。 図3(A)は、加工溝形成ステップを説明する部分断面図であり、図3(B)は、レーザビームが照射される箇所を拡大して示す断面模式図である。 表面保護テープ貼着ステップを説明する斜視図である。 図5(A)は、改質層形成ステップを説明する斜視図であり、図5(B)は、改質層形成ステップを説明する部分断面図である。 研削ステップを説明する部分断面図である。 図7(A)は、拡張ステップの実施前を説明する部分断面図であり、図7(B)は、拡張ステップの実施後を説明する部分断面図である。 図8(A)は、形成されたデバイスチップの一部を示す上面図であり、図8(B)は、形成されたデバイスチップの一部を示す断面図である。
本発明に係る実施形態について説明する。本実施形態に係る加工方法の被加工物であるウェーハについて、図1(A)及び図1(B)を用いて説明する。図1(A)は、該ウェーハを示す斜視図である。該ウェーハ1は、例えば、シリコン、SiC(シリコンカーバイド)、若しくは、その他の半導体等の材料、または、サファイア、ガラス、石英等の材料からなる基板である。
ウェーハ1の表面1aは、格子状に配列された複数の分割予定ライン(ストリート)3により複数の領域に区画されている。そして、分割予定ライン3により区画された各領域には、IC等のデバイス5が形成されている。最終的に、ウェーハ1が分割予定ライン3に沿って分割されることで、個々のデバイスチップが形成される。
デバイス5にはトランジスタ等の複数の半導体素子が含まれている。該半導体素子に電気信号等を伝送するために、該デバイス5には複数の配線層が形成されており、該複数の配線層の間には、各配線を電気的に絶縁するための層間絶縁膜が形成されている。
そのため、デバイス5には、2つの配線層と、該2つの配線層に挟まれた層間絶縁膜と、を含む寄生容量が形成される。該寄生容量が大きい場合、デバイス5内の電気信号の伝達に遅延を生じ、または、デバイス5の消費電力が増大する等して問題となる。デバイス5の小型化が進むと、該層間絶縁膜が薄くなり配線の密度も上がるため、寄生容量が大きくなる。
そこで、該寄生容量を低減するために、層間絶縁膜には、誘電率の低いいわゆるLow−k材料を有する機能層が用いられる。該Low−k材料は、誘電率を低減させるためにポーラス(多孔質)構造となるように形成される。しかし、ポーラス(多孔質)構造は機械的強度が低いため、該Low−k材料を有する機能層の機械的強度は低い。
図1(B)は、該ウェーハ1の一部の表面1aを示す上面図である。図1(B)に示す通り、分割予定ライン3には部分的にTEG(Test Element Group)7が形成されている。TEGは、該半導体素子の形成プロセス上の問題や設計上の問題の有無を検知するために用いられる回路パターンである。図1(B)に示す通り、ウェーハ1の分割予定ライン3に重なるようにTEG7が形成されると、TEG7を形成するためだけに、ウェーハ1の表面1aに場所を確保する必要がない。
次に、本実施形態に係るウェーハの加工方法について説明する。該加工方法では、該機能層に吸収される波長のレーザビームを、ウェーハ1の該表面1a側から該分割予定ライン3に沿って照射し、該機能層を分断する加工溝を形成する加工溝形成ステップを実施する。また、ウェーハ1に対して透過性を有する波長のレーザビームを、該ウェーハ1の裏面1b側から該分割予定ライン3に沿って照射し、該ウェーハ1の内部に該分割予定ライン3に沿う改質層を形成する改質層形成ステップを実施する。
その後、該加工溝及び該改質層が形成されたウェーハ1に外力を付与し、該改質層を起点にウェーハ1を該分割予定ラインに沿って分割する分割ステップを実施する。以下、該加工方法の各ステップについて説明する。
まず、加工溝形成ステップについて説明する。図2(A)は、該加工溝形成ステップを説明する斜視図である。加工溝形成ステップでは、分割予定ライン3に沿って、ウェーハ1の表面1a上に形成された該機能層を分断する加工溝13を形成する。図2(A)に示す通り、ウェーハ1の裏面1b側には予め環状のフレーム9に張られたテープ11を貼着する。すると、該フレーム9を介してウェーハ1を扱えるため、ウェーハ1を搬送や加工による予期せぬ衝撃等から保護できる。
加工溝形成ステップで用いるレーザ加工装置2について説明する。該レーザ加工装置2は、ウェーハ1を吸引保持するチャックテーブル4と、レーザビームを発振する加工ヘッド6と、を備える。
チャックテーブル4は上面側に多孔質部材を有する。該多孔質部材の上面はチャックテーブル4のウェーハ1を保持する保持面4aとなる。チャックテーブル4は、吸引源(不図示)に接続された吸引路(不図示)を内部に有し、該吸引路の他端が該多孔質部材に接続されている。該保持面4a上にフレーム9に張られたテープ11上に貼着されたウェーハ1が載せ置かれ、該多孔質部材の孔を通して該ウェーハ1に対して該吸引源により生じた負圧が作用されると、ウェーハ1はチャックテーブル4に吸引保持される。
加工ヘッド6は、ウェーハ1上に積層された該機能層に吸収される波長のレーザビームを発振してウェーハ1の表面1aに照射して、該機能層にアブレーション加工を実施して加工溝を形成する機能を有する。なお、該レーザビームには、例えば、Nd:YVOやNd:YAGを媒体として発振されるレーザビームが用いられる。
レーザ加工装置2はパルスモータ等を動力とする加工送り手段(加工送り機構、不図示)により、チャックテーブル4をレーザ加工装置2の加工送り方向(例えば、図2(A)の矢印の方向)に移動できる。ウェーハ1の加工時等には、チャックテーブル4を加工送り方向に送ってウェーハ1を加工送りさせる。また、チャックテーブル4は保持面4aに略垂直な軸の周りに回転可能であり、チャックテーブル4を回転させるとウェーハ1を加工送りさせる方向を変えられる。
さらに、レーザ加工装置2はパルスモータ等を動力とする割り出し送り手段(割り出し送り機構、不図示)により、チャックテーブル4をレーザ加工装置2の割り出し送り方向(不図示)に移動できる。
加工溝形成ステップでは、まず、フレーム9に張られたテープ11に貼着されたウェーハ1の表面1aを上側に向け、レーザ加工装置2のチャックテーブル4上にウェーハ1を載せ置く。そして、該チャックテーブル4から負圧を作用させて、ウェーハ1をチャックテーブル4の保持面4a上に吸引保持させる。
ウェーハ1を吸引保持させた後、分割予定ライン3の一つに沿って加工溝13を形成できるように、チャックテーブル4を移動させて該分割予定ライン3の端部の直上に加工ヘッド6を位置付ける。次に、レーザ加工装置2の加工ヘッド6からウェーハ1の表面1aにレーザビームを照射する。そして、分割予定ライン3に沿って該機能層を分断する加工溝13が形成されるように、レーザビームを照射させながらチャックテーブル4を移動させてウェーハ1を加工送りする。
一つの分割予定ライン3に沿って加工溝13を形成した後、ウェーハ1を割り出し送りして、隣接する分割予定ライン3に沿って次々と加工溝13を形成する。さらに、一つの方向に沿って各分割予定ライン3に沿って加工溝13を形成した後、ウェーハ1を吸引保持するチャックテーブル4を4分の1回転させ、ウェーハ1の加工送り方向を変える。その後、レーザビームを同様に分割予定ライン3に沿って照射することで、すべての分割予定ライン3に沿って加工溝13を形成する。
ただし、加工溝形成ステップにおいては、分割予定ライン3に形成されたTEG7には該レーザビームを照射しない。図2(B)を用いて説明する。図2(B)は、加工溝形成ステップにより加工溝13が形成されたウェーハ1の一部を示す平面図である。分割予定ライン3と重なるTEG7が形成されており、該TEG7は金属を有する層を含む。
そのため、該TEG7に該レーザビームを照射してアブレーション加工を行うと、該TEG7から金属のバリが発生してしまう。該金属のバリは、ウェーハ1の表面1aから垂直な方向に突き出る。表面1aから突き出た金属のバリは、ウェーハ1が分割されて個々のデバイスチップが形成された後にも該デバイスチップに残る。すると、例えば、該デバイスチップを形成した後に、複数の該デバイスチップを積層(スタック)させて積層チップを形成するとき、該金属のバリが干渉して適切に積層できない。
デバイスチップを積層させない場合でも、デバイスチップの搬送や実装の際に、該金属のバリが脱落等してごみとなり、デバイスチップの実装対象や他のデバイスチップの実装対象に付着して、実装不良を引き起こす原因となる場合がある。さらに、該金属のバリが他のデバイスチップや治具等に当たり、それらを損傷させる場合があり、問題となる。また、金属のバリが回路のショートを引き起こす原因となる場合もある。
一方、本実施形態に係るウェーハの加工方法の加工溝形成ステップにおいては、分割予定ライン3に形成されたTEG7にはレーザビームを照射しない。そのため、該金属のバリが発生せず、このような問題を生じない。図3(A)は、加工溝形成ステップを説明する部分断面図であり、図3(B)は、レーザビームが照射される箇所を拡大して示す断面模式図である。図3(A)及び図3(B)に示す通り、加工溝13は、TEG7が形成されていない部分の機能層5aを除去して形成される。
TEG7が形成されていない部分の機能層5aを除去して加工溝13を形成するには、例えば、レーザ加工装置2の加工ヘッド6に隣接して設けられた撮像カメラ(不図示)により、ウェーハ1の表面1aを撮像しながら加工溝13を形成すればよい。該撮像カメラでTEG7を捉えて、該TEG7にレーザビームを照射しないようにレーザビームの発振と停止を制御すればよい。
本実施形態に係るウェーハの加工方法では、次に、表面保護テープ貼着ステップを実施する。表面保護テープ貼着ステップについて、図4を用いて説明する。図4は、表面保護テープ貼着ステップを模式的に説明する斜視図である。
加工溝形成ステップ実施後のウェーハ1の裏面1b側には、フレーム9に張られたテープ11が貼着されている。本実施形態に係る加工方法では、その後にウェーハ1の裏面1b側からレーザビームを照射する改質層形成ステップを実施する。そのため、ウェーハ1の裏面1b側のテープ11を剥離する。
テープ11をウェーハ1の裏面1bから剥離した後、図4に示す通り、ウェーハ1の表面1aに表面保護テープ15を貼着する。表面保護テープ15は、デバイス5と、該デバイス5の周囲を取り囲む加工溝13と、が形成されたウェーハ1の表面1aを保護して、その後の各ステップやウェーハ1の搬送時に予期せぬ衝撃等が加わり該表面1aに損傷が発生するのを防止する。
なお、表面保護テープ貼着ステップでは、ウェーハ1の裏面1bに貼着されたテープ11を剥離する前に表面保護テープ15を貼着し、その後にテープ11を剥離してもよい。
次に、本実施形態に係るウェーハの加工方法の改質層形成ステップについて、図5(A)及び図5(B)を用いて説明する。該改質層形成ステップは、加工溝形成ステップよりも後に実施する。図5(A)は、改質層形成ステップを説明する斜視図であり、図5(B)は、改質層形成ステップを説明する部分断面図である。
改質層形成ステップでは、ウェーハ1の裏面1b側からレーザビームを照射し、ウェーハ1の内部の所定の深さに集光させて、分割予定ライン3に沿って改質層17を形成する。第1の改質層形成ステップで使用されるレーザ加工装置8は、ウェーハ1を吸引保持するチャックテーブル10と、レーザビームを発振する加工ヘッド12と、を備える。該チャックテーブル10は、レーザ加工装置2のチャックテーブル4と同様の構成であり、ウェーハ1を加工送り及び割り出し送りすることができる。
加工ヘッド12は、ウェーハ1に対して透過性を有する波長のレーザビームを発振してウェーハ1の内部の所定の深さに集光する機能を有し、多光子吸収により該所定の深さに改質層17を形成する。なお、該レーザビームには、例えば、Nd:YVOやNd:YAGを媒体として発振されるレーザビームが用いられる。
改質層形成ステップでは、まず、ウェーハ1の表面1aを下側に向け、レーザ加工装置8のチャックテーブル10上に表面保護テープ15を介してウェーハ1を載せ置く。そして、該チャックテーブル10から負圧を作用させて、ウェーハ1をチャックテーブル10の保持面10a上に吸引保持させる。ウェーハ1の表面1aに表面保護テープ15が貼着されている場合、ウェーハ1は該表面保護テープ15を介してチャックテーブル10に保持される。
ウェーハ1を吸引保持させた後、分割予定ライン3に沿って改質層17を形成できるように、チャックテーブル10と加工ヘッド12との相対位置を調整する。次に、レーザ加工装置8の加工ヘッド12からウェーハ1の裏面1b側にレーザビームを照射する。レーザビームをウェーハ1の所定の深さに集光させ、多光子吸収により改質層17を形成する。分割予定ライン3に沿って改質層17が形成されるように、該レーザビームを照射させながらチャックテーブル10を移動させてウェーハ1を加工送りする。
一つの分割予定ライン3に沿って改質層17が形成された後、ウェーハ1を割り出し送りして、隣接する分割予定ライン3に沿って次々と改質層17を形成する。
なお、レーザビームの照射条件次第では、改質層17を形成した上、該改質層17からウェーハ1の表面1aに至るクラックを形成できる。このように、改質層形成ステップにてクラックを形成できると、クラックを形成するためのステップを別途実施する必要がなく工程を簡略化できる。
次に、分割ステップについて説明する。該分割ステップでは、該加工溝13及び該改質層17が形成されたウェーハに外力を付与し、該改質層17を起点にウェーハを分割予定ライン3に沿って分割する。
分割ステップでは、まず、ウェーハ1を裏面1b側から研削してウェーハ1を薄化する研削ステップを実施する。研削ステップでは、該研削により生じた力が改質層17に付与されて該改質層17からウェーハ1の表面1aに至るクラックを伸長させる。その後、分割ステップでは、ウェーハ1に外周方向に向いた力を付与する拡張ステップを実施する。
まず、図6を用いて分割ステップの研削ステップについて説明する。改質層形成ステップにおいて、改質層17からウェーハ1の表面1aに至るクラックを形成していない場合には、該研削ステップにおいて該クラックを形成する。その場合、研削で生じる外力を該改質層17に作用させてクラックを形成する。すべての改質層17からウェーハ1の表面1aに至るクラック19が形成され、ウェーハ1が裏面1bから研削されて該改質層17が除去されると、個々のデバイスチップが形成される。
図6は、研削ステップを模式的に説明する部分断面図である。本ステップでは研削装置14が用いられる。研削装置14は、研削ホイール20に垂直な回転軸を構成するスピンドル16と、該スピンドル16の一端側に装着され下側に研削砥石18を備える円盤状の研削ホイール20と、を備える。該スピンドル16の他端側にはモータ等の回転駆動源(不図示)が連結されており、該モータが該スピンドル16を回転させると、該スピンドル16に装着された研削ホイール20も回転する。
また、研削装置14は、研削ホイール20と対面しウェーハ1等の被加工物を保持するチャックテーブル22を有する。チャックテーブル22上の保持面22aは、吸引源(不図示)に接続された多孔質部材で構成される。なお、チャックテーブル22は、保持面22aに略垂直な軸の周りに回転可能である。さらに、研削装置14は、昇降機構(不図示)を有しており、研削ホイール20は該昇降機構により加工送り(下降)される。
研削ステップでは、まず、ウェーハ1の表面1aを下側に向け、チャックテーブル22の保持面22a上に表面保護テープ15を介してウェーハ1を載せ置く。そして、該多孔質部材を通して該吸引源による負圧を作用させて、ウェーハ1をチャックテーブル22上に吸引保持させる。
研削時には、チャックテーブル22を回転させるとともに、スピンドル16を回転させて研削ホイール20を回転させる。チャックテーブル22及び研削ホイール20が回転している状態で、研削ホイール20が加工送り(下降)されて研削砥石18がウェーハ1の裏面1bに当たると、該裏面1bの研削が開始される。そして、ウェーハ1が所定の厚さとなるように研削ホイール20をさらに加工送りする。
改質層17を形成する際に改質層17からウェーハ1の表面1aに達するクラックを形成していない場合、または、該クラックの形成が不十分である場合、該研削ステップにて該クラック19を形成する。すなわち、該研削により生じた力をウェーハ1の内部に作用させて、改質層17からウェーハ1の厚さ方向にクラック19を伸長させる。ウェーハ1の裏面1bを研削して分割予定ライン3に沿ってクラック19を形成し、改質層17が研削により除去されてウェーハ1が薄化されると、個々のデバイスチップが形成される。
ところで、該クラック19が形成される前に、ウェーハ1の表面1a側には分割予定ライン3に沿って、機能層を分断する加工溝13が形成されている。一方で、改質層17も分割予定ライン3に沿って形成されるため、改質層17と、加工溝13と、は互いに重なる。加工溝13が形成されている部分は機械的強度が弱いため、改質層17から表面1a側に向かってクラック19が伸長するとき、該クラック19は加工溝13に誘導されて、該加工溝13に達する。そのため、クラック19は予期せぬ方向に伸長しにくい。
また、ウェーハ1の表面1a側には、分割予定ライン3上にTEG7が形成されており、該TEG7のある部分では、加工溝13が形成されていない。しかし、加工溝13が形成されない場所は、分割予定ライン3の全長のうち極めて小さな領域だけである。そのため、加工溝13が形成されていないTEG7の形成箇所においても、その前後の加工溝13が形成されている場所に生じるクラック19に誘導されて、同様にクラック19がウェーハ1の表面1aに伸長する。そして、該クラック19が機能層を分断する。
すなわち、実施形態に係るウェーハの加工方法においては、ウェーハ1の表面1a側に形成されたLow−k材料を有する機能層は、分割予定ライン3に沿って加工溝13とクラック19とにより分断される。このとき、機能層にかかる負荷は他の方法で機能層を分断するときにかかる負荷よりも小さいくなるため、機能層の剥離が発生しにくい。
本実施形態に係る分割ステップでは、該研削ステップの後に、拡張ステップを実施する。拡張ステップでは、ウェーハ1に外周方向に向いた力をかけ、個々のデバイスチップ間の隙間を広げる。図7(A)及び図7(B)を用いて拡張ステップについて説明する。
該拡張ステップでは、ウェーハ1の裏面1b側にダイシングテープを貼着し、該ダイシングテープを外周方向に拡張することにより、ウェーハ1に外周方向に向けた力を作用させ、形成された個々のデバイスチップ間の隙間を広げる。デバイスチップ間の該隙間が広げられると、個々のデバイスチップがピックアップ可能となる。図7(A)は、拡張前を説明する部分断面図であり、図7(B)は、拡張後を説明する部分断面図である。
分割ステップの研削ステップの実施後に、ウェーハ1(デバイスチップ)の裏面1b側に、環状のフレーム23に張られたダイシングテープ21を貼着する。その後、ウェーハ1の表面1a側に貼着されていた表面保護テープ15を剥離する。そして、フレーム23ごとウェーハ1を拡張装置24上に載せ置く。
拡張ステップで用いる拡張装置24は、図7(A)に示す通り、拡張ドラム26と、支持部材28と、を有する。支持部材28の上方には、拡張ドラム26上に載せ置かれたフレーム23を保持する機構を有する。拡張ドラム26は、略円筒状の部材であり、上下方向に支持部材28に対して相対的に移動できる。
拡張装置24の拡張ドラム上26上に、該フレーム23ごとウェーハ1を載せ置いた後、支持部材28に該フレーム23を保持させて固定する。次に、拡張ドラム26を該支持部材28に対して相対的に上方に移動させる。すると、ダイシングテープ21が外周方向に向けて拡張される。
図7(B)は、ダイシングテープ21が拡張されたときの状態を説明する部分断面図である。図7(B)に示す通り、ダイシングテープ21が拡張されると、該ダイシングテープ21上のウェーハ1に外周方向に向けた力が作用して、個々のデバイスチップ25間の隙間が拡張される。
図8(A)は、ダイシングテープ21の拡張後のウェーハ1(デバイスチップ25)の一部を示す上面図である。図8(A)に示す通り、ウェーハ1は分割予定ライン3に沿って分割されて個々のデバイスチップ25が形成される。該分割予定ライン3において、Low−k膜からなる機能層5aはレーザビームによるアブレーション加工により分断されるため、該機能層5aに剥離等の問題は生じない。
図8(B)は、ダイシングテープ21の拡張後のウェーハ1(デバイスチップ25)の一部を示す断面図である。図8(B)に示す通り、金属を含むTEG7も分断されている。金属を含むTEG7は、レーザビームによるアブレーション加工等で分断されるのではないため、分断箇所に上下方向に延びた金属のバリが形成されない。そのため、形成されたデバイスチップ25の表面には該バリ等の突起は形成されず、表面が平坦となる。
以上説明した通り、本実施形態に係るウェーハ加工方法によると、該ウェーハの該機能層を剥離させず該金属のバリを生じさせずに該ウェーハを分割できる。
なお、本発明は、上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態では、研削ステップにおいて生じた力を改質層にかけることで、改質層からクラックからウェーハの表面に伸長するクラックを形成してウェーハを分断した。しかし、本発明はこれに限定されずに、例えば、研削ステップではクラックを生じさせずに、拡張ステップにおいてウェーハに外周方向に向かって力をかけることにより該クラックを伸長させてもよい。
その他、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
1 ウェーハ
1a 表面
1b 裏面
3 分割予定ライン
5 デバイス
5a 機能層
7 TEG
9,23 フレーム
11 テープ
13 加工溝
15 表面保護テープ
17 改質層
19 クラック
21 ダイシングテープ
25 デバイスチップ
2,8 レーザ加工装置
4,10,22 チャックテーブル
4a,10a,22a 保持面
6,12 加工ヘッド
14 研削装置
16 スピンドル
18 研削砥石
20 研削ホイール
24 拡張装置
26 拡張ドラム
28 支持部材

Claims (2)

  1. 機能層と、該機能層を含む複数のデバイスと、該デバイスを区画する分割予定ラインと、該分割予定ラインと重なる金属を含むTEGと、を表面に有するウェーハを該分割予定ラインに沿って分割するウェーハの加工方法であって、
    該機能層に吸収される波長のレーザビームを、ウェーハの該表面側から該分割予定ラインに沿って照射し、該機能層を分断する加工溝を形成する加工溝形成ステップと、
    該ウェーハに対して透過性を有する波長のレーザビームを、該ウェーハの裏面側から該分割予定ラインに沿って照射し、該ウェーハの内部に該分割予定ラインに沿う改質層を形成する改質層形成ステップと、
    該加工溝及び該改質層が形成されたウェーハに外力を付与し、該改質層を起点にウェーハを該分割予定ラインに沿って分割する分割ステップと、を備え、
    該加工溝形成ステップでは、該分割予定ラインの該TEGが形成されていない領域にのみ該レーザビームを照射し、該TEGの前後に分かれた該加工溝を形成することを特徴とするウェーハの加工方法。
  2. 該分割ステップは、該ウェーハを裏面側から研削して仕上がり厚さまで薄化する研削ステップを含み、
    該研削ステップでは、該TEGの形成箇所において該改質層から該ウェーハの該表面にクラックを伸長させて該TEGを分断することを特徴とする請求項1に記載のウェーハの加工方法。
JP2016239559A 2016-12-09 2016-12-09 ウェーハの加工方法 Active JP6815692B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016239559A JP6815692B2 (ja) 2016-12-09 2016-12-09 ウェーハの加工方法
KR1020170167305A KR102349663B1 (ko) 2016-12-09 2017-12-07 웨이퍼의 가공 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016239559A JP6815692B2 (ja) 2016-12-09 2016-12-09 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
JP2018098296A JP2018098296A (ja) 2018-06-21
JP6815692B2 true JP6815692B2 (ja) 2021-01-20

Family

ID=62633748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016239559A Active JP6815692B2 (ja) 2016-12-09 2016-12-09 ウェーハの加工方法

Country Status (2)

Country Link
JP (1) JP6815692B2 (ja)
KR (1) KR102349663B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059888A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP7171353B2 (ja) * 2018-10-04 2022-11-15 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
JP7307534B2 (ja) * 2018-10-04 2023-07-12 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
JP7307533B2 (ja) * 2018-10-04 2023-07-12 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
JP2020077782A (ja) * 2018-11-08 2020-05-21 株式会社ディスコ ウエーハの加工方法
JP7313253B2 (ja) * 2019-10-10 2023-07-24 株式会社ディスコ ウエーハの加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Necエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP2006318966A (ja) * 2005-05-10 2006-11-24 Disco Abrasive Syst Ltd 半導体ウエーハ
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007012878A (ja) * 2005-06-30 2007-01-18 Disco Abrasive Syst Ltd ウエーハの分割方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009032726A (ja) * 2007-07-24 2009-02-12 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2011187479A (ja) * 2010-03-04 2011-09-22 Disco Corp ウエーハの加工方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
US8952497B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe lines in wafers
JP2015106693A (ja) * 2013-12-02 2015-06-08 旭化成エレクトロニクス株式会社 半導体ウェハ及び半導体装置の製造方法
JP5906265B2 (ja) * 2014-03-03 2016-04-20 株式会社ディスコ ウエーハの分割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059888A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Also Published As

Publication number Publication date
JP2018098296A (ja) 2018-06-21
KR102349663B1 (ko) 2022-01-11
KR20180066864A (ko) 2018-06-19

Similar Documents

Publication Publication Date Title
JP6815692B2 (ja) ウェーハの加工方法
JP4694845B2 (ja) ウエーハの分割方法
JP4959422B2 (ja) ウエーハの分割方法
JP6078376B2 (ja) ウエーハの加工方法
JP4422463B2 (ja) 半導体ウエーハの分割方法
TWI732949B (zh) 晶圓的加工方法
JP6178077B2 (ja) ウエーハの加工方法
TWI650809B (zh) 晶圓之加工方法
JP6189208B2 (ja) ウエーハの加工方法
JP2008283025A (ja) ウエーハの分割方法
JP2011187479A (ja) ウエーハの加工方法
KR20160088808A (ko) 웨이퍼의 가공 방법
TW201820437A (zh) 晶圓的加工方法
TWI732950B (zh) 晶圓的加工方法
JP6257365B2 (ja) ウェーハの加工方法
US9455149B2 (en) Plate-like object processing method
JP2015023135A (ja) ウエーハの加工方法
JP6270520B2 (ja) ウェーハの加工方法
JP5863264B2 (ja) ウエーハの加工方法
JP2010251416A (ja) 半導体装置の製造方法
JP2018133371A (ja) ウエーハの加工方法
JP2022137807A (ja) ウェーハの製造方法、チップの製造方法、ウェーハ及びレーザービームの位置合わせ方法
JP6346067B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250