TW202036840A - 半導體裝置以及半導體晶片 - Google Patents

半導體裝置以及半導體晶片 Download PDF

Info

Publication number
TW202036840A
TW202036840A TW108127761A TW108127761A TW202036840A TW 202036840 A TW202036840 A TW 202036840A TW 108127761 A TW108127761 A TW 108127761A TW 108127761 A TW108127761 A TW 108127761A TW 202036840 A TW202036840 A TW 202036840A
Authority
TW
Taiwan
Prior art keywords
conductive structure
semiconductor device
semiconductor
test
test pad
Prior art date
Application number
TW108127761A
Other languages
English (en)
Inventor
沈賢洙
金潤聖
金尹熙
裵秉文
尹俊浩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202036840A publication Critical patent/TW202036840A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Dicing (AREA)

Abstract

一種半導體裝置包含半導體基底，半導體基底具有定義於其中的劃線。多個半導體晶片 形成於半導體基底的上表面上。至少一個導電結構在其劃線內佈置在半導體基底的上表面上。圓角佈置在導電結構的至少一個側表面上。圓角被配置成引發經由導電結構的中心部分沿劃線擴散的切割線。

Description

半導體元件、半導體晶片以及切割半導體基底之方法
本發明有關一種半導體裝置，且更具體地說有關一種半導體裝置、由半導體裝置形成的半導體晶片以及切割包含半導體裝置的半導體基底的方法。 [相關申請案的交叉參考]
本申請主張根據35 USC § 119在韓國智慧財產權局（Korean Intellectual Property Office；KIPO）於2018年11月22日提交的韓國專利申請第10-2018-0145198號的優先權，所述申請的內容以全文引用的方式併入本文中。
通常，形成於單個半導體基底上的多個半導體晶片或晶粒或晶圓可沿劃線分割（“切割”）。例如測試元件組（test element group；TEG）、對準鍵等各種導電結構可佈置在劃線上。
為了切割半導體基底，可使用雷射沿劃線切割以在劃線及導電結構處形成切割線。切割線可沿位於劃線內的導電結構中的每一個的側表面擴散。
在此情況下，位於劃線兩側處的兩個半導體晶粒中的任一個可包含沒有切割線的導電結構。導電結構可因此從半導體晶粒的側表面突出，且在後續處理步驟中，此突出可能導致短路、電流洩漏等。
雖然一些晶粒可具有從其中突出的導電結構，但其它晶粒可具有凹槽，導電結構可定位於所述凹槽中。凹槽可充當半導體晶粒的裂紋晶種。此外，在以下模制製程中，凹槽可充當空隙。
一種半導體裝置包含半導體基底，所述半導體基底具有定義於其中的劃線。多個半導體晶片形成於半導體基底的上表面上。至少一個導電結構在其劃線內佈置在半導體基底的上表面上。圓角佈置在導電結構的至少一個側表面上。圓角被配置成引發經由導電結構的中心部分沿劃線擴散的切割線。
半導體晶片包含內部電路。至少一個導電結構佈置在內部電路的旁側。圓角佈置在導電結構的至少一個側表面上。
一種切割半導體基底的方法包含在至少一個導電結構的至少一個側表面上形成圓角，所述至少一個導電結構位於半導體基底的劃線的上表面上，多個半導體晶片形成於所述上表面上。將雷射引導至劃線以沿劃線、圓角以及導電結構的中心部分形成切割線。
在下文中，將參考所附圖式詳細解釋本發明的示例性實施例。
半導體裝置
圖1為示出根據本發明的示例性實施例的半導體裝置的平面視圖。圖2為沿圖1的線II-II'截取的橫截面視圖。圖3為沿圖1的線III-III'截取的橫截面視圖。圖4為圖2中的部分“IV”的放大橫截面視圖。圖5為示出圖1的TEG及圓角（fillet）的透視圖。圖6為沿圖1的線VI-VI'截取的橫截面視圖。
參看圖1至圖6，半導體裝置可包含半導體基底110、多個半導體晶片（或晶粒）120、導電結構以及圓角（fillet）140。
半導體晶片120可佈置在半導體基底110的上表面上。半導體晶片120可經半導體基底110的劃線112分割。在本發明的示例性實施例中，劃線112可具有十字形。
導電結構可佈置在劃線112的上表面上。在本發明的示例性實施例中，導電結構可包含多個測試元件組（TEG）及對準鍵150。測試元件組可用於測試半導體晶片120。對準鍵150可用於對準半導體基底110。
每個測試元件組可包含測試墊132及測試線134。測試墊132可佈置在劃線112的上表面上。測試墊132可具有長方體形狀。因此，測試墊132可具有實質上垂直於劃線112的四個側表面。測試線134可電性連接於測試墊132與半導體晶片120之間。舉例來說，測試線134可從測試墊132的下表面延伸。測試線134可連接到半導體晶片120的內部電路122。
圓角140可佈置在測試元件組的至少一個側表面上。在本發明的示例性實施例中，圓角140可佈置在測試墊132的四個側表面上。圓角140可包含絕緣材料。圓角140可定位於劃線112的上表面上的容納凹槽114中。容納凹槽114可沿劃線112的長度方向形成。容納凹槽114的寬度可大於測試墊132的寬度，以經由容納凹槽114暴露測試墊132的四個側表面。此處，測試墊132的寬度可為沿實質上垂直於劃線112的長度方向的方向所測量的長度。
如圖3中可見，圓角140可具有下表面142、側表面144以及傾斜上表面146。圓角140可實質上成形為直角三角形，如所示出，其中下表面142為三角形的相鄰側，側表面144為三角形的相對側，且傾斜上表面146為三角形的斜邊。圓角140的下表面142可被配置成與劃線112的上表面進行接觸。圓角140的側表面144可從下表面142延伸。圓角140的側表面144可被配置成與測試墊132的側表面進行接觸。圓角140的傾斜上表面146可連接於側表面144與下表面142之間。圓角140的側表面144可具有上部端，所述上部端可低於測試墊132的側表面。或者，圓角140的側表面144可具有上部端，所述上部端與測試墊132的側表面實質上共面。
圓角140的傾斜上表面146可提供漸進傾斜結構以連接劃線112及測試墊132。因此，當可使用雷射切割劃線112時，切割線CL可沿劃線112的長度方向擴散（如圖5中可見）。切割線CL可隨後沿圓角140的傾斜上表面146傳送到測試墊132。舉例來說，切割線CL可沿測試墊132的中心部分擴散。因此，測試墊132可沿切割線CL分為相同的半部，以使得劃線112的兩側處的每個半導體晶片120可包含測試墊132的半部。
此外，圓角140可佈置在對準鍵150的四個側表面當中的至少一個側表面上。在本發明的示例性實施例中，圓角140可佈置在對準鍵150的四個側表面上。因此，其寬度大於劃線112的寬度的容納凹槽114可暴露對準鍵150的四個側表面。圓角140可佈置在容納凹槽114中，且被配置成至少部分地包圍對準鍵150。
對準鍵150上的圓角140可具有一結構，且可實質上與測試元件組上的圓角140的功能一樣。因此，為簡潔起見，在本文中可省略關於對準鍵150上的圓角140的結構及功能的任何另外說明。可假定，任何省略細節至少類似於已在本文中描述的相應細節。
圓角140的傾斜上表面146還可提供劃線112與對準鍵150之間的漸進連接。因此，當可使用雷射切割劃線112時，切割線CL可沿劃線112的長度方向擴散。切割線CL可隨後經由圓角140的傾斜上表面146傳送到對準鍵150。舉例來說，切割線CL可沿對準鍵150的中心部分擴散。因此，對準鍵150可分為相同的半部，以使得劃線112的兩側處的每個半導體晶片120可包含對準鍵150的半部。
圖7為示出根據本發明的示例性實施例的半導體裝置的平面視圖。圖8為沿圖7的線VIII-VIII'截取的橫截面視圖。圖9為沿圖7中的線XI-XI'截取的橫截面視圖。圖10為示出圖7的TEG及圓角的透視圖。
半導體裝置可包含實質上與圖1中所示的半導體裝置的元件相同的元件，除測試元件組以外。因此，相同圖式標號可指代相同元件，且為簡潔起見，在本文中可省略關於相同元件的任何另外說明。可假定，任何省略細節至少類似於已在本文中描述的相應細節。
參看圖7至圖10，測試元件組可與半導體晶片120直接連接。舉例來說，TEG的測試墊可具有電性連接到半導體晶片120的內部電路122的第一相對表面。TEG的第一相對側表面可朝向劃線112的兩側處的半導體晶片120定向。因此，電連接結構可佈置在TEG的第一相對側表面與半導體晶片120之間，以使得容納凹槽114a可不形成於TEG的第一相對側表面與半導體晶片120之間的劃線112處。因此，容納凹槽114a可僅沿劃線112的長度方向（即切割線CL的方向）形成，如圖9中所示。因此，切割線CL上的TEG的第二相對側表面（其可實質上垂直於第一相對側表面）可經由容納凹槽114a暴露。
由於圓角140可佈置在容納凹槽114a中，因此圓角140可佈置在切割線CL上的TEG的第二相對側表面上。儘管圓角140可佈置在TEG的第二相對側表面上，但沿劃線112擴散的切割線CL可沿TEG的中心部分形成。
半導體晶片
圖11為示出根據本發明的示例性實施例的半導體裝置的橫截面視圖。
參看圖11，半導體晶片120可通過沿劃線112切割圖1中的半導體基底110而形成。因此，半導體晶片120可包含內部電路122、TEG、圓角140以及對準鍵150。
由於TEG、圓角140以及對準鍵150可通過切割半導體基底110而切割一半，因此半導體晶片120中的TEG可具有圖1中的TEG的形狀的一半。半導體晶片120中的對準鍵150可具有圖1中的對準鍵150的形狀的一半。半導體晶片120中的圓角140可具有圖1中的圓角140的形狀的一半。相反，由於朝向內部電路122定向的TEG的內表面上的圓角140可能未經切割，因此朝向內部電路122定向的TEG的內表面上的圓角140可具有實質上與圖1中的圓角140的形狀相同的形狀。舉例來說，圓角140可佈置在TEG的三個側表面上，除TEG的外側表面以外。
圖12為示出根據本發明的示例性實施例的半導體裝置的橫截面視圖。
參看圖12，半導體晶片120可通過沿劃線112切割圖7中的半導體基底110而形成。因此，半導體晶片120可包含內部電路122、TEG、圓角140以及對準鍵150。
由於TEG、圓角140以及對準鍵150可通過切割半導體基底110而切割一半，因此半導體晶片120中的TEG可具有圖7中的TEG的形狀的一半。半導體晶片120中的對準鍵150可具有圖7中的對準鍵150的形狀的一半。半導體晶片120中的圓角140可具有圖7中的圓角140的形狀的一半。舉例來說，圓角140可佈置在切割線CL上的TEG的相對側表面上。
切割半導體基底的方法
圖13至圖16為示出根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。此方法可應用於圖1中的半導體基底110。
參看圖13，晶粒貼附膜160可附接到半導體基底110的上表面。
參看圖14，雷射170可佈置在半導體基底110下方。雷射170可將雷射光束導引至劃線112的下表面。
參看圖15，切割線CL可通過雷射形成於劃線112中。切割線CL可沿劃線112的長度方向擴散。
如上文所提及，圓角140可提供劃線112與TEG之間的漸進傾斜結構。因此，切割線CL可經由圓角140的中心部分沿TEG的中心部分擴散。切割線CL還可通過圓角140沿對準鍵150的中心部分擴散。
因此，TEG及對準鍵150可分為一個半部。因此，劃線112的兩個側表面處的半導體晶片120可具有TEG及對準鍵150的半部。
參看圖16，可通過研磨製程部分地去除半導體基底110的下表面以減小半導體基底110的厚度。可通過研磨製程促進切割線CL的擴散，以使得半導體晶片120可沿劃線112分隔。
可去除晶粒貼附膜160以完成圖11中的半導體晶片120。
圖17至圖20為示出根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。
參看圖17，晶粒貼附膜160可附接到半導體基底110的上表面。
參看圖18，可通過研磨製程部分地去除半導體基底110的下表面以減小半導體基底110的厚度。
參看圖19，雷射170可佈置在半導體基底110下方。雷射170可將雷射光束導引至劃線112的下表面。
參看圖20，切割線CL可通過雷射形成於劃線112中。切割線CL可沿劃線112的長度方向擴散。
如上文所提及，圓角140可提供劃線112與TEG之間的漸進傾斜結構。因此，切割線CL可經由圓角140的中心部分沿TEG的中心部分擴散。切割線CL還可通過圓角140沿對準鍵150的中心部分擴散。
因此，TEG及對準鍵150可分為半部。因此，劃線112的兩個側表面處的半導體晶片120可具有TEG及對準鍵150的半部。
可去除晶粒貼附膜160以完成圖12中的半導體晶片120。
根據本發明的示例性實施例，圓角可佈置在導電結構的側表面上，以使得切割線可由於圓角沿導電結構的中心部分擴散。因此，導電結構可能未朝向半導體晶片中的任一個撕開。因此，可能未在半導體晶片中於劃線的任一側處產生裂紋、短路、洩漏電流等。
前述內容說明本發明的示例性實施例，是不應被理解為對其的限制。雖然已經描述本發明的幾個示例性實施例，但本領域的技術人員將容易瞭解，在不實質上脫離本發明的新穎教示及各方面的情況下，許多修改是可能的。因此，所有此類修改意圖包含在本發明的範圍內。
110:半導體基底 112:劃線 114:容納凹槽 114a:容納凹槽 120:半導體晶片 122:內部電路 130:測試元件組/TEG 132:測試墊 134:測試線 140:圓角 142:下表面 144:側表面 146:傾斜上表面 150:對準鍵 160:晶粒貼附膜 170:雷射 CL:切割線 IV:部分 II-II'、III-III'、VI-VI':線
本發明的示例性實施例將從結合所附圖式進行的以下詳細描述而更加清楚地理解。圖1至圖20示出本發明的各種示例性實施例，如本文所描述。 圖1為示出根據本發明的示例性實施例的半導體裝置的平面視圖。 圖2為沿圖1中的線II-II'截取的橫截面視圖。 圖3為沿圖1中的線III-III'截取的橫截面視圖。 圖4為圖2中的部分“IV”的放大橫截面視圖。 圖5為示出圖1中的TEG及圓角（fillet）的透視圖。 圖6為沿圖1中的線VI-VI'截取的橫截面視圖。 圖7為示出根據本發明的示例性實施例的半導體裝置的平面視圖。 圖8為沿圖7中的線VIII-VIII'截取的橫截面視圖。 圖9為沿圖7中的線XI-XI'截取的橫截面視圖。 圖10為示出圖7中的TEG及圓角的透視圖。 圖11為示出根據本發明的示例性實施例的半導體裝置的橫截面視圖。 圖12為示出根據本發明的示例性實施例的半導體裝置的橫截面視圖。 圖13至圖16為示出根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。 圖17為示出根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。 圖18為根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。 圖19為示出根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。 圖20為示出根據本發明的示例性實施例的切割半導體基底的方法的橫截面視圖。
110:半導體基底
112:劃線
114:容納凹槽
120:半導體晶片
130:測試元件組/TEG
150:對準鍵
II-II'、III-III'、VI-VI':線

Claims (25)

  1. 一種半導體裝置，包括： 半導體基底，具有定義於其中的劃線； 多個半導體晶片，形成於所述半導體基底的上表面上； 至少一個導電結構，在所述半導體基底的所述劃線內佈置在所述半導體基底的上表面上；以及 圓角，佈置在所述導電結構的至少一個側表面上，所述圓角被配置成引發經由所述導電結構的中心部分沿所述劃線擴散的切割線。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述圓角佈置在所述切割線上的所述導電結構的所述側表面上。
  3. 如申請專利範圍第1項所述的半導體裝置，其中所述圓角包括： 下表面，與所述劃線接觸； 側表面，從所述下表面延伸以與所述導電結構的所述側表面進行接觸；以及 傾斜上表面，連接於所述下表面與所述側表面之間。
  4. 如申請專利範圍第3項所述的半導體裝置，其中所述圓角的所述側表面具有與所述導電結構的所述側表面實質上共面的上部端。
  5. 如申請專利範圍第3項所述的半導體裝置，其中所述圓角的所述側表面具有低於所述導電結構的所述側表面的上部端。
  6. 如申請專利範圍第1項所述的半導體裝置，其中所述圓角佈置在所述切割線上的所述導電結構的所述側表面上。
  7. 如申請專利範圍第1項所述的半導體裝置，其中所述圓角佈置在所述導電結構的整個側表面上。
  8. 如申請專利範圍第1項所述的半導體裝置，其中所述圓角包括絕緣材料。
  9. 如申請專利範圍第1項所述的半導體裝置，其中用於容納所述圓角的容納凹槽形成於所述劃線上。
  10. 如申請專利範圍第9項所述的半導體裝置，其中所述容納凹槽具有至少與所述劃線的寬度一樣大的寬度。
  11. 如申請專利範圍第1項所述的半導體裝置，其中所述導電結構包括被配置成用於測試所述多個半導體晶片的測試元件組。
  12. 如申請專利範圍第11項所述的半導體裝置，其中所述測試元件組包括測試墊，所述測試墊具有電性連接到所述多個半導體晶片的側表面。
  13. 如申請專利範圍第12項所述的半導體裝置，其中所述圓角佈置在所述切割線上的所述測試墊的側表面上。
  14. 如申請專利範圍第11項所述的半導體裝置，其中所述測試元件組包括： 測試墊；以及 測試線，從所述測試墊的下表面延伸且與所述多個半導體晶片連接。
  15. 如申請專利範圍第14項所述的半導體裝置，其中所述圓角佈置在所述測試墊的整個側表面上。
  16. 如申請專利範圍第1項所述的半導體裝置，其中所述導電結構包括被配置成用於對準所述半導體基底的對準鍵。
  17. 如申請專利範圍第16項所述的半導體裝置，其中所述圓角佈置在所述對準鍵的整個側表面上。
  18. 一種半導體晶片，包括： 內部電路； 至少一個導電結構，佈置在所述內部電路的旁側；以及 圓角，佈置在所述導電結構的至少一個側表面上。
  19. 如申請專利範圍第18項所述的半導體晶片，其中所述圓角包括： 下表面，佈置在所述內部電路與所述導電結構之間； 側表面，從所述下表面延伸且與所述導電結構的所述側表面接觸；以及 傾斜上表面，連接於所述下表面與所述側表面之間。
  20. 如申請專利範圍第18項所述的半導體晶片，更包括形成於所述內部電路與所述導電結構之間的容納凹槽，所述容納凹槽被配置成容納所述圓角。
  21. 如申請專利範圍第18項所述的半導體晶片，其中所述導電結構包括被配置成用於測試所述半導體晶片的測試元件組的部分。
  22. 如申請專利範圍第21項所述的半導體晶片，其中所述測試元件組包括測試墊，所述測試墊具有與所述內部電路電性連接的側表面。
  23. 如申請專利範圍第22項所述的半導體晶片，其中所述圓角佈置在所述測試墊的相對側表面上，除與所述內部電路電性連接的所述側表面以外。
  24. 如申請專利範圍第21項所述的半導體晶片，其中所述測試元件組包括： 測試墊；以及 測試線，從所述測試墊的下表面延伸且與所述內部電路連接。
  25. 如申請專利範圍第24項所述的半導體晶片，其中所述圓角佈置在所述測試墊的側表面上，除所述測試墊的外側表面以外。
TW108127761A 2018-11-22 2019-08-05 半導體裝置以及半導體晶片 TW202036840A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0145198 2018-11-22
KR1020180145198A KR102653165B1 (ko) 2018-11-22 2018-11-22 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Publications (1)

Publication Number Publication Date
TW202036840A true TW202036840A (zh) 2020-10-01

Family

ID=70770856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127761A TW202036840A (zh) 2018-11-22 2019-08-05 半導體裝置以及半導體晶片

Country Status (4)

Country Link
US (2) US11107773B2 (zh)
KR (1) KR102653165B1 (zh)
CN (1) CN111211118A (zh)
TW (1) TW202036840A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
KR0172557B1 (ko) 1995-03-08 1999-03-30 김주용 중첩마크가 구비된 반도체 장치
JP3316371B2 (ja) * 1996-03-25 2002-08-19 三洋電機株式会社 ウエハのスクライブライン構造
JP3529581B2 (ja) * 1997-03-14 2004-05-24 東芝マイクロエレクトロニクス株式会社 半導体ウェーハ及びｉｃカード
KR19990000220A (ko) 1997-06-03 1999-01-15 문정환 고체 촬상 소자의 제조 방법
KR19990008510A (ko) * 1997-07-01 1999-02-05 문정환 테스트패턴 패드 형성방법
KR20030039677A (ko) * 2001-11-14 2003-05-22 주식회사 하이닉스반도체 이미지센서의 제조 방법
JP3888439B2 (ja) 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
JP2004342725A (ja) 2003-05-14 2004-12-02 Ricoh Co Ltd 半導体ウエハ
KR100569711B1 (ko) * 2003-08-13 2006-04-10 삼성전자주식회사 반도체 장치 및 이를 형성하는 방법
JP4769429B2 (ja) * 2004-05-26 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7223673B2 (en) 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
KR100665202B1 (ko) 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
JP2007317935A (ja) 2006-05-26 2007-12-06 Canon Inc 半導体基板、基板割断方法、および素子チップ製造方法
JP2007335459A (ja) 2006-06-12 2007-12-27 Fujitsu Ltd 半導体ウエハ、半導体装置、及び半導体装置の製造方法
KR100800786B1 (ko) 2006-11-06 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자의 다층 금속 배선 형성을 위한 오버레이 마크
KR100812085B1 (ko) 2006-12-22 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 개별화 방법
US8704336B2 (en) * 2007-08-31 2014-04-22 Intel Corporation Selective removal of on-die redistribution interconnects from scribe-lines
KR20090057696A (ko) 2007-12-03 2009-06-08 주식회사 하이닉스반도체 반도체 소자 및 그의 키 형성방법
JP2011054632A (ja) 2009-08-31 2011-03-17 Disco Abrasive Syst Ltd 切削工具
ITMI20111418A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Architettura di testing di circuiti integrati su un wafer
US20130299947A1 (en) * 2012-05-14 2013-11-14 Freescale Semiconductor, Inc. Passivated test structures to enable saw singulation of wafer
JP6064831B2 (ja) 2013-08-08 2017-01-25 三菱電機株式会社 試験装置、試験方法
CN105336711B (zh) 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封
US9831194B1 (en) * 2016-07-06 2017-11-28 Globalfoundries Inc. Edge compression layers
CN107680954B (zh) 2016-08-01 2019-12-10 中芯国际集成电路制造(北京)有限公司 半导体测试单元及半导体测试结构
JP6815692B2 (ja) 2016-12-09 2021-01-20 株式会社ディスコ ウェーハの加工方法
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Also Published As

Publication number Publication date
US11710706B2 (en) 2023-07-25
US20210366837A1 (en) 2021-11-25
KR102653165B1 (ko) 2024-04-01
KR20200059888A (ko) 2020-05-29
US11107773B2 (en) 2021-08-31
CN111211118A (zh) 2020-05-29
US20200168556A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
US7759223B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US7485955B2 (en) Semiconductor package having step type die and method for manufacturing the same
KR970008442A (ko) 멀티칩 스택용 단부캡 칩, 멀티칩 스택 및 단부캡 칩 형성 방법
US3959579A (en) Apertured semi-conductor device mounted on a substrate
US20090243044A1 (en) Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device
US9972580B2 (en) Semiconductor package and method for fabricating the same
JP3395620B2 (ja) 半導体発光素子及びその製造方法
US11710706B2 (en) Method of dicing a semiconductor substrate having a scribe lane defined therein
CN107818949A (zh) 半导体芯片、半导体装置、半导体晶圆及其切割方法
US7955897B2 (en) Chip structure and stacked chip package as well as method for manufacturing chip structures
JP2003282945A (ja) 半導体発光素子
US11581232B2 (en) Semiconductor device with a dielectric between portions
TWI792193B (zh) 半導體裝置之製造方法及半導體裝置
CN209216946U (zh) 半导体元件晶圆
CN114497176A (zh) 半导体装置及半导体晶片
JP2006173416A (ja) 半導体装置
CN106024891B (zh) 包括辅助沟槽结构的半导体器件和集成电路
US8314501B2 (en) Semiconductor chip package structure, semiconductor chip and semiconductor chip group
KR102502239B1 (ko) 반도체 칩, 인쇄 회로 기판, 이들을 포함하는 멀티 칩 패키지 및 멀티 칩 패키지의 제조방법
US20230197545A1 (en) Semiconductor device with a dielectric between portions
US20080174014A1 (en) Semiconductor device
US20230387036A1 (en) Laser ablation for die separation to reduce laser splash and electronic device
JP2004165367A (ja) 熱電変換素子とその製造方法
JPH073657Y2 (ja) 半導体レーザ製造用半導体基板
KR20210129868A (ko) 웨이퍼 및 반도체 패키지