CN107680954B - 半导体测试单元及半导体测试结构 - Google Patents

半导体测试单元及半导体测试结构 Download PDF

Info

Publication number
CN107680954B
CN107680954B CN201610620291.3A CN201610620291A CN107680954B CN 107680954 B CN107680954 B CN 107680954B CN 201610620291 A CN201610620291 A CN 201610620291A CN 107680954 B CN107680954 B CN 107680954B
Authority
CN
China
Prior art keywords
semiconductor test
chamfer
pad
metal layer
test unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610620291.3A
Other languages
English (en)
Other versions
CN107680954A (zh
Inventor
费春潮
江博渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610620291.3A priority Critical patent/CN107680954B/zh
Publication of CN107680954A publication Critical patent/CN107680954A/zh
Application granted granted Critical
Publication of CN107680954B publication Critical patent/CN107680954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体测试单元及半导体测试结构，所述半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，其中，所述金属层及所述焊垫均设有倒角。本发明通过在焊垫及位于其下方的金属层上设置倒角，可以在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置向切割道中心偏移，使其远离了芯片保护结构及芯片，降低了芯片边缘分层发生的概率或严重程度，从而提高了产品的可靠性。

Description

半导体测试单元及半导体测试结构
技术领域
本发明涉及半导体结构领域，特别是涉及一种半导体测试单元及半导体测试结构。
背景技术
半导体封装工艺中的激光沟槽工艺(Laser groove process)的目的是为了去除晶圆切割道(wafer scribe lane)内部需要切割区域内的全部电路结构层，从而为后续的工艺(譬如，机械性切割)预留作业空间，避免直接机械性切割对芯片四周边缘的破坏。
目前业界的共识为：不合适的激光沟槽工艺参数设定会造成切割道内部结构层的严重破坏，这是引发芯片边缘分层(die edge delamination)问题的主要原因之一。这是由于激光在切割道区域内快速烧灼的过程中，必然经过不同的结构层(比如测试结构(Testkey)和相对空旷区域等)，而尤其在交界地带，可能会引发局部的细微爆裂；此种爆裂容易发生在钝化层或低k材料层，其范围如果过大或超出控制，将会带来芯片边缘分层的风险。
由于切割道的结构设计发生在晶圆的制造阶段，而激光沟道工艺发生在封装阶段，且各家封装厂的参数设备条件不一，同时，由于激光切割在多数情况下，将不可避免的触及测试结构(包括层叠金属层及位于表面的Al焊垫)区域，从而带来芯片边缘分层的风险。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体测试单元及半导体测试结构，用于降低现有技术中使用激光沟道工艺对切割道进行切割时带来的芯片边缘分层的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体测试单元，所述半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，其中，所述金属层及所述焊垫均设有倒角。
作为本发明的半导体测试单元的一种优选方案，所述倒角为45°倒角。
作为本发明的半导体测试单元的一种优选方案，所述焊垫上倒角斜边的投影与所述金属层上倒角斜边的投影相重合。
作为本发明的半导体测试单元的一种优选方案，所述焊垫的尺寸大于或等于所述金属层的尺寸，所述倒角直角边的长度为所述焊垫最大宽度的
作为本发明的半导体测试单元的一种优选方案，所述倒角位于所述金属层及所述焊垫的四个顶角处。
作为本发明的半导体测试单元的一种优选方案，所述倒角位于所述金属层及所述焊垫同一侧的两个顶角处。
本发明还提供一种半导体测试结构，所述半导体测试结构位于芯片***的切割道内，包括多个第一半导体测试单元，所述第一半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，其中，所述金属层及所述焊垫均设有倒角。
作为本发明的半导体测试结构的一种优选方案，所述倒角为45°倒角。
作为本发明的半导体测试结构的一种优选方案，所述焊垫上倒角斜边的投影与所述金属层上倒角斜边的投影相重合。
作为本发明的半导体测试结构的一种优选方案，所述焊垫的尺寸大于或等于所述金属层的尺寸，所述倒角直角边的长度为所述焊垫最大宽度的
作为本发明的半导体测试结构的一种优选方案，所述第一半导体测试单元在所述切割道内呈单行、双行或多行分布，所述倒角位于所述金属层及所述焊垫的四个顶角处。
作为本发明的半导体测试结构的一种优选方案，所述第一半导体测试单元在所述切割道内呈双行分布，所述倒角位于所述金属层及所述焊垫靠近所述芯片一侧的两个顶角处。
作为本发明的半导体测试结构的一种优选方案，所述半导体测试结构还包括第二半导体测试单元，所述第二半导体测试单元位于所述切割道中部，在所述切割道中部呈单行、双行或多行分布，所述第二半导体测试单元包括多层依次层叠的金属层及位于顶层金属层上方的焊垫；
所述第一半导体测试单元在所述切割道内呈双行分布，且位于所述第二半导体测试单元的外侧，所述倒角位于所述金属层及所述焊垫靠近所述芯片一侧的两个顶角处。
如上所述，本发明的半导体测试单元及半导体测试结构，具有如下有益效果：本发明通过在焊垫及位于其下方的金属层上设置倒角，可以在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置向切割道中心偏移，使其远离了芯片保护结构及芯片，降低了芯片边缘分层发生的概率或严重程度，从而提高了产品的可靠性。
附图说明
图1及图2显示为本发明实施例一中提供的半导体测试单元的俯视结构示意图。
图3至图5显示为本发明实施例二中提供的半导体测试结构的俯视结构示意图。
元件标号说明
1 半导体测试单元
11、211 金属层
12、212 焊垫
13、213 倒角
2 半导体测试结构
21 第一半导体测试单元
22 第二半导体测试单元
3 切割道
4 芯片
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1至图2，本发明提供一种半导体测试单元1，所述半导体测试单元1至少包括：依次层叠的金属层11及位于顶层的金属层11上方的焊垫12，其中，所述金属层11及所述焊垫12均设有倒角13。
作为示例，所述倒角13为45°倒角。
作为示例，所述焊垫12上倒角13斜边的投影与所述金属层11上倒角13斜边的投影相重合。需要说明的是，若所述金属层11的尺寸比较下，其宽度小于所述焊垫12上的所述倒角13之间的所述焊垫12的宽度时，所述金属层11上可以不设置所述倒角13。
作为示例，所述焊垫12的尺寸大于或等于所述金属层11的尺寸，即如图1及图2所示的俯视图中，所述焊垫12的长度及宽度大于或等于所述金属层11的长度及宽度。
所述倒角的设计规则为：假设没有设置所述倒角13的所述焊垫12的形状为矩形，其长度大于其宽度，选取其最大宽度作为直径画圆；当然，假设没有设置所述倒角13的所述焊垫12的形状为正方形时，选取任一最大边长作为直径画圆；以45°倒角为原则，做所画圆形的切线，所述切线与矩形或正方形的所述焊垫12的交点之间截取的部分即为所述倒角13。上述设计可以确保在不减小所述焊垫12的有效使用面积的前提下设计出最优的倒角。按上述设计规则设计的所述倒角13直角边的最大长度为所述焊垫最大宽度的以没有设置所述倒角13的所述焊垫12的尺寸为50umx50um的形状为例，所述倒角13直角边的最大长度即为14.6um。但考虑到设计公差的存在，在合理的公差范围内，所述倒角13直角边的最小长度可以为所述焊垫最大宽度的0.2倍，即所述倒角13直角边的长度为所述焊垫12最大宽度的亦即同样以没有设置所述倒角13的所述焊垫12的尺寸为50umx50um的形状为例，所述倒角13直角边的最小长度即为10um。
作为示例，所述倒角13可以位于所述金属层11及所述焊垫12的四个顶角处，如图1所示；同样，所述倒角13也可以位于所述金属层11及所述焊垫12同一侧的两个顶角处，如图2所示。
本发明通过在所述焊垫12及位于其下方的所述金属层11上设置所述倒角13，可以在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置(即激光与所述倒角13接触的起始点位置)向切割道中心偏移，使其远离了芯片保护结构及芯片，降低了芯片边缘分层发生的概率或严重程度，从而提高了产品的可靠性。
实施例二
请参阅图3至图5，本发明还提供一种半导体测试结构2，所述半导体测试结构2位于芯片4***的切割道3内，包括多个第一半导体测试单元21，所述第一半导体测试单元21包括依次层叠的金属层211及位于顶层的金属层211上方的焊垫212，其中，所述金属层211及所述焊垫212均设有倒角213。
作为示例，所述倒角213为45°倒角。
作为示例，所述焊垫212上倒角213斜边的投影与所述金属层211上倒角213斜边的投影相重合。需要说明的是，若所述金属层211的尺寸比较下，其宽度小于所述焊垫212上的所述倒角213之间的所述焊垫212的宽度时，所述金属层211上可以不设置所述倒角213。
作为示例，所述焊垫212的尺寸大于或等于所述金属层211的尺寸，即如图3至图5所示的俯视图中，所述焊垫212的长度及宽度大于或等于所述金属层211的长度及宽度。
所述倒角的设计规则为：假设没有设置所述倒角213的所述焊垫212的形状为矩形，其长度大于其宽度，选取其最大宽度作为直径画圆；当然，假设没有设置所述倒角213的所述焊垫212的形状为正方形时，选取任一最大边长作为直径画圆；以45°倒角为原则，做所画圆形的切线，所述切线与矩形或正方形的所述焊垫212的交点之间截取的部分即为所述倒角213。上述设计可以确保在不减小所述焊垫212的有效使用面积的前提下设计出最优的倒角。按上述设计规则设计的所述倒角213直角边的最大长度为所述焊垫最大宽度的以没有设置所述倒角213的所述焊垫212的尺寸为50umx50um的形状为例，所述倒角213直角边的最大长度即为14.6um。但考虑到设计公差的存在，在合理的公差范围内，所述倒角213直角边的最小长度可以为所述焊垫最大宽度的0.2倍，即所述倒角213直角边的长度为所述焊垫212最大宽度的亦即同样以没有设置所述倒角213的所述焊垫212的尺寸为50umx50um的形状为例，所述倒角213直角边的最小长度即为10um。
作为示例，所述第一半导体测试单元21在所述切割道3内可以呈单行分布，也可以呈双行分布，还可以呈多行分布，所述倒角213位于所述金属层211及所述焊垫212的四个顶角处；图3以所述第一半导体测试单元21在所述切割道3内呈单行分布的示例。
作为示例，所述第一半导体测试单元21在所述切割道3内呈双行分布，所述倒角213位于所述金属层211及所述焊垫212靠近所述芯片4一侧的两个顶角处，如图4所示。
作为示例，所述半导体测试结构2还包括第二半导体测试单元22，所述第二半导体测试单元22位于所述切割道3中部，在所述切割道3中部呈单行、双行或多行分布，所述第二半导体测试单元22包括多层依次层叠的金属层211及位于顶层的金属层211上方的焊垫212；所述第一半导体测试单元21在所述切割道3内呈双行分布，且位于所述第二半导体测试单元22的外侧，所述倒角213位于所述金属层211及所述焊垫212靠近所述芯片4一侧的两个顶角处；图5中，以所述第二半导体测试单元2在所述切割道3中部呈单行分布的示例。
本发明通过在所述焊垫212及位于其下方的所述金属层211上设置所述倒角213，可以在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置(即激光与所述倒角213接触的起始点位置)向切割道中心偏移，使其远离了芯片保护结构及芯片，降低了芯片边缘分层发生的概率或严重程度，从而提高了产品的可靠性。
综上所述，本发明的半导体测试单元及半导体测试结构，所述半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，其中，所述金属层及所述焊垫均设有倒角。本发明通过在焊垫及位于其下方的金属层上设置倒角，可以在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置向切割道中心偏移，使其远离了芯片保护结构及芯片，降低了芯片边缘分层发生的概率或严重程度，从而提高了产品的可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种半导体测试单元，其特征在于，所述半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，所述焊垫的尺寸等于所述金属层的尺寸，其中，所述金属层及所述焊垫均设有倒角，所述倒角用于在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置向切割道中心偏移。
2.根据权利要求1所述的半导体测试单元，其特征在于：所述倒角为45°倒角。
3.根据权利要求1所述的半导体测试单元，其特征在于：所述焊垫上倒角斜边的投影与所述金属层上倒角斜边的投影相重合。
4.根据权利要求1所述的半导体测试单元，其特征在于：所述倒角位于所述金属层及所述焊垫的四个顶角处。
5.根据权利要求1所述的半导体测试单元，其特征在于：所述倒角位于所述金属层及所述焊垫同一侧的两个顶角处。
6.一种半导体测试结构，位于芯片***的切割道内，其特征在于，所述半导体测试结构包括多个第一半导体测试单元，所述第一半导体测试单元包括依次层叠的金属层及位于顶层金属层上方的焊垫，所述焊垫的尺寸等于所述金属层的尺寸，其中，所述金属层及所述焊垫均设有倒角，所述倒角用于在激光沟道工艺中将产生的微损伤或微裂纹的起始点位置向切割道中心偏移。
7.根据权利要求6所述的半导体测试结构，其特征在于：所述倒角为45°倒角。
8.根据权利要求6所述的半导体测试结构，其特征在于：所述焊垫上倒角斜边的投影与所述金属层上倒角斜边的投影相重合。
9.根据权利要求6所述的半导体测试结构，其特征在于：所述第一半导体测试单元在所述切割道内呈单行、双行或多行分布，所述倒角位于所述金属层及所述焊垫的四个顶角处。
10.根据权利要求6所述的半导体测试结构，其特征在于：所述第一半导体测试单元在所述切割道内呈双行分布，所述倒角位于所述金属层及所述焊垫靠近所述芯片一侧的两个顶角处。
11.根据权利要求6所述的半导体测试结构，其特征在于：
所述半导体测试结构还包括第二半导体测试单元，所述第二半导体测试单元位于所述切割道中部，在所述切割道中部呈单行、双行或多行分布，所述第二半导体测试单元包括多层依次层叠的金属层及位于顶层金属层上方的焊垫；
所述第一半导体测试单元在所述切割道内呈双行分布，且位于所述第二半导体测试单元的外侧，所述倒角位于所述金属层及所述焊垫靠近所述芯片一侧的两个顶角处。
CN201610620291.3A 2016-08-01 2016-08-01 半导体测试单元及半导体测试结构 Active CN107680954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610620291.3A CN107680954B (zh) 2016-08-01 2016-08-01 半导体测试单元及半导体测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610620291.3A CN107680954B (zh) 2016-08-01 2016-08-01 半导体测试单元及半导体测试结构

Publications (2)

Publication Number Publication Date
CN107680954A CN107680954A (zh) 2018-02-09
CN107680954B true CN107680954B (zh) 2019-12-10

Family

ID=61133869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610620291.3A Active CN107680954B (zh) 2016-08-01 2016-08-01 半导体测试单元及半导体测试结构

Country Status (1)

Country Link
CN (1) CN107680954B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102653165B1 (ko) 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334720C (zh) * 2003-10-29 2007-08-29 台湾积体电路制造股份有限公司 连接垫结构
CN101093824A (zh) * 2006-06-20 2007-12-26 台湾积体电路制造股份有限公司 内连线结构与晶片
TW200807622A (en) * 2006-07-19 2008-02-01 Taiwan Semiconductor Mfg An interconnect structure, a method for fabricating the same and a wafer
CN101740544A (zh) * 2008-11-07 2010-06-16 台湾积体电路制造股份有限公司 半导体测试垫结构
CN102779792A (zh) * 2011-05-13 2012-11-14 格罗方德半导体公司 用于集成电路装置的晶粒密封件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334720C (zh) * 2003-10-29 2007-08-29 台湾积体电路制造股份有限公司 连接垫结构
CN101093824A (zh) * 2006-06-20 2007-12-26 台湾积体电路制造股份有限公司 内连线结构与晶片
TW200807622A (en) * 2006-07-19 2008-02-01 Taiwan Semiconductor Mfg An interconnect structure, a method for fabricating the same and a wafer
CN101740544A (zh) * 2008-11-07 2010-06-16 台湾积体电路制造股份有限公司 半导体测试垫结构
CN102779792A (zh) * 2011-05-13 2012-11-14 格罗方德半导体公司 用于集成电路装置的晶粒密封件

Also Published As

Publication number Publication date
CN107680954A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
US9059333B1 (en) Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
US20220199603A1 (en) Semiconductor device and method of manufacturing the same
US8692357B2 (en) Semiconductor wafer and processing method therefor
US20120196402A1 (en) Implementing multiple different types of dies for memory stacking
US10643911B2 (en) Scribe line structure
TW201806105A (zh) 用於半導體裝置的封裝優化的系統及方法
CN107680954B (zh) 半导体测试单元及半导体测试结构
US20080220220A1 (en) Semiconductor die having increased usable area
US20210202418A1 (en) Package structure of semiconductor device with improved bonding between the substrates
CN101964339A (zh) 半导体封装件、其制造方法及重布芯片封装体的制造方法
CN109390304B (zh) 半导体结构、存储装置、半导体器件及其制造方法
US20190006197A1 (en) Wafer part and chip packaging method
US8987867B2 (en) Wafer and method of manufacturing the same
JP6371582B2 (ja) パッケージ
CN101964338A (zh) 半导体封装件、其制造方法及重布芯片封胶体
US10096556B2 (en) Semiconductor device
US10211175B2 (en) Stress-resilient chip structure and dicing process
CN105023915A (zh) 堆栈式封装件及其制法
US8314501B2 (en) Semiconductor chip package structure, semiconductor chip and semiconductor chip group
CN220963299U (zh) 晶圆的切割道结构
TWI766054B (zh) 包含晶粒過度位移指示圖案的半導體封裝
CN210073828U (zh) 一种半导体结构
TWI473220B (zh) 半導體堆疊結構及其製法
WO2024066400A1 (en) Structure for hybrid bond crackstop with airgaps
US11282789B2 (en) Semiconductor structure, memory device, semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant