KR950034544A - 반도체 웨이퍼 및 반도체 디바이스 - Google Patents

반도체 웨이퍼 및 반도체 디바이스 Download PDF

Info

Publication number
KR950034544A
KR950034544A KR1019950011231A KR19950011231A KR950034544A KR 950034544 A KR950034544 A KR 950034544A KR 1019950011231 A KR1019950011231 A KR 1019950011231A KR 19950011231 A KR19950011231 A KR 19950011231A KR 950034544 A KR950034544 A KR 950034544A
Authority
KR
South Korea
Prior art keywords
conductive layer
semiconductor wafer
semiconductor
wafer according
width
Prior art date
Application number
KR1019950011231A
Other languages
English (en)
Inventor
가쯔히로 기지마
히또시 하또리
Original Assignee
윌리엄 이.힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이.힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이.힐러
Publication of KR950034544A publication Critical patent/KR950034544A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 웨이퍼 및 이로부터 만들어진 반도체 디바이스에 관한 것이다. 웨이퍼는 스크라이브 영역(2) 내에 수직 방향으로 단속적으로 형성된 도전층(33A)를 포함한다. 도전층의 폭은 길이보다 짧고, 스크라이브 영역이 상기 폭의 위치를 포함하는 수직방향으로 전달되도록 성형된다. 본 발명은 부수러기로 인한 단락 회로와 같은 폴트를 제공하지 않으며, TEG의 상기 패드들과 같은, 스크라이브 영역 내에서 도전층들을 절단할 때 스크라이브된 폭, 블레이드 폭 또는 패드 사이즈의 변형을 필요로 하지 않는다.

Description

반도체 웨이퍼와 반도체 디바이스
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따라서 스크라이브 영역을 포함하는, 반도체 웨이퍼의 주요 영역을 도시한 확대 평면도이다.

Claims (14)

  1. 스크라이브 영역의 수직 방향으로 단속적으로 형성되고 길이보다 폭이 짧은 도전층을 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  2. 제1항에 있어서, 단속적으로 형성되어 도전성 접속기들에 접속된 도전층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  3. 제2항에 있어서, 상기 접속기들의 양측 상에 단속적으로 형성된 도전층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 좁은 단부를 갖는 도전층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 단부가 상승하는 도전층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 기판층과 접촉되어 있는 도전층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  7. 제6항에 있어서, 폴리실리콘의 기판층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  8. 스크라이브 영역 내에서 수직 및 횡 방향들로 단속적으로 형성되고 반도체 웨이퍼의 기판층과 접촉되어 있는 도전층을 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  9. 제8항에 있어서, 상기 기판층이 상기 도전층을 다른 도전층과 접속시키는 것을 특징으로 하는 반도체 웨이퍼.
  10. 제8항 또는 제9항에 있어서, 기판층이 폴리실리콘으로 만들어지는 것을 특징으로 하는 반도체 웨이퍼.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 도전층이 금속으로 만들어지는 것을 특징으로 하는 반도체 웨이퍼.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 스크라이브 영역 내에 만들어져 테스트용으로 사용되는 소자 및 소자로서 사용된 패드로 만들어진 도전층을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 단속적으로 형성되어, 상기 반도체 칩의 신호들의 입력 및 또는 출력에 사용된 상기 패드에 접속된 상기 리드들 사이의 거리보다 짧은 폭을 갖는 도전층 및 상기 반도체 칩을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼.
  14. 제1항 내지 제13항 중 어느 한 항에서 기술된 상기 반도체 웨이퍼를 포함하는 것을 특징으로 하는 반도체 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011231A 1994-05-06 1995-05-06 반도체 웨이퍼 및 반도체 디바이스 KR950034544A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-117626 1994-05-06
JP6117626A JPH07302773A (ja) 1994-05-06 1994-05-06 半導体ウエハ及び半導体装置

Publications (1)

Publication Number Publication Date
KR950034544A true KR950034544A (ko) 1995-12-28

Family

ID=14716396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011231A KR950034544A (ko) 1994-05-06 1995-05-06 반도체 웨이퍼 및 반도체 디바이스

Country Status (5)

Country Link
US (1) US5654582A (ko)
EP (1) EP0681323A3 (ko)
JP (1) JPH07302773A (ko)
KR (1) KR950034544A (ko)
TW (1) TW279246B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059888A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473218B2 (ja) * 1995-10-24 2003-12-02 日産自動車株式会社 半導体集積回路
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
TW559970B (en) * 2001-04-05 2003-11-01 Kawasaki Microelectronics Inc Test circuit, semiconductor product wafer having the test circuit, and method of monitoring manufacturing process using the test circuit
JP3726711B2 (ja) * 2001-05-31 2005-12-14 セイコーエプソン株式会社 半導体装置
KR100395880B1 (ko) 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
JP4443092B2 (ja) * 2002-03-25 2010-03-31 セイコーインスツル株式会社 半導体装置および製造方法
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP3940694B2 (ja) * 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
JP2005158832A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 半導体ウエハとその製造方法および半導体チップの製造方法
JP4744078B2 (ja) * 2003-12-26 2011-08-10 パナソニック株式会社 半導体ウェーハ
US7075107B2 (en) * 2004-05-06 2006-07-11 Advanced Analog Technology, Inc Semiconductor wafer and manufacturing process thereof
JP2008085043A (ja) 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
US20080164469A1 (en) * 2007-01-08 2008-07-10 Myoung-Soo Kim Semiconductor device with measurement pattern in scribe region
US20080246031A1 (en) * 2007-04-09 2008-10-09 Hao-Yi Tsai PCM pad design for peeling prevention
US8017942B2 (en) * 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method
TWI501358B (zh) * 2011-04-08 2015-09-21 Unimicron Technology Crop 載板及其製作方法
JP2013168624A (ja) * 2012-01-20 2013-08-29 Semiconductor Components Industries Llc 半導体装置
KR101918608B1 (ko) 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
US9075103B2 (en) * 2012-10-05 2015-07-07 United Microelectronics Corp. Test structure for wafer acceptance test and test process for probecard needles
WO2016079969A1 (ja) * 2014-11-19 2016-05-26 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法
US10163741B2 (en) 2016-12-28 2018-12-25 Samsung Electronics Co., Ltd. Scribe lane structure in which pad including via hole is arranged on sawing line
CN111653548A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 一种显示基板、显示面板及其制备方法
US11714123B2 (en) 2020-09-02 2023-08-01 United Semiconductor Japan Co., Ltd. Probe position monitoring structure and method of monitoring position of probe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2176653B (en) * 1985-06-20 1988-06-15 Gen Electric Plc Method of manufacturing integrated circuits
JPH0666392B2 (ja) * 1988-04-20 1994-08-24 日本電気株式会社 半導体装置の製造方法
US5003374A (en) * 1988-05-23 1991-03-26 North American Philips Corporation Semiconductor wafer
JP2905500B2 (ja) * 1988-07-27 1999-06-14 三菱電機株式会社 半導体装置の製造方法
US5016080A (en) * 1988-10-07 1991-05-14 Exar Corporation Programmable die size continuous array
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
JPH0758725B2 (ja) * 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059888A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법

Also Published As

Publication number Publication date
US5654582A (en) 1997-08-05
JPH07302773A (ja) 1995-11-14
EP0681323A3 (en) 1998-04-15
EP0681323A2 (en) 1995-11-08
TW279246B (ko) 1996-06-21

Similar Documents

Publication Publication Date Title
KR950034544A (ko) 반도체 웨이퍼 및 반도체 디바이스
KR970008536A (ko) 반도체 장치 및 그 제조 방법
US3959579A (en) Apertured semi-conductor device mounted on a substrate
KR950007059A (ko) 집적 회로
KR930022510A (ko) 테스트 접촉부만을 가지는 반도체 장치 제조 방법
KR840006872A (ko) 반도체 집적회로장치 및 그 제조방법
MY125167A (en) Method/structure for creating aluminum wirebond pad on copper beol
KR830009648A (ko) 전자 마이크로회로의 접촉 영역상에 상승 접촉부를 제공하는 방법
DE68928320D1 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
KR970067746A (ko) 반도체 웨이퍼, 반도체 장치 및 반도체 장치의 제조 방법
KR910019209A (ko) 반도체 집적회로 장치
KR910020922A (ko) 전력 및 저잡음 갈륨 비소화물 fet
KR960039426A (ko) 전계효과에 의해 제어가능한 반도체소자
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR900002462A (ko) 반도체 장치
KR970060467A (ko) 반도체장치
KR900013654A (ko) 반도체 장치
KR890012370A (ko) 반도체 장치
KR900008658A (ko) 반도체 장치
ATE391343T1 (de) Abschirmvorrichtung für integrierte schaltungen
KR910001924A (ko) 반도체 장치
KR100206874B1 (ko) 반도체 칩 구조
KR910005404A (ko) 반도체 장치
KR930020637A (ko) 화합물 반도체장치 및 그 제조방법
KR920015549A (ko) 반도체소자의 정전방전 보호장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application