CN105121713A - 单晶的制造方法和硅晶片的制造方法 - Google Patents

单晶的制造方法和硅晶片的制造方法 Download PDF

Info

Publication number
CN105121713A
CN105121713A CN201480023134.3A CN201480023134A CN105121713A CN 105121713 A CN105121713 A CN 105121713A CN 201480023134 A CN201480023134 A CN 201480023134A CN 105121713 A CN105121713 A CN 105121713A
Authority
CN
China
Prior art keywords
monocrystalline
silicon wafer
manufacture method
single crystal
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480023134.3A
Other languages
English (en)
Other versions
CN105121713B (zh
Inventor
鸣岛康人
久保田利通
小川福生
宇都雅之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Publication of CN105121713A publication Critical patent/CN105121713A/zh
Application granted granted Critical
Publication of CN105121713B publication Critical patent/CN105121713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

单晶的制造方法，其利用了单晶提拉装置，所述单晶提拉装置具备：腔室、配置在该腔室内且能够容纳向硅熔液中添加红磷而成的掺杂剂添加熔液的坩埚、以及使籽晶接触前述掺杂剂添加熔液后进行提拉的提拉部，以单晶的电阻率达到0.7mΩ？cm以上且0.9mΩ？cm以下的方式向硅熔液中添加红磷，按照对由单晶得到的评价硅晶片实施在1200℃的氢气气氛中加热30秒的热处理后，评价硅晶片中产生的凹坑数量达到0.1个/cm2以下的方式任意地控制单晶温度达到570℃±70℃的范围内的时间并提拉单晶。

Description

单晶的制造方法和硅晶片的制造方法
技术领域
本发明涉及添加有红磷的低电阻率的单晶的制造方法、硅晶片的制造方法、外延硅晶片的制造方法、单晶、以及外延硅晶片。
背景技术
例如，对于功率MOS晶体管用的外延硅晶片而言，要求该硅晶片的基板电阻率非常低。为了充分降低硅晶片的基板电阻率，已知有如下技术：在硅晶片的原材料即单晶的晶锭（以下称为单晶）的提拉工序中（即，硅晶体的培育时），向熔融硅中掺杂作为电阻率调节用n型掺杂剂的砷（As）、锑（Sb）的技术。但是，由于这些掺杂剂非常容易蒸发，因此难以充分地提高硅晶体中的掺杂剂浓度，难以制造具有低至所要求程度的电阻率的硅晶片。
因而，正在使用高浓度地掺杂有磷（P）来作为与砷（As）、锑（Sb）相比具有挥发性较低的性质的n型掺杂剂且基板电阻率非常低的硅晶片。
另一方面，外延硅晶片会在高温下进行外延生长，因此存在如下问题：在单晶的培育阶段中形成在晶体内的氧析出物（BMD）、氧析出核等因高温热处理而消失、吸气能力低。
作为用于消除吸气不足的对策，已知有在外延生长处理前进行多晶硅背衬（PBS，polysilicon back-seal）法的技术。多晶硅背衬法是在硅晶片的背面形成多晶硅膜并利用在其与硅晶片的界面等中形成的应变场、晶格失配的EG法（External Gettering）的一例。
然而发现，将多晶硅膜形成于硅晶片的背面时会产生如下不良情况：外延膜大量产生堆垛层错（stacking fault、以下称为SF），该SF以高低差的形式出现在硅晶片的表面，导致硅晶片表面的LPD（Light Point Defect：光点缺陷）水平明显恶化。
因而，为了抑制这种不良情况而进行了研究（例如参照专利文献1）。
该专利文献1中公开了：通过在硅晶片的背面以不足600℃形成多晶硅膜，能够有效地抑制SF的发生。
现有技术文献
专利文献
专利文献1：日本特开2011-9613号公报。
发明内容
发明要解决的问题
然而，近年来，产生了基板电阻率为0.9mΩ・cm以下的n型硅晶片的需求。为了应对这种需求，在单晶培育时高浓度地掺杂有红磷的硅晶片上形成了外延膜的外延硅晶片是必须的。
因而，考虑在制造这种外延硅晶片时应用专利文献1记载的方法。
然而，如上所述在基板电阻率非常低的情况下存在如下问题：即使应用专利文献1记载的方法，也无法抑制SF的发生，无法制造高品质的外延硅晶片。
本发明的目的在于，提供能够获得电阻率低且高品质的外延硅晶片的单晶制造方法、硅晶片的制造方法、外延硅晶片的制造方法、单晶，以及提供电阻率低且高品质的外延硅晶片。
用于解决问题的方案
本发明人重复进行了深入研究，结果得到如下见解。
如专利文献1记载那样，可确认：外延生长后产生的SF在形成有多晶硅膜的基板中是以外延生长前（预烘焙后）的硅晶片表面上存在的微小凹坑（微小凹部）为起点而产生的。
即使对高浓度地添加有作为p型掺杂剂的硼（B）而成的硅晶片实施预烘焙处理也观察不到该微小凹坑，因此可认为其与高浓度地掺杂在硅晶片的晶体内的磷有关的可能性较高。
认为该微小凹坑是因如下那样的机理而发生的。即，在多晶硅膜形成前的阶段中，硅晶片的晶格间存在氧和红磷。为了降低基板电阻率而提高硅晶片中的红磷浓度时，过饱和的红磷会存在于晶格间。
在该状态下，为了形成多晶硅膜而加热硅晶片时，氧的扩散能力大于红磷的扩散能力，因此氧在晶格间移动并与红磷键合，形成氧与红磷的团簇（微小析出物）。
其后，在氢气气氛中进行外延生长前的预烘焙时，硅晶片的最外表层的氧和红磷向外界扩散，但团簇处于稳定状态，因此残留在最外表层。并且，进行氢蚀刻时，由于硅晶片的最外表层与团簇的蚀刻速度不同，因此团簇选择性地被蚀刻而成为微小凹坑。
对形成有该微小凹坑的硅晶片进行外延生长时，认为微小凹坑会成为起源而发生SF。
如上所述，可以认为产生SF的原因是由氧与红磷的团簇引起的微小凹坑，因此认为：通过不应用要进行与团簇的形成有关的加热的多晶硅背衬法，能够抑制SF的产生。消除多晶硅膜时，吸气能力有可能变低，但通过提高红磷的浓度而能够维持吸气能力。因而，本发明人考虑即使消除多晶硅膜也能够抑制SF的产生而不降低吸气能力。
然而，本发明人进行了实验，结果可知：为了使基板电阻率为0.9mΩ・cm以下而进一步提高红磷的浓度时，仅通过不应用多晶硅背衬法时，无法抑制SF的发生，其成为截止至今预料不到的结果。然而，利用相应的外延晶片来详细调查在实验中培育的晶体的长度方向的SF分布时，如图1所示那样可知：在单晶之中固化率小于约60%的部分中，直径为200mm的硅晶片的平均1cm2的SF个数（以下简称为SF的个数）为10个以上，固化率大于前述约60%的部分（被虚线包围的部分）中，SF的个数达到0个。即可知：SF的个数依赖于单晶的固化率。
需要说明的是，固化率是指单晶的提拉重量相对于最初贮留在石英坩埚内的掺杂剂添加熔液的初始负载重量的比例。此处，SF的个数通过利用Lasertec Corporation制造的Magics进行缺陷的实体观察来测定个数。
本发明人基于上述结果，对固化率小于约60%的部分与大于约60%的部分的不同点进行了研究，结果着眼于晶体所经受的热历程所产生的影响的可能性。
因而，本发明人进行了用于调查固化率与热历程的相关性的实验。
<实验1：固化率与热历程和SF的发生个数的相关调查>
在单晶的制造中进行如下工序：与晶种连续地形成直径缓慢增加的肩部的工序（肩部形成工序）；与肩部连续地形成而形成直径大致均匀的直体部的工序（直体部形成工序）；以及，与直体部的下端连续地形成直径缓慢降低而达到零的末端部的工序（末端部形成工序）。并且，在末端部形成工序结束后，进行冷却单晶的工序（冷却工序），将单晶从提拉装置中取出。
由于这种制造条件，可以认为：越接近单晶的下端（固化率变得越大），则从掺杂剂添加熔液中取出后的冷却时间变得越短。
首先，在上述制造条件下制造单晶，调查各固化率下的各温度（500℃±50℃、700℃±50℃、900℃±50℃、1100℃±50℃）的滞留时间。将其结果示于图2。需要说明的是，以硅晶片的基板电阻率达到0.9mΩ・cm以下的方式向硅熔液中添加作为掺杂剂的红磷，生成掺杂剂添加熔液。另外，将掺杂剂添加熔液的负载量设为100kg。
如图2所示那样可知：与固化率小于60%的部分相比，被双点划线包围的部分且固化率大于60%的部分尤其是在500℃±50℃下的滞留时间非常短。
另外，从该单晶中切出与多个固化率相应的硅晶片，制造外延硅晶片，调查各外延硅晶片的SF的个数。将其结果示于图2。
需要说明的是，在外延硅晶片的制造中，不设置多晶硅膜地实施预烘焙处理后，形成外延膜。另外，预烘焙通过将外延膜形成前的硅晶片在1200℃的氢气气氛中加热30秒来进行。
如图2所示可知：SF的个数与单晶在500℃±50℃下的滞留时间大致相关，固化率大于60%的部分在500℃±50℃下的滞留时间达到0。
由以上可知：缩短单晶达到500℃±50℃的时间时，能够抑制SF的发生。
<实验2：预烘焙处理前后的LPD的发生状况调查>
首先，进行了硅晶片的LPD的评价、以及对硅晶片进行预烘焙后的LPD的评价。
具体而言，首先，准备了满足以下基板条件且由发生SF的固化率下的单晶得到的（对应于发生SF的固化率）硅晶片、以及对应于不发生SF的固化率的硅晶片。
[基板条件]
直径：200mm
基板电阻率：0.8mΩ・cm
（红磷浓度：9.47×1019atoms/cm3）
接着，在各硅晶片的背面（外延膜的形成面的相反面）上形成了满足以下背面氧化膜形成条件的背面氧化膜。
[背面氧化膜形成条件]
成膜方法：CVD法
背面氧化膜的厚度：550nm
并且，从形成有由上述条件形成的背面氧化膜的各硅晶片上，去除该硅晶片的外周部的背面氧化膜来进行LPD评价。需要说明的是，LPD的评价在以下的LPD评价条件下进行。
[LPD评价条件]
使用装置：表面检查装置（Tencor公司制 SP-1）
观察模式：DWN模式
测定对象：90nm以上的LPD
图3示出对应于会发生SF的固化率的硅晶片的测定结果。需要说明的是，此处虽未进行图示，但对应于不会发生SF的固化率的硅晶片的测定结果与图3所示结果大致相同。
另外，利用上述条件，对形成有背面氧化膜的硅晶片进行满足以下预烘焙条件的预烘焙。该预烘焙条件是模拟在外延膜的形成工序中进行的条件而得到的。
[预烘焙条件]
气氛：氢气
热处理温度：1200℃
热处理时间：30秒
并且，基于该实验2的上述LPD评价条件来进行在上述条件下进行了预烘焙的各硅晶片的LPD评价。将其结果示于图4和图5。
如图4所示可知：对应于会发生SF的固化率的硅晶片100在预烘焙后的LPD101增加。另一方面，如图5所示可知：对应于不会发生SF的固化率的硅晶片100在预烘焙前后，LPD101基本不会变化。
此处，利用AFM（Atomic Force Microprobe：原子力显微镜）观察LPD增加了的图4所示的硅晶片，确认到了图6所示那样的凹坑P。即可知：能够利用KLA-Tencor公司制造的SP-1的DCN模式以90nm以上的LPD的形式测定预烘焙后产生的凹坑P。
<实验3：外延膜生长前后的LPD的发生状况调查>
在上述实验2中，在图4所示那样的、对应于会发生SF的固化率的硅晶片进行预烘焙后，在该硅晶片的表面上形成满足以下外延膜生长条件的外延膜，从而制造外延硅晶片。
[外延膜生长条件]
掺杂剂气体：磷化氢（PH3）气体
原料源气体：三氯硅烷（SiHCl3）气体
载气：氢气
生长温度：1080℃
外延膜的厚度：3μm
电阻率（外延膜电阻率）：1Ω・cm。
（红磷浓度：4.86×1015atoms/cm3）
并且，基于实验2的LPD评价条件来进行在上述条件下制造的外延硅晶片的LPD评价。另外，将该外延硅晶片的LPD评价结果与图4所示实验中使用的预烘焙后（且外延膜生长前）的硅晶片表面的LPD评价结果重叠来评价。将其结果示于图7。另外，将放大图7中的被双点划线包围的区域而得到的分布示于图8。
外延硅晶片的整面发生了LPD，如图7所示可知：尤其是，在距离外延硅晶片的外边缘为约2cm~约6cm之间的圆环状区域A1整体中产生大量LPD。另外，如图8所示可知：在外延膜生长的前后，LPD的位置基本一致。
另外，基于以下LPD评价条件来评价在外延硅晶片中的LPD的发生位置之中，在外延膜生长前也产生LPD的位置。
[LPD评价条件]
使用装置：表面检查装置（Lasertec Corporation制造的Magics）
其结果可知：在上述评价位置产生了俯视为四边形且剖面视图为三角形（即，底面与外延膜的表面大致位于相同面、顶点位于硅晶片侧的大致四角锥状）的扁平类型的SF。
<实验4：能够抑制SF发生的温度条件调查>
利用与实验1相同的条件制造单晶后，不进行冷却工序，在末端部从掺杂剂添加熔液切除的状态且维持了末端部形成工序的加热状态的条件下，将单晶的提拉停止10小时。在该停止状态中，各固化率下的单晶中心的温度分布为图9所示那样的分布。
并且，经过10小时后将单晶从提拉装置中取出，在与实验1相同的条件下（对由单晶得到的硅晶片，在1200℃的氢气气氛中实施30秒的预烘焙处理后，形成外延膜的条件）制造外延硅晶片。并且，调查直径为200mm的各外延硅晶片的平均1片的LPD的个数（以下简称为LPD的个数）与固化率的关系。将其结果示于图10。
此处，LPD的个数利用KLA-Tencor公司制造的SP-1的DCN模式进行了测定，但将此时的LPD的测定对象设为90nm以上者。另外，此处，LPD的个数与SF的个数存在良好的相关性，因此用LPD的个数来代替SF个数。
如图10所示那样可知：LPD的个数从固化率为约52%的部分开始急剧地增加，在约62%时达到最大，超过约70%时，大致成为0。并且可知：固化率为约52%的部分的温度（LPD个数开始急剧增加的温度）为约470℃，固化率为约62%的部分的温度（LPD个数达到最大的温度）为约570℃，固化率为约70%的部分的温度（LPD个数大致达到0的温度）为约700℃。
由此可知：SF在单晶的温度长时间维持在约470℃~约700℃时容易发生，尤其是，长时间维持在约570℃时容易发生。
接着，确定相对于中心温度的容许幅度。
具体而言，基于上述图10的实验结果，对各相应的固化率，调查以550℃、570℃、600℃为中心时，各自在±30℃的范围下的滞留时间。将其结果示于图11。另外，将以550℃、570℃、600℃为中心时在±50℃的范围下的滞留时间示于图12，将在±70℃的范围下的滞留时间示于图13。
如图11~图13所示可知：在±70℃的范围下的滞留时间的上升幅度（图中的横轴方向的长度）与LPD个数的上升幅度（图中的横轴方向的长度）基本一致。
由此可知：LPD在单晶的温度长时间维持于570℃±70℃的范围内时容易发生。
另外，本发明人调查了：单晶的温度达到570℃±70℃的范围内的时间为多长时，不会发生LPD。
首先，在与实验1相同的条件下进行至末端部形成工序为止后，在通常的冷却工序中，如图14的双点划线所示那样对单晶进行骤冷时，如实线所示那样慢慢冷却而不对单晶进行骤冷。需要说明的是，在图14中，纵轴表示在650℃±50℃下的滞留时间。
并且，使用以图14中用实线表示的条件制造的单晶，在与实验1相同的条件下制造外延硅晶片，调查各固化率下的LPD个数。将各固化率下的滞留时间与LPD个数的关系示于图15。需要说明的是，在图15中，纵轴表示在570℃±70℃下的滞留时间。
如图15所示可知：固化率超过约66%时，LPD个数达到0。并且可知：此时的570℃±70℃下的滞留时间为约200分钟。
由此推测：通过使单晶的温度达到570℃±70℃的范围内的时间为200分钟以下，存在能够抑制LPD发生的可能性。
接着，进行了用于验证图15的实验结果的实验。
在与实验1相同的条件下进行至末端部形成工序为止后，进行用图14的双点划线表示的冷却工序，制造单晶。并且，使用该单晶，在与实验1相同的条件下制造外延硅晶片，调查各固化率下的LPD个数。将其结果示于图16。
如图16所示那样可知：固化率大于约44%时，单晶的温度达到570℃±70℃的范围内的时间会达到20分钟以上且200分钟以下，LPD个数也变少。
由此可知：通过使单晶的温度达到570℃±70℃的范围内的时间为20分钟以上且200分钟以下，不仅能够抑制在单晶的后半部分产生LPD，还能够抑制在长度方向全长上产生LPD。此处，单晶的长度方向全长是指：与晶种连续地形成直径缓慢增加的肩部的工序（肩部形成工序）、与肩部连续地形成而形成直径大致均匀的直体部的工序（直体部形成工序）、以及与直体部的下端连续地形成直径缓慢降低而达到零的末端部的工序（末端部形成工序）之中，在直体部形成工序中形成的直径大致均匀的直体部的全长。
本发明是基于上述那样的见解而完成的。
即，本发明的单晶的制造方法的特征在于，其是利用了单晶提拉装置的单晶的制造方法，所述单晶提拉装置具备：腔室、配置在该腔室内且能够容纳向硅熔液中添加红磷而成的掺杂剂添加熔液的坩埚、以及使籽晶接触前述掺杂剂添加熔液后进行提拉的提拉部，以前述单晶的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的方式向前述硅熔液中添加前述红磷，按照对由前述单晶得到的评价硅晶片实施在1200℃的氢气气氛中加热30秒的热处理后，评价该评价硅晶片中产生的凹坑数量达到0.1个/cm2以下的方式任意地控制前述单晶的温度达到570℃±70℃的范围内的时间，并提拉前述单晶。
根据本发明，即使在向硅熔液中添加红磷而制造电阻率变低那样的（达到0.7mΩ・cm以上且0.9mΩ・cm以下那样的）单晶的情况下，通过任意地控制单晶达到570℃±70℃的时间，对由该单晶得到的硅晶片实施预烘焙处理（在1200℃的氢气气氛中加热30秒的热处理）后，能够使硅晶片中发生的上述那种凹坑数量为0.1个/cm2以下。
因此，使用这种单晶制造外延硅晶片时，能够使利用KLA-Tencor公司制造的SP-1的DCN模式测定的90nm以上的LPD个数为0.1个/cm2以下。因而，能够得到电阻率低且高品质的外延硅晶片。
需要说明的是，可以向硅熔液中同时添加红磷和锗（Ge）。制成这种构成时，能够抑制因硅晶片与外延膜的界面部分的红磷浓度差而发生位错缺陷（错配位错）。
本发明的单晶的制造方法中，优选的是，在前述腔室内的前述坩埚的上方配置制冷器，在形成前述单晶的直体部的直体部形成工序中，将前述单晶用前述制冷器冷却，任意地控制前述单晶的温度达到570℃±70℃的范围内的时间。
本发明的单晶的制造方法中，优选的是，在前述腔室内的前述坩埚的上方配置加热器，在形成前述单晶的直体部的直体部形成工序中，将前述单晶用前述加热器进行加热，从而抑制前述单晶的温度下降，在形成前述单晶的末端部的末端部形成工序后进行冷却工序，从而任意地控制前述单晶的温度达到570℃±70℃的范围内的时间。
根据这些发明，通过使用制冷器或加热器，能够将单晶的温度达到570℃±70℃的范围内的时间控制为期望状态。
本发明的单晶的制造方法中，优选的是，以前述单晶的至少一部分的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的方式提拉前述单晶。
根据本发明，能够使由以温度在上述范围内的时间达到20分钟以上且200分钟以下的方式设定的部分得到的硅晶片中产生的凹坑数量为0.1个/cm2以下。
本发明的硅晶片的制造方法的特征在于，其为使用了利用单晶提拉装置得到的单晶的硅晶片的制造方法，所述单晶提拉装置具备：腔室、配置在该腔室内且能够容纳向硅熔液中添加红磷而成的掺杂剂添加熔液的坩埚、以及使籽晶接触前述掺杂剂添加熔液后进行提拉的提拉部，以前述单晶的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的方式向前述硅熔液中添加前述红磷，提拉前述单晶，从该单晶的提拉时的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的部分中切出前述硅晶片。
本发明的外延硅晶片的制造方法的特征在于，包括如下工序：从利用上述单晶的制造方法制造的单晶切出硅晶片的第1工序；将前述第1工序中切出的前述硅晶片在氢气气氛中进行加热的第2工序；以及在前述第2工序之后在前述硅晶片上形成外延膜来制造外延硅晶片的第3工序。
根据该发明，如上所述，能够提供电阻率低且高品质的外延硅晶片。另外，由于不在外延硅晶片上设置多晶硅膜，因此可实现工序的简略化。
本发明的单晶的特征在于，其为使用以电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的方式添加有红磷的硅熔液制造的单晶，其具有包含如下晶体区域的直体部，所述晶体区域是对由前述单晶切出的硅晶片实施在1200℃的氢气气氛中加热30秒的热处理后，该硅晶片中产生的凹坑数量达到0.1个/cm2以下的晶体区域。
本发明的外延硅晶片的特征在于，在由上述单晶切出的硅晶片上形成有外延膜。
附图说明
图1是用于导出本发明中的外延硅晶片的制造条件的实验结果，是表示单晶的固化率与SF个数的关系的图。
图2是用于导出前述制造条件的实验1的结果，是表示固化率与SF个数和各温度下的滞留时间的关系的图。
图3是前述实验2的结果，表示预烘焙前的硅晶片的LPD的发生状况。
图4是前述实验2的结果，表示对应于会发生SF的固化率的硅晶片在预烘焙后的LPD的发生状况。
图5是前述实验2的结果，表示对应于不会发生SF的固化率的硅晶片在预烘焙后的LPD的发生状况。
图6是前述实验2的结果，是表示在预烘焙后增加的LPD的AFM观察结果的图。
图7是用于导出前述制造条件的实验3的结果，是将外延膜生长后的LPD的发生状况与图4中的实验结果重叠并示出的图。
图8是前述实验3的结果，是放大图7的一部分而得到的图。
图9是用于导出前述制造条件的实验4的结果，是表示固化率与晶体中心温度的关系的图。
图10是前述实验4的结果，是表示单晶中的固化率与晶体中心温度和LPD个数的关系的图。
图11是前述实验4的结果，是表示温度幅度为±30℃时的固化率与各温度下的滞留时间和LPD个数的关系的图。
图12是前述实验4的结果，是表示温度幅度为±50℃时的固化率与各温度下的滞留时间和LPD个数的关系的图。
图13是前述实验4的结果，是表示温度幅度为±70℃时的固化率与各温度下的滞留时间和LPD个数的关系的图。
图14是前述实验4的结果，是表示固化率与单晶的滞留时间的关系的图。
图15是前述实验4的结果，是表示固化率与各温度下的滞留时间和LPD个数的关系的图。
图16是为了验证前述实验4的结果而进行的实验的结果，是表示固化率与各温度下的滞留时间和LPD个数的关系的图。
图17是表示本发明的一个实施方式所述的单晶提拉装置的概要构成的示意图。
图18是表示前述一个实施方式中的基于多式提拉法制造单晶的方法的示意图。
图19是表示本发明的变形例中的基于提取提拉法制造单晶的方法的示意图。
图20是表示本发明的其它变形例中的设置有制冷器（使位置发生变化的水冷体）或者加热器（后加热器）的单晶提拉装置的概要构成的示意图。
图21是表示前述其它变形例中的制冷器（使位置发生变化的水冷体）的设置效果的图，是表示单晶的固化率与570℃±70℃下的滞留时间的关系的图。
图22A是表示前述其它变形例中的加热器（后加热器）的设置效果的图，是表示单晶的固化率与晶体中心温度的关系的图。
图22B是表示前述其它变形例中的加热器（后加热器）的设置效果的图，是表示单晶的固化率与570℃±70℃下的滞留时间的关系的图。
图23是表示本发明的实施例所述的第一根单晶的电阻率分布的图。
图24是表示前述实施例中的第二根单晶的电阻率分布的图。
图25是表示使用前述实施例中的单晶制造的外延硅晶片的LPD的发生状况的图。
具体实施方式
以下，参照附图来说明本发明的实施方式。
〔单晶提拉装置的构成〕
首先，对单晶提拉装置的构成进行说明。
单晶提拉装置1如图17所示具备：单晶提拉装置主体3、未图示的掺杂装置、以及未图示的控制部。
单晶提拉装置主体3具备：腔室30、配置在该腔室30内的坩埚31、向该坩埚31放射热来进行加热的加热部32、作为提拉部的提拉缆绳33、绝热筒34、以及屏蔽体36。
在腔室30内通过控制部的控制借助在上部设置的导入部30A由上方朝向下方以规定的气体流量来导入非活性气体、例如氩气。另外，腔室30内的压力（炉内压力）可利用控制部来控制。
坩埚31将硅晶片的原料即多晶体的硅进行熔解而制成硅熔液4。坩埚31具备：有底的圆筒形状的石英制石英坩埚311；以及配置在该石英坩埚311的外侧且容纳石英坩埚311的石墨制石墨坩埚312。坩埚31被以规定速度进行旋转的支持轴37支撑。
加热部32配置于坩埚31的外侧，对坩埚31进行加热来熔解坩埚31内的硅。
提拉缆绳33的一端连接于例如在坩埚31上部配置的未图示的提拉驱动部。另外，提拉缆绳33的另一端适当安装有保持籽晶的晶种保持件38或者未图示的掺杂装置。提拉缆绳33利用提拉驱动部的驱动而以可旋转的方式构成。该提拉缆绳33利用基于控制部的提拉驱动部的控制而以规定的提拉速度上升。
绝热筒34以包围坩埚31和加热部32的周围的方式配置。
屏蔽体36是阻断由加热部32朝向上方放射的辐射热的热阻隔用屏蔽体。该屏蔽体36以覆盖硅熔液4的表面的方式来设置。该屏蔽体36呈现下端侧的开口部小于上端侧的开口部的圆锥形状。
掺杂装置用于使作为固体状态的挥发性掺杂剂的红磷挥发而掺杂于坩埚31内的硅熔液4，即进行添加而生成掺杂剂添加熔液41。需要说明的是，作为掺杂装置可以应用如下构成：使筒状部的下端部浸渍于硅熔液4，将红磷添加至硅熔液4的构成；使筒状部的下端部从硅熔液4中分离，将挥发的红磷吹附至硅熔液4，从而将红磷添加至硅熔液4的构成。
控制部基于操作人员的设定输入，适当控制腔室30内的气体流量、炉内压力、提拉缆绳33的提拉速度，在制造单晶6时进行控制。
〔单晶的制造方法〕
接着，对使用单晶提拉装置1制造单晶6的方法的一例进行说明。
首先，对利用所谓的多式提拉法来制造单晶6的方法进行说明，所述多式提拉法是利用同一石英坩埚311且每次提拉单晶6时负载多晶硅原材料411来提拉多根单晶6的方法。
此处，如图18所示那样，作为初始阶段，安装有放入70kg多晶硅原材料的石英坩埚311的单晶提拉装置1通过控制部的控制而将多晶硅原材料加热而使其熔解后，将腔室30内的气体流量和炉内压力设定为规定的状态，向硅熔液4中添加作为挥发性掺杂剂的红磷而生成掺杂剂添加熔液41。
需要说明的是，为了抑制外延硅晶片的错配位错，可以同时添加红磷和锗。另外，红磷的添加量为从单晶6中切出的硅晶片的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的量。
其后，单晶提拉装置1的控制部基于操作人员的设定输入将籽晶浸渍于熔液后，以规定的提拉速度进行提拉，制造单晶6。
该籽晶的提拉时，控制部将单晶6的颈部形成工序、肩部形成工序、直体部形成工序、末端部形成工序、冷却工序之中的至少直体部形成工序的提拉时间缩短至短于以往，从而制造尺寸短于以往的31kg单晶6。该条件是用于使单晶6的温度达到570℃±70℃的范围内的时间为20分钟以上且200分钟以下的条件，单晶6整体的热历程成为图16中的固化率超过约44%的（图2中用双点划线包围的区域）的情况。
需要说明的是，除了提拉时间之外的条件、例如利用加热部32加热的条件可以与以往相同。
即，在制造现有尺寸的单晶的情况下，在末端部形成工序结束而进入冷却工序时，单晶的下端部（图2的固化率大于60%的部分）以高于570℃±70℃的温度进行加热，由该状态急剧地被冷却，因此可以认为达到570℃±70℃的时间变短（达到200分钟以下）。另一方面，对于单晶的上端部（图2的固化率小于60%的部分）而言，可以认为：进入冷却工序时降低至低于570℃±70℃的温度为止，即使由该状态急剧地冷却，达到570℃±70℃的时间与下端部相比变长（超过200分钟）。其结果可认为：在上端部大量发生SF，在下端部可抑制SF的发生。
与此相对，在本实施方式的图18所示的制造方法中，通过制造比以往更短的单晶6，在末端部形成工序结束而进入冷却工序时，能够使单晶6整体为高于570℃±70℃的温度，可以认为：通过从该状态急剧地冷却，能够使达到570℃±70℃的时间与以往的下端部同样地缩短。
作为其结果，如上所述，单晶6整体的热历程成为用图14的双点划线包围的区域那样，可以认为：单晶6的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下。因此，能够在单晶的长度方向总长上抑制LPD的发生。
并且，在1根单晶6的制造结束后，关于单晶提拉装置1，如图18所示那样，将用于生成31kg掺杂剂添加熔液41的原材料411（硅、红磷（、锗））投入至石英坩埚311中，制造如下的31kg单晶6。
此处，关于单晶提拉装置1的控制部，在等待取出最后制造的单晶6以外的单晶6的而进行冷却的期间（冷却工序之间），优选将炉内压力调整至13.3kPa（100torr）以上且60kPa（450torr）以下。炉内压力不足13.3kPa时，作为挥发性掺杂剂的红磷蒸发，接着制造的单晶6的电阻率上升。另一方面，炉内压力超过60kPa时，蒸发物容易附着于腔室30内，阻碍单晶6的单晶化。
由这样制造的单晶6得到的硅晶片的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下。另外，硅晶片的氧浓度达到7×1017~10×1017atoms/cm3（IGFA（Inert Gas Fusion Analysis：非活性气体熔解法）），红磷的浓度达到8.0×1019~1.1×1020atoms/cm3，锗的浓度达到3.0×1019~3.0×1020atoms/cm3。
另外，将该硅晶片在1200℃的氢气气氛中加热30秒以上时，在该硅晶片的表面利用KLA-Tencor公司制造的SP-1的DCN模式测定的90nm以上的LPD的个数达到0.1个/cm2以下。即，硅晶片的表面产生的凹坑个数达到0.1个/cm2以下。
〔外延硅晶片的制造方法〕
接着，对由利用上述制造方法制造的单晶6制造未图示的外延硅晶片的方法进行说明。
首先，由单晶6切出硅晶体板（第1工序）后，为了从该硅晶片的表层退火去除（anneal out）氧而进行硅晶片的预烘焙处理（第2工序）。
此处，理想的是，预烘焙处理在1150℃~1200℃的氢气气氛中进行，预烘焙时间为30秒以上（例如最短为30秒）。
在预烘焙处理之，利用CVD法在硅晶片上形成外延膜（第3工序）。此处，外延生长的工艺温度在1000℃~1150℃的范围内，理想为1050℃~1080℃的范围内。
利用以上的制造工艺，制造硅晶片的电阻率非常低为0.7mΩ・cm以上且0.9mΩ・cm以下、且外延膜的错配位错极少、且由SF（stacking fault）引起的LPD个数也为0.1个/cm2以下之类的、作为功率MOS晶体管用途而充分实用的硅外延晶片。
像这样，硅晶片的电阻率非常低且由SF（stacking fault）引起的LPD也非常少的高品质硅外延晶片无法利用现有的制造方法来制造，仅能够利用上述本发明的制造方法来制造，是新型方法。
〔其它实施方式〕
需要说明的是，本发明不仅仅限定于上述实施方式，可以在不脱离本发明主旨的范围内进行各种改良和设计的变更。
例如，不仅是图18所示那样的多式提拉法，如图19所示那样，利用所谓的提取提拉法也可以制造单晶6，所述提取提拉法是使用单晶提拉装置1，利用同一石英坩埚311且一次负载多根的量的掺杂剂添加熔液41，1根1根地提拉多根单晶6。
此处，关于单晶提拉装置1的控制部，在制造2根单晶6时，优选的是，在提拉出第1根单晶后，在等待取出并进行冷却的期间（冷却工序之间），将炉内压力调整至13.3kPa以上且60kPa以下。这样地调整炉内压力的优选原因与前述实施方式的多式提拉法的原因相同。
需要说明的是，即使在进行多式提拉法的情况下，在提拉最后的单晶时不追加原料，也可以应用上述提取提拉法。
例如，作为初始阶段，也可以应用负载157kg掺杂剂添加熔液41连续5次提拉31kg单晶6的方法。利用这种方法，也可以使单晶6的温度达到570℃±70℃的范围内的时间为20分钟以上且200分钟以下。
另外，在提拉较长的单晶时，或者即使为较短的晶体在570℃±70℃的范围的滞留时间超过200分钟的情况下，提拉晶体时，在上方设置制冷器，通过促进晶体的特定部分的冷却，能够使570℃±70℃范围的滞留时间为20分钟以上且200分钟以下。
此处，作为设置上述制冷器的构成，可例示出图20所示那样的构成。
在单晶提拉装置1中的腔室30内的坩埚31的上方配置有作为制冷器的水冷体50。作为水冷体50的配置位置，在提拉过程中的单晶6之中，为了冷却低温部，如图20中用实线表示那样，优选的是，从掺杂剂添加熔液41的表面至水冷体50的下端为止的距离D1达到单晶6的直径R的1.5倍以上且3.0倍以下的位置。
接着，说明配置于上述位置的水冷体50的作用。
在单晶提拉装置1中未配置水冷体50的状态下，制造单晶6。并且，调查了各固化率的在570℃±70℃下的滞留时间。将其结果用单点划线示于图21。
如图21所示那样，可确认：在单晶6的半分钟以上的区域中，在570℃±70℃下的滞留时间达到200分钟以上。
另外，如图20中用双点划线所示那样，将与水冷体50相同的水冷体52配置在从掺杂剂添加熔液41的表面至该水冷体52的下端为止的距离D2达到单晶6的直径R的1倍的位置。并且，在形成单晶6的直体部的直体部形成工序中，除了用水冷体52来冷却单晶6之外，在与未配置上述水冷体50时相同的条件下制造单晶6，调查了各固化率的570℃±70℃下的滞留时间。将其结果用双点划线示于图21。
如图21所示那样，可确认：在单晶6的大多区域中，在570℃±70℃下的滞留时间达到200分钟以上。
进而，如图20中用实线表示那样，除了配置水冷体50之外，在与配制了上述水冷体52时相同的条件下，即在直体部形成工序中一边用水冷体50冷却单晶6一边制造该单晶6，调查了各固化率的570℃±70℃下的滞留时间。将其结果用实线示于图21。
如图21所示那样，可确认：在单晶6的所有区域中，570℃±70℃下的滞留时间为200分钟以下。
因此，在距离D1达到单晶6的直径R的1.5倍以上且3.0倍以下的位置处配置水冷体50，用该水冷体50对单晶6进行冷却，从而能够缩短在570℃±70℃的范围内的时间超过200分钟的部分、即能够延长在570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的部分，能够增加在硅晶片中发生的凹坑个数达到0.1个/cm2以下的部分。像这样，通过配置制冷器，能够控制单晶6的温度达到570℃±70℃的范围内的时间。
需要说明的是，作为制冷器的一个形态，可列举出圆筒状的水冷体50为例，对其效果进行了说明，作为制冷器的形态，如图20中用双点划线表示那样，由腔室30向下方延伸的伸缩管53亦可。
另外，如图20中用实线表示那样，也可以设置作为加热器的后加热器51来代替水冷体50。后加热器51例如可以形成为与水冷体50相同的圆筒状。后加热器51的配置位置优选为从掺杂剂添加熔液41的表面至后加热器51的下端为止的距离D1达到单晶6的直径R的1.5倍以上且3.0倍以下的位置。这是因为，将后加热器51配置在距离D1不足单晶6的直径R的1.5倍的位置时，后加热器51接近掺杂剂添加熔液41的表面，因此固液界面附近的温度梯度变得缓和，有可能因组成的过冷却等而发生位错化。
接着，说明配置于上述位置的后加热器51的作用。
在单晶提拉装置1中未配置后加热器51的状态下，例如，在与上述实验1相同的条件下制造单晶6。并且，调查了末端部从掺杂剂添加熔液41中脱离时的、各固化率下的单晶中心的温度分布。将其结果用单点划线示于图22A。进而，调查了各固化率的570℃±70℃下的滞留时间。将其结果用单点划线示于图22B。
另外，除了在图20中用实线示出的位置处配置后加热器51之外，在与上述实验1相同的条件下，即在直体部形成工序中将单晶6用后加热器51进行加热，从而一边抑制单晶6的温度下降一边制造该单晶6，调查了各固化率下的单晶中心的温度分布和570℃±70℃下的滞留时间。将各自的结果在图22A和图22B中用实线来表示。
如图22A所示可确认：具有后加热器51时在末端部形成工序后温度达到640℃（570℃＋70℃）以上的部分与没有后加热器51时相比变长。因此，打开后加热器51来进行直体部形成工序，在末端部形成工序后，关闭后加热器51并进行冷却工序，对温度为640℃以上的部分进行骤冷，从而能够增加达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的部分、即硅晶片中产生的凹坑个数达到0.1个/cm2以下的部分。实际上，如图22B所示那样可确认：通过使用后加热器51，达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的部分大幅增加。
实施例
接着，利用实施例和比较例进一步详细地说明本发明，但本发明不限定于这些这些例子。
使用图19所示的单晶提拉装置1，利用一次负载2根的量的掺杂剂添加熔液41并1根1根地提拉直径为200mm的2根单晶6的提取提拉法，制造单晶6。
具体而言，将82kg多晶硅原材料置于石英坩埚311，对多晶硅原材料进行加热而使其熔解后，将腔室30内的气体流量和炉内压力设为规定的状态，向硅熔液4中添加作为挥发性掺杂剂的红磷，从而生成掺杂剂添加熔液41。红磷的添加量为由单晶6切出的硅晶片的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的量。
并且，连续2次提拉40kg单晶6。在该提拉时，将颈部形成工序、肩部形成工序、直体部形成工序、末端部形成工序、冷却工序之中的至少直体部形成工序的提拉时间缩短至比以往更短，制造尺寸比以往更短的40kg单晶6。另外，制造2根单晶6时，在提拉第1根单晶后，在等待取出并进行冷却的期间（冷却工序之间），将炉内压力调整至13.3kPa以上且60kPa以下。
关于所制造的2根单晶6，测定由规定固化率的部位切出的硅晶片的电阻率。
将第1根单晶6的电阻率分布示于图23，将第2根单晶6的电阻率分布示于图24。
如图23和图24所示那样可确认：第1根单晶6和第2根单晶6这两者的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下。可以认为：这样制造的2根单晶6的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下。并且，使用由该单晶6切出的硅晶片，利用与上述实施方式相同的工艺制造硅外延晶片时，如图25所示那样可确认：能够得到由SF引起的LPD111的个数为0.1个/cm2以下的硅外延晶片110。
附图标记说明
1…单晶提拉装置
30…腔室
33…作为提拉部的提拉缆绳
50…作为制冷器的水冷体
51…作为加热器的后加热器
53…作为制冷器的伸缩管
311…石英坩埚。

Claims (8)

1.单晶的制造方法，其特征在于，其为利用了单晶提拉装置的单晶的制造方法，所述单晶提拉装置具备：
腔室、
配置在该腔室内且能够容纳向硅熔液中添加红磷而成的掺杂剂添加熔液的坩埚、以及
使籽晶接触所述掺杂剂添加熔液后进行提拉的提拉部；
以所述单晶的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的方式向所述硅熔液中添加所述红磷，按照对由所述单晶得到的评价硅晶片实施在1200℃的氢气气氛中加热30秒的热处理后，该评价硅晶片中产生的凹坑数量达到0.1个/cm2以下的方式，任意地控制所述单晶的温度达到570℃±70℃的范围内的时间并提拉所述单晶。
2.单晶的制造方法，其特征在于，在权利要求1所述的单晶的制造方法中，
在所述腔室内的所述坩埚的上方配置制冷器，
在形成所述单晶的直体部的直体部形成工序中，将所述单晶用所述制冷器冷却，从而任意地控制所述单晶的温度达到570℃±70℃的范围内的时间。
3.单晶的制造方法，其特征在于，在权利要求1所述的单晶的制造方法中，
在所述腔室内的所述坩埚的上方配置加热器，
在形成所述单晶的直体部的直体部形成工序中，将所述单晶用所述加热器进行加热，从而抑制所述单晶的温度下降，在形成所述单晶的末端部的末端部形成工序后进行冷却工序，从而任意地控制所述单晶的温度达到570℃±70℃的范围内的时间。
4.单晶的制造方法，其特征在于，在权利要求1~权利要求3中任一项所述的单晶的制造方法中，
以所述单晶的至少一部分的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的方式提拉所述单晶。
5.硅晶片的制造方法，其特征在于，其为使用了利用单晶提拉装置得到的单晶的硅晶片的制造方法，所述单晶提拉装置具备：
腔室、
配置在该腔室内且能够容纳向硅熔液中添加红磷而成的掺杂剂添加熔液的坩埚、以及
使籽晶接触所述掺杂剂添加熔液后进行提拉的提拉部；
以所述单晶的电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的方式向所述硅熔液中添加所述红磷，提拉所述单晶，从该单晶的提拉时的温度达到570℃±70℃的范围内的时间达到20分钟以上且200分钟以下的部分中切出所述硅晶片。
6.外延硅晶片的制造方法，其特征在于，包括如下工序：
从利用权利要求1~权利要求4中任一项所述的单晶的制造方法制造的单晶切出硅晶片的第1工序；
将所述第1工序中切出的所述硅晶片在氢气气氛中进行加热的第2工序；以及
在所述第2工序之后在所述硅晶片上形成外延膜来制造外延硅晶片的第3工序。
7.单晶，其特征在于，其为使用以电阻率达到0.7mΩ・cm以上且0.9mΩ・cm以下的方式添加有红磷的硅熔液而制造的单晶，
其具有包含如下晶体区域的直体部，所述晶体区域是对由所述单晶切出的硅晶片实施在1200℃的氢气气氛中加热30秒的热处理后，该硅晶片中产生的凹坑数量达到0.1个/cm2以下的晶体区域。
8.外延硅晶片，其特征在于，在由权利要求7所述的单晶切出的硅晶片上形成有外延膜。
CN201480023134.3A 2013-04-24 2014-04-15 单晶的制造方法和硅晶片的制造方法 Active CN105121713B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013091332 2013-04-24
JP2013-091332 2013-04-24
PCT/JP2014/060721 WO2014175120A1 (ja) 2013-04-24 2014-04-15 単結晶の製造方法およびシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN105121713A true CN105121713A (zh) 2015-12-02
CN105121713B CN105121713B (zh) 2018-06-19

Family

ID=51791699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480023134.3A Active CN105121713B (zh) 2013-04-24 2014-04-15 单晶的制造方法和硅晶片的制造方法

Country Status (5)

Country Link
US (1) US10233562B2 (zh)
JP (1) JP5890587B2 (zh)
CN (1) CN105121713B (zh)
DE (1) DE112014002133B4 (zh)
WO (1) WO2014175120A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870434A (zh) * 2016-06-06 2016-08-17 南昌大学 一种硅粉掺杂的方法
CN105887188A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 单晶硅生长方法
CN109791878A (zh) * 2016-08-10 2019-05-21 胜高股份有限公司 外延硅晶片及外延硅晶片的制造方法
TWI746374B (zh) * 2021-02-17 2021-11-11 日商環球晶圓日本股份有限公司 磊晶矽晶圓中之缺陷的發生預測方法以及磊晶矽晶圓的製造方法
CN114606567A (zh) * 2017-04-25 2022-06-10 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片
TWI770953B (zh) * 2021-04-22 2022-07-11 環球晶圓股份有限公司 長晶爐

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6471492B2 (ja) * 2014-12-24 2019-02-20 株式会社Sumco 単結晶の製造方法
JP5892232B1 (ja) * 2014-12-24 2016-03-23 株式会社Sumco 単結晶の製造方法およびシリコンウェーハの製造方法
JP6477210B2 (ja) 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6358472B2 (ja) * 2015-06-08 2018-07-18 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6432879B2 (ja) * 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6372709B2 (ja) * 2016-04-20 2018-08-15 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6631460B2 (ja) 2016-10-03 2020-01-15 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶
WO2018186248A1 (ja) * 2017-04-06 2018-10-11 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
WO2018198797A1 (ja) * 2017-04-25 2018-11-01 株式会社Sumco シリコン単結晶の製造方法、エピタキシャルシリコンウェーハの製造方法、シリコン単結晶、および、エピタキシャルシリコンウェーハ
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
JP6835006B2 (ja) * 2018-02-16 2021-02-24 株式会社Sumco エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP7429122B2 (ja) 2020-01-10 2024-02-07 グローバルウェーハズ・ジャパン株式会社 シリコン単結晶の製造方法
JP7491705B2 (ja) * 2020-02-19 2024-05-28 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
JP2021130578A (ja) * 2020-02-19 2021-09-09 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
WO2022172367A1 (ja) * 2021-02-10 2022-08-18 グローバルウェーハズ・ジャパン株式会社 エピタキシャルシリコンウェーハにおける欠陥の発生予測方法およびエピタキシャルシリコンウェーハの製造方法
KR20230130114A (ko) 2021-02-10 2023-09-11 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 단결정의 제조 방법
TW202328511A (zh) 2021-11-04 2023-07-16 日商Ｓｕｍｃｏ股份有限公司 矽晶圓及磊晶矽晶圓
TW202336300A (zh) 2021-11-04 2023-09-16 日商Ｓｕｍｃｏ股份有限公司 矽晶圓及磊晶矽晶圓
JP2023093096A (ja) * 2021-12-22 2023-07-04 グローバルウェーハズ・ジャパン株式会社 シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07223893A (ja) * 1994-02-14 1995-08-22 Nippon Steel Corp 半導体単結晶およびその製造方法
US5935326A (en) * 1996-11-21 1999-08-10 Komatsu Electronic Metals Co., Ltd. Apparatus for manufacturing semiconductor single crystals
JP2006052133A (ja) * 2004-08-12 2006-02-23 Siltronic Ag シリコンからなるドーピングされた半導体ウェーハを製造する方法およびこの種の半導体ウェーハ
US20070028833A1 (en) * 2005-07-25 2007-02-08 Keisei Abe Method for producing silicon single crystal and silicon single crystal
WO2008146724A1 (ja) * 2007-05-31 2008-12-04 Sumco Techxiv Corporation シリコン単結晶の製造方法及びシリコン単結晶基板
JP2010030853A (ja) * 2008-07-30 2010-02-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶引上装置
CN101689504A (zh) * 2007-06-29 2010-03-31 Memc电子材料有限公司 重掺杂的单晶硅衬底中的氧沉淀的抑制
US20100127354A1 (en) * 2008-11-27 2010-05-27 Sumco Corporation Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP2010153631A (ja) * 2008-12-25 2010-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハとその製造方法
US20110140241A1 (en) * 2008-08-18 2011-06-16 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer , and silicon ingot
US20120112190A1 (en) * 2009-06-29 2012-05-10 Sumco Corporation Epitaxial silicon wafer and method for manufacturing same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247859A (en) * 1974-11-29 1981-01-27 Westinghouse Electric Corp. Epitaxially grown silicon layers with relatively long minority carrier lifetimes
JP2001068420A (ja) * 1999-08-30 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハの製造方法
JP4161655B2 (ja) * 2002-09-13 2008-10-08 信越半導体株式会社 結晶製造用ヒーター及び結晶製造装置並びに結晶製造方法
JP5458683B2 (ja) * 2009-06-08 2014-04-02 株式会社Ｓｕｍｃｏ レーザー散乱法を用いた半導体ウェーハの良品判定方法
JP5246065B2 (ja) * 2009-06-29 2013-07-24 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハとその製造方法
JP5845143B2 (ja) * 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07223893A (ja) * 1994-02-14 1995-08-22 Nippon Steel Corp 半導体単結晶およびその製造方法
US5935326A (en) * 1996-11-21 1999-08-10 Komatsu Electronic Metals Co., Ltd. Apparatus for manufacturing semiconductor single crystals
JP2006052133A (ja) * 2004-08-12 2006-02-23 Siltronic Ag シリコンからなるドーピングされた半導体ウェーハを製造する方法およびこの種の半導体ウェーハ
US20070028833A1 (en) * 2005-07-25 2007-02-08 Keisei Abe Method for producing silicon single crystal and silicon single crystal
WO2008146724A1 (ja) * 2007-05-31 2008-12-04 Sumco Techxiv Corporation シリコン単結晶の製造方法及びシリコン単結晶基板
CN101689504A (zh) * 2007-06-29 2010-03-31 Memc电子材料有限公司 重掺杂的单晶硅衬底中的氧沉淀的抑制
JP2010030853A (ja) * 2008-07-30 2010-02-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶引上装置
US20110140241A1 (en) * 2008-08-18 2011-06-16 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer , and silicon ingot
US20100127354A1 (en) * 2008-11-27 2010-05-27 Sumco Corporation Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP2010153631A (ja) * 2008-12-25 2010-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハとその製造方法
US20120112190A1 (en) * 2009-06-29 2012-05-10 Sumco Corporation Epitaxial silicon wafer and method for manufacturing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105887188A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 单晶硅生长方法
CN105870434A (zh) * 2016-06-06 2016-08-17 南昌大学 一种硅粉掺杂的方法
CN109791878A (zh) * 2016-08-10 2019-05-21 胜高股份有限公司 外延硅晶片及外延硅晶片的制造方法
CN114606567A (zh) * 2017-04-25 2022-06-10 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片
TWI746374B (zh) * 2021-02-17 2021-11-11 日商環球晶圓日本股份有限公司 磊晶矽晶圓中之缺陷的發生預測方法以及磊晶矽晶圓的製造方法
TWI770953B (zh) * 2021-04-22 2022-07-11 環球晶圓股份有限公司 長晶爐

Also Published As

Publication number Publication date
JP5890587B2 (ja) 2016-03-22
CN105121713B (zh) 2018-06-19
US10233562B2 (en) 2019-03-19
US20160102418A1 (en) 2016-04-14
WO2014175120A1 (ja) 2014-10-30
DE112014002133B4 (de) 2017-06-22
DE112014002133T5 (de) 2016-01-14
JPWO2014175120A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
CN105121713A (zh) 单晶的制造方法和硅晶片的制造方法
JP5892232B1 (ja) 単結晶の製造方法およびシリコンウェーハの製造方法
US9755022B2 (en) Epitaxial silicon wafer having reduced stacking faults
CN107533959A (zh) 外延硅晶片的制造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
CN103282555B (zh) 硅单晶制造方法、硅单晶和晶片
CN106192000A (zh) 单晶硅晶片
CN104066874B (zh) 单晶制造装置所使用的籽晶保持轴以及单晶制造方法
TW524898B (en) A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it
CN107532325B (zh) 硅外延晶圆及其制造方法
JP6897764B2 (ja) シリコン単結晶の製造方法、および、エピタキシャルシリコンウェーハの製造方法
JP5339239B2 (ja) ＳｉＣ基板の作製方法
CN104651938A (zh) SiC单晶的制造方法
TWI746494B (zh) 調整製造中之半導體錠之電阻的方法
US7214268B2 (en) Method of producing P-doped silicon single crystal and P-doped N-type silicon single crystal wafer
CN104010968A (zh) 多晶硅锭、其制造方法及其用途
JPH11236293A (ja) 高品質シリコン単結晶ウェーハ
JP6672481B2 (ja) 単結晶シリコンの半導体ウェハを製造するための方法、単結晶シリコンの半導体ウェハを製造するための装置および単結晶シリコンの半導体ウェハ
TW202233908A (zh) 單晶矽的製造方法
JP6369352B2 (ja) 結晶育成方法
JP2011001236A (ja) 大口径シリコン単結晶の結晶欠陥推定方法
JPH11130593A (ja) 高品質シリコン単結晶

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant