JP2010153631A - エピタキシャルシリコンウェーハとその製造方法 - Google Patents
エピタキシャルシリコンウェーハとその製造方法 Download PDFInfo
- Publication number
- JP2010153631A JP2010153631A JP2008330749A JP2008330749A JP2010153631A JP 2010153631 A JP2010153631 A JP 2010153631A JP 2008330749 A JP2008330749 A JP 2008330749A JP 2008330749 A JP2008330749 A JP 2008330749A JP 2010153631 A JP2010153631 A JP 2010153631A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- crystal substrate
- epitaxial
- silicon
- silicon crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】シリコン結晶育成時に例えばリンとゲルマニウムが一緒に高濃度ドープされたシリコン結晶基板上に、シリコンエピタキシャル層をCVD法で成長させるプロセスにおいて、そのプロセス温度を1000〜1090℃の範囲内(より望ましくは、1050〜1080℃)の範囲内にする。これにより、SFに起因してエピタキシャルシリコンウェーハの表面に生じるLPD(SFに起因して生じる)の個数が大幅に減る。
【選択図】図1
Description
Claims (11)
- エピタキシャルシリコンウェーハの製造方法において、
シリコン結晶育成時にN型又はP型の電気抵抗率降下用ドーパントとゲルマニウムが一緒にドープされたシリコン結晶基板を用意する第1ステップと、
前記シリコン結晶基板の表層から酸素をアニールアウトするため、および、表面改質を目的として前記シリコン結晶基板のプリベーク処理を行う第2ステップと、
前記第2ステップの後に、CVD法により1000〜1090℃の範囲内の温度で前記シリコン結晶基板上にシリコンエピタキシャル層を形成する第3ステップと
を含むことを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1記載のエピタキシャルシリコンウェーハの製造方法において、
前記第1ステップで用意される前記シリコン結晶基板のゲルマニウムの濃度が7.0×1019〜1.0×1020 atoms/cm3の範囲内である、ことを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1又は2のいずれか1項記載のエピタキシャルシリコンウェーハの製造方法において、
前記第3ステップにおける前記温度が1050〜1080℃の範囲であることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1乃至3のいずれか1項記載のエピタキシャルシリコンウェーハの製造方法において、
前記第1ステップで用意される前記シリコン結晶基板の前記電気抵抗率降下用ドーパントの濃度が4.7×1019〜9.47×1019 atoms/cm3の範囲内である、ことを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1乃至4の何れか1項に記載のエピタキシャルシリコンウェーハの製造方法において、
前記第1ステップで用意される前記シリコン結晶基板の電気抵抗率が0.8×10−3〜1.5×10−3 Ω/cmの範囲内であることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1乃至5の何れか1項に記載のエピタキシャルシリコンウェーハの製造方法において、
前記第2ステップでは、水素ガス又は不活性ガスの雰囲気中で1150〜1200℃の温度範囲で35秒以上の時間に亘ってプリベーク処理を行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1乃至6の何れか1項に記載のエピタキシャルシリコンウェーハの製造方法において、
前記電気抵抗率降下用ドーパントとしてリンを用いることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 請求項1乃至6の何れか1項に記載のエピタキシャルシリコンウェーハの製造方法において、
前記電気抵抗率降下用ドーパントとしてボロンを用いることを特徴とするエピタキシャルシリコンウェーハの製造方法。 - シリコン結晶育成時にN型又はP型の電気抵抗率降下用ドーパントとゲルマニウムが一緒にドープされたシリコン結晶基板と、
前記シリコン結晶基板の表面に形成されたシリコンエピタキシャル層とを備え、
スタッキングフォルトによる前記シリコンエピタキシャル層の表面上のライト・ポイント・デフェクトの個数が、表面積100cm2当り10個以下であることを特徴とするエピタキシャルシリコンウェーハ。 - 請求項9記載のエピタキシャルシリコンウェーハにおいて、
前記シリコン結晶基板のゲルマニウムの濃度が7.0×1019〜1.0×1020 atoms/cm3の範囲内である、ことを特徴とするエピタキシャルシリコンウェーハ。 - 請求項8記載のエピタキシャルシリコンウェーハにおいて、
前記シリコン結晶基板の前記電気抵抗率降下用ドーパントの濃度は4.7×1019〜9.47×1019 atoms/cm3の範囲内であり、ゲルマニウムの濃度は7.0×1019〜1.0×1020 atoms/cm3の範囲内であることを特徴とするエピタキシャルシリコンウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330749A JP2010153631A (ja) | 2008-12-25 | 2008-12-25 | エピタキシャルシリコンウェーハとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330749A JP2010153631A (ja) | 2008-12-25 | 2008-12-25 | エピタキシャルシリコンウェーハとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010153631A true JP2010153631A (ja) | 2010-07-08 |
Family
ID=42572403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008330749A Pending JP2010153631A (ja) | 2008-12-25 | 2008-12-25 | エピタキシャルシリコンウェーハとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010153631A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140001605A1 (en) * | 2012-06-29 | 2014-01-02 | Sumco Techxiv Corporation | Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer |
WO2014175120A1 (ja) * | 2013-04-24 | 2014-10-30 | Sumco Techxiv株式会社 | 単結晶の製造方法およびシリコンウェーハの製造方法 |
JP2017005049A (ja) * | 2015-06-08 | 2017-01-05 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
CN109075039A (zh) * | 2016-04-20 | 2018-12-21 | 信越半导体株式会社 | 外延晶片的制造方法 |
WO2024076536A1 (en) * | 2022-10-06 | 2024-04-11 | Basf Se | Use of a composition and a process for selectively etching silicon |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097961A (ja) * | 1995-06-22 | 1997-01-10 | Motorola Inc | 高ドープn+基板およびその製造方法 |
JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
JP2001151596A (ja) * | 1999-11-25 | 2001-06-05 | Shin Etsu Handotai Co Ltd | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
JP2004175658A (ja) * | 2002-11-11 | 2004-06-24 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
JP2008297166A (ja) * | 2007-05-31 | 2008-12-11 | Sumco Techxiv株式会社 | シリコン単結晶の製造方法及びn型高ドープ半導体基板 |
-
2008
- 2008-12-25 JP JP2008330749A patent/JP2010153631A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097961A (ja) * | 1995-06-22 | 1997-01-10 | Motorola Inc | 高ドープn+基板およびその製造方法 |
JP2001068420A (ja) * | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
JP2001151596A (ja) * | 1999-11-25 | 2001-06-05 | Shin Etsu Handotai Co Ltd | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 |
JP2004175658A (ja) * | 2002-11-11 | 2004-06-24 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハおよびエピタキシャルシリコンウェーハ |
JP2008297166A (ja) * | 2007-05-31 | 2008-12-11 | Sumco Techxiv株式会社 | シリコン単結晶の製造方法及びn型高ドープ半導体基板 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9755022B2 (en) * | 2012-06-29 | 2017-09-05 | Sumco Techxiv Corporation | Epitaxial silicon wafer having reduced stacking faults |
JP2014011293A (ja) * | 2012-06-29 | 2014-01-20 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ |
US20150380493A1 (en) * | 2012-06-29 | 2015-12-31 | Sumco Corporation | Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer |
US9425264B2 (en) | 2012-06-29 | 2016-08-23 | Sumco Corporation | Method for growing an epitaxial film on a phosphorous-doped silicon wafer |
US20140001605A1 (en) * | 2012-06-29 | 2014-01-02 | Sumco Techxiv Corporation | Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer |
WO2014175120A1 (ja) * | 2013-04-24 | 2014-10-30 | Sumco Techxiv株式会社 | 単結晶の製造方法およびシリコンウェーハの製造方法 |
CN105121713A (zh) * | 2013-04-24 | 2015-12-02 | 胜高科技股份有限公司 | 单晶的制造方法和硅晶片的制造方法 |
JP5890587B2 (ja) * | 2013-04-24 | 2016-03-22 | Sumco Techxiv株式会社 | 単結晶の製造方法およびシリコンウェーハの製造方法 |
DE112014002133B4 (de) * | 2013-04-24 | 2017-06-22 | Sumco Techxiv Corporation | Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer |
US10233562B2 (en) | 2013-04-24 | 2019-03-19 | Sumco Techxiv Corporation | Method for producing single crystal, and method for producing silicon wafer |
JP2017005049A (ja) * | 2015-06-08 | 2017-01-05 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
CN109075039A (zh) * | 2016-04-20 | 2018-12-21 | 信越半导体株式会社 | 外延晶片的制造方法 |
WO2024076536A1 (en) * | 2022-10-06 | 2024-04-11 | Basf Se | Use of a composition and a process for selectively etching silicon |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102036596B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조 방법 | |
JP6945805B2 (ja) | エピタキシャルウェーハの製造方法 | |
KR101953782B1 (ko) | 단결정 제조 방법 및 실리콘 웨이퍼 제조 방법 | |
WO2011125305A1 (ja) | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 | |
JP2010153631A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP5246065B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP5609025B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP5533869B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP2011009614A5 (ja) | ||
JP5710104B2 (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
JP6432879B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2011114210A (ja) | エピタキシャルウェーハの製造方法 | |
JP7429122B2 (ja) | シリコン単結晶の製造方法 | |
JP2010205866A (ja) | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5315944B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP6598140B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2010215455A (ja) | Si結晶およびその製造方法 | |
JP5830215B2 (ja) | エピタキシャルウエーハ並びにその製造方法 | |
JP2017005049A (ja) | エピタキシャルウェーハの製造方法 | |
JP5803722B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
WO2022172368A1 (ja) | シリコン単結晶の製造方法 | |
JP2011155130A (ja) | エピタキシャルウェーハ及びその製造方法 | |
JP2011228330A (ja) | シリコンエピタキシャルウエーハの製造方法 | |
WO2023119694A1 (ja) | シリコンエピタキシャル基板の製造方法およびシリコンエピタキシャル基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |