CN105552109B - 一种短路阳极横向绝缘栅双极型晶体管 - Google Patents

一种短路阳极横向绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN105552109B
CN105552109B CN201510936970.7A CN201510936970A CN105552109B CN 105552109 B CN105552109 B CN 105552109B CN 201510936970 A CN201510936970 A CN 201510936970A CN 105552109 B CN105552109 B CN 105552109B
Authority
CN
China
Prior art keywords
type
sub
anode
regions
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510936970.7A
Other languages
English (en)
Other versions
CN105552109A (zh
Inventor
罗小蓉
阮新亮
周坤
邓高强
魏杰
吴俊峰
邓思宇
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201510936970.7A priority Critical patent/CN105552109B/zh
Publication of CN105552109A publication Critical patent/CN105552109A/zh
Application granted granted Critical
Publication of CN105552109B publication Critical patent/CN105552109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于半导体技术领域，具体的说涉及一种SA‑LIGBT。本发明的主要方案为，本发明中的N型阱区内部P+阳极区和N+阳极区，且P+阳极区和N+阳极区分别由多列沿器件横向方向相互平行的P+阳极子区和N+阳极子区构成，同时沿器件纵向方向均为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层。在器件正向导通初期处于单极模式时，P型埋层和P+阳极区形成电子阻挡层，它们可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

Description

一种短路阳极横向绝缘栅双极型晶体管
技术领域
本发明属于半导体技术领域，具体的说涉及一种SA-LIGBT(Short Anode IGBT，Short Anode–Lateral Insulated Gate Bipolar Transistor，短路阳极横向绝缘栅双极型晶体管)。
背景技术
绝缘栅双极晶体管(IGBT)相对于之前的BJT和MOSFET器件而言，最大的区别在于其在正向导通时存在电导调制效应，从而可以在保持较高耐压的同时而具有较低的正向导通压降。但由此带来的负面影响是器件关断前大量地等离子体存储在IGBT的漂移区内，这使得IGBT的关断损耗非常大。SA-LIGBT(Short Anode LIGBT)由于为漂移区内的过剩电子提供了低阻泄放通道，从而很好地解决了这一问题。
如图1所示，为传统的SA-LIGBT结构示意图，相比于传统的IGBT，SA-LIGBT的特点是将P+阳极区的一部分用来做N+阳极区，这样在器件关断过程种，漂移区内的过剩电子很容易通过N+阳极区被收集走，这样不仅能降低器件的关态损耗还能大大降低了器件的关断时间。同时，为了控制阳极空穴注入效率和调节电场分布，通常都会在IGBT的阳极增加一个掺杂浓度较高的N-buffer层。
SA-LIGBT在正向导通过程中主要存在两种导电模式：单极模式和双极模式。当SA-LIGBT工作在单极模式时，此时器件就相当于一个MOSFET，电子从阴极发射过来，经过漂移区被N+阳极区收集；双极模式就是正常的IGBT模式。单极模式模式电流很小，且导通电阻大，通常希望器件越早进入双即模式越好。然而对于传统SA-IGBT而言，在由单极模式向双极模式转换过程种会出现snapback现象，在低温条件下snapback现象会更加明显，这会导致器件无法正常开启，严重影响电力电子***的稳定性。
发明内容
本发明所要解决的，就是针对上述问题，提出一种能有效抑制snapback现象的SA-LIGBT。
为实现上述目的，本发明采用如下技术方案：
一种SA-LIGBT，包括N型衬底1、位于N型衬底上表面的介质层2和位于介质层2上表面的N型漂移区3；所述N型漂移区3上层一端具有P型阱区4，其另一端具有N型阱区5，所述P型阱区4和N型阱区5之间有间距；所述P型阱区4上层具有P+体接触区8和N+阴极区9，所述P+体接 触区8和N+阴极区9沿器件横向方向并列设置，且N+阴极区9位于靠近N型阱区5的一侧；所述N+阴极区9与N型漂移区3之间的P型阱区4的表面具有栅极结构；其特征在于，所述N型阱区5上层具有P+阳极区10和N+阳极区11，所述P+阳极区10和N+阳极区11沿器件横向方向并列；所述P+阳极区10包括X列沿器件横向方向相互平行的P+阳极子区，每一列P+阳极子区沿器件纵向方向均为分段式结构，每一列P+阳极子区中相邻两段P+阳极子区之间的间隙沿器件横向方向均与相邻列P+阳极子区的一个分段对应，且每个间隙沿器件纵向方向上的长度小于其对应P+阳极子区分段沿器件纵向方向上的长度；所述N+阳极区11包括Y列沿器件横向方向相互平行的N+阳极子区构成，每一列N+阳极子区沿器件纵向方向为分段式结构，每一列N+阳极子区沿器件横向方向均对应一列P+阳极子区并位于该P+阳极子区远离P型阱区4一侧；所述N型阱区5中具有P型第一埋层7，所述P型第一埋层7的上表面与P+阳极区10的下表面接触。
本发明总的技术方案，器件的阳极具有P型第一埋层7和M列沿器件纵向方向分段的P+阳极区10，在器件正向导通初期处于单极模式时，它们能够增加进入N型阱区6的电子电流在被N+阳极区11收集前的流动路径，从而增大单极模式下P+阳极区10和P型第一埋层7与N型阱区5或者N型高阻区12构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。
进一步的，X≥2，Y<X。
本方案是在前述技术方案的基础上，提出P+阳极区10沿器件横向方向所分的列数至少为2列，同时N+阳极区11所分的列数小于P+阳极区10的列数。
进一步的，所述P型阱区4中具有P型第二埋层6，所述P型第二埋层6的上表面与P+体接触区8的下表面以及N+阴极区9的下表面接触。
进一步的，所述P型第一埋层7沿器件横向方向的宽度大于P+阳极区10和N+阳极区11的宽度之和，且P型第一埋层7的侧边与N型阱区5远离P型阱区4一侧的边界之间有间隙。
进一步的，所述相邻P+阳极子区之间、相邻N+阳极子区之间具有N型高阻区12。
进一步的，所述相邻P+阳极子区之间、相邻N+阳极子区之间、P型第一埋层7的上表面以及P型第一埋层7与N型阱区5远离P型阱区4一侧的边界之间具有N型高阻区12。
本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性和抗闩锁能力。
附图说明
图1是传统SA-LIGBT结构示意图；
图2为实施例1的结构示意图；
图3为实施例2的结构示意图；
图4为实施例3的结构示意图；
图5为实施例4的结构示意图；
图6为实施例5的结构示意图；
图7为实施例6的结构示意图；
图8为实施例7的结构示意图；
图9为实施例8的结构示意图；
图10为实施例9的结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
本发明中所述的器件横向方向对应附图中x轴方向，器件纵向方向对应附图中z方向，器件垂直方向对应附图中y方向。
实施例1：
如图2所示，包括N型衬底1、位于N型衬底上表面的介质层2和位于介质层2上表面的N型漂移区3；所述N型漂移区3上层一侧具有P型阱区4，其另一侧具有N型阱区5；所述P型阱区4上层具有P+体接触区8和N+阴极区9，所述P+体接触区8和N+阴极区9沿器件横向方向并列设置，且N+阴极区9位于靠近N型阱区5的一侧；所述N+阴极区9与N型漂移区3之间的P型阱区4的上表面具有栅极结构；其特征在于，所述N型阱区5上层具有P+阳极区10和N+阳极区11，所述P+阳极区10位于靠近P型阱区4的一侧；所述P+阳极区10为两列结构且沿器件横向方向相互平行；所述P+阳极区10的底部和N+阳极区11的底部与N型阱区5之间具有P型第一埋层7；所述P+阳极区10包括两列，分别为第一列P+阳极子区和第二列P+阳极子区；所述第一列P+阳极子区和第二列P+阳极子区之间的间距为m；所述第一列P+阳极子区沿器件纵向方向分为三段，分别为第一列第一段P+阳极子区、第一列第二段P+阳极子区、第一列第三段P+阳极子区，所述第一列第一段P+阳极子区沿器件纵向方向位于器件的一侧，第一列第三段P+阳极子区沿器 件纵向方向位于器件的另一侧，第一列第二段P+阳极子区位于第一列第一段P+阳极子区和第一列第三段P+阳极子区之间；第一列第一段P+阳极子区与第一列第二段P+阳极子区之间的间距为a1，第一列第二段P+阳极子区和第一列第三段P+阳极子区之间的间距为a1；所述第二列P+阳极子区沿器件纵向方向分为两段，分别为第二列第一段P+阳极子区和第二列第二段P+阳极子区；所述第二列第一段P+阳极子区和第二列第二段P+阳极子区之间的间距为a2；所述第二列第一段P+阳极子区和第二列第二段P+阳极子区沿器件纵向方向的长度大于a1，且第二列第一段P+阳极子区沿器件横向方向遮挡住第一列第一段P+阳极子区与第一列第二段P+阳极子区之间的空隙，第二列第二段P+阳极子区沿器件横向方向遮挡住第一列第二段P+阳极子区和第一列第三段P+阳极子区之间的间隙；所述N+阳极区11沿器件纵向方向分为第一段N+阳极子区和第二N+阳极区；所述第一段N+阳极子区沿器件纵向方向的长度小于第二列第一段P+阳极子区沿器件纵向方向的长度，且第一段N+阳极子区位于第二列第一段P+阳极子区的侧面；所述第二段N+阳极子区沿器件纵向方向的长度小于第二列第二段P+阳极子区沿器件纵向方向的长度，且第二段N+阳极子区位于第二列第二段P+阳极子区的侧；所述第一段N+阳极子区的侧面与第二列第一段P+阳极子区的侧面连接；所述第二段N+阳极子区的侧面与第二列第二段P+阳极子区的侧面连接。
本例的工作原理为：
由于SA-LIGBT在正向导通过程中出现snapback现象的本质原因是阳极寄生PN结(本方案中的P+阳极区10与N型阱区5所构成的PN结)在单极模式电流下难以导通。因此促使这个PN结尽快导通以使得器件更早地进入双极模式是解决器件导通初期出现snapback现象的本质方法。本方案通过在阳极区域增加了一层P型埋层7和M列有窗口的P+阳极区10很好地解决了这一问题。
器件在正向导通初期，其工作于单极模式即LDMOS模式，此时阴极电子发射过来的电子电流经过漂移区进入浓度较高的N型阱区5内部，由于P型第一埋层7的存在，迫使电子电流只能通过P+阳极区10中的每一段P+阳极子区间的间隙流到N+阳极区11附近进而被N+阳极区11收集。然而，由于P+阳极区10由M列互不相邻的有间隙的P+阳极子区构成，而且相邻两个间隙之间没有重叠区域(在器件中部的纵向截面图中，P+阳极区是连续的)，与此同时N+阳极区11仅可能存在于第M列(从P型阱区4指向N型阱区5方向数)P+阳极区10远离P型阱区4一侧的非分段区域。这就使得进入第一列P+阳极子区10分段间隙处的电子电流在被N+阳极区11收集前必须经过一段曲折的路径，从而增大了电子电流在流动过程中在上述阳极寄生PN结上产生的正向压降，合理的调整P+阳极区10在第三维方向上的 间隙宽度和列数M，就可以完全的抑制器件导通初期snapback现象的出现。
实施例2
如图3所示，本例与实施例的结构基本相同，不同的地方在于，本例中N+阳极区11与其相邻的一列P+阳极子区分离。
本例与实施例1的原理及有益效果相同，但是提供了另一种实现方式。
实施例3
如图4所示，本例与实施例2的结构基本相同，不同的地方在于，本例中P+阳极区10包括三列，分别为第一列P+阳极子区、第二列P+阳极子区和第三列P+阳极子区；所述第一列P+阳极子区和第二列P+阳极子区之间的间距为m1，所述第二列P+阳极子区和第三列P+阳极子区之间的间距为m2；所述第一列P+阳极子区沿器件纵向方向分为两段，分别为第一列第一段P+阳极子区和第一列第二段P+阳极子区，所述第一列第一段P+阳极子区沿器件纵向方向位于器件的一侧，第一列第二段P+阳极子区沿器件纵向方向位于器件的另一侧，第一列第一段P+阳极子区与第一列第二段P+阳极子区之间的间距为a1；所述第三列P+阳极子区沿器件纵向方向分为两段，分别为第三列第一段P+阳极子区和第三列第二段P+阳极子区，所述第三列第一段P+阳极子区沿器件纵向方向位于器件的一侧，第三列第二段P+阳极子区沿器件纵向方向位于器件的另一侧，第三列第一段P+阳极子区与第三列第二段P+阳极子区之间的间距为a1；所述第二列P+阳极子区位于第一列P+阳极子区和第三列P+阳极子区之间；所述第二列P+阳极子区为一段，其长度大于a1但小于器件纵向长度，所述第二列P+阳极子区沿器件横向方向遮挡住第一列第一段P+阳极子区和第一列第二段P+阳极子区之间的间隙以及第三列第一段P+阳极子区和第三列第二段P+阳极子区之间的间隙；所述第二列P+阳极子区与第三列P+阳极子区之间具有第一列N+阳极区，所述第一列N+阳极区沿器件横向方向正对第三列第一段P+阳极子区和第三列第二段P+阳极子区之间的间隙，且第一列N+阳极区沿器件纵向方向的长度小于a1；所述第三列P+阳极子区远离第一列N+阳极区的一侧具有第二列N+阳极区；所述第二列N+阳极区11沿器件纵向方向分为第二列第一段N+阳极子区和第二列第二N+阳极区；所述第二列第一段N+阳极子区沿器件纵向方向位于器件的一侧，所述第二列第二段N+阳极子区沿器件纵向方向位于器件的另一侧；所述第二列第一段N+阳极子区和第二列第二段N+阳极子区之间的间距为b，且b＞a1。
本例的原理与有益效果与实施例2相同，同样也可以达到抑制器件导通初期snapback现象出现的效果。
实施例4
如图5所示，本实施例与实施例1的基本结构相同，区别在于本例在P型阱区4内部P+体接触区8和N+阴极区9下方引入了P型第二埋层6，并且该埋层与二者均接触。
本例除了具备实施例1所示的有益效果外，还具有能够防止P型阱区4内部电流流动时产生的压降使得P型阱区4与N+阴极区9构成的PN结正向导通的效果，从而抑制闩锁效应的出现。
实施例5
如图6所示，本实施例与实施例4的结构基本相同，区别在于，本实施例中P型第一埋层7完全被N型阱区5包围，即第一埋层7远离P型阱区4一侧的侧面到该侧器件边缘之间也为N型阱区5，也即是第一埋层7的侧面和底面及位于其上的P+阳极区和N+阳极区侧面均是N型阱区5，远离P型阱区4的一侧不再是器件的边缘。本例这种结构相比于上述的实施例，特征是P型第一埋层7远离P型阱区4一侧的侧面与器件的边缘之间的N型阱区4，具有供电子流动的特性，在后面的叙述中，将该部分的N型阱区定义为供电子流动的窗口(或简称为窗口)以方便描述。
由于在器件在正向导通初期工作于单极模式时，阴极发射过来的电子进入阳极N型阱区5内部后不仅能通过P+阳极子区间的间隙流动到N+阳极区11附近进而N+阳极11收集，也能通过P埋层7中的窗口进入其上侧从而被N+阳极区11收集。通过优化器件参数，可以使得器件在单极模式向双极模式转变时由P+阳极区10与N型阱区5构成的PN结1与P型第一埋层7与N型阱区构成的PN结2同时正向导通，此时不仅能抑制snapback现象，同时还能提高关态时电子抽取的效率进而提高器件的关态特性。
实施例6
如图7，本例的结构与实施例4的结构基本相同，区别在于，本实施例中N型阱区5内部P型第一埋层7上方的第一列P+阳极子区间的间隙处以及其远离P型阱区4一侧的非P+阳极区10和N+阳极区11处为N型高阻区12。本例及以后实施例中出现的N型高阻区，是指在原来的N型阱区中补偿注入P型杂质，使其成为N型高阻区。
由于N型高阻区12的存在使得电子电流在N型高阻区内流动时的分布电阻更大，从而由P+阳极区10与N型高阻区12所构成的PN结3相较于实施例1和2中由P+阳极区10与N型阱区5构成的PN结1更容易正向导通，所以该方案能更好地抑制器件导通初期snapback 现象的出现。
实施例7
如图8所示，本例的结构与实施例3的结构基本相同，区别在于，本实施例中N型阱区5内部P型第一埋层7上方的第一列P+阳极子区间的间隙处以及其远离P型阱区4一侧的非P+阳极区10和N+阳极区11处为N型高阻区12。
本例的工作原理及有益效果与实施例6相同。
作为该实施方案的简单变形，如图9和10所示，当所述P型第一埋层7在远离P型阱区4一侧有供电子流动的窗口时，则窗口处也为N型高阻区。此时，由P型第一埋层7与N型高阻区所构成的PN结4也同样更容易在较低的单极电流下正向导通，从而更容易优化器件结构参数使得在能够抑制snapback现象的同时还能提高器件的关态效率。
综上，本发明速提供的一种SOI SA-LIGBT器件一方面抑制了SA-LIGBT在正向导通初期所存在的snapback现象，这主要是因为P型第一埋层7和M列有间隙的P+阳极子区的存在迫使电子电流的流动方向发生改变，显著地提高了电子流动流动过程中在阳极寄生PN结上产生的压降；另一方面，由于P型阱区4内部的P型第二埋层6的存在使得器件的抗闩锁特能力显著地增加；同时，由于本发明所述的器件在阳极区内还可以通过P型第一埋层7上窗口被N+阳极区11收集，从而在原基础上提升了器件的关态效率。

Claims (8)

1.一种SA-LIGBT，包括N型衬底(1)、位于N型衬底上表面的介质层(2)和位于介质层(2)上表面的N型漂移区(3)；所述N型漂移区(3)上层一端具有P型阱区(4)，其另一端具有N型阱区(5)，所述P型阱区(4)和N型阱区(5)之间有间距；所述P型阱区(4)上层具有P+体接触区(8)和N+阴极区(9)，所述P+体接触区(8)和N+阴极区(9)沿器件横向方向并列设置，且N+阴极区(9)位于靠近N型阱区(5)的一侧；所述N+阴极区(9)与N型漂移区(3)之间的P型阱区(4)的表面具有栅极结构；其特征在于，所述N型阱区(5)上层具有P+阳极区(10)和N+阳极区(11)，所述P+阳极区(10)和N+阳极区(11)沿器件横向方向并列；所述P+阳极区(10)包括X列沿器件横向方向相互平行的P+阳极子区，每一列P+阳极子区沿器件纵向方向均为分段式结构，每一列P+阳极子区中相邻两段P+阳极子区之间的间隙沿器件横向方向均与相邻列P+阳极子区的一个分段对应，且每个间隙沿器件纵向方向上的长度小于其对应P+阳极子区分段沿器件纵向方向上的长度；所述N+阳极区(11)包括Y列沿器件横向方向相互平行的N+阳极子区构成，每一列N+阳极子区沿器件纵向方向为分段式结构，每一列N+阳极子区沿器件横向方向均对应一列P+阳极子区并位于该P+阳极子区远离P型阱区(4)一侧；所述N型阱区(5)中具有P型第一埋层(7)，所述P型第一埋层(7)的上表面与P+阳极区(10)的下表面接触，所述器件纵向方向为在水平面内与器件横向方向垂直的方向。
2.根据权利要求1所述的一种SA-LIGBT，其特征在于，X≥2，Y<X。
3.根据权利要求2所述的一种SA-LIGBT，其特征在于，所述P型阱区(4)中具有P型第二埋层(6)，所述P型第二埋层(6)的上表面与P+体接触区(8)的下表面以及N+阴极区(9)的下表面接触。
4.根据权利要求2所述的一种SA-LIGBT，其特征在于，所述P型第一埋层(7)沿器件横向方向的宽度大于P+阳极区(10)和N+阳极区(11)的宽度之和，且P型第一埋层(7)的侧边与N型阱区(5)远离P型阱区(4)一侧的边界之间有间隙。
5.根据权利要求3所述的一种SA-LIGBT，其特征在于，所述P型第一埋层(7)沿器件横向方向的宽度大于P+阳极区(10)和N+阳极区(11)的宽度之和，且P型第一埋层(7)的侧边与N型阱区(5)远离P型阱区(4)一侧的边界之间有间隙。
6.根据权利要求3所述的一种SA-LIGBT，其特征在于，所述相邻P+阳极子区之间、相邻N+阳极子区之间具有N型高阻区(12)。
7.根据权利要求4所述的一种SA-LIGBT，其特征在于，所述相邻P+阳极子区之间、相邻N+阳极子区之间、P型第一埋层(7)的上表面以及P型第一埋层(7)与N型阱区(5)远离P型阱区(4)一侧的边界之间具有N型高阻区(12)。
8.根据权利要求5所述的一种SA-LIGBT，其特征在于，所述相邻P+阳极子区之间、相邻N+阳极子区之间、P型第一埋层(7)的上表面以及P型第一埋层(7)与N型阱区(5)远离P型阱区(4)一侧的边界之间具有N型高阻区(12)。
CN201510936970.7A 2015-12-15 2015-12-15 一种短路阳极横向绝缘栅双极型晶体管 Active CN105552109B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510936970.7A CN105552109B (zh) 2015-12-15 2015-12-15 一种短路阳极横向绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510936970.7A CN105552109B (zh) 2015-12-15 2015-12-15 一种短路阳极横向绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN105552109A CN105552109A (zh) 2016-05-04
CN105552109B true CN105552109B (zh) 2018-04-13

Family

ID=55831192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510936970.7A Active CN105552109B (zh) 2015-12-15 2015-12-15 一种短路阳极横向绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN105552109B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170802B (zh) * 2017-06-07 2020-01-17 电子科技大学 一种短路阳极soi ligbt
CN110504307B (zh) * 2019-08-28 2023-03-14 重庆邮电大学 一种具有栅控集电极的sa-ligbt器件
CN110571264B (zh) * 2019-09-17 2023-03-24 重庆邮电大学 一种具有多通道电流栓的sa-ligbt器件
CN113793804B (zh) * 2021-11-15 2022-02-22 微龛(广州)半导体有限公司 一种横向绝缘栅双极晶体管结构及其制备方法
CN114220848B (zh) * 2022-02-22 2022-05-10 浙江大学 一种快速开通的浮岛器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773852A (en) * 1996-03-20 1998-06-30 Korea Electronics Co., Ltd. Shorted anode lateral insulated gate bipolar transistor
TW200525756A (en) * 2004-01-20 2005-08-01 Univ Nat Chiao Tung Structure for lateral insulated-gate bipolar transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937502B2 (en) * 2013-02-27 2015-01-20 Pakal Technologies Llc Lateral insulated gate turn-off devices
US9070735B2 (en) * 2013-07-02 2015-06-30 Cambridge Microelectronics Ltd. Lateral power semiconductor transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773852A (en) * 1996-03-20 1998-06-30 Korea Electronics Co., Ltd. Shorted anode lateral insulated gate bipolar transistor
TW200525756A (en) * 2004-01-20 2005-08-01 Univ Nat Chiao Tung Structure for lateral insulated-gate bipolar transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 800 V dual conduction paths segmented anode LIGBT with low specific on-resistance and small shift voltage;Mao Kun et al;《Journal of Semiconductors》;20140531;第35卷(第5期);全文 *

Also Published As

Publication number Publication date
CN105552109A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105552109B (zh) 一种短路阳极横向绝缘栅双极型晶体管
CN103890955B (zh) 半导体器件
CN102148240B (zh) 一种具有***阳极结构的soi-ligbt器件
CN108389900A (zh) 一种槽栅短路阳极soi ligbt
CN102169892B (zh) 一种增强型平面绝缘栅双极型晶体管
CN103219370A (zh) 一种具有p浮空层电流栓的rc-igbt
CN107710409A (zh) 半导体装置
CN105185826A (zh) 一种横向rc-igbt器件
CN108321194A (zh) 一种具有快速关断特性的soi ligbt
CN103762230B (zh) N沟道注入效率增强型绝缘栅双极型晶体管
CN110473917B (zh) 一种横向igbt及其制作方法
CN106252399A (zh) 一种逆导型igbt
CN105023943A (zh) 一种纵向rc-igbt器件
CN104393056B (zh) 一种积累型二极管
CN106057879A (zh) Igbt器件及其制造方法
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN104779279B (zh) 一种能抑制负阻效应的rc‑igbt
CN104393055B (zh) 一种具有浮岛结构的沟槽型二极管
CN103872097B (zh) 功率半导体设备及其制造方法
CN104299990A (zh) 绝缘栅双极晶体管及其制造方法
CN104078498B (zh) 一种沟槽隔离横向绝缘栅双极型晶体管
CN106298901A (zh) 一种高热载流子可靠性的横向绝缘栅双极型晶体管
CN103887332A (zh) 一种新型功率半导体器件
CN103779404B (zh) P沟道注入效率增强型绝缘栅双极型晶体管
CN107170802A (zh) 一种短路阳极soi ligbt

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant