CN106449742A - 绝缘栅双极性晶体管 - Google Patents

绝缘栅双极性晶体管 Download PDF

Info

Publication number
CN106449742A
CN106449742A CN201610639152.5A CN201610639152A CN106449742A CN 106449742 A CN106449742 A CN 106449742A CN 201610639152 A CN201610639152 A CN 201610639152A CN 106449742 A CN106449742 A CN 106449742A
Authority
CN
China
Prior art keywords
subregion
groove
launch site
area
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610639152.5A
Other languages
English (en)
Inventor
平林康弘
妹尾贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN106449742A publication Critical patent/CN106449742A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种绝缘栅双极性晶体管。在利用沟槽栅电极的绝缘栅双极性晶体管的情况下，当采用分割为多个元件分区的格子状沟槽时空穴的蓄积效果将增大从而导通电压降低，另一方面击穿耐量容易降低。在元件外分区(18)内也形成发射区(14)。在元件外分区(18)内没有发射区(14)的情况下，元件外分区(18)内的空穴向元件分区(6)内移动并从元件分区(6)排出到发射极。此时会产生空穴的集中现象从而使击穿耐量降低。当在元件外分区(18)中也形成发射区(14)时，空穴从元件外分区(18)向元件分区(6)移动的现象被抑制，从而能够防止击穿耐量的降低。

Description

绝缘栅双极性晶体管
技术领域
本说明书中公开一种IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管)。
背景技术
已知一种使用沟槽栅电极的纵型IGBT。纵型IGBT在半导体基板的表面上形成发射极(将形成有发射极的一侧称为表面)，并且在半导体基板的背面上形成集电极(将形成有集电极的一侧称为背面)，且形成从半导体基板的表面朝向背面延伸的沟槽，并将栅电极收纳于该沟槽内。
已知一种在对半导体基板进行俯视观察时沟槽纵横延伸而呈格子状，并通过该格子状沟槽而将半导体基板的表面划分为多个分区的技术。在该技术中，在被格子状沟槽所围绕的每一个元件分区内形成发射区和体接触区。当使用围绕元件分区的格子状沟槽时，元件分区内的载流子的蓄积效果将提高，从而导通电压降低。该技术的一个示例被公开在专利文献1中。
在先技术文献
专利文献
专利文献1：日本特开2013-150000号公报
发明内容
发明所要解决的课题
虽然利用通过格子状沟槽而分割为多个元件分区的技术使导通电压得到改善，但存在击穿耐量降低的情况。对其原因进行了研究的结果为，明确了如下内容。
图4表示被在俯视观察时以格子状延伸的沟槽4所围绕的元件分区6与未被沟槽4所围绕的元件外分区18的边界部处的截面。附图标记8为元件分区6内的发射区，10为元件分区6内的体接触区，20为发射极，22为体区，24为载流子蓄积层，26为漂移区，28为缓冲区，30为集电区，32为集电极，34为层间绝缘膜，36为栅绝缘膜，38为栅电极。图4的左侧的沟槽4的左方为未被沟槽4所围绕的元件外分区18，并且既未形成发射区也未形成体接触区。但是，体区22、漂移区26、集电区30等横跨元件分区6与元件外分区18而同样地延伸。
当图4的IGBT导通时，电子将从元件分区6内的发射区8起经由沿着沟槽4而形成的反转层而被注入到漂移区26中，另一方面，空穴从集电区30被注入到漂移区26中。通过电子与空穴而获得电导率调制现象。被注入到漂移区26中的空穴经由体接触区10而被排出到发射极20中。
如图4所示，在元件外分区18中也有空穴从集电区30被注入到漂移区26中。其结果为，空穴从元件外分区18向元件分区6移动，并从元件分区6内的体接触区10排出到发射极20中。明确了在元件分区6与元件外分区18的边界部处，发生空穴从元件外分区18向元件分区6移动的现象，并且发生空穴在体接触区10的下方的位置集中的现象。清楚了由于空穴集中而产生局部的发热，从而击穿耐量降低。
用于解决课题的方法
本说明书中公开能够抑制上述的空穴集中现象的发生的IGBT。另外在本说明书中所提到的IGBT并不限定于在一张半导体基板内只形成有IGBT的半导体装置，也存在有在一张半导体基板内形成有IGBT和二极管的半导体装置(RCIGBT)的情况。
本说明书中公开的IGBT具备半导体基板、被形成在该半导体基板的表面上的发射极和被形成在该半导体基板的背面上的集电极。在半导体基板内形成有与发射极导通的第一导电型的发射区、与集电极导通的第二导电型的集电区、通过集电区而与集电极分离的第一导电型的漂移区、将发射区和漂移区分离的第二导电型的体区。此外，在半导体基板上形成有从半导体基板的表面起到达至漂移区的沟槽。在俯视观察半导体基板时，沟槽纵横延伸而呈格子状，并且该沟槽将半导体基板的表面分割为多个分区。
在本说明书中，将通过沟槽而被分割为预定面积以下的分区设为元件分区，并且将元件分区以外的区域，即未被沟槽所围绕的区域和即使被沟槽所围绕其面积也在所述预定面积以上的区域设为元件外分区。此处，预定面积被设定为，分区面积在其以下时可获得载流子的蓄积效果，而在分区面积在其以上时无法获得载流子的蓄积效果的面积。
在本说明书中公开的IGBT中，在元件分区与元件外分区双方内均形成有集电区、漂移区、体区和发射区。而且，设定为在俯视观察半导体基板时，元件分区内的发射区的合计面积与元件外分区内的发射区的合计面积相比较大的关系。
在本说明书中公开的IGBT中，在元件外分区内也形成有发射区，从而在元件外分区内电子也会从发射区被注入到漂移区内。从元件外分区的集电区被注入到元件外分区的漂移区内的空穴受到所述电子的影响而滞留在元件外分区内，从而不易向元件分区移动。空穴从元件外分区向元件分区移动的现象被抑制，从而空穴过度地集中在元件分区内的现象被抑制。
此外，因为处于元件分区内的发射区的合计面积与元件外分区内的发射区的合计面积相比较大的关系，所以载流子主要在元件分区内流动。在元件分区中通过载流子的蓄积效果而能够使导通电压降低。
在本说明书中公开的IGBT中，除了前文所述的(1)元件分区内的发射区的合计面积与元件外分区内的发射区的合计面积相比较大的关系以外，优选为(2)元件分区的合计面积与元件外分区的合计面积相比较大的关系。当处于这种关系时，能够可靠地获得载流子主要在元件分区内流动的现象。或者，(3)设置为在各个分区中发射区所占的面积比在元件分区中较高，在元件外分区中较低的关系也较为有效。当处于这种关系时，能够可靠地获得在元件分区中载流子蓄积的现象，从而能够使导通电压降低。
虽然所述(2)与(3)的关系优选为同时满足两者，但也存在仅满足其中任意一个的情况。可以根据半导体装置所需的特性而进行取舍选择。
根据本说明书中公开的IGBT，通过利用格子状沟槽从而能够降低导通电压，并且由于空穴不易从元件外分区向元件分区移动从而抑制空穴的过度集中。能够获得导通电压较低且击穿耐量较高的IGBT。
本说明书公开的技术的详细内容和进一步的改良将会在以下的“具体实施方式”中进行说明。
附图说明
图1为实施例1的IGBT的俯视图。
图2为图1的一部分的放大图。
图3为图2中的Ⅲ-Ⅲ线剖视图。
图4为现有装置的与图3对应的剖视图。
图5为实施例2的IGBT的俯视图。
图6为实施例3的IGBT的俯视图。
图7为实施例4的IGBT的俯视图。
图8为实施例5的IGBT的俯视图。
图9为实施例6的IGBT的俯视图。
图10为实施例7的IGBT的俯视图。
图11为实施例8的IGBT的俯视图。
图12为实施例9的IGBT的俯视图。
具体实施方式
列述在下文中进行说明的实施例的主要特征。
(特征1)对多个矩形形状元件分区被连续地配置的范围进行规定的轮廓的外侧为元件外分区，并且在元件外分区的至少一部分处形成有发射区与体接触区。
(特征2)所述轮廓为矩形形状，并且在每一条边上形成有至少一个元件外分区的发射区与体接触区。
(特征3)沿着所述边而连续地配置有多个元件分区，并且对应于各个元件分区而形成有元件外分区的发射区与体接触区。
(特征4)多个矩形形状元件分区在x方向和y方向上被连续地配置。
(特征5)多个矩形形状元件分区在x方向上被连续地配置，且在y方向上以隔开间隔的方式而被重复。
(特征6)在元件外分区的至少一部分处形成有发射区。体接触区被省略。
实施例
图1图示了实施例1的IGBT的俯视图。附图标记2表示半导体基板，4表示沟槽，6表示元件分区，8表示元件分区内的发射区，10表示元件分区内的体接触区，12表示对元件分区6被连续地配置的范围进行规定的轮廓，14表示被形成在元件外分区(轮廓12的外侧的区域)内的发射区，16表示被形成在元件外分区内的体接触区，18表示元件外分区。
在本说明书中，将在对半导体基板2进行俯视观察时正交的两个方向设为x方向和y方向。沟槽4由在y方向上隔开预定的间隔(y间隔)且在x方向上延伸的多条x沟槽4b和在x方向上隔开预定的间隔(x间隔)且在相邻的x沟槽之间于y方向上延伸的多条y沟槽4c、4d构成。在y方向上相邻的y沟槽4c、4d的x方向位置错开x间隔的1/2。换言之，y沟槽具备在x方向上相邻的y沟槽的第一组和在x方向上相邻的y沟槽的第二组。y沟槽的第一组在相邻的x沟槽的第一对之间延伸，y沟槽的第二组在相邻的x沟槽的第二对之间延伸，并且相邻的x沟槽的第一对与相邻的x沟槽的第二对在y方向上相邻。y沟槽的第一组在x方向上从y沟槽的第二组偏移x间隔的1/2的间隔。元件分区6呈由x沟槽与y沟槽所围绕的矩形形状。在轮廓12内连续地配置有多个元件分区6。轮廓12对多个元件分区6在x方向与y方向被连续地配置的范围进行规定。
在图中，虽然只对x沟槽、y沟槽、元件分区、元件分区内发射区、元件分区内体接触区、元件外分区的发射区、元件外分区的体接触区的一部分标记了附图标记，但它们是在半导体基板2的表面上按照规则的图案而被配置的。
在沿着轮廓12进行观测时，多个元件分区6在x方向与y方向上被重复地配置。在实施例1中，在沿着y方向的最外周的x沟槽且与各个元件分区6对应的位置处的元件外分区18内形成有发射区14与体接触区16。同样地，在沿着x方向的最外周的y沟槽且与各个元件分区6对应的位置处的元件外分区18内形成有发射区14与体接触区16。
图2图示了图1的左上部的放大图，图3图示了图2中的Ⅲ-Ⅲ线截面。如图3所示，在半导体基板2的表面上形成有发射极20，在半导体基板2的背面上形成有集电极32。在实施例1中，第一导电型为n型，第二导电型为p型。
在半导体基板2的背面上露出的范围内形成有p型的集电区30。集电区30与集电极32导通。在集电区30的表面侧形成有n型的缓冲区28，在缓冲区28的表面侧形成有n型的漂移区26。缓冲区28与漂移区26通过集电区30而与集电极32分离。缓冲区28可以省略，或者可以说是漂移区26的一部分。
沟槽4从半导体基板2的表面起到达至漂移区26。如图1与图2所示，元件分区6被沟槽4所围绕。围绕元件分区6的沟槽4通过纵横延伸从而形成了围绕元件分区6的格子。
在剖视元件分区6内时，与沟槽4邻接且在表面上露出的位置处形成有n型的发射区8。发射区8与发射极20导通。在发射区6与发射区6之间且在表面上露出的位置处形成有p型的体接触区10。体接触区10也与发射极20导通。在发射区6与体接触区10的下方形成有p型的体区22。体区22将发射区8与漂移区26分离，并且与体接触区10导通。体区22与沟槽4相对。在实施例1中，在体区22与漂移区26之间形成有n型的载流子蓄积区24。载流子蓄积区24使IGBT导通的期间中的漂移区26内的空穴密度提高，从而使导通电压降低。载流子蓄积区24可以省略。沟槽4的侧面与底面被栅绝缘膜36覆盖，并且在其内侧填充有栅电极38。栅电极38的上表面被层间绝缘膜34覆盖。
体区22所含有的p型杂质浓度较低，当向栅电极38施加正电压时，隔着栅绝缘膜36而与栅电极38对置的位置处的体区22将反转为n型从而形成沟道，由此发射区8与漂移区26导通。电子从发射极20经由发射区8与沟道而被注入到漂移区26中。另一方面，空穴从集电极32经由集电区30而被注入到漂移区26中。在漂移区26中发生电导率调制现象，从而发射极20与集电极32之间的电压差(导通电压)降低。
在元件外分区18中也形成有集电极32、集电区30、漂移区26等，并且在电流于发射极20与集电极32之间流通的状态下，空穴也被注入到元件外分区18的漂移区26中。在本实施例中，在元件外分区18中也形成有发射区14与体接触区16。电子从发射区14被注入到元件外分区18的漂移区26中。受到被注入到元件外分区18的漂移区26中的电子的影响，被注入到元件外分区18的漂移区26中的空穴将滞留在元件外分区18中。滞留在元件外分区18中的空穴经由元件外分区18的体区22与体接触区16而被排出到发射极20中。空穴从元件外分区18向元件分区6移动的现象被抑制，从而如图4所示的空穴的集中现象的发生被抑制。空穴局部地集中的现象被抑制，从而能够防止击穿耐量的降低。
为了防止空穴从元件外分区18向元件分区6移动，只需在元件外分区18内形成有发射区14即可，元件外分区的体接触区16并非不可或缺。只要体区22与发射极20之间的势垒较低，即使不存在体接触区，空穴也会被排出到发射极中。即使在体区22与发射极20之间的势垒较高的情况下，也能够省略体接触区16的形成。在该情况下，也受到从元件外分区18的发射区14被注入到元件外分区18的漂移区26中的电子的影响，从而被注入到元件外分区18的漂移区26中的空穴滞留在元件外分区18内。即使被注入到元件外分区18的漂移区26中的空穴未被顺利地被排出到发射极20中，空穴也不会向元件分区6移动而在元件分区6中集中。在空穴未从元件外分区18的漂移区26被排出，从而空穴被蓄积在元件外分区18的漂移区26内时，由于空穴不易从集电区30被注入到元件外分区18的漂移区26内，因此不会产生特别的问题。可是，在体区22与发射极20之间的势垒较高的情况下，形成体接触区16是较为有利的。在元件外分区18中，也优选为并排设置有发射区14与体接触区16。这是由于空穴被从发射区14注入的电子吸引，从而空穴从体接触区16效率地被排出。优选为元件分区6内的发射区8和体接触区10的配置关系与元件外分区18内的发射区14和体接触区16的配置关系相同。在该情况下，载流子的分布在元件分区6内与元件外分区18内被均质化，从而空穴的集中现象被显著地抑制。
在实施例1的IGBT中，如图2明确表示的那样，元件分区6内的发射区8被形成在沿着y沟槽的位置处。相对于此，元件外分区内的发射区14与体接触区16的一部分被形成在沿着于y方向上位于最外周的x沟槽的位置处。当处于上述的关系时，在y方向上位于最外周侧的元件分区6内的载流子分布与元件外分区18内的载流子分布被均质化，从而空穴的集中现象被显著地抑制。
而且，被形成在沿着最外周的x沟槽的位置处的元件外分区18的发射区14被形成于，在x方向上相邻的2条y沟槽的中间位置处。当为该关系时，在y方向上位于最外周侧的元件分区6内的载流子分布与元件外分区18内的载流子分布较好地被均质化，从而空穴的集中现象被更加显著地抑制。
如图2所示，在实施例1的IGBT中，在x方向上位于最外周侧的y沟槽的外侧也形成有元件外分区18内的发射区14与体接触区16。在该情况下，还能够防止空穴从元件外分区18沿x方向移动而移动至元件分区6内的情况，从而提高击穿耐量。根据条件的不同，有时空穴在x方向上的移动不会成为问题。在该情况下，能够省略在最外周的y沟槽的外侧形成发射区14与体接触区16的情况。
如图2所示，各个元件分区6的面积相等。各个元件分区6被设定为在元件分区内可获得载流子的蓄积效果从而使导通电阻降低的面积以下。
在各个元件分区6中，在半导体基板2的表面上露出有发射区8、体接触区10和体区22。各个元件分区6内的发射区8的面积比，即发射区8的露出面积/(发射区8的露出面积+体接触区10的露出面积+体区22的露出面积)的值相等。
还能够计算出元件外分区18内的发射区14的面积比，即(发射区14的合计露出面积/元件外分区18的面积)的值。
在本实施例中，被设置为前者的面积比大于后者的面积比的关系。即，在元件分区6中，注入大量的电子与大量的空穴而使电导率调制活化从而使导通电阻降低。元件外分区18不会使元件分区6的载流子的蓄积效果降低。但是，在元件外分区18内未形成有发射区14时，存在因过度的空穴集中而使IGBT损坏的情况。所述的面积比由两者的平衡所决定，元件外分区18不会使元件分区6的载流子的蓄积效果降低，从而成功获得如下的结果，即，在元件分区6中利用载流子的蓄积效果而使导通电阻降低，并且空穴不会过度地集中在元件分区6内的结果。元件外分区18内的发射区14的面积比能够如在下文中所说明的那样进行各种调节。
在本实施例中，满足元件分区6内的发射区8的合计面积与元件外分区18内的发射区14的合计面积相比较大的关系。另外，满足元件分区6的合计面积与元件外分区18的合计面积相比较大的关系。载流子主要在元件分区6内流动。
实施例2
围绕元件分区6的格子状沟槽4的形状为各式各样。图5为表示其中一个示例的图，y沟槽在同一直线上延伸。
此外，形成在元件外分区18内的发射区14与体接触区16的个数以及配置密度能够根据需要而调节为各式各样。图5图示了对应于每隔一个的元件分区6而形成元件外分区18的发射区14与体接触区16的示例。能够根据需要而改变形成在沿着x沟槽的位置处的元件外分区18的发射区14与体接触区16的配置密度，和形成在沿着y沟槽的位置处的元件外分区18的发射区14与体接触区16的配置密度。能够对形成在元件外分区18内的发射区14与体接触区16的配置密度进行改变，以获得所需的耐压强度。
元件分区6内的发射区8与体接触区10的配置关系也可以为各式各样。在图5的实施例中，发射区8不仅被形成在沿着y沟槽的位置处，还被形成在沿着x沟槽的位置处。
实施例3
图6表示在y方向的最外周侧的x沟槽的外侧形成有一条x沟槽4a的示例。在这种情况下，y方向上的最外周侧的x沟槽与其外侧的x沟槽4a之间成为元件外分区18。在本实施例中，在该元件外分区18内形成有发射区14与体接触区16。发射区14与体接触区16的配置关系为各式各样，在图6所示的示例中，发射区14与体接触区16在x方向上邻接。此外，发射区14与体接触区16对y方向上的最外周侧的沟槽4与被配置在其外侧的x沟槽4a之间进行连接。发射区14与体接触区16是否延伸至x沟槽4a是任意的，可以为未到达至x沟槽4a的结构。
实施例4
图7表示在x方向上连续地配置有元件分区6的格子沟槽在y方向上隔开间隔而被重复地形成，并且在各个间隔内延伸有一条x沟槽4a的示例。换言之，形成有多个格子沟槽，并且在各个格子沟槽中，于x方向上连续地配置有多个元件分区6。多个格子沟槽在y方向上隔开间隔而相互分离地形成，并且在各个间隔内延伸有一条x沟槽4a。在本实施例中，格子沟槽与x沟槽4a的间隔成为元件外分区18，在该元件外分区18内形成有发射区14与体接触区16。
形成在元件外分区18内的发射区14与体接触区16的配置密度为各式各样，虽然在图7中，在每个元件分区内形成有发射区14与体接触区16，但其配置密度可以更为稀疏。当处于元件分区6内的发射区8的合计面积与元件外分区18内的发射区14的合计面积相比较大，并且元件分区6的合计面积与元件外分区18的合计面积相比较大，而且元件分区6内的发射区8的面积比与元件外分区18内的发射区14的面积比相比较大的关系时，能够获得导通电压较低且击穿耐量较高的IGBT。
实施例5
在图8中，省略了在格子沟槽的y间隔内于x方向上延伸的直线状沟槽4a的形成。在该情况下，在元件外分区18内形成发射区14与体接触区16也是较为有利的，空穴的集中现象会被抑制。
如图9所示，体接触区16也可以以由多个元件分区6共用的方式而在x方向上延伸为较长。
在图7与图8的情况下，格子状的沟槽由在y方向上隔开预定的间隔(y间隔)且在x方向上延伸的2条x沟槽和在x方向上隔开预定的间隔(x间隔)且在所述2条x沟槽之间于y方向上延伸的多条y沟槽形成。通过该格子沟槽，成为多个元件分区6沿着x沟槽而被重复地配置的关系。在图7与图8的情况下，在与各个元件分区6对应的位置处形成有元件外分区18的发射区14。同样地，在与各个元件分区6对置的位置处形成有元件外分区18的体接触区16。根据以上的结构，元件分区6与元件外分区18内的载流子密度被均质化，从而击穿耐量提高。
图10至图12例示了元件分区6与对元件分区6连续的范围进行规定的轮廓12之间的关系。图10表示在轮廓12之中连续地配置有4×4个元件分区6的示例。图11中例示了包含3×3个元件分区的轮廓12在同一半导体基板内配置有两个的情况。图12表示虽然在相同的半导体基板内形成有多个元件分区6，但元件分区6彼此没有连续地配置，而是彼此分隔的情况。在该情况下，成为在轮廓12内存在有一个元件分区6的关系。此处所称的元件外分区并非是对各个元件分区6进行规定的格子状的沟槽的外侧，而是对元件分区6被连续地配置的范围进行规定的轮廓12的外侧的区域。
根据被包含在轮廓12内的元件分区6的个数等，需要形成在元件外分区18内的发射区14与体接触区16的配置密度有所不同。在图10中，在x方向上，在轮廓12内包含有4个元件分区，并且在与各个元件分区6对应的位置处的元件外分区18内形成有发射区14与体接触区16。在y方向上也同样如此。
在图11的示例中，示出了在x方向上，在轮廓12内包含有3个元件分区，并且在与中央的元件分区6对应的位置处形成有元件外分区18的发射区14与体接触区16的情况。该情况例示了通过与中央的元件分区6对应而形成元件外分区18的发射区14与体接触区16，从而能够确保所需的击穿耐量的情况。
在图12的示例中，示出在轮廓12内包含1个元件分区6，并且在每一个轮廓12内形成有一个元件外分区18的发射区14与体接触区16的情况。该情况例示了通过在每一个轮廓12内形成一个元件外分区18的发射区14与体接触区16，从而能够确保所需的击穿耐量的情况。
由于在图12的情况下，也处于存在于发射区8的周围的元件分区6的面积小于存在于发射区14的周围的元件外分区28的面积的关系，因此各个分区中发射区所占的面积比在元件分区6中较高，在元件外分区18中较低。全部的实施例均满足该关系。
以上，虽然对本发明的具体示例详细地进行了说明，但这些只不过是示例，而并不对权利要求书进行限定。在权利要求书中所记载的技术中，包括对上文所例示的具体示例进行了各种改变、变更的技术。在本说明书或附图中所说明的技术要素通过单独或各种组合的形式来发挥技术上的有用性，并不被限定于申请时权利要求所记载的组合。此外，在本说明书或附图中所例示的技术为同时达到多个目的的技术，并且达到其中一个目的本身便具有技术上的有用性。
符号说明
2：半导体基板；4：沟槽；6：元件分区；8：元件分区的发射区；10：元件分区的体接触区；12：对元件分区被连续地配置的范围进行规定的轮廓；14：元件外分区的发射区；16：元件外分区的体接触区；18：元件外分区；20：发射极；22：体区；24：载流子蓄积层；26：漂移区；28：缓冲区；30：集电区；32：集电极；34：层间绝缘膜；36：栅绝缘膜；38：栅电极。

Claims (7)

1.一种绝缘栅双极性晶体管，其特征在于，
具备半导体基板、被形成在该半导体基板的表面上的发射极和被形成在该半导体基板的背面上的集电极，
在所述半导体基板内形成有与所述发射极导通的第一导电型的发射区、与所述集电极导通的第二导电型的集电区、通过所述集电区而与所述集电极分离的第一导电型的漂移区、将所述发射区和所述漂移区分离的第二导电型的体区，
并且，在所述半导体基板上形成有从所述半导体基板的表面起到达至所述漂移区的沟槽，
在俯视观察所述半导体基板时，所述沟槽将所述半导体基板的表面分割为多个分区，
当将通过所述沟槽而被分割为预定面积以下的分区设为元件分区，并将元件分区以外的区域设为元件外分区时，在所述元件分区与所述元件外分区双方内均形成有所述集电区、所述漂移区、所述体区和所述发射区，
在俯视观察所述半导体基板时，所述元件分区内的发射区的合计面积与所述元件外分区内的发射区的合计面积相比较大。
2.如权利要求1所述的绝缘栅双极性晶体管，其特征在于，
在俯视观察所述半导体基板时，所述元件分区的合计面积与所述元件外分区的合计面积相比较大。
3.如权利要求1或2所述的绝缘栅双极性晶体管，其特征在于，
在俯视观察所述半导体基板时，在各个分区中所述发射区所占的面积比在所述元件分区内较高，在所述元件外分区内较低。
4.如权利要求1至3中任意一项所述的绝缘栅双极性晶体管，其中，
当将俯视观察所述半导体基板时正交的两个方向设为x方向和y方向时，形成有：
多条x沟槽，在y方向上隔开预定的y间隔且在x方向上延伸；
多条y沟槽，在x方向上隔开预定的x间隔且在相邻的x沟槽之间于y方向上延伸，
在y方向上相邻的y沟槽的x方向位置错开所述x间隔的1/2，
所述元件分区的所述发射区被形成在沿着所述y沟槽的位置处，
所述元件外分区的所述发射区被形成在沿着最外周的所述x沟槽的位置处。
5.如权利要求4所述的绝缘栅双极性晶体管，其中，
所述元件外分区的所述发射区被形成于，在x方向上相邻的两条y沟槽的中间位置处。
6.如权利要求1至3中任意一项所述的绝缘栅双极性晶体管，其中，
当将俯视观察所述半导体基板时正交的两个方向设为x方向和y方向时，形成有在y方向上隔开预定的y间隔且在x方向上延伸的多条x沟槽，
沿着该x沟槽而重复地配置有多个所述元件分区，
在与各个元件分区对应的位置处形成有所述元件外分区的所述发射区。
7.如权利要求1至3中任意一项所述的绝缘栅双极性晶体管，其中，
对多个元件分区被连续地配置的范围进行规定的轮廓为矩形形状，并且在每一条边上形成有至少一个元件外分区的发射区。
CN201610639152.5A 2015-08-07 2016-08-05 绝缘栅双极性晶体管 Pending CN106449742A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015157327A JP2017037921A (ja) 2015-08-07 2015-08-07 Ｉｇｂｔ
JP2015-157327 2015-08-07

Publications (1)

Publication Number Publication Date
CN106449742A true CN106449742A (zh) 2017-02-22

Family

ID=57853959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610639152.5A Pending CN106449742A (zh) 2015-08-07 2016-08-05 绝缘栅双极性晶体管

Country Status (4)

Country Link
US (1) US20170040442A1 (zh)
JP (1) JP2017037921A (zh)
CN (1) CN106449742A (zh)
DE (1) DE102016113455A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7107718B2 (ja) * 2018-03-28 2022-07-27 株式会社デンソー スイッチング素子の製造方法
CN110600537B (zh) * 2019-08-22 2020-12-29 电子科技大学 一种具有pmos电流嵌位的分离栅cstbt及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322949A (ja) * 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
US20100193864A1 (en) * 2009-02-03 2010-08-05 Nec Electronics Corporation Semiconductor device
CN103403872A (zh) * 2011-03-09 2013-11-20 丰田自动车株式会社 绝缘栅双极型晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP2011228490A (ja) * 2010-04-20 2011-11-10 Denso Corp 縦型半導体素子を備えた半導体装置およびその製造方法
JP2013115223A (ja) * 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置
JP2013150000A (ja) 2013-03-25 2013-08-01 Toyota Motor Corp Ｉｇｂｔ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322949A (ja) * 2005-08-05 2005-11-17 Renesas Technology Corp 半導体装置
US20100193864A1 (en) * 2009-02-03 2010-08-05 Nec Electronics Corporation Semiconductor device
CN103403872A (zh) * 2011-03-09 2013-11-20 丰田自动车株式会社 绝缘栅双极型晶体管

Also Published As

Publication number Publication date
DE102016113455A1 (de) 2017-02-09
JP2017037921A (ja) 2017-02-16
US20170040442A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
JP7279770B2 (ja) 半導体装置
US9245985B2 (en) IGBT with buried emitter electrode
CN104518016B (zh) 半导体器件和用于形成半导体器件的方法
US8735974B2 (en) Semiconductor devices
CN109964317A (zh) 半导体装置
EP2342753B1 (en) Insulated gate bipolar transistor
CN105074931B (zh) 利用沟槽栅电极的绝缘栅双极性晶体管
CN104051509A (zh) 带有掩埋浮动p-型屏蔽的新型双栅极沟槽igbt
CN104347689B (zh) 双沟槽‑栅极绝缘栅双极晶体管结构
CN108183130A (zh) 带有p型埋层的双栅载流子储存性igbt器件
CN104821316B (zh) 用于高压互连的浮动保护环
CN102934231B (zh) 功率半导体器件
CN102473721A (zh) 半导体装置
CN105990411A (zh) 半导体装置
CN109155334A (zh) 半导体装置
CN105097905B (zh) 绝缘栅双极晶体管
CN105378931A (zh) 内置有二极管的igbt
CN105745758A (zh) 绝缘栅双极晶体管
JP2023099104A (ja) 半導体装置
CN106165101A (zh) 半导体装置
CN105321999A (zh) 半导体装置以及半导体装置的制造方法
CN106449742A (zh) 绝缘栅双极性晶体管
JP5838176B2 (ja) 半導体装置
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
JP2008060152A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222

WD01 Invention patent application deemed withdrawn after publication