JP6179554B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6179554B2
JP6179554B2 JP2015106494A JP2015106494A JP6179554B2 JP 6179554 B2 JP6179554 B2 JP 6179554B2 JP 2015106494 A JP2015106494 A JP 2015106494A JP 2015106494 A JP2015106494 A JP 2015106494A JP 6179554 B2 JP6179554 B2 JP 6179554B2
Authority
JP
Japan
Prior art keywords
trench
gate electrode
end surface
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015106494A
Other languages
English (en)
Other versions
JP2016219739A (ja
Inventor
明高 添野
明高 添野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015106494A priority Critical patent/JP6179554B2/ja
Priority to DE102016109642.3A priority patent/DE102016109642B4/de
Priority to CN201610362078.7A priority patent/CN106206699B/zh
Priority to US15/180,772 priority patent/US10002951B2/en
Publication of JP2016219739A publication Critical patent/JP2016219739A/ja
Application granted granted Critical
Publication of JP6179554B2 publication Critical patent/JP6179554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、トレンチゲート電極を有する半導体装置が開示されている。この半導体装置は、半導体基板の表面から裏面に向かって延びているトレンチと、トレンチの底面と側面を被覆しているゲート絶縁膜を備えている。半導体基板の内部には、トレンチの表面側の側面に接する第１導電型のキャリア注入領域（特許文献１の場合にはＩＧＢＴであるためにエミッタ領域となっている。ＭＯＳの場合はソース領域となる）と、トレンチの底面と裏面側の側面に接するドリフト領域と、第１導電型のキャリア注入領域と第１導電型のドリフト領域の間にあって両者を分離している第２導電型のボディ領域が形成されている。この半導体装置では、トレンチゲート電極に、ボディ領域の一部を第１導電型に反転させる電位を加えることで、キャリア注入領域とドリフト領域を導通させる。
特開２０１１−１６５９２８号公報
ゲート電極に電圧を印加してゲート絶縁膜を介して対向する位置に反転層を形成する事象は、コンデンサの一方の電極に電荷を蓄積して他方の電極に誘電現象を引き起こす事象に相当する。反転層を形成するためにゲート電極に蓄積する必要がある電荷量は、ゲート入力電荷量と呼ばれる。
ＩＧＢＴやＭＯＳ等のゲート電極を利用するスイッチング装置を高速でスイッチングするためには、ゲート入力電荷量を小さく抑える必要がある。ゲート入力電荷量は、ゲート電極がゲート絶縁膜を介して半導体基板に対向する面積（以下では対向面積という）が小さいほど小さくなる。半導体基板を平面視したときの単位面積あたりに含まれる対向面積が小さいほど小さくなる。
前記した対向部分は、反転層を形成するのに必要な部分であり、やみくもに対向面積を減らすと半導体装置の特性が悪化する。対向面積を確保して半導体装置の特性を維持することと、対向面積を減らしてゲート入力電荷量を低下させることは、２律相反関係にあり両立させるのが難しい。
半導体基板を平面視したときに、トレンチは所定方向に延びている。半導体装置の特性を改善するために、前記したキャリア注入領域を前記した所定方向に連続させず、キャリア注入領域が間欠的に出現する構造が知られている。この場合、キャリア注入領域同士の間の間隔を第２導電型の領域が充填する。
種々の検討の結果、上記形式の半導体装置では、対向面積を確保して半導体装置の特性を維持することと、対向面積を減らしてゲート入力電荷量を低下させることを両立させられることが判明した。本明細書に記載の技術は、上記の知見に基づいて開発された。
本明細書が開示する半導体装置は、半導体基板の表面から裏面に向かって延びているとともに前記表面を平面視したときに所定方向に延びているトレンチと、トレンチの底面と側面を被覆しているゲート絶縁膜を備えている。また、半導体基板内に、トレンチの表面側の側面に接するとともに前記所定方向に沿って観測したときに間欠的に出現する第１導電型のキャリア注入領域（バイポーラの場合はエミッタ領域であり、ユニポーラの場合はソース領域）と、トレンチの底面と裏面側の側面に接するとともに前記所定方向に沿って連続して存在する第１導電型のドリフト領域と、第１導電型のキャリア注入領域と第１導電型のドリフト領域の間にあって両者を分離しているとともに前記所定方向に沿って観測したときにキャリア注入領域同士の間の間隙を充填している第２導電型のボディ領域が形成されている。底面と側面がゲート絶縁膜で被覆されているトレンチ内にゲート電極が形成されている。この半導体装置では、前記所定方向に沿って観測したときに、ゲート絶縁膜を介してキャリア注入領域に対向する位置におけるゲート電極の表面側端面に比して、前記間隙においてゲート絶縁膜を介してボディ領域に対向する位置におけるゲート電極の少なくとも一部における表面側端面が、裏面側に変位している。
上記の半導体装置では、ゲート絶縁膜を介してキャリア注入領域に対向する位置におけるゲート電極の表面側端面に比して、ゲート絶縁膜を介してボディ領域に対向する位置におけるゲート電極の少なくとも一部における表面側端面が、裏面側に変位している。この構成によれば、ボディ領域に対向する位置におけるゲート電極の端面が、キャリア注入領域に対向する位置におけるゲート電極の端面と同じ高さに位置する構成と比較して、ボディ領域に対向する位置において、ゲート電極とボディ領域との対向面積を小さくすることができる。
また、上記の半導体装置では、ゲート絶縁膜がキャリア注入領域とドリフト領域を隔てるボディ領域に接しており、反転層を形成する必要がある位置に反転層を形成することができる。一方、キャリア注入領域とドリフト領域の間にあるボディ領域には、ゲート電極が対向しない範囲が生じるが、この位置には反転層を形成する必要が無く、この位置で対向しなくても半導体装置の特性は低下しない。この構成によれば、半導体装置の特性を低下させることなく、ゲート入力電荷量を小さくすることができる。
半導体装置の平面図である。 図１のII−II断面図である。 図１のIII−III断面図である。 図１のIV−IV断面図である。 図１のV−V断面図である。 図１のII−II断面におけるゲート電極の埋込工程を説明する断面図である。 図１のIII−III断面におけるゲート電極の埋込工程を説明する断面図である。 実施例２の半導体装置の平面図である。 図８のIX−IX断面図である。
図１から図６に示す半導体装置１は、ＩＧＢＴである。半導体装置１は、半導体基板１０と、半導体基板１０の表面１０ａ及び裏面１０ｂに形成された電極、絶縁体等によって構成されている。なお、図１では、後述の表面１０ａ上に形成された表面電極７０及び層間絶縁膜７４が図示省略されている。
半導体基板１０は、シリコンによって形成されている。図２に示すように、半導体基板１０の内部には、エミッタ領域２４（キャリア注入領域の一例）、コンタクト領域２５、ボディ領域２３、ドリフト領域２２、および、コレクタ領域２１が形成されている。より詳細には、半導体基板１０は、裏面１０ｂ側から順に、ｐ型のコレクタ領域２１と、コレクタ領域２１の上に形成されたｎ型のドリフト領域２２と、ドリフト領域２２の上に形成されたｐ型のボディ領域２３と、ボディ領域２３の上に形成されたｎ型のエミッタ領域２４と、ボディ領域２３の上に形成されたｐ型のコンタクト領域２５とを備えている。コレクタ領域２１は、裏面１０ｂに露出している。コレクタ領域２１は、ドリフト領域２２によってボディ領域２３から分離されている。ドリフト領域２２は、ボディ領域２３によってエミッタ領域２４から分離されている。エミッタ領域２４及びコンタクト領域２５は、それぞれ表面１０ａに露出している。コンタクト領域２５のｐ型不純物濃度は、ボディ領域２３のｐ型不純物濃度よりも高い。また、図１，３に示すように、ボディ領域２３は、コンタクト領域２５の周囲で表面１０ａに露出している。なお、ｎ型は第１導電型の一例であり、ｐ型は第２導電型の一例である。
半導体基板１０の表面１０ａ上には、表面電極７０が形成されている。表面電極７０は、ボディ領域２３、エミッタ領域２４およびコンタクト領域２５に接続されている。半導体基板１０の裏面１０ｂには、裏面電極７２が形成されている。裏面電極７２は、コレクタ領域２１に接続されている。
図１に示すように、半導体基板１０の表面１０ａには、表面１０ａから裏面１０ｂに向かって延びるトレンチ６１が形成されている。トレンチ６１は、表面１０ａの平面視において、ｙ方向に延びる第１トレンチ部分６１１と、ｘ方向に延びる第２トレンチ部分６１２を有している。なお、ｙ方向はｘ方向とは異なる方向であり、より詳細にはｙ方向はｘ方向に対して直交する方向である。トレンチ６１は、複数の第１トレンチ部分６１１と複数の第２トレンチ部分６１２を有する。
複数の第２トレンチ部分６１２は、互いにｙ方向に間隔をあけて並んで形成されている。複数の第２トレンチ部分６１２は、互いに平行に延びている。第２トレンチ部分６１２の幅（即ちｙ方向の長さ）は、第１トレンチ部分６１１の幅（即ちｘ方向の長さ）よりも広い。
第１トレンチ部分６１１は、ｙ方向に延びている。複数の第１トレンチ部分６１１は、ｘ方向に間隔をあけて並んで形成されている。複数の第１トレンチ部分６１１は、互いに平行に延びている。ｙ方向において隣り合う第１トレンチ部分６１１同士は、ｘ方向において互いにずれている。各第１トレンチ部分６１１は、その両端部の交差部３０において第２トレンチ部分６１２と交わっている。交差部３０からトレンチ６１が三方に延びている。第１トレンチ部分６１１と第２トレンチ部分６１２によって、表面１０ａが格子状に区画されている。以下では、格子状に区画された領域のそれぞれを、素子領域２０と呼ぶ。
図１に示すように、１個の素子領域２０に２個のエミッタ領域２４が形成されている。エミッタ領域２４は、ｙ方向に沿って観測したときに、間欠的に出現する。２個のエミッタ領域２４は、素子領域２０の区画する２個の第１トレンチ部分６１１のそれぞれに隣接している。より詳細には、エミッタ領域２４は、第１トレンチ部分６１１の両端を除く区間において、第１トレンチ部分６１１に隣接している。また、エミッタ領域２４は、第２トレンチ部分６１２に隣接していない。すなわち、エミッタ領域２４は、第２トレンチ部分６１２から離間して形成されている。ボディ領域２３は、第１トレンチ部分６１１、第２トレンチ部分６１２及び交差部３０に接するように形成されている。ボディ領域２３は、ｙ方向に沿って観測したときにエミッタ領域２４同士の間の隙間に充填されている。ボディ領域２３の内周側には、コンタクト領域２５が形成されている。
図２および図３に示すように、トレンチ６１（第１トレンチ部分６１１および第２トレンチ部分６１２）は、半導体基板１０の表面１０ａからｚ方向（深さ方向）に延びている。図２に示すように、第１トレンチ部分６１１の中央部分は、エミッタ領域２４およびボディ領域２３を貫通してドリフト領域２２まで延びている。図３に示すように、トレンチ部分６１１の両端部分と第２トレンチ部分６１２は、ボディ領域２３を貫通してドリフト領域２２まで延びている。
トレンチ６１の内面には、ゲート絶縁膜６２が形成されている。ゲート絶縁膜６２は、トレンチ６１の内面全体を覆っている。ゲート絶縁膜６２には、エミッタ領域２４、ボディ領域２３およびドリフト領域２２が接している。図２に示すように、エミッタ領域２４は、表面１０ａ近傍においてゲート絶縁膜６２と接している。ボディ領域２３は、エミッタ領域２４の裏面１０ｂ側においてゲート絶縁膜６２に接している。また、図３に示すように、エミッタ領域２４が形成されていない位置では、ボディ領域２３は、表面１０ａからトレンチ６１のｚ方向（深さ方向）に沿ってゲート絶縁膜６２と接している。図１に示すように、ボディ領域２３は、第１トレンチ部分６１１、第２トレンチ部分６１２及び交差部３０内のゲート絶縁膜６２と接している。また、エミッタ領域２４は、第１トレンチ部分６１１の両端を除く区間において、ゲート絶縁膜６２と接している。エミッタ領域２４は、第２トレンチ部分６１２及び交差部３０内のゲート絶縁膜６２に接していない。ドリフト領域２２は、ボディ領域２３の裏面１０ｂ側においてゲート絶縁膜６２に接している。
各トレンチ６１の内部（即ちゲート絶縁膜６２の内側）には、ゲート電極６３が形成されている。ゲート電極６３は、第１トレンチ部分６１１の内部および第２トレンチ部分６１２の内部に配置されている。図４に示すように、第１トレンチ部分６１１のゲート電極６３の表面１０ａ側の端面６３ａに比して、第２トレンチ部分６１２のゲート電極６３の表面１０ａ側の端面６３ｂが、裏面１０ｂ側に変位している。これにより、端面６３ｂは、端面６３ａよりも裏面１０ｂ側に位置する。一方で、端面６３ｂは、ボディ領域２３の裏面２３ａよりも表面１０ａ側に位置する。図２及び図３に示すように、端面６３ｂは、コンタクト領域２５の裏面２５ａ及びエミッタ領域２４の裏面２４ａよりも裏面１０ｂ側に位置する。第２トレンチ部分６１２内のゲート電極６３は、ゲート絶縁膜６２を挟んで、ボディ領域２３及びドリフト領域２２と対向する。第１トレンチ部分６１１の中央部分のゲート電極６３は、ゲート絶縁膜６２を挟んで、エミッタ領域２４、ボディ領域２３及びドリフト領域２２と対向する。第１トレンチ部分６１１の両端部分のゲート電極６３は、ゲート絶縁膜６２を挟んで、ボディ領域２３及びドリフト領域２２と対向する。
ゲート電極６３の端面６３ａ，６３ｂは、端面絶縁膜６６によって覆われている。端面６３ｂ上の端面絶縁膜６６は、端面６３ａ上の端面絶縁膜６６よりも厚い。端面絶縁膜６６の表面は、全面に亘って表面１０ａと同一平面上に位置する。端面絶縁膜６６の表面には、層間絶縁膜７４が配置されている。ゲート電極６３は、層間絶縁膜７４及び端面絶縁膜６６によって表面電極７０から絶縁されている。
図１に示すように、半導体基板１０の外周部において、第２トレンチ部分６１２は、徐変部６１２ａと幅狭部６１２ｂとを有する。徐変部６１２ａは、第２トレンチ部分６１２の中央部分（即ち図１の左側）の比較的に幅が広い部分（以下では「幅広部６１２ｃ」と呼ぶ）の一端に接続されている。徐変部６１２ａでは、幅広部６１２ｃの一端から半導体基板１０の周端（即ち図１の右側）に向かって、第２トレンチ部分６１２の幅が徐々に狭くなるように変化している。徐変部６１２ａの幅広部６１２ｃと反対側の端には、幅狭部６１２ｂが位置している。幅狭部６１２ｂの幅は、徐変部６１２ａの幅広部６１２ｃと反対側の端と同一の幅を有しており、幅広部６１２ｃの幅よりも狭い。
図５に示すように、徐変部６１２ａでは、第２トレンチ部分６１２の幅が狭くなるにつれて、ゲート電極６３の端面６３ｂが徐々に表面１０ａに近づく。そして、幅狭部６１２ｂの端面６３ｂは、幅広部６１２ｃの端面６３ｂよりも表面１０ａ側に位置する。幅狭部６１２ｂのゲート電極６３には、端面６３ｂにゲート配線ＧＬが接続されている。
半導体装置１では、トレンチ６１の内部のゲート電極６３をオン電位（閾値以上の電位）にすると、ゲート電極６３に電荷が蓄積される。ゲート電極６３の電荷が所定量に達すると、ゲート絶縁膜６２の近傍のボディ領域２３に、チャネルが形成される。チャネルが形成されている状態で表面電極７０と裏面電極７２の間に電圧を印加すると、エミッタ領域２４側から、チャネルとドリフト領域２２を介してコレクタ領域２１へ電子が流れる。また、コレクタ領域２１から、ドリフト領域２２とボディ領域２３を介してコンタクト領域２５にホールが流れる。このようにして、コレクタ領域２１からエミッタ領域２４へ電流が流れる。すなわち、ＩＧＢＴがオンする。
半導体装置１のゲート容量は、ゲート電極６３とボディ領域２３及びエミッタ領域２４の対向面積によって変化する。半導体装置１では、第２トレンチ部分６１２では、ゲート電極６３の端面６３ｂが、第１トレンチ部分６１１のゲート電極６３の端面６３ａよりも裏面１０ｂ側に位置する。この構成によれば、端面６３ｂが端面６３ａと同じ高さに位置する構成と比較して、第２トレンチ部分６１２と第１トレンチ部分６１１の両端部分において、ゲート電極６３とボディ領域２３との対向面積を小さくすることができる。これにより、ゲート容量を低減することができ、ＩＧＢＴをオンさせるのに必要な電荷量（即ちゲート入力電荷量）を低減することができる。
また、上記の半導体装置１では、第１トレンチ部分６１１の中央部分において、表面１０ａから裏面１０ｂに向かって順にエミッタ領域２４、ボディ領域２３及びドリフト領域２２が、ゲート絶縁膜６２を挟んでゲート電極６３に対向している。このため、ボディ領域２３に形成されるチャネルによってエミッタ領域２４とドリフト領域２２を接続することができる。これにより、チャネルに電流が流れて、ＩＧＢＴがオンする。一方、第２トレンチ部分６１２及び第１トレンチ部分６１１の両端部分では、ゲート電極６３の端面６３ｂは、第１トレンチ部分６１１のゲート絶縁膜６２に接触するエミッタ領域２４よりも裏面１０ｂ側に位置する。このため、チャネルは、エミッタ領域２４の裏面１０ｂ側の面よりも裏面１０ｂ側に形成される。しかしながら、第２トレンチ部分６１２及び第１トレンチ部分６１１の両端部分では、エミッタ領域２４がゲート絶縁膜６２を挟んでゲート電極６３に対向していないため、チャネルの有無に関わらず、電流がほとんど流れない。従って、チャネルがボディ領域２３の裏面１０ｂ側のみに形成されても、半導体装置１の特性にほとんど影響しない。
以上の通り、チャネルの有無に関わらずほとんど電流が流れないボディ領域２３に接触する第２トレンチ部分６１２において、ゲート電極６３の端面６３ｂを裏面１０ｂ側に配置することで、半導体装置１の特性を低下させずに、ゲート容量を低くすることができる。
また、半導体装置１では、エミッタ領域２４−コレクタ領域２１間の電流がほとんど流れない第２トレンチ部分６１２にも、ゲート電極６３が配置されている。この構成によると、ゲート電極６３に印加される電圧をオフにしたときにドリフト領域２２内で発生する電界が、ゲート電極６３の周辺に集中することを抑制することができる。
次いで、図６及び図７を参照して、半導体基板１０にゲート電極６３を形成する工程を説明する。トレンチ６１とゲート絶縁膜６２が形成された半導体基板１０に、ＣＶＤ（Chemical Vapor Deposition（化学気相成長）の略）を利用して、ゲート電極６３の材料であるポリシリコンＰＳを、半導体基板１０の表面１０ａに堆積させる。ポリシリコンＰＳは、トレンチ６１内のゲート絶縁膜６２上にも堆積する。図６に示すように、第１トレンチ部分６１１上でポリシリコンＰＳの表面が略平面状になるまでＣＶＤを実施する。
一方、第２トレンチ部分６１２は、第１トレンチ部分６１１よりも幅広である。このため、図７に示すように、第１トレンチ部分６１１上と半導体基板１０の表面１０ａ上に配置されたポリシリコンＰＳの表面が略平面状に形成された状態（即ち図６に示す状態）で、第２トレンチ部分６１２上に配置されたポリシリコンＰＳの表面は、第２トレンチ部分６１２の幅方向の中央部分で凹んでいる。
また、半導体基板１０の外周部では、第２トレンチ部分６１２の幅が幅広部６１２ｃから徐変部６１２ａを経て幅狭部６１２ｂに向けて狭くされている。このため、徐変部６１２ａのポリシリコンＰＳの表面は、幅広部６１２ｃから幅狭部６１２ｂに向かって徐々に中央部分の凹みが浅くなる。
次いで、半導体基板１０の表面１０ａ上のポリシリコンＰＳを、エッチングによって除去する。図６に示すように、第１トレンチ部分６１１上のポリシリコンＰＳの表面、即ちゲート電極６３の端面６３ａが、表面１０ａよりも少し裏面１０ｂ側に位置するまでエッチングが実施される。図７に示すように、第２トレンチ部分６１２上のポリシリコンＰＳの表面が第２トレンチ部分６１２の幅方向の中央部分で凹んでいるために、エッチング後に、第２トレンチ部分６１２上のポリシリコンＰＳの表面、即ち、ゲート電極６３の端面６３ｂは、第１トレンチ部分６１１内のポリシリコンＰＳの表面、即ちゲート電極６３の端面６３ａよりも半導体基板１０の裏面１０ｂ側に位置する。この構成によれば、第２トレンチ部分６１２の幅を、第１トレンチ部分６１１の幅よりも広くすることによって、容易に、端面６３ｂを端面６３ａよりも半導体基板１０の裏面１０ｂ側に配置することができる。
また、エッチング後に、幅広部６１２ｃから幅狭部６１２ｂに向かって、ポリシリコンＰＳの表面、即ち、ゲート電極６３の端面６３ｂは、表面１０ａに近づく。第２トレンチ部分６１２の幅を、幅広部６１２ｃから徐変部６１２ａを経て幅狭部６１２ｂに向けて狭くすることによって、ゲート電極６３の端面６３ｂの位置を容易に表面１０ａに近づけることができる。
ゲート電極６３が形成されると、ゲート配線ＧＬ（図５参照）が配策される。ゲート配線ＧＬは、半導体基板１０の表面１０ａからゲート電極６３の端面６３ｂに向けて延ばされる。表面１０ａと端面６３ｂとの段差が大きいと、ゲート配線ＧＬの形状が不安定になる。半導体装置１では、ゲート電極６３の端面６３ｂを表面１０ａに近づけることによって、表面１０ａと端面６３ｂとの段差を小さくすることができ、ゲート配線ＧＬの形状を安定させることができる。
図８、図９に示す実施例２の半導体装置２０１を説明する。実施例１の半導体装置１では、ゲート配線ＧＬは、トレンチ６１の第２トレンチ部分６１２のゲート電極６３の端面６３ｂに接触されている。実施例２の半導体装置２０１では、ゲート配線ＧＬは、トレンチ６１の第１トレンチ部分６１１のゲート電極６３の端面６３ａに接触されている。
図８に示すように、第１トレンチ部分６１１は、半導体基板１０の周端（図８の下端）に向かって延びている。図９に示すように、第１トレンチ部分６１１では、ゲート電極６３の端面６３ａは、第２トレンチ部分６１２のゲート電極６３の端面６３ｂよりも、半導体基板１０の表面１０ａ側に位置する。ゲート配線ＧＬは、ゲート電極６３の端面６３ａに接触することによって、ゲート電極６３に接続される。この構成によれば、ゲート配線ＧＬをゲート電極６３に接続するために、ゲート配線ＧＬを、半導体基板１０の裏面１０ｂ側に伸ばさずに、ゲート電極６３に接続することができる。このため、ゲート配線ＧＬの形状を安定させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
例えば、本明細書が開示する半導体装置は、第１トレンチ部分６１１と第２トレンチ部分６１２を有するトレンチ６１を備えるＩＧＢＴ以外に、第２トレンチ部分６１２を有しており、第１トレンチ部分６１１を有していない、即ちｙ方向に延びるトレンチ６１を備えるＩＧＢＴであってもよい。この場合、複数のエミッタ領域２４は、ｙ方向に等間隔で並んでいてもよい。この場合、トレンチ６１のうち、エミッタ領域２４に接触していない第２区間のゲート電極６３の表面１０ａ側の表面が、エミッタ領域２４に接触している第１区間のゲート電極６３の表面１０ａ側の表面よりも裏面１０ｂ側に位置していてもよい。また、第１区間のトレンチ６１の幅が、第２区間のトレンチ６１の幅よりも広くてもよい。
また、本明細書が開示する半導体装置は、ＩＧＢＴ以外に、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistorの略）であってもよい。
また、上記の各実施例では、トレンチ６１の幅を変化させることによって、ゲート電極６３の端面６３ａ，６３ｂの位置を変化させている。しかしながら、トレンチ６１の幅は、幅が等しくてもよい。この場合、トレンチ６１内にポリシリコンを埋め込んだ後、エッチングによって、端面６３ａ，６３ｂの位置を変化させてもよい。
また、上記の各実施例では、第２トレンチ部分６１２内のゲート電極６３の端面６３ｂは、全面に亘って第１トレンチ部分６１１内のゲート電極６３の端面６３ａよりも半導体基板１０の裏面１０ｂ側に位置する。しかしながら、第２トレンチ部分６１２内のゲート電極６３の端面６３ｂの一部は、全面に亘って第１トレンチ部分６１１内のゲート電極６３の端面６３ａと同一平面上に位置していてもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
ゲート電極がゲート絶縁膜を介してキャリア注入領域に対向する位置におけるゲート電極の表面側端面を第１端面とし、表面側端面が裏面側に変位している位置における表面側端面を第２端面としたときに、キャリア注入領域の裏面側端面に比して、第１端面が表面側にあり、第２端面が裏面側にあってもよい。この構成によれば、ゲート電極とボディ領域との対向面積を小さくすることができる。
また、ボディ領域の裏面側端面に比して、第２端面が表面側にあってもよい。この構成によれば、ボディ領域の裏面側に位置するドリフト領域がゲート電極と対向することによって生じる電子の蓄積効果の低減を抑制することができる。
半導体基板の表面に沿っているとともに相互に直交する方向をｘｙ方向としたときに、トレンチはｘ方向に延びる部分とｙ方向に延びる部分を備えていてもよい。キャリア注入領域はｙ方向に延びている部分でゲート絶縁膜に接していてもよい。ｙ方向に延びている部分におけるゲート電極の表面側端面に比して、ｘ方向に延びている部分におけるゲート電極の表面側端面が裏面側に変位していてもよい。この構成によれば、トレンチがｘｙ方向のそれぞれに延びる２個の部分を備える半導体装置において、半導体装置の特性を低下させることなく、ゲート入力電荷量を小さくすることができる。
ｙ方向に延びている部分におけるトレンチの幅に比して、ｘ方向に延びている部分におけるトレンチの幅は広くてもよい。この構成では、以下の工程を行うことによって、容易にｙ方向に延びている部分のゲート電極の表面側端面に比して、ｘ方向に延びている部分のゲート電極の表面側端面を裏面側に変位させることができる。即ち、トレンチにゲート電極の材料を埋め込む埋込工程では、ｙ方向に延びる部分にゲート電極の材料が適切に埋め込まれたタイミングで埋込工程を終了させる。埋込工程が終了するタイミングでは、幅広のｘ方向に延びる部分の上方にはゲート電極の材料が十分に堆積しておらず、ｘ方向に延びる部分の幅方向の中央部が凹んでいる。埋込工程後に、半導体基板上の不要なゲート電極の材料を一様にエッチングすることによって、ｘ方向に延びている部分のゲート電極の表面側端面を、ｙ方向に延びている部分のゲート電極の表面側端面よりも半導体基板の裏面側に位置させることができる。
トレンチの一部に、幅広部から幅狭部に至る徐変部が形成されていてもよい。ゲート電極の表面側端面は、幅広部において裏面側にあり、幅狭部において表面側にあり、徐変部において前者から後者に徐変しており、幅狭部において表面側に変位したゲート電極の表面側端面に、トレンチの外部を延びているゲート配線が接続されていてもよい。この構成によれば、ゲート電極の端面が半導体基板の表面側に変位した部分において、ゲート電極をトレンチの外部のゲート配線に好適に接続することができる。
１：半導体装置、１０：半導体基板、２１：コレクタ領域、２２：ドリフト領域、２３：ボディ領域、２４：エミッタ領域、２５：コンタクト領域、６１：トレンチ、６２：ゲート絶縁膜、６３：ゲート電極、６３ａ：端面、６３ｂ：端面、６６：端面絶縁膜、７０：表面電極、７２：裏面電極、７４：層間絶縁膜、ＧＬ：ゲート配線、ＰＳ：ポリシリコン

Claims (6)

  1. 半導体基板の表面から裏面に向かって延びているとともに、前記表面を平面視したときに所定方向に延びているトレンチと、
    前記トレンチの底面と側面を被覆しているゲート絶縁膜と、
    前記トレンチの前記表面側の側面に接するとともに、前記所定方向に沿って観測したときに間欠的に出現する第１導電型のキャリア注入領域と、
    前記トレンチの前記底面と前記裏面側の側面に接するとともに、前記所定方向に沿って連続して存在する第１導電型のドリフト領域と、
    前記第１導電型のキャリア注入領域と前記第１導電型のドリフト領域の間にあって両者を分離しているとともに、前記所定方向に沿って観測したときに前記キャリア注入領域同士の間の間隙を充填している第２導電型のボディ領域と、
    前記ゲート絶縁膜で底面と側面が被覆されている前記トレンチ内に存在しているゲート電極を備えており、
    前記所定方向に沿って観測したときに、前記ゲート絶縁膜を介して前記キャリア注入領域に対向する位置における前記ゲート電極の表面側端面に比して、前記間隙において前記ゲート絶縁膜を介して前記ボディ領域に対向する位置における前記ゲート電極の少なくとも一部における表面側端面が、裏面側に変位していることを特徴とする
    半導体装置。
  2. 前記ゲート電極が前記ゲート絶縁膜を介して前記キャリア注入領域に対向する位置における前記ゲート電極の表面側端面を第１端面とし、
    前記表面側端面が裏面側に変位している位置における前記表面側端面を第２端面としたときに、
    前記キャリア注入領域の裏面側端面に比して、前記第１端面が表面側にあり、前記第２端面が裏面側にあることを特徴とする請求項１の半導体装置。
  3. 前記表面側端面が裏面側に変位している位置における前記表面側端面を第２端面としたときに、
    前記ボディ領域の裏面側端面に比して、前記第２端面が表面側にあることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体基板の表面に沿っているとともに相互に直交する方向をｘｙ方向としたときに、
    前記トレンチはｘ方向に延びる部分とｙ方向に延びる部分を備えており、
    前記キャリア注入領域はｙ方向に延びている部分で前記ゲート絶縁膜に接しており、
    前記ｙ方向に延びている部分における前記ゲート電極の表面側端面に比して、前記ｘ方向に延びている部分における前記ゲート電極の表面側端面が裏面側に変位していることを特徴とする請求項１〜３のいずれかの１項に記載の半導体装置。
  5. 前記ｙ方向に延びている部分における前記トレンチの幅に比して、前記ｘ方向に延びている部分における前記トレンチの幅は広いことを特徴する請求項４に記載の半導体装置。
  6. 前記トレンチの一部に、幅広部から幅狭部に至る徐変部が形成されており、
    前記ゲート電極の前記表面側端面は、前記幅広部において裏面側にあり、前記幅狭部において表面側にあり、前記徐変部において前者から後者に徐変しており、
    前記幅狭部において表面側に変位した前記ゲート電極の前記表面側端面に、前記トレンチの外部を延びているゲート配線が接続されている請求項１〜５の何れか１項に記載の半導体装置。
JP2015106494A 2015-05-26 2015-05-26 半導体装置 Expired - Fee Related JP6179554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015106494A JP6179554B2 (ja) 2015-05-26 2015-05-26 半導体装置
DE102016109642.3A DE102016109642B4 (de) 2015-05-26 2016-05-25 Halbleitervorrichtung
CN201610362078.7A CN106206699B (zh) 2015-05-26 2016-05-26 半导体装置
US15/180,772 US10002951B2 (en) 2015-05-26 2016-06-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015106494A JP6179554B2 (ja) 2015-05-26 2015-05-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2016219739A JP2016219739A (ja) 2016-12-22
JP6179554B2 true JP6179554B2 (ja) 2017-08-16

Family

ID=57453468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015106494A Expired - Fee Related JP6179554B2 (ja) 2015-05-26 2015-05-26 半導体装置

Country Status (4)

Country Link
US (1) US10002951B2 (ja)
JP (1) JP6179554B2 (ja)
CN (1) CN106206699B (ja)
DE (1) DE102016109642B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
JP7052315B2 (ja) * 2017-11-22 2022-04-12 株式会社デンソー 半導体装置
JP7290973B2 (ja) * 2019-03-27 2023-06-14 ローム株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178789B2 (ja) * 2001-12-18 2008-11-12 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP2006120894A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置
JP2008085278A (ja) * 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
US8735906B2 (en) * 2009-04-13 2014-05-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5604892B2 (ja) 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
US8735974B2 (en) * 2010-02-16 2014-05-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices
JP5762689B2 (ja) 2010-02-26 2015-08-12 株式会社東芝 半導体装置
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5720582B2 (ja) * 2012-01-12 2015-05-20 トヨタ自動車株式会社 スイッチング素子

Also Published As

Publication number Publication date
US10002951B2 (en) 2018-06-19
JP2016219739A (ja) 2016-12-22
DE102016109642B4 (de) 2019-01-24
CN106206699B (zh) 2018-06-22
US20170162680A1 (en) 2017-06-08
CN106206699A (zh) 2016-12-07
DE102016109642A1 (de) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6720569B2 (ja) 半導体装置
WO2016152058A1 (ja) 半導体装置
EP3340311B1 (en) Trench gate igbt
US9318590B2 (en) IGBT using trench gate electrode
JP5720582B2 (ja) スイッチング素子
WO2015141212A1 (ja) 半導体装置
JP2018133528A (ja) スイッチング素子とその製造方法
JP6453188B2 (ja) 炭化珪素半導体装置
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP6792345B2 (ja) 半導体装置の製造方法
JP2016082167A (ja) 半導体装置
JP6179554B2 (ja) 半導体装置
JP2015146399A (ja) 半導体装置及び半導体装置の製造方法
JP2016225343A (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2019176104A (ja) スイッチング素子
CN110634947B (zh) 功率半导体器件及其制造方法
JP6334438B2 (ja) 半導体装置
JP4099029B2 (ja) トレンチゲート型半導体装置
JP7390868B2 (ja) 半導体装置
JP2016213421A (ja) 半導体装置
US9391183B2 (en) Semiconductor device
JP6185440B2 (ja) 半導体装置
JP2016213374A (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170703

R151 Written notification of patent or utility model registration

Ref document number: 6179554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees