CN103325841A - 薄膜晶体管及其制作方法和显示器件 - Google Patents

薄膜晶体管及其制作方法和显示器件 Download PDF

Info

Publication number
CN103325841A
CN103325841A CN2013102214566A CN201310221456A CN103325841A CN 103325841 A CN103325841 A CN 103325841A CN 2013102214566 A CN2013102214566 A CN 2013102214566A CN 201310221456 A CN201310221456 A CN 201310221456A CN 103325841 A CN103325841 A CN 103325841A
Authority
CN
China
Prior art keywords
groove
ohmic contact
layer
semiconductor layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102214566A
Other languages
English (en)
Other versions
CN103325841B (zh
Inventor
孔祥永
成军
王东方
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310221456.6A priority Critical patent/CN103325841B/zh
Publication of CN103325841A publication Critical patent/CN103325841A/zh
Priority to JP2015557319A priority patent/JP6416128B2/ja
Priority to KR1020147012935A priority patent/KR101613029B1/ko
Priority to EP13848100.7A priority patent/EP2960942B1/en
Priority to US14/354,320 priority patent/US9312146B2/en
Priority to PCT/CN2013/086142 priority patent/WO2014127645A1/zh
Application granted granted Critical
Publication of CN103325841B publication Critical patent/CN103325841B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的实施例提供薄膜晶体管及其制作方法和显示器件。该薄膜晶体管的制作方法包括形成栅极、栅极绝缘层、源电极和漏电极的过程，还包括形成半导体层和欧姆接触层的过程。所述欧姆接触层位于所述半导体层的侧面并与所述半导体层的侧面接触。所述形成半导体层和欧姆接触层的过程包括：对栅极绝缘层进行图案化处理以在栅极绝缘层中形成相互连通的第一凹槽和第二凹槽；在所述第一凹槽中形成所述半导体层，在所述第二凹槽中形成所述欧姆接触层；所述第一凹槽与所述半导体层的形状相一致，所述第二凹槽与所述欧姆接触层的形状相一致。

Description

薄膜晶体管及其制作方法和显示器件
技术领域
本发明涉及薄膜晶体管显示技术领域，尤其涉及一种薄膜晶体管及其制作方法和显示器件。
背景技术
近年来，显示技术得到快速的发展，同时用于驱动并控制像素的薄膜晶体管技术也随之得到发展，已由原来的非晶硅薄膜晶体管发展到现在的低温多晶硅薄膜晶体管、氧化物薄膜晶体管等。
非晶硅薄膜晶体管，因其特性的限制（如迁移率、开态电流等），难以用于需要较大电流和快速响应的场合，而低温多晶硅薄膜晶体管，其特性优于非晶硅，可以用于有机发光显示器，但是因其均匀性不佳，制备中或大尺寸的面板仍有困难。因此，氧化物薄膜晶体管日益受到重视，其电子迁移率、开态电流、开关特性等特性优于非晶硅，虽然某些特性不如多晶硅，但由于氧化物的均匀性较好，与多晶硅相比，由于没有均匀性问题，在掩膜数量和制作难度上均有优势，在制作大尺寸的显示器方面也没有难度，足以用于需要快速响应和较大电流的应用，如高频、高分辨率、大尺寸的显示器以及有机发光显示器等。
氧化物薄膜晶体管至少应包含栅极、栅极绝缘层、源电极、漏电极以及半导体层等，为改善半导体层与源漏电极层之间的接触特性，增大电子迁移率，往往在半导体层之上采用溅射方式形成欧姆接触层，如图1所示为现有的氧化物薄膜晶体管结构示意图，包括基板1、栅极2、栅极绝缘层3、半导体层4、欧姆接触层5a、刻蚀阻挡层6、源电极7a和漏电极7b。在进行氧化物薄膜晶体管制作的过程中，一般在基板1上首先设置栅极2，然后在栅极2之上依次形成栅极绝缘层3、半导体层4、欧姆接触层5a、刻蚀阻挡层6、源漏电极7、钝化层8及像素电极9。在形成欧姆接触层5a时，一般采用在半导体层之上首先沉积导电特性优于氧化物半导体导电特性的氧化物薄膜，然后通过刻蚀工艺使其形成能够使半导体层与源漏电极层之间欧姆接触连通的欧姆接触层，从而减少源漏电极与半导体层间的肖特基效应，改善源漏电极与半导体层之间的接触特性。
然而在氧化物薄膜晶体管中半导体层与欧姆接触层同属于氧化物材料，因此采用现有的薄膜晶体管制作方法，欧姆接触层采用溅射方式形成在半导体层之上，需对形成欧姆接触层的氧化物薄膜采用刻蚀药液进行刻蚀，然而在刻蚀过程中，刻蚀过程很难控制，因此刻蚀药液很容易会对氧化物半导体层的材料特性产生不利的影响。
发明内容
本发明的目的是提供一种薄膜晶体管及其制作方法和显示器件，以解决现有技术中，在制作氧化物薄膜晶体管时，欧姆接触层的刻蚀工艺难控制，并且刻蚀液会对氧化物半导体层的材料特性产生不利影响的问题。
本发明的目的是通过以下技术方案实现的：
本发明提供了一种薄膜晶体管，包括栅极、源电极、漏电极、栅极绝缘层、半导体层、欧姆接触层和源漏电极，所述欧姆接触层位于所述半导体层的侧面并与所述半导体层的侧面接触，所述栅极绝缘层具有相互连通的第一凹槽和第二凹槽，所述半导体层形成在所述第一凹槽内，所述欧姆接触层形成在所述第二凹槽内。
本发明另一方面还提供了一种显示器件，所述显示器件包括上述薄膜晶体管。
本发明另一方面还提供了上述薄膜晶体管的制作方法，包括形成栅极、栅极绝缘层、源电极和漏电极层的过程，还包括形成半导体层和欧姆接触层的过程，所述半导体层和所述欧姆接触层用注入法形成。
其中，所述形成半导体层和欧姆接触层的过程包括：对所述栅极绝缘层通过构图工艺形成包括相互连通的第一凹槽和第二凹槽的栅极绝缘层图案；
所述半导体层是将形成所述半导体层的原料注入在所述第一凹槽内形成，所述欧姆接触层是将形成所述欧姆接触层的原料注入在所述第二凹槽内形成。
本发明提供的薄膜晶体管及其制作方法和显示器件，通过在预先图形化的栅极绝缘层上形成半导体层和欧姆接触层，能够直接形成所需的形状，并且无需对欧姆接触层进行刻蚀，避免了刻蚀药液对氧化物半导体层及欧姆接触层的材料影响。
附图说明
图1为现有技术中薄膜晶体管的截面示意图；
图2为本发明中薄膜晶体管制作流程示意图；
图3A-图3J为本发明实施例中薄膜晶体管及阵列基板制作实施过程示意图；
图4A-图4N为本发明实施例中薄膜晶体管及阵列基板制作实施过程的另一示意图；
图5A-图5T为本发明实施例中薄膜晶体管及阵列基板制作实施过程的再一示意图；其中，图5D为图5C中标记A所指示位置处的放大图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的薄膜晶体管及其制作方法、阵列基板及其制作方法和显示器件。在薄膜晶体管的制作方法中，首先对栅极绝缘层进行构图工艺以在栅极绝缘层中形成相互连通的第一凹槽和第二凹槽，第一凹槽对应于要形成半导体层的区域并具有与要形成的半导体层相一致的形状，第二凹槽对应于要形成欧姆接触层的区域并具有与要形成的欧姆接触层相一致的形状，然后将用于形成欧姆接触层的原料注入到第二凹槽中。这样能够直接形成具有所需形状的欧姆接触层，而无需刻蚀，工艺过程易控制，并能够避免刻蚀药液对半导体层和欧姆接触层产生的不良影响。
实施例一
本发明实施例提供一种薄膜晶体管的制作方法。该方法包括形成栅极、栅极绝缘层、刻蚀阻挡层和源漏电极的过程，还包括形成半导体层和欧姆接触层的过程。形成半导体层和欧姆接触层的过程包括：通过构图工艺在栅极绝缘层中形成相互连通的第一凹槽和第二凹槽，其中第一凹槽对应于要形成半导体层的区域并具有与要形成的半导体层相一致的形状，第二凹槽对应于要形成欧姆接触层的区域并具有与要形成的欧姆接触层相一致的形状；在第一凹槽中形成半导体层，在第二凹槽中形成欧姆接触层。
参阅图2和图3A-图3J，根据本发明实施例一的制作薄膜晶体管的方法主要包括以下步骤。
步骤S301：提供基板301，并在所述基板301上形成栅极302，如图3A所示。
在步骤S301中，上述基板301可以是玻璃基板、石英基板等基于无机材料的基板，也可以是采用有机材料的基板。
具体的，本发明实施例中形成栅极302的栅极层材料可选用钼（Mo）、钼铌合金（MoNb）、铝（Al）、铝钕合金（AlNd）、钛（Ti）和铜（Cu）中的一种或多种材料的单层或叠层形成。优选地，栅极302由Mo、Al或含Mo、Al的合金的单层或叠层形成。栅极302的厚度可以为100nm～500nm。所述栅线与栅极302相互连接，且采用相同材料在同一层制作。
步骤S302：在步骤S301形成的基板上依次形成栅极绝缘层303和光刻胶层310，如图3B所示。
例如，栅极绝缘层303可以由硅的氧化物（SiOx）、硅的氮化物（SiNx）、铪的氧化物（HfOx）、硅的氮氧化物（SiON）、AlOx中的一种或多种材料的单层或叠层形成。在形成栅极绝缘层303时，可采用PECVD（Plasma EnhancedChemical Vapor Deposition，等离子体增强化学气相沉积）法。栅极绝缘层303中的氢含量被控制在较低的水平，主要原因是PECVD工艺中形成的薄膜中常常存在较多的硅悬挂键，造成薄膜中存在大量的缺陷态，对薄膜的性质影响较大，氢原子的加入使得氢与硅原子结合，有利于形成较优质的薄膜，但是氢含量不宜过多，过多的氢含量会导致薄膜致密度不足，并影响其各方面特性。优选地，氢含量被控制在10%以下。例如，栅极绝缘层303可以为SiNx和SiOx的叠层结构，也可以为SiNx、SiON和SiOx的叠层结构。栅极绝缘层303的总厚度可以在300～600nm左右，其中的膜层厚度可依照实际情况做调整。
步骤S303：在步骤S302形成的基板上，对栅极绝缘层303进行构图以形成包括相互连通的第一凹槽311和第二凹槽321的栅极绝缘层图案，其中第一凹槽311对应于要形成半导体层的区域，第二凹槽321对应于要形成欧姆接触层的区域，第二凹槽321位于第一凹槽311的外侧并与第一凹槽311连通，如图3E所示。
可采用传统的构图工艺对栅极绝缘层303进行图案化处理，以形成第一凹槽311和第二凹槽321。以正性光刻胶为例，例如，首先对于在栅极绝缘层上的光刻胶层310，采用掩模板312对光刻胶层310进行曝光和显影，所述掩膜版312包括全曝光区域312a，在光刻胶上层310形成完全保留区域330和完全去除区域331，如图3C和图3D所示；然后对完全去除区域331处的栅极绝缘层进行刻蚀，一次形成相互连通的第一凹槽311和第二凹槽321，如图3E所示。
优选地，第一凹槽311和第二凹槽321具有相同的深度。
步骤S304：在第一凹槽311中形成半导体层304并在第二凹槽321中形成欧姆接触层305a，如图3F所示。
半导体层304可采用溅射方式或诸如喷墨打印的注入方式形成。当采用喷墨打印方式时，需做固化和退火处理，退火温度可设定在200～500℃。
例如，半导体层304可以由包含In（铟）、Ga（镓）、Zn（锌）、Sn（锡）等元素的氧化物材料形成，如IGZO（氧化铟镓锌）、IZO（氧化铟锌）、InSnO（氧化铟锡）、InGaSnO（氧化铟镓锡）等。优选地，半导体层304由IGZO或IZO形成。半导体层304的厚度可以为10～100nm。
将形成欧姆接触层的原料注入到第二凹槽321中，形成欧姆接触层305a。
在本实施例中，欧姆接触层305a可以由包含In（铟）、Ga（镓）、Zn（锌）、Sn（锡）等元素的氧化物材料形成，如IGZO（氧化铟镓锌）、IZO（氧化铟锌）、InSnO（氧化铟锡）、InGaSnO（氧化铟镓锡）等。此外，为了达到改善源漏电极与半导体层之间接触特性的目的，欧姆接触层305a的导电性能要优于半导体层304。例如，欧姆接触层305a中可以掺杂Al（铝），Li（锂）等金属，以达到改善导电性能的目的。优选地，欧姆接触层的厚度与半导体层的厚度相同，控制在10～100nm较佳。
优选地，采用喷墨打印的方式形成欧姆接触层。从而，无需用刻蚀药液进行刻蚀，避免了刻蚀药液对半导体层产生的不良影响。当采用喷墨打印方式形成欧姆接触层时，需做固化和退火处理，退火温度可设定在200～500℃。
当半导体层和欧姆接触层均采用注入方式形成时，可以将形成欧姆接触层的原料与形成半导体层的原料一起注入到各自的凹槽中，也可以采用分别注入的方式以防止不同原料之间的影响。
优选地，本发明实施例中，形成相对栅极绝缘层303的一面位于同一水平面的半导体层和欧姆接触层，即形成位于同一层的半导体层和欧姆接触层，以改善源漏电极与半导体层之间的欧姆接触特性。
例如，欧姆接触层305a具有单一导电性。
步骤S305：在半导体层304上形成刻蚀阻挡层306，如图3G所示。
具体的，本发明实施例中，刻蚀阻挡层306可以是由SiOx、SiNx、HfOx、AlOx中一种或多种材料的单层或叠层形成。此外，刻蚀阻挡层306的氢含量被控制在较低范围内，优选氢含量被控制在10%以下。
步骤S306：沉积源漏电极金属层，并进行图案化处理，得到源电极307a和漏电极307b，并使得源电极307a和漏电极307b分别与欧姆接触层305a接触，如图3H所示。
具体的，本发明实施例中源漏电极金属层可以由Mo、MoNb、Al、AlNd、Ti、Cu中的一种或多种材料的单层或叠层形成。优选地，源漏电极金属层由Mo、Al或含Mo、Al的合金的单层或叠层形成。
本实施例还提供一种阵列基板的制造方法。该阵列基板的制造方法包括上述步骤S301至步骤S306。在步骤S301中，可以进一步形成栅线。在步骤S306中，可以进一步形成数据线。
此外，该阵列基板的制造方法还包括以下步骤。
步骤S307：在源漏电极上形成钝化层308，如图3I所示。
具体的，本发明实施例中钝化层308，可以由SiOx、SiNx、HfOx、AlOx中的一种或多种材料的单层或叠层形成。钝化层308可以采用PECVD方法形成。此外，钝化层308的氢含量被控制在较低的水平，优选氢含量被控制在10%以下。
步骤S308：在钝化层308上形成像素电极层并进行构图工艺，形成像素电极309的图案，如图3J所示。
在本实施例中，在钝化层308上的像素电极层309可以由诸如ITO（氧化铟锡）的透明导电材料形成。像素电极层309可以通过溅射法形成，并且在完成溅射后进行退火处理。像素电极层的厚度可以为20～150nm。
在本实施例中，半导体层与欧姆接触层分别形成在栅极绝缘层的第一凹槽和第二凹槽之内，使得后续形成的源漏电极能够通过欧姆接触层很好的和半导体层实现欧姆接触。
在本实施例中，通过预先在栅极绝缘层中形成第一凹槽和第二凹槽并将用于形成欧姆接触层的原料注入到第二凹槽中，能够直接形成具有所需形状的欧姆接触层，从而无需对欧姆接触层进行刻蚀，避免了刻蚀药液对氧化物半导体层及欧姆接触层的影响。
实施例二
本发明的实施例二提供一种制作薄膜晶体管的方法。本实施例与实施例一不同之处在于：利用双色调掩膜板对栅极绝缘层进行图案化处理。具体步骤包括：
首先对光刻胶层进行曝光和显影，从而在光刻胶层上形成完全去除区域、部分保留区域和完全保留区域；
其次对完全去除区域的栅绝缘层进行刻蚀，形成第一凹槽，而后采用注入法在第一凹槽内形成半导体层；
最后去除部分保留区域的光刻胶，并刻蚀该区域的对应的栅绝缘层，形成第二凹槽，而后采用注入法在该第二凹槽内形成欧姆接触层。
参阅图4A-图4N为本实施例提供的制作薄膜晶体管的方法包括如下步骤。
步骤401：在基板401上形成栅极402，如图4A所示。具体制作步骤同实施例一，在此不再赘述。
步骤402：在步骤S401形成的基板上依次形成栅极绝缘层403和光刻胶层410，如图4B所示。具体制作步骤同实施例一，在此不再赘述。
步骤403：在步骤S402形成的基板上，对栅极绝缘层403进行构图工艺以形成包括相互连通的第一凹槽411和第二凹槽421的栅极绝缘层图案，其中第一凹槽411对应于要形成半导体层的区域，第二凹槽421对应于要形成欧姆接触层的区域，第二凹槽421位于第一凹槽411的外侧并与第一凹槽411连通，如图4H所示。
本实施例仍以正性光刻胶为例，在光刻胶层410上，采用双色调掩模板412对光刻胶进行曝光和显影，在光刻胶层410上形成完全去除区域431、部分保留区域432和完全保留区域430，如图4D所示。其中，完全去除区域431对应于要形成第一凹槽411的区域，部分保留区域432对应于要形成第二凹槽421的区域，完全保留区域430对应于其他区域。对完全去除区域431处的栅极绝缘层进行刻蚀以形成第一凹槽411，如图4E所示。
上面所述双色调掩膜板412包括半透式掩模板或灰色调掩模板，如图4C所示，在栅极上方有全曝光掩膜板区域412a、半曝光掩膜板区域412b。
步骤404：在第一凹槽411中形成半导体层404，如图4F所示。
例如，采用诸如喷墨打印的注入方式来在第一凹槽中形成半导体层404。
步骤405：采用灰化工艺去除部分保留区域432处的光刻胶以露出该区域的栅极绝缘层，如图4G所示，利用干法刻蚀对该区域的栅极绝缘层进行刻蚀以形成第二凹槽，其中第二凹槽对应于要形成欧姆接触层的区域并具有与要形成的欧姆接触层相一致的形状，如图4H所示；然后将形成欧姆接触层的原料注入到第二凹槽处以形成欧姆接触层405a，如图4I所示。
例如，欧姆接触层405a具有单一导电性。
步骤406：剥离掉剩余的光刻胶层，如图4J所示，然后在半导体层404上形成刻蚀阻挡层406，如图4K所示。
步骤407：在刻蚀阻挡层406上形成源电极407a和漏电极407b，如图4L所示。
本实施例还提供一种阵列基板的制造方法。该阵列基板的制造方法包括上述步骤401至步骤407。在步骤401中，可以进一步形成栅极线。在步骤407中，可以进一步形成数据线。
此外，该阵列基板的制造方法还包括以下步骤。
步骤408：在源漏电极上形成钝化层408并进行图案化，如图4M所示。
步骤409：在钝化层408上形成像素电极层，并进行图案化以形成像素电极409，如图4N所示。
在本实施例中，栅极402，栅极绝缘层403，半导体层404，欧姆接触层405a，刻蚀阻挡层406，源漏电极层407，钝化层408以及像素电极409的材料均可以与实施例一相似，在此不再赘述。
本实施例能获得与上述实施例一相同的技术效果。此外，在本实施例中，欧姆接触层与半导体层分开形成的方式，能够进一步提高工艺的可操作性。
实施例三
本实施例提供一种薄膜晶体管的制作方法。本实施例与实施例一的区别在于:欧姆接触层的导电性能介于所述半导体层导电性能与源漏电极导电性能之间，且导电性能为非均一的。具体地，在本实施例中，所述欧姆接触层包括由靠近半导体层到远离半导体层排列并相互接触的至少两个子欧姆接触层，所述至少两个子欧姆接触层的导电性能由靠近半导体层到远离半导体层逐渐增强；所述源电极、漏电极分别与一远离半导体的子欧姆接触层接触。本实施例中的欧姆接触层，能够更好的改善半导体层与源漏电极之间的欧姆接触特性，提高电子迁移率。
本实施例的具体制作步骤包括：在栅极绝缘层上形成光刻胶层；
对光刻胶层进行曝光和显影，从而在光刻胶层上形成完全去除区域、第一到第n部分保留区域和完全保留区域，其中第一到第n部分保留区域的光刻胶厚度依次增加，其中n大于等于2；
对完全去除区域的栅绝缘层进行刻蚀，形成第一凹槽，而后采用所述注入法在第一凹槽内形成半导体层；
去除第一部分保留区域的光刻胶，并刻蚀该区域的对应的栅绝缘层，形成第二凹槽第一部分，而后采用所述注入法在该第二凹槽第一部分内形成第一子欧姆接触层；
去除第二部分保留区域的光刻胶，并刻蚀该区域的对应的栅绝缘层，形成第二凹槽第二部分，而后采用所述注入法在该第二凹槽第二部分内形成第二子欧姆接触层；如此，依次形成其它各子欧姆接触层。
下面以形成由三个相接触的子欧姆接触层构成的欧姆接触层为例来说明本实施例。本实施例中仅就形成半导体层与欧姆接触层的过程进行说明，形成其他部分的过程与实施例一或实施例二相同，如图5A、图5B、图5R和图5S，在此不再赘述。
具体的，形成的欧姆接触层，如图5T所示，其中，第一子欧姆接触层505a-1的导电性能高于第二子欧姆接触层505a-2的导电性能，第二子欧姆接触层505a-2的导电性能高于第三子欧姆接触层505a-3的导电性能。
本实施例的第二凹槽由分三次形成的第二凹槽第一部分、第二凹槽第二部分和第二凹槽第三部分构成，第二凹槽第一部分、第二凹槽第二部分和第二凹槽第三部分相互连通。
如图5C和图5D所示，本实施例采用完全曝光区域512a、半曝光区域512c-3、三分之一曝光区域512c-2和五分之一曝光区域512c-1共存的掩膜板512对光刻胶层510进行曝光处理，对曝光后的光刻胶层510进行显影，在光刻胶层510上形成有完全保留区域530、完全去除区域531、第一部分保留区域532、第二部分保留区域533和第三部分保留区域534，如图5E所示的结构。对完全去除区域531处的栅极绝缘层503进行刻蚀形成第一凹槽511，如图5F所示；然后在该第一凹槽511中注入形成半导体层504的原料形成半导体层504，如图5G所示。在半导体层504形成后，灰化去除第一部分保留区域532处的光刻胶，如图5H所示；在对该第一部分保留区域532处的栅极绝缘层503进行刻蚀形成第二凹槽第一部分521-1，如图5I所示；在该第二凹槽第一部分521-1中形成第一子欧姆接触层505a-1，如图5J所示；去除第二部分保留区域533处的光刻胶，如图5K所示；在对该第二部分保留区域533处的栅极绝缘层503进行刻蚀形成第二凹槽第二部分521-2，如图5L所示；在该第二凹槽第二部分521-2中形成第二子欧姆接触层505a-2，如图5M所示；去除第三部分保留区域534处的光刻胶，如图5N所示；在对该第三部分保留区域534处的栅极绝缘层503进行刻蚀形成第二凹槽第三部分521-3，如图5O所示；在该第二凹槽第三部分521-3中形成第三子欧姆接触层505a-3，如图5P所示；剥离掉剩余的光刻胶层4形成如图5Q所示的结构。
本实施例所述的第一子欧姆接触层、第二子欧姆接触层和第三子欧姆接触层分别采用不同导电性能的材料制作，其中，所述第一子欧姆接触层与半导体层相接触，所述第三子欧姆接触层分别与源电极和漏电极相接触。
另外，所述第一子欧姆接触层、第二子欧姆接触层和第三子欧姆接触层中所述第一子欧姆接触层的导电性能最差，所述第三子欧姆接触层的导电性能最好，所述第二子欧姆接触层的导电性能介于所述第一子欧姆接触层和所述第三子欧姆接触层之间。
本实施例提供的包含欧姆接触层的薄膜晶体管的制作方法，使靠近源电极和漏电极的欧姆接触层导电性能最好，靠近半导体层处的欧姆接触层导电性能最低，且欧姆接触层的最低导电性能仍优于半导体层的导电性能。由此，能够更好的改善半导体层与源漏电极之间的欧姆接触特性，提高电子迁移率。
上述实施例一、实施例二和实施例三均以采用正性光刻胶为例，当然也可以采用负性光刻胶，当采用负性光刻胶时，需要调整与所要制作的图案相对应的掩膜板图案。
实施例四
本实施例还提供了一种氧化物薄膜晶体管，该氧化物薄膜晶体管采用根据上述实施例的制作方法制作而成。该氧化物薄膜晶体管包括栅极、栅极绝缘层、半导体层、欧姆接触层、刻蚀阻挡层和源漏电极。半导体层和欧姆接触层之间欧姆接触，其中，栅极绝缘层具有与半导体层形状相一致的第一凹槽，以及与欧姆接触层形状相一致的第二凹槽。第一凹槽和第二凹槽相互连通。半导体层形成在第一凹槽中，欧姆接触层形成在第二凹槽中。
优选的，半导体层和欧姆接触层相对栅极绝缘层的一面位于同一水平面。
欧姆接触层可具有单一的导电性能。此外，欧姆接触层也可具有梯次变化的导电性能，以使半导体层和欧姆接触层之间的欧姆接触特性更好，提高电子迁移率。
本发明实施例四提供的氧化物薄膜晶体管还具有与根据上述实施例的制作方法形成的氧化物薄膜晶体管相同的结构，在此不再赘述，可参阅图3G、图4L和图5R。
实施例五
本发明实施例提供了一种显示器件，该显示器件包括如上所述的薄膜晶体管。例如，该显示器件可以为阵列基板、液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有显示功能的任何产品或部件。
本发明实施例提供的氧化物薄膜晶体管及其制作方法和显示器件，通过设置位于同一平面内的半导体层和欧姆接触层，能够很好的改善源漏电极与半导体层之间的欧姆接触特性。由于半导体层与欧姆接触层嵌入在栅极绝缘层图案之内，因此后续的源漏电极能够与半导体层实现很好的接触，受前层图案变化的影响较小。氧化物欧姆接触层是通过诸如喷墨打印注入的方式实现的，因此可以避免刻蚀药液对氧化物半导体层和欧姆接触层的影响。
上述实施例涉及的膜层的形成包括：沉积、涂覆、溅射、打印等方法；所涉及的构图工艺包括：涂覆光刻胶、曝光显影、刻蚀、灰化和去除光刻胶等操作。
需要说明的是，以上具体实施例仅用于说明本发明的基本原理，而并非对本发明的限制。比如半导体层也可以通过溅射方式来实现，而欧姆接触层喷墨打印的方式也可以做其它的变化。另外，对栅极绝缘层进行图案化处理时，除了采用特殊的掩模板以外，也可以采用通过不同掩模板分次曝光的方式来实现，或者其他图案化处理方式。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (13)

1.一种薄膜晶体管，包括栅极、源电极、漏电极、栅极绝缘层、半导体层和欧姆接触层，其特征在于，所述欧姆接触层位于所述半导体层的侧面并与所述半导体层的侧面接触。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述栅极绝缘层具有相互连通的第一凹槽和第二凹槽，所述半导体层形成在所述第一凹槽内，所述欧姆接触层形成在所述第二凹槽内。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述欧姆接触层包括由靠近所述半导体层到远离所述半导体层排列并相互接触的至少两个子欧姆接触层，所述至少两个子欧姆接触层的导电性能由靠近所述半导体层到远离所述半导体层逐渐增强；所述源电极、漏电极分别与一远离所述半导体的所述子欧姆接触层接触。
4.如权利要求1所述的薄膜晶体管，其特征在于，所述半导体层与所述欧姆接触层位于同一层。
5.如权利要求2所述的薄膜晶体管，其特征在于，所述第一凹槽和所述第二凹槽具有相同的深度。
6.如权利要求2所述的薄膜晶体管，其特征在于，所述第二凹槽位于所述第一凹槽的外侧。
7.如权利要求3所述的薄膜晶体管，其特征在于，多个所述子欧姆接触层位于同一层。
8.一种显示器件，其特征在于，所述显示器件包括权利要求1-7任一项所述的薄膜晶体管。
9.一种形成如权利要求1-7任一项所述的薄膜晶体管的制作方法，其特征在于，所述半导体层和所述欧姆接触层用注入法形成。
10.如权利要求9所述的薄膜晶体管的制作方法，其特征在于，所述栅极绝缘层上形成有相互连通的所述第一凹槽和所述第二凹槽，所述半导体层是将形成所述半导体层的原料注入在所述第一凹槽内形成，所述欧姆接触层是将形成所述欧姆接触层的原料注入在所述第二凹槽内形成。
11.如权利要求9所述的薄膜晶体管的制作方法，其特征在于，包括：
在所述栅极绝缘层上形成光刻胶层；
对所述光刻胶层进行曝光和显影，从而在所述光刻胶层上形成完全去除区域、第一到第n部分保留区域和完全保留区域，其中所述第一到第n部分保留区域的光刻胶厚度依次增加；
对所述完全去除区域的所述栅绝缘层进行刻蚀，形成所述第一凹槽，而后采用所述注入法在所述第一凹槽内形成所述半导体层；
去除第一部分保留区域的光刻胶，并刻蚀该区域的对应的所述栅绝缘层，形成第二凹槽第一部分，而后采用所述注入法在所述第二凹槽第一部分内形成第一子欧姆接触层；
去除第二部分保留区域的光刻胶，并刻蚀该区域的对应的所述栅绝缘层，形成第二凹槽第二部分，而后采用所述注入法在所述第二凹槽第二部分内形成第二子欧姆接触层；如此，依次形成其它各子欧姆接触层。
12.如权利要求10所述的薄膜晶体管的制作方法，其特征在于，所述第一凹槽与所述半导体层的形状相一致，所述第二凹槽与所述欧姆接触层的形状相一致。
13.如权利要求9所述的薄膜晶体管的制作方法，其特征在于，所述注入法为喷墨打印。
CN201310221456.6A 2013-02-19 2013-06-05 薄膜晶体管及其制作方法和显示器件 Expired - Fee Related CN103325841B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310221456.6A CN103325841B (zh) 2013-02-19 2013-06-05 薄膜晶体管及其制作方法和显示器件
JP2015557319A JP6416128B2 (ja) 2013-02-19 2013-10-29 薄膜トランジスターの製作方法
KR1020147012935A KR101613029B1 (ko) 2013-02-19 2013-10-29 박막 트랜지스터와 그의 제조 방법, 및 표시 장치
EP13848100.7A EP2960942B1 (en) 2013-02-19 2013-10-29 Manufacturing methodof a thin-film transistor
US14/354,320 US9312146B2 (en) 2013-02-19 2013-10-29 Manufacturing method of a thin film transistor
PCT/CN2013/086142 WO2014127645A1 (zh) 2013-02-19 2013-10-29 薄膜晶体管及其制作方法和显示器件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2013100536993A CN103165471A (zh) 2013-02-19 2013-02-19 薄膜晶体管及其制作方法和显示装置
CN201310053699.3 2013-02-19
CN201310221456.6A CN103325841B (zh) 2013-02-19 2013-06-05 薄膜晶体管及其制作方法和显示器件

Publications (2)

Publication Number Publication Date
CN103325841A true CN103325841A (zh) 2013-09-25
CN103325841B CN103325841B (zh) 2016-01-27

Family

ID=48588453

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013100536993A Pending CN103165471A (zh) 2013-02-19 2013-02-19 薄膜晶体管及其制作方法和显示装置
CN201310221456.6A Expired - Fee Related CN103325841B (zh) 2013-02-19 2013-06-05 薄膜晶体管及其制作方法和显示器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013100536993A Pending CN103165471A (zh) 2013-02-19 2013-02-19 薄膜晶体管及其制作方法和显示装置

Country Status (6)

Country Link
US (1) US9312146B2 (zh)
EP (1) EP2960942B1 (zh)
JP (1) JP6416128B2 (zh)
KR (1) KR101613029B1 (zh)
CN (2) CN103165471A (zh)
WO (1) WO2014127645A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014127645A1 (zh) * 2013-02-19 2014-08-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示器件
WO2015101011A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN104020604B (zh) * 2014-06-18 2017-01-11 南京中电熊猫液晶显示科技有限公司 一种双面透明显示装置
CN104183648B (zh) * 2014-07-25 2017-06-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104576761B (zh) * 2015-02-06 2018-05-08 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
CN105355664A (zh) * 2015-12-17 2016-02-24 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN106229297B (zh) * 2016-09-18 2019-04-02 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN107170751B (zh) * 2017-05-08 2020-05-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107132724B (zh) * 2017-05-10 2019-11-26 深圳市华星光电技术有限公司 一种掩膜版以及阵列基板的制备方法
US10345697B2 (en) * 2017-05-10 2019-07-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Mask plates and manufacturing methods of array substrates
US10347662B2 (en) * 2017-05-19 2019-07-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, manufacturing method thereof, and display panel
CN108155246B (zh) * 2017-12-28 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法、阵列基板
KR102553881B1 (ko) * 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
CN111162128A (zh) * 2019-12-30 2020-05-15 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法
CN111524978A (zh) * 2020-04-27 2020-08-11 深圳市华星光电半导体显示技术有限公司 薄膜晶体管
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286659A (en) * 1990-12-28 1994-02-15 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP2000323714A (ja) * 1999-05-10 2000-11-24 Toshiba Corp 多結晶シリコン素子およびその製造方法
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN101970131A (zh) * 2007-12-19 2011-02-09 西雷克斯有限公司 采用多层高速喷墨打印生成太阳能电池的方法
WO2012039272A1 (ja) * 2010-09-22 2012-03-29 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、並びに画像表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182863A (ja) * 1987-01-23 1988-07-28 Nec Corp 薄膜電界効果型トランジスタの製造方法
JP2694912B2 (ja) * 1990-12-28 1997-12-24 シャープ株式会社 アクティブマトリクス基板の製造方法
JPH10173192A (ja) * 1996-12-09 1998-06-26 Sharp Corp 薄膜トランジスタおよびその製造方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2003203926A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP4713818B2 (ja) * 2003-03-28 2011-06-29 パナソニック株式会社 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
JP4522904B2 (ja) * 2004-04-19 2010-08-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006237593A (ja) * 2005-01-31 2006-09-07 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置
KR100719548B1 (ko) 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101242030B1 (ko) 2006-06-22 2013-03-11 엘지디스플레이 주식회사 유기전계발광 소자
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
JP5477547B2 (ja) * 2009-06-22 2014-04-23 ソニー株式会社 薄膜トランジスタの製造方法
KR101309263B1 (ko) * 2010-02-19 2013-09-17 한국전자통신연구원 유기 박막 트랜지스터 및 그 형성방법
JP5700291B2 (ja) * 2011-03-24 2015-04-15 凸版印刷株式会社 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置
JP2013016611A (ja) * 2011-07-04 2013-01-24 Sony Corp 半導体装置及びその製造方法、並びに、画像表示装置の製造方法
CN103165471A (zh) * 2013-02-19 2013-06-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286659A (en) * 1990-12-28 1994-02-15 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP2000323714A (ja) * 1999-05-10 2000-11-24 Toshiba Corp 多結晶シリコン素子およびその製造方法
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN101970131A (zh) * 2007-12-19 2011-02-09 西雷克斯有限公司 采用多层高速喷墨打印生成太阳能电池的方法
WO2012039272A1 (ja) * 2010-09-22 2012-03-29 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、並びに画像表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014127645A1 (zh) * 2013-02-19 2014-08-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法和显示器件
WO2015101011A1 (zh) * 2013-12-31 2015-07-09 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
US9647127B2 (en) 2013-12-31 2017-05-09 Boe Technology Group Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9312146B2 (en) 2016-04-12
EP2960942A4 (en) 2016-10-05
EP2960942A1 (en) 2015-12-30
JP6416128B2 (ja) 2018-10-31
KR20140113902A (ko) 2014-09-25
CN103325841B (zh) 2016-01-27
CN103165471A (zh) 2013-06-19
JP2016507905A (ja) 2016-03-10
EP2960942B1 (en) 2019-12-04
KR101613029B1 (ko) 2016-04-15
US20150102338A1 (en) 2015-04-16
WO2014127645A1 (zh) 2014-08-28

Similar Documents

Publication Publication Date Title
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN108598089B (zh) Tft基板的制作方法及tft基板
CN105702623B (zh) Tft阵列基板的制作方法
CN102709327B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103730510B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN104094386A (zh) 半导体装置及其制造方法
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103715266A (zh) 氧化物薄膜晶体管、阵列基板的制造方法及显示器件
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN203351574U (zh) 阵列基板和显示装置
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN103715200A (zh) 阵列基板及其制备方法、显示装置
CN203179897U (zh) 一种薄膜晶体管、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160127